JP2000049115A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2000049115A JP2000049115A JP10215379A JP21537998A JP2000049115A JP 2000049115 A JP2000049115 A JP 2000049115A JP 10215379 A JP10215379 A JP 10215379A JP 21537998 A JP21537998 A JP 21537998A JP 2000049115 A JP2000049115 A JP 2000049115A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wafer
- manufacturing
- wiring layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 162
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000000034 method Methods 0.000 title claims abstract description 62
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 68
- 239000010937 tungsten Substances 0.000 claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- 238000000151 deposition Methods 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000004140 cleaning Methods 0.000 claims abstract description 16
- 239000007921 spray Substances 0.000 claims abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 148
- 239000010410 layer Substances 0.000 description 79
- 238000005530 etching Methods 0.000 description 19
- LLZRNZOLAXHGLL-UHFFFAOYSA-J titanic acid Chemical compound O[Ti](O)(O)O LLZRNZOLAXHGLL-UHFFFAOYSA-J 0.000 description 11
- 238000013461 design Methods 0.000 description 8
- 229910010413 TiO 2 Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 プラグを備えている配線層の製造工程におい
て、異物の発生を抑制し、製造歩留りを向上することが
できる半導体装置の製造方法を提供する。
【解決手段】 半導体素子が形成されている半導体基板
(ウエハ)1の上に、絶縁膜7を形成した後、絶縁膜7
の選択的な領域にスルーホール8を形成する工程と、ス
ルーホール8および絶縁膜7の表面に薄膜のバリアメタ
ル膜9を形成し、ウエハの上に、タングステン膜10を
堆積した後、絶縁膜7の上のタングステン膜10を取り
除くと共にスルーホール8に埋め込まれているタングス
テン膜10の表面の一部とバリアメタル膜9の表面とを
同一の平面とし、スルーホール8に埋め込まれているタ
ングステン膜10からなるプラグを形成する工程と、バ
リアメタル膜9などにおける異物の生成要素を水噴射洗
浄処理によって取り除く工程と、ウエハの上に、配線層
11を形成する工程とを有するものである。
(57) [Problem] To provide a method of manufacturing a semiconductor device capable of suppressing generation of foreign matter and improving a manufacturing yield in a manufacturing process of a wiring layer having a plug. SOLUTION: After an insulating film 7 is formed on a semiconductor substrate (wafer) 1 on which semiconductor elements are formed, the insulating film 7 is formed.
Forming a through-hole 8 in a selective region of FIG. 1, forming a thin barrier metal film 9 on the surface of the through-hole 8 and the insulating film 7, depositing a tungsten film 10 on the wafer, 7, the surface of the tungsten film 10 buried in the through hole 8 and the surface of the barrier metal film 9 are flush with each other, and the tungsten film buried in the through hole 8 is removed. The method includes a step of forming a plug made of 10, a step of removing foreign matter generation elements in the barrier metal film 9 and the like by a water spray cleaning process, and a step of forming a wiring layer 11 on a wafer.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、プラグを備えている配線層の製造工
程において、異物の発生を抑制し、製造歩留りを向上す
ることができる半導体装置の製造方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device capable of suppressing the generation of foreign matter and improving the manufacturing yield in the process of manufacturing a wiring layer having plugs. It relates to a manufacturing method.
【0002】[0002]
【従来の技術】ところで、本発明者は、半導体装置の製
造方法について検討した。以下は、本発明者によって検
討された技術であり、その概要は次のとおりである。2. Description of the Related Art The present inventors have studied a method for manufacturing a semiconductor device. The following is a technique studied by the present inventors, and the outline is as follows.
【0003】すなわち、半導体装置の製造方法におい
て、例えばMOSFET(Metal Oxide Semiconductor
Field Effect Transistor )が形成されている半導体基
板からなるウエハの上に絶縁膜を形成し、それにスルー
ホールを形成し、そのスルーホールにタングステン膜を
有するプラグを埋め込んだ後に、プラグと電気的に接続
するための配線層を形成している。That is, in a method of manufacturing a semiconductor device, for example, a MOSFET (Metal Oxide Semiconductor) is used.
An insulating film is formed on a wafer consisting of a semiconductor substrate on which a field effect transistor is formed, a through hole is formed in the insulating film, and a plug having a tungsten film is embedded in the through hole, and then electrically connected to the plug. Wiring layers are formed.
【0004】この場合、タングステン膜を有するプラグ
の製造工程は、スルーホールおよびスルーホールが形成
されている絶縁膜の表面に薄膜の窒化チタン(TiN)
膜からなるバリアメタル膜を形成した後、ウエハの上に
タングステン膜を形成し、その後スルーホールに埋め込
まれているタングステン膜以外のタングステン膜をドラ
イエッチングを使用したエッチバック法により取り除い
ている。In this case, a plug having a tungsten film is manufactured by forming a thin film of titanium nitride (TiN) on the surface of a through hole and an insulating film in which the through hole is formed.
After forming a barrier metal film made of a film, a tungsten film is formed on the wafer, and then the tungsten film other than the tungsten film embedded in the through hole is removed by an etch-back method using dry etching.
【0005】その後、現在の本格量産進行のために、ウ
エハをクリーンルームに放置させて、1〜2日後に、ク
リーンルームからウエハを取り出して、ウエハの上に配
線層としてのアルミニウム層をスパッタリング法を使用
して堆積した後、リソグラフィ技術および選択エッチン
グ技術を用いて、アルミニウム層の不要な領域を取り除
いて、パターン化されたアルミニウム層からなる配線層
を形成している。[0005] Thereafter, the wafer is left in a clean room for the current full-scale mass production. After 1-2 days, the wafer is taken out of the clean room, and an aluminum layer as a wiring layer is formed on the wafer by a sputtering method. Then, unnecessary regions of the aluminum layer are removed using a lithography technique and a selective etching technique to form a wiring layer made of a patterned aluminum layer.
【0006】なお、半導体装置における配線層の形成技
術について記載されている文献としては、例えば平成元
年11月2日、(株)プレスジャーナル発行の「’90
最新半導体プロセス技術」p267〜p273に記載さ
れているものがある。[0006] As a document describing a technique for forming a wiring layer in a semiconductor device, for example, "'90" published by Press Journal Co., Ltd. on November 2, 1989.
Latest semiconductor process technology "p. 267 to p. 273.
【0007】[0007]
【発明が解決しようとする課題】ところが、前述した本
格量産進行を行った半導体装置の製造方法によれば、配
線層を形成する前に、絶縁膜の表面に形成されている窒
化チタン膜からなるバリアメタル膜に異物が生成してい
ることにより、その異物により、アルミニウム層からな
る配線層を形成する際に、配線層のパターンに異常が発
生したりして、半導体装置の製造歩留りが低減化されて
しまい、半導体装置の量産を行う場合、大きな問題が発
生していることが明らかになった。However, according to the above-described method of manufacturing a semiconductor device which has been mass-produced, a titanium nitride film formed on a surface of an insulating film before a wiring layer is formed. Since foreign matter is generated in the barrier metal film, the foreign matter may cause an abnormality in a pattern of the wiring layer when forming a wiring layer made of an aluminum layer, thereby reducing a semiconductor device manufacturing yield. It has been clarified that a large problem has occurred when mass-producing semiconductor devices.
【0008】本発明者の検討の結果、前述した異物の発
生の原因は、次の通りであることが明らかになった。す
なわち、タングステン膜をエッチバック法により取り除
く際に、プラズマによりチタンからなる金属が生成し、
それとタングステン膜のエッチバック時のエッチングガ
スであるSF6 のフッ素の反応により、異物の原形であ
るTiF4 が生成されている。As a result of the study by the present inventor, it has become clear that the causes of the above-mentioned foreign matter are as follows. That is, when the tungsten film is removed by the etch back method, a metal made of titanium is generated by the plasma,
The reaction of fluorine with SF 6 as an etching gas at the time of etching back the tungsten film generates TiF 4, which is the original form of foreign matter.
【0009】その後、配線層を形成する製造工程までの
ウエハは、クリーンルームに放置されていることによ
り、その放置中に空気中の水分とTiF4 とが化学的に
反応して、チタン酸が生成されていることが明らかにな
った。Thereafter, the wafer up to the manufacturing process for forming the wiring layer is left in a clean room, and during that time, the moisture in the air chemically reacts with TiF 4 to generate titanic acid. It became clear that it was.
【0010】したがって、チタン酸が吸湿し、ゾル化を
起こして体積が膨張し、さらにその後の表面乾燥によ
り、チタン酸の表面がTiO2 化されている。その結
果、TiO2 の内部がチタン酸である岩状の異物が生成
していることが明らかになった。また、このチタン酸に
よる異物はTiCl4 が存在する場合にも同様に生成さ
れる。[0010] Therefore, the titanic acid absorbs moisture, forms a sol and expands in volume, and the surface of the titanic acid is converted to TiO 2 by the subsequent surface drying. As a result, it became clear that rock-like foreign substances in which the inside of TiO 2 was titanic acid was generated. The foreign matter due to titanic acid is also generated when TiCl 4 is present.
【0011】本発明の目的は、プラグを備えている配線
層の製造工程において、異物の発生を抑制し、製造歩留
りを向上することができる半導体装置の製造方法を提供
することにある。An object of the present invention is to provide a method of manufacturing a semiconductor device capable of suppressing the generation of foreign matters and improving the manufacturing yield in a manufacturing process of a wiring layer having a plug.
【0012】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【0013】[0013]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.
【0014】すなわち、本発明の半導体装置の製造方法
は、半導体素子が形成されている基板からなるウエハの
上に、絶縁膜を形成した後、絶縁膜の選択的な領域にス
ルーホールを形成する工程と、スルーホールおよび絶縁
膜の表面に薄膜のバリアメタル膜を形成し、ウエハの上
に、タングステン膜を堆積した後、絶縁膜の上のタング
ステン膜を取り除くと共にスルーホールに埋め込まれて
いるタングステン膜の表面の一部とバリアメタル膜の表
面とを同一の平面とし、スルーホールに埋め込まれてい
るタングステン膜からなるプラグを形成する工程と、バ
リアメタル膜などにおける異物の生成要素を水噴射洗浄
処理によって取り除く工程と、ウエハの上に、配線層を
形成する工程とを有するものである。That is, according to the method of manufacturing a semiconductor device of the present invention, an insulating film is formed on a wafer formed of a substrate on which semiconductor elements are formed, and then a through hole is formed in a selective region of the insulating film. Process, forming a thin barrier metal film on the surface of the through hole and the insulating film, depositing a tungsten film on the wafer, removing the tungsten film on the insulating film and removing the tungsten embedded in the through hole. A process of forming a plug made of a tungsten film embedded in a through hole by making a part of the surface of the film and the surface of the barrier metal film the same plane, and water-jet cleaning of a foreign metal generation element in the barrier metal film and the like. It has a step of removing by processing and a step of forming a wiring layer on the wafer.
【0015】[0015]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and redundant description will be omitted.
【0016】(実施の形態1)図1〜図9は、本発明の
実施の形態1である半導体装置の製造工程を示す概略断
面図である。本実施の形態の半導体装置の製造方法は、
MOSFETを構成要素とする半導体集積回路装置の製
造方法である。同図を用いて、本実施の形態の半導体装
置の製造方法について説明する。(First Embodiment) FIGS. 1 to 9 are schematic cross-sectional views showing manufacturing steps of a semiconductor device according to a first embodiment of the present invention. The method for manufacturing a semiconductor device according to the present embodiment includes:
This is a method for manufacturing a semiconductor integrated circuit device including a MOSFET as a component. The method for manufacturing the semiconductor device according to the present embodiment will be described with reference to FIG.
【0017】まず、半導体基板(ウエハ)1に半導体装
置の半導体素子としてのMOSFETを形成する(図
1)。First, a MOSFET as a semiconductor element of a semiconductor device is formed on a semiconductor substrate (wafer) 1 (FIG. 1).
【0018】すなわち、例えばp型のシリコン単結晶な
どからなる半導体基板(ウエハ)1の表面の選択的な領
域である素子分離領域に熱酸化処理を用いて酸化シリコ
ン膜からなるフィールド絶縁膜2を形成する。次に、半
導体基板1の上に、例えば酸化シリコン膜からなるゲー
ト絶縁膜3を形成し、このゲート絶縁膜3の上に導電性
の多結晶シリコン膜を堆積した後、リソグラフィ技術と
選択エッチング技術とを使用して、多結晶シリコン膜を
パターン化してゲート電極4を形成すると共にパターン
化したゲート絶縁膜3を形成する。That is, a field insulating film 2 made of a silicon oxide film is formed on a device isolation region, which is a selective region on the surface of a semiconductor substrate (wafer) 1 made of, for example, a p-type silicon single crystal by a thermal oxidation process. Form. Next, a gate insulating film 3 made of, for example, a silicon oxide film is formed on the semiconductor substrate 1, and a conductive polycrystalline silicon film is deposited on the gate insulating film 3, followed by a lithography technique and a selective etching technique. Is used to form a gate electrode 4 by patterning the polycrystalline silicon film and to form a patterned gate insulating film 3.
【0019】その後、ゲート電極4の側壁に例えば酸化
シリコン膜からなるサイドウォールスペーサ5を形成す
る。その後、半導体基板1に例えばリンなどのn型の不
純物をイオン注入してソースおよびドレインとなるn型
の半導体領域6を形成する。Thereafter, a sidewall spacer 5 made of, for example, a silicon oxide film is formed on the side wall of the gate electrode 4. Thereafter, an n-type impurity such as phosphorus is ion-implanted into the semiconductor substrate 1 to form an n-type semiconductor region 6 serving as a source and a drain.
【0020】この場合、前述した半導体装置の製造工程
は、半導体基板1に半導体素子としてnチャネルMOS
FETを形成した態様であるが、半導体基板1にnチャ
ネルMOSFET以外のpチャネルMOSFET、CM
OSFET、バイポーラトランジスタ、容量素子などの
種々の半導体素子を形成した態様を採用することができ
る。In this case, the above-described semiconductor device manufacturing process includes an n-channel MOS
Although an FET is formed, a p-channel MOSFET other than an n-channel MOSFET, CM
An embodiment in which various semiconductor elements such as an OSFET, a bipolar transistor, and a capacitor are formed can be employed.
【0021】次に、半導体基板1の上に、絶縁膜7を形
成した後、その絶縁膜7にコンタクトホールとしてのス
ルーホール(接続孔)8を形成する(図2)。Next, after an insulating film 7 is formed on the semiconductor substrate 1, a through hole (connection hole) 8 as a contact hole is formed in the insulating film 7 (FIG. 2).
【0022】この場合、絶縁膜7は、例えば酸化シリコ
ン膜をCVD(Chemical Vapor Deposition )法を使用
して堆積する。その後、エッチバック法を使用して、絶
縁膜7の表面を平坦化処理して平坦な表面を有する絶縁
膜7とする。その後、リソグラフィ技術と選択エッチン
グ技術とを使用して、絶縁膜7にスルーホール8を形成
する。In this case, the insulating film 7 is formed by depositing, for example, a silicon oxide film using a CVD (Chemical Vapor Deposition) method. After that, the surface of the insulating film 7 is planarized by using an etch-back method to form the insulating film 7 having a flat surface. After that, a through hole 8 is formed in the insulating film 7 using a lithography technique and a selective etching technique.
【0023】その後、スパッタリング法を使用して、ス
ルーホール8および絶縁膜7の表面に、薄膜の窒化チタ
ン膜からなるバリアメタル膜9を形成する(図3)。こ
の場合、本実施の形態のバリアメタル膜9としては、窒
化チタン膜以外に、チタン膜またはチタン膜と窒化チタ
ン膜との積層構造のバリアメタル膜9とすることができ
る。したがって、本実施の形態のバリアメタル膜9は、
窒化チタン膜またはチタン膜などのチタン系膜とするこ
とができる。Thereafter, a barrier metal film 9 made of a thin titanium nitride film is formed on the surfaces of the through holes 8 and the insulating film 7 by using a sputtering method (FIG. 3). In this case, in addition to the titanium nitride film, the barrier metal film 9 of the present embodiment can be a titanium film or a barrier metal film 9 having a laminated structure of a titanium film and a titanium nitride film. Therefore, the barrier metal film 9 of the present embodiment is
A titanium-based film such as a titanium nitride film or a titanium film can be used.
【0024】次に、半導体基板1の上に、CVD法を使
用して、厚膜のタングステン膜10を堆積する(図
4)。Next, a thick tungsten film 10 is deposited on the semiconductor substrate 1 by using the CVD method (FIG. 4).
【0025】次に、ドライエッチングを使用したエッチ
バック法を使用して、絶縁膜7の上のタングステン膜1
0を取り除くと共にスルーホール8に埋め込まれている
タングステン膜10の表面の一部とバリアメタル膜9の
表面とを同一の平面とし、スルーホール8に埋め込まれ
ているタングステン膜10からなるプラグを形成する
(図5)。Next, the tungsten film 1 on the insulating film 7 is etched using an etch-back method using dry etching.
0 is removed and a part of the surface of the tungsten film 10 buried in the through hole 8 is made flush with the surface of the barrier metal film 9 to form a plug made of the tungsten film 10 buried in the through hole 8. (FIG. 5).
【0026】この場合、エッチバック法に用いられてい
るドライエッチング用の製造装置としては、プラズマエ
ッチング装置などが使用されており、エッチングガスと
して、SF6 が使用されている。そのため、タングステ
ン膜10をエッチバック法により取り除く際に、プラズ
マによりチタンからなる金属が生成し、それとタングス
テン膜10のエッチバック時のエッチングガスであるS
F6 のフッ素の反応により、異物の原形であるTiF4
が生成されている。In this case, as a manufacturing apparatus for dry etching used in the etch back method, a plasma etching apparatus or the like is used, and SF 6 is used as an etching gas. Therefore, when the tungsten film 10 is removed by the etch-back method, a metal made of titanium is generated by the plasma, and the etching gas used for etching back the tungsten film 10 is S.
Due to the reaction of fluorine of F 6 , TiF 4
Has been generated.
【0027】その後、バリアメタル膜9などにおける異
物の生成要素を水噴射洗浄処理によって取り除く工程を
行う。この場合、水噴射洗浄処理を行うための製造装置
の態様によって、ウエハに水が存在する状態となる場合
がある際には、バリアメタル膜9などにおける異物の生
成要素を水噴射洗浄処理によって取り除く工程の後に、
ウエハを熱処理する工程を行い、ウエハに付着している
水を取り除く態様を行っている。また、異物の生成要素
としては、チタン酸があり、そのチタン酸の生成要素
は、プラズマで生成するチタンおよびエッチングガス
(エッチバックを行うエッチングガス)の中のフッ素な
らびに空気中の水である。Thereafter, a step of removing foreign matter-generating elements in the barrier metal film 9 and the like by a water spray cleaning process is performed. In this case, depending on the mode of the manufacturing apparatus for performing the water jet cleaning process, when water may be present on the wafer in some cases, foreign matter generation elements in the barrier metal film 9 and the like are removed by the water jet cleaning process. After the process,
A process of performing a heat treatment on the wafer to remove water adhering to the wafer is performed. Further, titanic acid is an element for generating foreign matter, and the titanium acid generating elements are titanium generated by plasma, fluorine in an etching gas (etching gas for performing etch-back), and water in the air.
【0028】したがって、異物の生成要素は、水噴射洗
浄処理によって取り除くことができることにより、バリ
アメタル膜9などに異物が発生することを防止すること
ができる。Therefore, since the foreign matter producing element can be removed by the water jet cleaning process, it is possible to prevent the foreign matter from being generated on the barrier metal film 9 and the like.
【0029】その後、前述したバリアメタル膜9などに
おける異物の生成要素を水噴射洗浄処理によって取り除
く工程の後に、本格量産進行のために、ウエハをクリー
ンルームの内に放置する(図6)。Thereafter, after the step of removing the foreign matter-generating elements in the barrier metal film 9 and the like by the water spray cleaning process, the wafer is left in a clean room for full-scale mass production (FIG. 6).
【0030】この場合、本実施の形態のウエハは、バリ
アメタル膜9などにおける異物の生成要素を水噴射洗浄
処理によって取り除く工程を行っていることにより、本
格量産進行のために、ウエハをクリーンルームの内に放
置していても、その放置中に空気中の水分とTiF4 ま
たはTiCl4 とが化学的に反応して、チタン酸が生成
されてしまうという従来の現象をなくすることができ
る。In this case, the wafer of the present embodiment is subjected to a process of removing foreign matter-generating elements in the barrier metal film 9 and the like by a water jet cleaning process. Even if it is left inside, it is possible to eliminate the conventional phenomenon that the moisture in the air and TiF 4 or TiCl 4 chemically react during the leaving to generate titanic acid.
【0031】したがって、従来のように、チタン酸が吸
湿し、ゾル化を起こして体積が膨張し、さらにその後の
表面乾燥により、チタン酸の表面がTiO2 化されて、
TiO2 の内部がチタン酸である岩状の異物が生成して
いるという現象を防止することができる。その結果、ウ
エハをクリーンルームに数日以上などのどれだけの時間
をもって放置していても、ウエハに異物が発生すること
を防止することができる。Therefore, as in the prior art, titanic acid absorbs moisture, causes solification, and expands in volume. Further, by subsequent surface drying, the surface of titanic acid is converted into TiO 2 ,
It is possible to prevent a phenomenon that a rock-like foreign substance in which the inside of TiO 2 is titanic acid is generated. As a result, no matter how long the wafer is left in the clean room, such as several days, it is possible to prevent foreign matter from being generated on the wafer.
【0032】次に、ウエハをクリーンルームから取り出
して、半導体基板1の上に、スパッタリング法を使用し
てアルミニウム層からなる配線層11を堆積する(図
7)。Next, the wafer is taken out of the clean room, and a wiring layer 11 made of an aluminum layer is deposited on the semiconductor substrate 1 by using a sputtering method (FIG. 7).
【0033】この場合、バリアメタル膜9などに異物が
発生することが防止されていることにより、バリアメタ
ル膜9およびタングステン膜10からなるプラグとの接
合性や接着性が良いために、平坦化された配線層11を
堆積することができる。なお、本実施の形態の他の態様
として、アルミニウム層からなる配線層11を堆積する
態様として、CVD法を使用することができる。In this case, since the generation of foreign matter on the barrier metal film 9 and the like is prevented, the bonding and adhesion with the plug formed of the barrier metal film 9 and the tungsten film 10 are good, so that the flattening is performed. The deposited wiring layer 11 can be deposited. As another mode of the present embodiment, a CVD method can be used as a mode for depositing the wiring layer 11 made of an aluminum layer.
【0034】その後、半導体基板1の上に、レジスト膜
12を塗布した後、リソグラフィ技術を使用して、配線
層パターンを形成するためのパターン化されたレジスト
膜12を形成する。Then, after a resist film 12 is applied on the semiconductor substrate 1, a patterned resist film 12 for forming a wiring layer pattern is formed by using a lithography technique.
【0035】この場合、平坦な表面を有する配線層11
の表面にレジスト膜12を塗布することができることに
より、平坦な表面を有するレジスト膜12とすることが
できるので、設計仕様に応じたパターンに対応した高精
度にパターン化されたレジスト膜12を形成することが
できる。また、配線層パターンを形成する際のレジスト
膜12のパターン不良が発生するのを防止できると共に
レジスト膜12のパターンを形成する際のマージンの低
下が発生するのを防止できる。In this case, the wiring layer 11 having a flat surface
Can form a resist film 12 having a flat surface by forming a resist film 12 having a flat surface, thereby forming a highly precise patterned resist film 12 corresponding to a pattern according to design specifications. can do. Further, it is possible to prevent the occurrence of a pattern failure of the resist film 12 when forming the wiring layer pattern, and to prevent a decrease in margin when forming the pattern of the resist film 12.
【0036】次に、レジスト膜12をエッチング用マス
クとして使用して、ドライエッチングなどの選択エッチ
ング技術を使用して、パターン化された配線層11およ
びパターン化されたバリアメタル膜9を形成する(図
8)。Next, the patterned wiring layer 11 and the patterned barrier metal film 9 are formed by using the resist film 12 as an etching mask and by using a selective etching technique such as dry etching (FIG. 2B). (FIG. 8).
【0037】この場合、平坦な表面を有する配線層11
であると共に高精度にパターン化されたレジスト膜12
をエッチング用マスクとして使用して、パターン化され
た配線層11を形成していることにより、設計仕様に対
応した高精度にパターン化された配線層11を形成する
ことができる。また、配線層11のパターン不良と配線
層11のパターンを形成する際のマージンの低下が発生
するのを防止できる。In this case, the wiring layer 11 having a flat surface
And highly precisely patterned resist film 12
Is used as an etching mask to form the patterned wiring layer 11, whereby the wiring layer 11 that is patterned with high precision corresponding to the design specifications can be formed. In addition, it is possible to prevent the occurrence of a pattern defect in the wiring layer 11 and a decrease in margin in forming the pattern of the wiring layer 11.
【0038】その後、不要となったフォトレジスト膜1
2を取り除いた後、図2〜図8に示されている前述した
製造工程と同様な製造工程を使用して、半導体基板1の
上に、層間絶縁膜としての絶縁膜13を形成し、それに
スルーホール14を形成した後、そのスルーホール14
および絶縁膜13の表面に薄膜の窒化チタン膜からなる
バリアメタル膜15を形成し、その後、プラグとしての
タングステン膜16を形成した後、アルミニウム層から
なる配線層17を形成する(図9)。Thereafter, the unnecessary photoresist film 1
2 is removed, an insulating film 13 as an interlayer insulating film is formed on the semiconductor substrate 1 by using a manufacturing process similar to the above-described manufacturing process shown in FIGS. After forming the through hole 14, the through hole 14
Then, a barrier metal film 15 made of a thin titanium nitride film is formed on the surface of the insulating film 13, then a tungsten film 16 is formed as a plug, and then a wiring layer 17 made of an aluminum layer is formed (FIG. 9).
【0039】その後、設計仕様に応じて、前述した製造
工程(層間絶縁膜としての絶縁膜13、スルーホール1
4、バリアメタル膜15、プラグとしてのタングステン
膜16、2層目の配線層としての配線層17の製造工
程)を繰り返し行って、多層配線層を形成することによ
って、本実施の形態の半導体装置の製造工程を終了す
る。Thereafter, according to the design specifications, the above-described manufacturing steps (the insulating film 13 as an interlayer insulating film, the through-hole 1
4, the barrier metal film 15, the tungsten film 16 serving as a plug, and the wiring layer 17 serving as a second wiring layer) are repeatedly formed to form a multilayer wiring layer. Is completed.
【0040】前述した本実施の形態の半導体装置の製造
方法によれば、プラグを形成するためのタングステン膜
10のエッチバック法を使用した不要な領域のタングス
テン膜10を取り除く製造工程の後に、バリアメタル膜
9などにおける異物の生成要素を水噴射洗浄処理によっ
て取り除く工程を行っていることにより、異物の生成要
素は、水噴射洗浄処理によって取り除くことができるこ
とにより、バリアメタル膜9などに異物が発生すること
を防止することができる。According to the above-described method of manufacturing a semiconductor device of the present embodiment, the barrier film is formed after the step of removing an unnecessary region of the tungsten film 10 using the etch-back method of the tungsten film 10 for forming the plug. By performing the step of removing the foreign matter generating element in the metal film 9 or the like by the water spray cleaning process, the foreign matter generating element can be removed by the water spray cleaning process, and thus the foreign matter is generated in the barrier metal film 9 or the like. Can be prevented.
【0041】そのため、本実施の形態の半導体装置の製
造方法によれば、ウエハは、バリアメタル膜9などにお
ける異物の生成要素を水噴射洗浄処理によって取り除く
工程を行っていることにより、本格量産進行のために、
ウエハをクリーンルームの内に放置していても、その放
置中に空気中の水分とTiF4 またはTiCl4 とが化
学的に反応して、チタン酸が生成されてしまうという従
来の現象をなくすることができる。したがって、従来の
ように、チタン酸が吸湿し、ゾル化を起こして体積が膨
張し、さらにその後の表面乾燥により、チタン酸の表面
がTiO2 化されて、TiO2 の内部がチタン酸である
岩状の異物が生成しているという現象を防止することが
できる。その結果、ウエハをクリーンルームに数日以上
などのどれだけの時間をもって放置していても、ウエハ
に異物が発生することを防止することができる。Therefore, according to the method of manufacturing a semiconductor device of the present embodiment, since the wafer is subjected to the step of removing foreign matter-generating elements in the barrier metal film 9 or the like by a water jet cleaning process, full-scale mass production is advanced. for,
To eliminate the conventional phenomenon that, even when a wafer is left in a clean room, water in the air chemically reacts with TiF 4 or TiCl 4 to generate titanic acid. Can be. Therefore, as in the conventional titanate absorbs moisture, volume expands causing the sol by further subsequent surface drying, the surface of the titanate is TiO 2 reduction, the interior of the TiO 2 is a titanate The phenomenon that a rock-like foreign substance is generated can be prevented. As a result, no matter how long the wafer is left in the clean room, such as several days, it is possible to prevent foreign matter from being generated on the wafer.
【0042】本実施の形態の半導体装置の製造方法によ
れば、タングステン膜10からなるプラグを形成した
後、そのプラグに電気的に接続されている配線層11を
形成するための製造工程において、ウエハの上に配線層
11を堆積する場合、バリアメタル膜9などに異物が発
生することが防止されていることにより、バリアメタル
膜9およびタングステン膜10からなるプラグとの接合
性や接着性が良いために、平坦化された配線層11を堆
積することができる。According to the method of manufacturing a semiconductor device of the present embodiment, after a plug made of tungsten film 10 is formed, in a manufacturing process for forming wiring layer 11 electrically connected to the plug, When the wiring layer 11 is deposited on the wafer, the foreign matter is prevented from being generated in the barrier metal film 9 and the like, so that the bonding property and adhesiveness with the plug formed of the barrier metal film 9 and the tungsten film 10 are improved. For goodness, a flattened wiring layer 11 can be deposited.
【0043】したがって、ウエハの上に、レジスト膜1
2を塗布した後、リソグラフィ技術を使用して、配線層
パターンを形成するためのパターン化されたレジスト膜
12を形成する際に、平坦な表面を有する配線層11の
表面にレジスト膜12を塗布することができることによ
り、平坦な表面を有するレジスト膜12とすることがで
きるので、設計仕様に応じたパターンに対応した高精度
にパターン化されたレジスト膜12を形成することがで
きる。また、配線層パターンを形成する際のレジスト膜
12のパターン不良が発生するのを防止できると共にレ
ジスト膜12のパターンを形成する際のマージンの低下
が発生するのを防止できる。Therefore, the resist film 1 is formed on the wafer.
2 is applied, when a patterned resist film 12 for forming a wiring layer pattern is formed by using a lithography technique, the resist film 12 is applied to the surface of the wiring layer 11 having a flat surface. By doing so, it is possible to form the resist film 12 having a flat surface, so that it is possible to form the highly accurately patterned resist film 12 corresponding to the pattern according to the design specifications. Further, it is possible to prevent the occurrence of a pattern failure of the resist film 12 when forming the wiring layer pattern, and to prevent a decrease in margin when forming the pattern of the resist film 12.
【0044】また、レジスト膜12をエッチング用マス
クとして使用して、ドライエッチングなどの選択エッチ
ング技術を使用して、パターン化された配線層11およ
びパターン化されたバリアメタル膜9を形成する際に、
平坦な表面を有する配線層11であると共に高精度にパ
ターン化されたレジスト膜12をエッチング用マスクと
して使用して、パターン化された配線層11を形成して
いることにより、設計仕様に対応した高精度にパターン
化された配線層11を形成することができる。また、配
線層11のパターン不良と配線層11のパターンを形成
する際のマージンの低下が発生するのを防止できる。When the patterned wiring layer 11 and the patterned barrier metal film 9 are formed by using the resist film 12 as an etching mask and using a selective etching technique such as dry etching. ,
By using the wiring layer 11 having a flat surface and the resist film 12 patterned with high precision as an etching mask, the patterned wiring layer 11 is formed to meet design specifications. The wiring layer 11 patterned with high precision can be formed. In addition, it is possible to prevent the occurrence of a pattern defect in the wiring layer 11 and a decrease in margin in forming the pattern of the wiring layer 11.
【0045】その結果、本実施の形態の半導体装置の製
造方法によれば、高精度なパターンで微細加工化された
配線層11であって、高性能および高信頼度の配線層1
1を製造することができることにより、高性能でしかも
高信頼度の半導体装置を高い製造歩留りをもって製造す
ることができる。As a result, according to the method of manufacturing a semiconductor device of the present embodiment, the wiring layer 11 which has been finely processed in a highly accurate pattern and has a high performance and a high reliability
By manufacturing the semiconductor device 1, a semiconductor device with high performance and high reliability can be manufactured with a high manufacturing yield.
【0046】(実施の形態2)図10は、本発明の実施
の形態2である半導体装置の製造工程に使用されている
半導体製造装置を示す概略構成図である。(Embodiment 2) FIG. 10 is a schematic configuration diagram showing a semiconductor manufacturing apparatus used in a manufacturing process of a semiconductor device according to Embodiment 2 of the present invention.
【0047】図10に示すように、本実施の形態の半導
体製造装置18は、タングステン膜の不要な領域を取り
除くための製造装置19とウエハの上に配線層を堆積す
るための製造装置20との間にウエハを搬送する密閉ト
ンネル21が設置されているものである。As shown in FIG. 10, a semiconductor manufacturing apparatus 18 of the present embodiment includes a manufacturing apparatus 19 for removing an unnecessary region of a tungsten film and a manufacturing apparatus 20 for depositing a wiring layer on a wafer. A closed tunnel 21 for transporting a wafer is provided between them.
【0048】この場合、タングステン膜の不要な領域を
取り除くための製造装置19は、エッチバック法を使用
してタングステン膜の不要な領域を取り除くための製造
装置である。また、ウエハの上に配線層を堆積するため
の製造装置20は、スパッタリング法またはCVD法を
使用してアルミニウム膜などからなる配線層をウエハの
上に堆積することができる製造装置である。In this case, the manufacturing device 19 for removing unnecessary regions of the tungsten film is a manufacturing device for removing unnecessary regions of the tungsten film using an etch-back method. The manufacturing apparatus 20 for depositing a wiring layer on a wafer is a manufacturing apparatus capable of depositing a wiring layer made of an aluminum film or the like on a wafer using a sputtering method or a CVD method.
【0049】本実施の形態の半導体装置の製造方法は、
タングステン膜の不要な領域を取り除くための製造装置
19とウエハの上に配線層を堆積するための製造装置2
0との間にウエハを搬送する密閉トンネル21が設置さ
れている半導体製造装置18を使用して、タングステン
膜の不要な領域を取り除くための製造工程と、ウエハの
上に配線層を堆積するための製造工程を行うものであ
り、それ以外の製造工程は、前述した実施の形態1の半
導体装置の製造工程と同様である。The method for manufacturing a semiconductor device according to the present embodiment
Manufacturing apparatus 19 for removing unnecessary regions of a tungsten film and manufacturing apparatus 2 for depositing a wiring layer on a wafer
The manufacturing process for removing an unnecessary region of the tungsten film using the semiconductor manufacturing apparatus 18 in which the closed tunnel 21 for transferring the wafer is provided between the wafer and a wiring layer on the wafer. The other manufacturing steps are the same as those of the semiconductor device of the first embodiment described above.
【0050】本実施の形態の半導体装置の製造方法によ
れば、半導体製造装置18における製造装置19を使用
して、タングステン膜10の不要な領域を取り除く製造
工程によって、異物の生成要素が発生しても、その製造
工程を終えたウエハを密閉トンネル21を通して製造装
置20に移行して、製造装置20を使用して、ウエハの
上にアルミニウム層などからなる配線層11を堆積する
製造工程を行うことができることにより、異物の生成要
素があっても、異物の発生を極めて低減化することがで
きる。According to the method of manufacturing a semiconductor device of the present embodiment, foreign substances are generated in the manufacturing process of removing unnecessary regions of tungsten film 10 using manufacturing apparatus 19 of semiconductor manufacturing apparatus 18. However, the wafer after the manufacturing process is transferred to the manufacturing device 20 through the closed tunnel 21 and the manufacturing device 20 is used to perform a manufacturing process of depositing the wiring layer 11 made of an aluminum layer or the like on the wafer. Accordingly, even if there is a foreign matter generating element, the generation of foreign matter can be extremely reduced.
【0051】したがって、本実施の形態の半導体装置の
製造方法によれば、異物の生成要素があっても、異物の
発生を極めて低減化することができることにより、配線
層11の性能および信頼度を高くすることができるの
で、高性能でしかも高信頼度の半導体装置を高い製造歩
留りをもって製造することができる。Therefore, according to the method of manufacturing a semiconductor device of the present embodiment, even if there is a foreign matter generating element, the generation of the foreign matter can be extremely reduced, so that the performance and reliability of the wiring layer 11 can be reduced. Since the height can be increased, a semiconductor device with high performance and high reliability can be manufactured with a high manufacturing yield.
【0052】(実施の形態3)図11は、本発明の実施
の形態3である半導体装置の製造工程に使用されている
クラスト型製造装置を示す概略構成図である。(Embodiment 3) FIG. 11 is a schematic configuration diagram showing a crust-type manufacturing apparatus used in a manufacturing process of a semiconductor device according to Embodiment 3 of the present invention.
【0053】図11に示すように、本実施の形態のクラ
スト型製造装置22は、タングステン膜の不要な領域を
取り除くための製造装置23とウエハの上に配線層を堆
積するための製造装置24との間にウエハを放置する中
央室25が設置されているものである。As shown in FIG. 11, a crust type manufacturing apparatus 22 of the present embodiment includes a manufacturing apparatus 23 for removing an unnecessary region of a tungsten film and a manufacturing apparatus 24 for depositing a wiring layer on a wafer. A central chamber 25 in which a wafer is left is provided between the two.
【0054】この場合、タングステン膜の不要な領域を
取り除くための製造装置22は、エッチバック法を使用
してタングステン膜の不要な領域を取り除くための製造
装置である。また、ウエハの上に配線層を堆積するため
の製造装置24は、スパッタリング法またはCVD法を
使用してアルミニウム膜などからなる配線層をウエハの
上に堆積することができる製造装置である。また、中央
室25は、真空状態であり、クリーン化室でもある。In this case, the manufacturing device 22 for removing unnecessary regions of the tungsten film is a manufacturing device for removing unnecessary regions of the tungsten film by using an etch-back method. The manufacturing apparatus 24 for depositing a wiring layer on a wafer is a manufacturing apparatus capable of depositing a wiring layer made of an aluminum film or the like on a wafer by using a sputtering method or a CVD method. The central chamber 25 is in a vacuum state and is also a clean room.
【0055】本実施の形態の半導体装置の製造方法は、
タングステン膜の不要な領域を取り除くための製造装置
23とウエハの上に配線層を堆積するための製造装置2
4との間にウエハを放置する中央室25が設置されてい
るクラスト型製造装置22を使用して、タングステン膜
の不要な領域を取り除くための製造工程と、ウエハの上
に配線層を堆積するための製造工程を行うものであり、
それ以外の製造工程は、前述した実施の形態1の半導体
装置の製造工程と同様である。The method of manufacturing a semiconductor device according to the present embodiment
Manufacturing apparatus 23 for removing unnecessary regions of a tungsten film and manufacturing apparatus 2 for depositing a wiring layer on a wafer
Using a crust-type manufacturing apparatus 22 provided with a central chamber 25 in which a wafer is left between the wafer 4 and a manufacturing step for removing an unnecessary region of a tungsten film, and depositing a wiring layer on the wafer For the manufacturing process.
Other manufacturing steps are the same as the manufacturing steps of the semiconductor device of the first embodiment described above.
【0056】本実施の形態の半導体装置の製造方法によ
れば、クラスト型製造装置22における製造装置23を
使用して、タングステン膜10の不要な領域を取り除く
製造工程によって、異物の生成要素が発生しても、その
製造工程を終えたウエハを中央室25を通して製造装置
24に移行して、製造装置24を使用して、ウエハの上
にアルミニウム層などからなる配線層11を堆積する製
造工程を行うことができることにより、異物の生成要素
があっても、異物の発生を極めて低減化することができ
る。According to the method of manufacturing a semiconductor device of the present embodiment, foreign substances are generated by the manufacturing process of removing unnecessary regions of tungsten film 10 using manufacturing apparatus 23 of crust type manufacturing apparatus 22. However, the manufacturing process in which the wafer after the manufacturing process is transferred to the manufacturing device 24 through the central chamber 25 and the wiring layer 11 made of an aluminum layer or the like is deposited on the wafer using the manufacturing device 24 is performed. By being able to perform, even if there is a foreign matter generation element, the generation of foreign matter can be extremely reduced.
【0057】したがって、本実施の形態の半導体装置の
製造方法によれば、異物の生成要素があっても、異物の
発生を極めて低減化することができることにより、配線
層11の性能および信頼度を高くすることができるの
で、高性能でしかも高信頼度の半導体装置を高い製造歩
留りをもって製造することができる。Therefore, according to the method of manufacturing a semiconductor device of the present embodiment, even if there is a foreign matter generating element, the generation of the foreign matter can be extremely reduced, so that the performance and reliability of the wiring layer 11 can be reduced. Since the height can be increased, a semiconductor device with high performance and high reliability can be manufactured with a high manufacturing yield.
【0058】本実施の形態の半導体装置の製造方法によ
れば、クラスト型製造装置22における中央室25は、
真空状態であり、クリーン化室でもあることにより、中
央室25に設計仕様に応じて、ウエハを放置することが
できる。According to the semiconductor device manufacturing method of the present embodiment, the central chamber 25 in the crust type manufacturing device 22
Since the chamber is in a vacuum state and is also a clean chamber, the wafer can be left in the central chamber 25 according to the design specifications.
【0059】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the above embodiments, and various modifications may be made without departing from the gist of the invention. Needless to say, it can be changed.
【0060】例えば、本発明は、タングステン膜の不要
な領域を取り除くための方法として、CMP(Chemical
Mechanical Polishing 、化学機械研磨)法を適用する
ことができ、タングステン膜の不要な領域を取り除くた
めの製造装置としてCMP装置を適用することができ
る。For example, according to the present invention, as a method for removing an unnecessary region of a tungsten film, a CMP (Chemical
A mechanical polishing (chemical mechanical polishing) method can be applied, and a CMP apparatus can be applied as a manufacturing apparatus for removing an unnecessary region of a tungsten film.
【0061】また、本発明は、配線層の材料として、ア
ルミニウム以外に、設計仕様に応じて、銅、導電性の多
結晶シリコンなどの導電体を適用することができる。In the present invention, as the material of the wiring layer, a conductor such as copper or conductive polycrystalline silicon can be applied according to the design specifications, in addition to aluminum.
【0062】また、本発明は、半導体素子を形成してい
る半導体基板をSOI(Silicon onInsulator)基板な
どの種々の基板に変更することができ、半導体基板など
の基板に形成する半導体素子としては、MOSFET以
外に、CMOSFETおよびバイポーラトランジスタな
どの種々の半導体素子を組み合わせた態様の半導体素子
を適用できる。Further, according to the present invention, a semiconductor substrate forming a semiconductor element can be changed to various substrates such as an SOI (Silicon on Insulator) substrate. As a semiconductor element formed on a substrate such as a semiconductor substrate, In addition to the MOSFET, a semiconductor element in which various semiconductor elements such as a CMOSFET and a bipolar transistor are combined can be applied.
【0063】また、本発明は、MOSFET、CMOS
FETなどを構成要素とするロジック系あるいはDRA
M(Dynamic Random Access Memory)、SRAM(Stat
ic Random Access Memory )などのメモリ系などを有す
る種々の半導体集積回路装置の製造方法に適用できる。The present invention relates to a MOSFET, a CMOS,
Logic or DRA with FET etc. as components
M (Dynamic Random Access Memory), SRAM (Stat
The present invention can be applied to a method of manufacturing various semiconductor integrated circuit devices having a memory system such as an IC (Random Access Memory).
【0064】[0064]
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.
【0065】(1).本発明の半導体装置の製造方法に
よれば、プラグを形成するためのタングステン膜のエッ
チバック法を使用した不要な領域のタングステン膜を取
り除く製造工程の後に、バリアメタル膜などにおける異
物の生成要素を水噴射洗浄処理によって取り除く工程を
行っていることにより、異物の生成要素は、水噴射洗浄
処理によって取り除くことができることにより、バリア
メタル膜などに異物が発生することを防止することがで
きる。(1). According to the method of manufacturing a semiconductor device of the present invention, after a manufacturing process of removing an unnecessary region of a tungsten film using a tungsten film etch-back method for forming a plug, foreign matter generation elements in a barrier metal film or the like are removed. By performing the step of removing the foreign matter by the water jet cleaning treatment, the foreign matter generating element can be removed by the water jet cleaning treatment, thereby preventing the generation of the foreign substance in the barrier metal film or the like.
【0066】(2).本発明の半導体装置の製造方法に
よれば、レジスト膜をエッチング用マスクとして使用し
て、ドライエッチングなどの選択エッチング技術を使用
して、パターン化された配線層およびパターン化された
バリアメタル膜を形成する際に、平坦な表面を有する配
線層であると共に高精度にパターン化されたレジスト膜
をエッチング用マスクとして使用して、パターン化され
た配線層を形成していることにより、設計仕様に対応し
た高精度にパターン化された配線層を形成することがで
きる。また、配線層のパターン不良と配線層のパターン
を形成する際のマージンの低下が発生するのを防止でき
る。(2). According to the method of manufacturing a semiconductor device of the present invention, a patterned wiring layer and a patterned barrier metal film are formed by using a resist film as an etching mask and using a selective etching technique such as dry etching. When forming, a patterned wiring layer is formed using a highly accurate patterned resist film as an etching mask, as well as a wiring layer having a flat surface. Corresponding high-precision patterned wiring layers can be formed. Further, it is possible to prevent the occurrence of a pattern defect in the wiring layer and a decrease in margin when forming the wiring layer pattern.
【0067】その結果、本発明の半導体装置の製造方法
によれば、高精度なパターンで微細加工化された配線層
であって、高性能および高信頼度の配線層を製造するこ
とができることにより、高性能でしかも高信頼度の半導
体装置を高い製造歩留りをもって製造することができ
る。As a result, according to the method of manufacturing a semiconductor device of the present invention, it is possible to manufacture a high-performance and high-reliability wiring layer which is a finely processed wiring layer with a high-precision pattern. A high-performance and high-reliability semiconductor device can be manufactured with a high manufacturing yield.
【0068】(3).本発明の別の実施の形態である半
導体装置の製造方法によれば、タングステン膜の不要な
領域を取り除くための製造装置とウエハの上に配線層を
堆積するための製造装置との間にウエハを搬送する密閉
トンネルが設置されている半導体製造装置を使用して、
タングステン膜の不要な領域を取り除くための製造工程
と、ウエハの上に配線層を堆積するための製造工程を行
っている。(3). According to a method of manufacturing a semiconductor device according to another embodiment of the present invention, a wafer is disposed between a manufacturing apparatus for removing an unnecessary region of a tungsten film and a manufacturing apparatus for depositing a wiring layer on the wafer. Using a semiconductor manufacturing equipment in which a closed tunnel for transporting
A manufacturing process for removing unnecessary regions of the tungsten film and a manufacturing process for depositing a wiring layer on a wafer are performed.
【0069】また、本発明の別の実施の形態である半導
体装置の製造方法によれば、タングステン膜の不要な領
域を取り除くための製造装置とウエハの上に配線層を堆
積するための製造装置との間にウエハを放置する中央室
が設置されているクラスト型製造装置を使用して、タン
グステン膜の不要な領域を取り除くための製造工程と、
ウエハの上に配線層を堆積するための製造工程を行って
いる。According to a method of manufacturing a semiconductor device according to another embodiment of the present invention, a manufacturing apparatus for removing an unnecessary region of a tungsten film and a manufacturing apparatus for depositing a wiring layer on a wafer are provided. A manufacturing process for removing unnecessary regions of the tungsten film using a crust type manufacturing apparatus in which a central chamber in which a wafer is left is installed,
A manufacturing process for depositing a wiring layer on a wafer is performed.
【0070】したがって、本発明の半導体装置の製造方
法によれば、異物の生成要素があっても、異物の発生を
極めて低減化することができることにより、配線層の性
能および信頼度を高くすることができるので、高性能で
しかも高信頼度の半導体装置を高い製造歩留りをもって
製造することができる。Therefore, according to the method of manufacturing a semiconductor device of the present invention, even if there is a foreign matter generating element, the generation of the foreign matter can be extremely reduced, so that the performance and reliability of the wiring layer can be improved. Therefore, a semiconductor device with high performance and high reliability can be manufactured with a high manufacturing yield.
【0071】また、本発明の半導体装置の製造方法によ
れば、クラスト型製造装置における中央室は、真空状態
であり、クリーン化室でもあることにより、中央室に設
計仕様に応じて、ウエハを放置することができる。Further, according to the method of manufacturing a semiconductor device of the present invention, the central chamber in the crust-type manufacturing apparatus is in a vacuum state and is also a clean room, so that a wafer can be stored in the central chamber in accordance with the design specifications. You can leave it alone.
【図1】本発明の実施の形態1である半導体装置の製造
工程を示す概略断面図である。FIG. 1 is a schematic cross-sectional view showing a manufacturing step of a semiconductor device according to a first embodiment of the present invention.
【図2】本発明の実施の形態1である半導体装置の製造
工程を示す概略断面図である。FIG. 2 is a schematic cross-sectional view showing a manufacturing step of the semiconductor device according to the first embodiment of the present invention;
【図3】本発明の実施の形態1である半導体装置の製造
工程を示す概略断面図である。FIG. 3 is a schematic sectional view illustrating a manufacturing step of the semiconductor device according to the first embodiment of the present invention;
【図4】本発明の実施の形態1である半導体装置の製造
工程を示す概略断面図である。FIG. 4 is a schematic sectional view showing a manufacturing step of the semiconductor device according to the first embodiment of the present invention;
【図5】本発明の実施の形態1である半導体装置の製造
工程を示す概略断面図である。FIG. 5 is a schematic sectional view showing a manufacturing step of the semiconductor device according to the first embodiment of the present invention;
【図6】本発明の実施の形態1である半導体装置の製造
工程を示す概略断面図である。FIG. 6 is a schematic sectional view showing a manufacturing step of the semiconductor device according to the first embodiment of the present invention;
【図7】本発明の実施の形態1である半導体装置の製造
工程を示す概略断面図である。FIG. 7 is a schematic cross-sectional view showing a manufacturing step of the semiconductor device according to the first embodiment of the present invention;
【図8】本発明の実施の形態1である半導体装置の製造
工程を示す概略断面図である。FIG. 8 is a schematic sectional view showing a manufacturing step of the semiconductor device according to the first embodiment of the present invention;
【図9】本発明の実施の形態1である半導体装置の製造
工程を示す概略断面図である。FIG. 9 is a schematic sectional view showing a manufacturing step of the semiconductor device according to the first embodiment of the present invention;
【図10】本発明の実施の形態2である半導体装置の製
造工程に使用されている半導体製造装置を示す概略構成
図である。FIG. 10 is a schematic configuration diagram showing a semiconductor manufacturing apparatus used in a semiconductor device manufacturing process according to a second embodiment of the present invention;
【図11】本発明の実施の形態3である半導体装置の製
造工程に使用されているクラスト型製造装置を示す概略
構成図である。FIG. 11 is a schematic configuration diagram illustrating a crust-type manufacturing apparatus used in a manufacturing process of a semiconductor device according to a third embodiment of the present invention;
1 半導体基板(ウエハ) 2 フィールド絶縁膜 3 ゲート絶縁膜 4 ゲート電極 5 サイドウォールスペーサ 6 半導体領域 7 絶縁膜 8 スルーホール 9 バリアメタル膜 10 タングステン膜 11 配線層 12 レジスト膜 13 絶縁膜 14 スルーホール 15 バリアメタル膜 16 タングステン膜 17 配線層 18 半導体製造装置 19 製造装置 20 製造装置 21 密閉トンネル 22 クラスト型製造装置 23 製造装置 24 製造装置 25 中央室 Reference Signs List 1 semiconductor substrate (wafer) 2 field insulating film 3 gate insulating film 4 gate electrode 5 sidewall spacer 6 semiconductor region 7 insulating film 8 through hole 9 barrier metal film 10 tungsten film 11 wiring layer 12 resist film 13 insulating film 14 through hole 15 Barrier metal film 16 Tungsten film 17 Wiring layer 18 Semiconductor manufacturing equipment 19 Manufacturing equipment 20 Manufacturing equipment 21 Sealed tunnel 22 Crust type manufacturing equipment 23 Manufacturing equipment 24 Manufacturing equipment 25 Central room
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒川 史子 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 清水 善正 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 荻島 淳史 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 鈴樹 正恭 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 児島 雅之 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 青柳 隆 茨城県ひたちなか市市毛882番地 株式会 社日立製作所計測器事業部内 (72)発明者 野尻 一男 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 三井 ▲泰▼裕 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 金子 義之 茨城県ひたちなか市堀口字長久保832番地 2 日立計測エンジニアリング株式会社内 (72)発明者 松山 浩治 茨城県ひたちなか市堀口字長久保832番地 2 日立計測エンジニアリング株式会社内 (72)発明者 森本 浩臣 茨城県ひたちなか市堀口字長久保832番地 2 日立計測エンジニアリング株式会社内 Fターム(参考) 4M104 AA01 BB30 DD06 DD99 FF18 FF22 GG09 GG10 GG16 5F033 AA02 AA25 AA29 AA64 AA66 AA72 BA02 BA12 BA15 BA17 BA25 DA04 DA07 DA15 DA32 DA34 DA35 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Fumiko Arakawa 5-2-1, Josuihonmachi, Kodaira-shi, Tokyo Inside Semiconductor Division, Hitachi, Ltd. 20-1 Chome, Semiconductor Division, Hitachi, Ltd. (72) Inventor Atsushi Ogishima 5-20-1, Josuihonmachi, Kodaira-shi, Tokyo Incorporated, Semiconductor Division, Hitachi, Ltd. (72) Masayoshi Suzuki Tokyo 5-2-1, Josuihoncho, Kodaira City Semiconductor Company, Hitachi, Ltd. (72) Inventor Masayuki Kojima 5-2-1, Josuihonmachi, Kodaira City, Tokyo Semiconductor Company, Ltd. (72) Inventor Takashi Aoyagi 882 Mage, Hitachinaka-shi, Ibaraki Pref. Hitachi, Ltd.Measurement Equipment Division (72) Inventor Kazuo Nojiri Kodaira, Tokyo 5-20-1, Kamimizu Honcho Semiconductor Division, Hitachi, Ltd. (72) Inventor: Mitsui ▲ Yasu ▼ Yu 5-20-1, Kamimihoncho, Kodaira City, Tokyo Inside Semiconductor Division, Hitachi, Ltd. (72 Inventor Yoshiyuki Kaneko 832 Nagakubo, Horiguchi, Hitachinaka-shi, Ibaraki Pref. Within Hitachi Measurement Engineering Co., Ltd. 832 Nagakubo, Horiguchi, Hitachinaka City, Ibaraki Prefecture 2 F-term (reference) 4M104 AA01 BB30 DD06 DD99 FF18 FF22 GG09 GG10 GG16 5F033 AA02 AA25 AA29 AA64 AA66 AA72 BA02 DA15 DA04
Claims (8)
るウエハの上に、絶縁膜を形成した後、前記絶縁膜の選
択的な領域にスルーホールを形成する工程と、 前記スルーホールおよび前記絶縁膜の表面に薄膜のバリ
アメタル膜を形成し、前記ウエハの上に、タングステン
膜を堆積した後、前記絶縁膜の上の前記タングステン膜
を取り除くと共に前記スルーホールに埋め込まれている
前記タングステン膜の表面の一部と前記バリアメタル膜
の表面とを同一の平面とし、前記スルーホールに埋め込
まれている前記タングステン膜からなるプラグを形成す
る工程と、 前記バリアメタル膜などにおける異物の生成要素を水噴
射洗浄処理によって取り除く工程と、 前記ウエハの上に、配線層を形成する工程とを有するこ
とを特徴とする半導体装置の製造方法。A step of forming an insulating film on a wafer made of a substrate on which semiconductor elements are formed, and then forming a through hole in a selective region of the insulating film; After forming a thin barrier metal film on the surface of the film, depositing a tungsten film on the wafer, removing the tungsten film on the insulating film and removing the tungsten film embedded in the through hole. Forming a part of the surface and the surface of the barrier metal film on the same plane to form a plug made of the tungsten film embedded in the through hole; Manufacturing a semiconductor device, comprising: a step of removing by a spray cleaning process; and a step of forming a wiring layer on the wafer. Method.
あって、前記バリアメタル膜などにおける異物の生成要
素を水噴射洗浄処理によって取り除く工程の後に、前記
ウエハを熱処理する工程を有することを特徴とする半導
体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of heat-treating the wafer after the step of removing foreign matter-generating elements in the barrier metal film or the like by a water spray cleaning process. A method for manufacturing a semiconductor device.
造方法であって、前記バリアメタル膜などにおける異物
の生成要素を水噴射洗浄処理によって取り除く工程の後
に、前記ウエハをクリーンルーム内に放置する工程を有
することを特徴とする半導体装置の製造方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein the wafer is left in a clean room after a step of removing a foreign substance generation element in the barrier metal film or the like by a water spray cleaning process. A method for manufacturing a semiconductor device, comprising the steps of:
るウエハの上に、絶縁膜を形成した後、前記絶縁膜の選
択的な領域にスルーホールを形成する工程と、 前記スルーホールおよび前記絶縁膜の表面に薄膜のバリ
アメタル膜を形成し、前記ウエハの上にタングステン膜
を堆積する工程と、 前記タングステン膜の不要な領域を取り除くための製造
装置と前記ウエハの上に配線層を堆積するための製造装
置との間に前記ウエハを搬送する密閉トンネルが設置さ
れている半導体製造装置を使用して、前記絶縁膜の上の
前記タングステン膜を取り除くと共に前記スルーホール
に埋め込まれている前記タングステン膜の表面の一部と
前記バリアメタル膜の表面とを同一の平面とし、前記ス
ルーホールに埋め込まれている前記タングステン膜から
なるプラグを形成する工程と、 前記タングステン膜の不要な領域を取り除くための製造
装置と前記ウエハの上に配線層を堆積するための製造装
置との間に前記ウエハを搬送する密閉トンネルが設置さ
れている半導体製造装置を使用して、前記ウエハの上に
配線層を堆積する工程とを有することを特徴とする半導
体装置の製造方法。4. A step of forming an insulating film on a wafer comprising a substrate on which semiconductor elements are formed, and then forming a through hole in a selective region of the insulating film; Forming a thin barrier metal film on the surface of the film and depositing a tungsten film on the wafer; depositing a wiring layer on the wafer with a manufacturing apparatus for removing unnecessary regions of the tungsten film; Using a semiconductor manufacturing apparatus in which a closed tunnel for transferring the wafer is installed between the manufacturing apparatus for removing the tungsten film on the insulating film and the tungsten embedded in the through hole. A part of the surface of the film and the surface of the barrier metal film are flush with each other, and the tungsten film embedded in the through hole is formed of a tungsten film. Forming a sealing tunnel for transporting the wafer between a manufacturing apparatus for removing an unnecessary area of the tungsten film and a manufacturing apparatus for depositing a wiring layer on the wafer. Depositing a wiring layer on the wafer using a semiconductor manufacturing apparatus.
るウエハの上に、絶縁膜を形成した後、前記絶縁膜の選
択的な領域にスルーホールを形成する工程と、 前記スルーホールおよび前記絶縁膜の表面に薄膜のバリ
アメタル膜を形成し、前記ウエハの上に、タングステン
膜を堆積する工程と、 前記タングステン膜の不要な領域を取り除くための製造
装置と前記ウエハの上に配線層を堆積するための製造装
置との間に前記ウエハを放置する中央室が設置されてい
るクラスト型製造装置を使用して、前記絶縁膜の上の前
記タングステン膜を取り除くと共に前記スルーホールに
埋め込まれている前記タングステン膜の表面の一部と前
記バリアメタル膜の表面とを同一の平面とし、前記スル
ーホールに埋め込まれている前記タングステン膜からな
るプラグを形成する工程と、 前記タングステン膜の不要な領域を取り除くための製造
装置と前記ウエハの上に配線層を堆積するための製造装
置との間に前記ウエハを放置する中央室が設置されてい
るクラスト型製造装置を使用して、前記ウエハの上に配
線層を堆積する工程とを有することを特徴とする半導体
装置の製造方法。5. A step of forming an insulating film on a wafer made of a substrate on which semiconductor elements are formed, and then forming a through hole in a selective region of the insulating film; Forming a thin barrier metal film on the surface of the film and depositing a tungsten film on the wafer; and depositing a wiring layer on the wafer with a manufacturing apparatus for removing unnecessary regions of the tungsten film. Using a crust-type manufacturing apparatus in which a central chamber for leaving the wafer is set between the manufacturing apparatus and the manufacturing apparatus, the tungsten film on the insulating film is removed and embedded in the through-hole. A part of the surface of the tungsten film and the surface of the barrier metal film are flush with each other, and the tungsten film embedded in the through hole is formed of a tungsten film. A central chamber for leaving the wafer between a manufacturing apparatus for removing an unnecessary region of the tungsten film and a manufacturing apparatus for depositing a wiring layer on the wafer; Depositing a wiring layer on the wafer using a crust-type manufacturing apparatus.
造方法であって、前記タングステン膜の不要な領域を取
り除くための製造装置は、エッチバック法を使用した製
造装置であり、前記ウエハの上に配線層を堆積するため
の製造装置は、スパッタリング法またはCVD法を使用
した製造装置であることを特徴とする半導体装置の製造
方法。6. The method for manufacturing a semiconductor device according to claim 4, wherein the manufacturing device for removing an unnecessary region of the tungsten film is a manufacturing device using an etch-back method, and A method for manufacturing a semiconductor device, wherein a manufacturing apparatus for depositing a wiring layer thereon is a manufacturing apparatus using a sputtering method or a CVD method.
導体装置の製造方法であって、前記バリアメタル膜は、
窒化チタン膜またはチタン膜などのチタン系膜であるこ
とを特徴とする半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 1, wherein the barrier metal film is
A method for manufacturing a semiconductor device, comprising a titanium-based film such as a titanium nitride film or a titanium film.
導体装置の製造方法であって、前記配線層は、アルミニ
ウム層からなる配線層であることを特徴とする半導体装
置の製造方法。8. The method of manufacturing a semiconductor device according to claim 1, wherein said wiring layer is a wiring layer made of an aluminum layer. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10215379A JP2000049115A (en) | 1998-07-30 | 1998-07-30 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10215379A JP2000049115A (en) | 1998-07-30 | 1998-07-30 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000049115A true JP2000049115A (en) | 2000-02-18 |
JP2000049115A5 JP2000049115A5 (en) | 2005-04-07 |
Family
ID=16671332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10215379A Pending JP2000049115A (en) | 1998-07-30 | 1998-07-30 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000049115A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004097930A1 (en) * | 2003-04-28 | 2004-11-11 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
-
1998
- 1998-07-30 JP JP10215379A patent/JP2000049115A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004097930A1 (en) * | 2003-04-28 | 2004-11-11 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
US7492047B2 (en) | 2003-04-28 | 2009-02-17 | Fujitsu Limited | Semiconductor device and its manufacture method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6597046B1 (en) | Integrated circuit with multiple gate dielectric structures | |
JP2591927B2 (en) | DRAM cell manufacturing method | |
JPH02256267A (en) | Film soi c-mos element and its manufacture | |
JP2003124345A (en) | Semiconductor device and manufacturing method thereof | |
JP3450262B2 (en) | Circuit manufacturing method and circuit device | |
JPH1187503A (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
JP2000049115A (en) | Method for manufacturing semiconductor device | |
US20040219748A1 (en) | Method of manufacturing a semiconductor device | |
JP2008021935A (en) | Electronic device and manufacturing method thereof | |
US6706577B1 (en) | Formation of dual gate oxide by two-step wet oxidation | |
JPH11111843A (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
JPH10326896A (en) | Semiconductor device and manufacture thereof | |
JPH10340908A (en) | Manufacture of semiconductor integrated circuit device | |
US6673719B2 (en) | Method for etching using a multilevel hard mask | |
KR100248811B1 (en) | Semiconductor device manufacturing method | |
JPS61129872A (en) | Manufacturing method of semiconductor device | |
JPH1167902A (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
JPH11340457A (en) | Semiconductor device and fabrication thereof | |
JPS6076145A (en) | Manufacture of semiconductor device | |
JPS62112359A (en) | Manufacture of semiconductor device | |
WO1998037583A1 (en) | Method for manufacturing semiconductor device | |
JP2001085531A (en) | Method for manufacturing semiconductor integrated circuit device | |
JP2000058640A (en) | Manufacture of semiconductor device | |
JPH1187263A (en) | Method for manufacturing semiconductor integrated circuit device | |
JPH0147019B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051213 |