JP2000046898A - 電子部品の導通試験装置 - Google Patents
電子部品の導通試験装置Info
- Publication number
- JP2000046898A JP2000046898A JP10209632A JP20963298A JP2000046898A JP 2000046898 A JP2000046898 A JP 2000046898A JP 10209632 A JP10209632 A JP 10209632A JP 20963298 A JP20963298 A JP 20963298A JP 2000046898 A JP2000046898 A JP 2000046898A
- Authority
- JP
- Japan
- Prior art keywords
- test
- continuity
- under test
- terminals
- matrix scanner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【課題】被試験ＩＣ用ソケットボードの汎用性に優れた
電子部品の導通試験装置を提供する。 【解決手段】被試験ＩＣの全ての端子に電気的に接続さ
れる複数の端子を有するソケットボード５１と、ソケッ
トボードの全ての端子にそれぞれ電気的に接続されるマ
トリックススキャナ５２１と、マトリックススキャナに
電流を供給する電源５２２と、マトリックススキャナの
両極間の電圧を検出する電圧検出器５２４と、マトリッ
クススキャナの測定チャンネルを切り替え制御するＣＰ
Ｕ５２３とを備える。
電子部品の導通試験装置を提供する。 【解決手段】被試験ＩＣの全ての端子に電気的に接続さ
れる複数の端子を有するソケットボード５１と、ソケッ
トボードの全ての端子にそれぞれ電気的に接続されるマ
トリックススキャナ５２１と、マトリックススキャナに
電流を供給する電源５２２と、マトリックススキャナの
両極間の電圧を検出する電圧検出器５２４と、マトリッ
クススキャナの測定チャンネルを切り替え制御するＣＰ
Ｕ５２３とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路素
子などの各種電子部品（以下、単にＩＣともいう。）の
電源端子または接地端子それぞれの導通試験を行うため
の電子部品の導通試験装置に関し、特に電子部品をセッ
トするソケットボードの汎用性を高めた電子部品の導通
試験装置に関する。
子などの各種電子部品（以下、単にＩＣともいう。）の
電源端子または接地端子それぞれの導通試験を行うため
の電子部品の導通試験装置に関し、特に電子部品をセッ
トするソケットボードの汎用性を高めた電子部品の導通
試験装置に関する。
【０００２】
【従来の技術】ハンドラ (handler)と称されるＩＣ試験
装置では、トレイに収納された多数の被試験ＩＣをハン
ドラ内に搬送し、各被試験ＩＣをテストヘッドに電気的
に接触させ、ＩＣテスタにロジック回路やメモリ回路の
各種ファンクションテストを行わせる。そして、試験を
終了すると各被試験ＩＣをテストヘッドから払い出し、
試験結果に応じたトレイに載せ替えることで、良品や不
良品といったカテゴリへの仕分けが行われる。
装置では、トレイに収納された多数の被試験ＩＣをハン
ドラ内に搬送し、各被試験ＩＣをテストヘッドに電気的
に接触させ、ＩＣテスタにロジック回路やメモリ回路の
各種ファンクションテストを行わせる。そして、試験を
終了すると各被試験ＩＣをテストヘッドから払い出し、
試験結果に応じたトレイに載せ替えることで、良品や不
良品といったカテゴリへの仕分けが行われる。
【０００３】ところで、多数の端子ピンを有するＩＣに
は、複数の電源ピンやグランドピンが含まれており、Ｉ
Ｃの内部回路においてこれら電源ピンおよびグランドピ
ンはそれぞれが電気的に接続されていなければならな
い。このため、上述したロジック回路やメモリ回路の機
能試験に加えて、電源ピンおよびグランドピンそれぞれ
の導通状態をチェックする導通試験が行われることもあ
る。
は、複数の電源ピンやグランドピンが含まれており、Ｉ
Ｃの内部回路においてこれら電源ピンおよびグランドピ
ンはそれぞれが電気的に接続されていなければならな
い。このため、上述したロジック回路やメモリ回路の機
能試験に加えて、電源ピンおよびグランドピンそれぞれ
の導通状態をチェックする導通試験が行われることもあ
る。
【０００４】従来の導通試験としては、ＩＣ試験装置の
テストヘッドのパフォーマンスボード上において、それ
ぞれの電源ピンおよびグランドピンにリレーを接続し、
順次これを切り替えながら行う方式が知られている。
テストヘッドのパフォーマンスボード上において、それ
ぞれの電源ピンおよびグランドピンにリレーを接続し、
順次これを切り替えながら行う方式が知られている。
【０００５】
【発明が解決しようとする課題】ところが、上述した従
来の導通試験方式では、ロジック回路やメモリ回路の機
能試験を行うパフォーマンスボードを共用して導通試験
を実施するため、本来の機能試験に悪影響を及ぼすおそ
れがあった。このため、ＩＣ試験装置とは別の導通試験
装置を設けて導通試験を行うことが試みられたが、被試
験ＩＣは同じ形状のものでも品種が異なると電源ピンや
グランドピンの配置が相違するため、被試験ＩＣをセッ
トするソケットボードが専用品とならざるを得なかっ
た。
来の導通試験方式では、ロジック回路やメモリ回路の機
能試験を行うパフォーマンスボードを共用して導通試験
を実施するため、本来の機能試験に悪影響を及ぼすおそ
れがあった。このため、ＩＣ試験装置とは別の導通試験
装置を設けて導通試験を行うことが試みられたが、被試
験ＩＣは同じ形状のものでも品種が異なると電源ピンや
グランドピンの配置が相違するため、被試験ＩＣをセッ
トするソケットボードが専用品とならざるを得なかっ
た。
【０００６】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、被試験ＩＣ用ソケットボー
ドの汎用性に優れた電子部品の導通試験装置を提供する
ことを目的とする。
鑑みてなされたものであり、被試験ＩＣ用ソケットボー
ドの汎用性に優れた電子部品の導通試験装置を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】（１）上記目的を達成す
るために、本発明の電子部品の導通試験装置は、被試験
ＩＣの電源端子および／または接地端子それぞれの導通
状態をテストする電子部品の導通試験装置において、少
なくとも被試験ＩＣの全ての端子に電気的に接続される
複数の端子を有するソケットボードと、前記ソケットボ
ードの全ての端子にそれぞれ電気的に接続されるマトリ
ックススキャナと、前記マトリックススキャナに電流を
供給する電源と、前記マトリックススキャナの両極間の
電圧を検出する電圧検出器と、前記マトリックススキャ
ナの測定チャンネルを切り替え制御する制御手段とを備
えたことを特徴とする。
るために、本発明の電子部品の導通試験装置は、被試験
ＩＣの電源端子および／または接地端子それぞれの導通
状態をテストする電子部品の導通試験装置において、少
なくとも被試験ＩＣの全ての端子に電気的に接続される
複数の端子を有するソケットボードと、前記ソケットボ
ードの全ての端子にそれぞれ電気的に接続されるマトリ
ックススキャナと、前記マトリックススキャナに電流を
供給する電源と、前記マトリックススキャナの両極間の
電圧を検出する電圧検出器と、前記マトリックススキャ
ナの測定チャンネルを切り替え制御する制御手段とを備
えたことを特徴とする。
【０００８】本発明の電子部品の導通試験装置を用いて
被試験ＩＣの電源端子または接地端子それぞれの導通試
験を行う場合は、被試験ＩＣの各端子をソケットボード
の各端子に接続し、その被試験ＩＣの端子配置（電源端
子または接地端子の配置）に応じてマトリックススキャ
ナの測定チャンネルを設定する。そして、電源からマト
リックススキャナに電流を供給し、このときマトリック
ススキャナの両極間の電圧を電圧検出器で測定する。こ
のとき、マトリックススキャナにてチャンネル設定され
た電源端子または接地端子のそれぞれの何れかが、ＩＣ
内部回路において断線しているときは、マトリックスス
キャナの両極間には電流が流れないので電圧検出器によ
ってこれを判断することができる。
被試験ＩＣの電源端子または接地端子それぞれの導通試
験を行う場合は、被試験ＩＣの各端子をソケットボード
の各端子に接続し、その被試験ＩＣの端子配置（電源端
子または接地端子の配置）に応じてマトリックススキャ
ナの測定チャンネルを設定する。そして、電源からマト
リックススキャナに電流を供給し、このときマトリック
ススキャナの両極間の電圧を電圧検出器で測定する。こ
のとき、マトリックススキャナにてチャンネル設定され
た電源端子または接地端子のそれぞれの何れかが、ＩＣ
内部回路において断線しているときは、マトリックスス
キャナの両極間には電流が流れないので電圧検出器によ
ってこれを判断することができる。
【０００９】本発明の電子部品の導通試験装置では、ソ
ケットボードには被試験ＩＣの全ての端子に接続される
複数の端子が設けられているので、略等しいパッケージ
のＩＣであれば電源端子や接地端子の配置が相違して
も、制御手段によるマトリックススキャナの測定チャン
ネルをソフトウェア的に変更するだけで導通試験を行う
ことができる。
ケットボードには被試験ＩＣの全ての端子に接続される
複数の端子が設けられているので、略等しいパッケージ
のＩＣであれば電源端子や接地端子の配置が相違して
も、制御手段によるマトリックススキャナの測定チャン
ネルをソフトウェア的に変更するだけで導通試験を行う
ことができる。
【００１０】（２）上記発明の電子部品の導通試験装置
は、ロジック回路やメモリ回路のファンクションテスト
を行うＩＣ試験装置に組み込むこともできるし、別設す
ることもできる。特に限定されないが、好ましくは被試
験ＩＣをテスト工程へ搬送し、テストを行ったのちテス
ト結果に応じて前記被試験ＩＣを分類するＩＣ試験装置
に組み込むあるいは別設する際は、請求項１記載の電子
部品の導通試験装置をＩＣ試験装置のテスト工程の前工
程に設ける。
は、ロジック回路やメモリ回路のファンクションテスト
を行うＩＣ試験装置に組み込むこともできるし、別設す
ることもできる。特に限定されないが、好ましくは被試
験ＩＣをテスト工程へ搬送し、テストを行ったのちテス
ト結果に応じて前記被試験ＩＣを分類するＩＣ試験装置
に組み込むあるいは別設する際は、請求項１記載の電子
部品の導通試験装置をＩＣ試験装置のテスト工程の前工
程に設ける。
【００１１】被試験ＩＣのファンクションテストの前工
程で導通テストを行うと、断線した被試験ＩＣについて
は比較的時間がかかるファンクションテストを行う必要
がなくなり、テスト時間の浪費を防止することができ
る。また、ファンクションテストにて良品と判断された
ＩＣを導通テストすると、導通テスト時のチェック電流
によってＩＣにストレスを与えるおそれがあるため、フ
ァンクションテストを後工程で行うことが好ましい。
程で導通テストを行うと、断線した被試験ＩＣについて
は比較的時間がかかるファンクションテストを行う必要
がなくなり、テスト時間の浪費を防止することができ
る。また、ファンクションテストにて良品と判断された
ＩＣを導通テストすると、導通テスト時のチェック電流
によってＩＣにストレスを与えるおそれがあるため、フ
ァンクションテストを後工程で行うことが好ましい。
【００１２】本発明のＩＣ試験装置は、チャンバタイプ
のＩＣ試験装置、ヒートプレートタイプのＩＣ試験装
置、被試験ＩＣをテストトレイに搭載した状態でテスト
を実行するタイプのＩＣ試験装置、被試験ＩＣをＩＣ吸
着装置にて直接保持してテストを実行するタイプのＩＣ
試験装置等々、あらゆる種類のＩＣ試験装置に適用する
ことができる。
のＩＣ試験装置、ヒートプレートタイプのＩＣ試験装
置、被試験ＩＣをテストトレイに搭載した状態でテスト
を実行するタイプのＩＣ試験装置、被試験ＩＣをＩＣ吸
着装置にて直接保持してテストを実行するタイプのＩＣ
試験装置等々、あらゆる種類のＩＣ試験装置に適用する
ことができる。
【００１３】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は本発明の導通試験装置を適用
したＩＣ試験装置の実施形態を示す平面図、図２は図１
の II-II線に沿う断面図、図３は本発明の導通試験装置
の実施形態を示すブロック図である。
基づいて説明する。図１は本発明の導通試験装置を適用
したＩＣ試験装置の実施形態を示す平面図、図２は図１
の II-II線に沿う断面図、図３は本発明の導通試験装置
の実施形態を示すブロック図である。
【００１４】このＩＣ試験装置１は、ハンドラ１０、テ
ストヘッド２０、テスタ３０および導通試験装置５０か
らなり、テストヘッド２０とテスタ３０とはケーブル４
０を介して接続されている。
ストヘッド２０、テスタ３０および導通試験装置５０か
らなり、テストヘッド２０とテスタ３０とはケーブル４
０を介して接続されている。
【００１５】そして、ハンドラ１０の供給トレイ１０２
に搭載された試験前の被試験ＩＣをＸ−Ｙ搬送装置１０
４，１０５によって、まず最初に導通試験装置５０に搬
送しここで電源ピンおよびグランドピンそれぞれの導通
試験を行ったのち、ヒートプレート１０６を介して（あ
るいはそのまま）テストヘッド２０のコンタクト部へ搬
送して押し当て、このテストヘッド２０およびケーブル
４０を介して被試験ＩＣのテストを実行したのち、テス
トが終了した被試験ＩＣをテスト結果にしたがって分類
トレイ１０３に格納する。
に搭載された試験前の被試験ＩＣをＸ−Ｙ搬送装置１０
４，１０５によって、まず最初に導通試験装置５０に搬
送しここで電源ピンおよびグランドピンそれぞれの導通
試験を行ったのち、ヒートプレート１０６を介して（あ
るいはそのまま）テストヘッド２０のコンタクト部へ搬
送して押し当て、このテストヘッド２０およびケーブル
４０を介して被試験ＩＣのテストを実行したのち、テス
トが終了した被試験ＩＣをテスト結果にしたがって分類
トレイ１０３に格納する。
【００１６】ハンドラ１０には、基板１０９が設けられ
ており、この基板１０９上に被試験ＩＣのＸ−Ｙ搬送装
置１０４，１０５が設けられている。また、基板１０９
には開口部１１０が形成されており、図２に示すように
ハンドラ１０の背面側に配置されたテストヘッド２０の
コンタクト部２０１には、開口部１１０を通じて被試験
ＩＣが押し当てられる。
ており、この基板１０９上に被試験ＩＣのＸ−Ｙ搬送装
置１０４，１０５が設けられている。また、基板１０９
には開口部１１０が形成されており、図２に示すように
ハンドラ１０の背面側に配置されたテストヘッド２０の
コンタクト部２０１には、開口部１１０を通じて被試験
ＩＣが押し当てられる。
【００１７】ハンドラ１０の基板１０９上には、２組の
Ｘ−Ｙ搬送装置１０４，１０５が設けられている。この
うちのＸ−Ｙ搬送装置１０４は、Ｘ軸方向およびＹ軸方
向に沿ってそれぞれ設けられたレール１０４ａ，１０４
ｂによって、取付ベース１０４ｃに取り付けられたＩＣ
吸着装置１０４ｄが、分類トレイ１０３から、供給トレ
イ１０２、空トレイ１０１、ヒートプレート１０６、導
通試験装置５０および２つのバッファ部１０８，１０８
に至る領域までを移動可能に構成されており、さらにこ
のＩＣ吸着装置１０４ｄのパッド１０４１は図示しない
Ｚ軸アクチュエータによってＺ軸方向、すなわち上下方
向にも移動可能とされている。そして、取付ベース１０
４ｃに設けられた２つのＩＣ吸着装置１０４ｄによっ
て、一度に２個の被試験ＩＣを吸着、搬送および解放す
ることができる。
Ｘ−Ｙ搬送装置１０４，１０５が設けられている。この
うちのＸ−Ｙ搬送装置１０４は、Ｘ軸方向およびＹ軸方
向に沿ってそれぞれ設けられたレール１０４ａ，１０４
ｂによって、取付ベース１０４ｃに取り付けられたＩＣ
吸着装置１０４ｄが、分類トレイ１０３から、供給トレ
イ１０２、空トレイ１０１、ヒートプレート１０６、導
通試験装置５０および２つのバッファ部１０８，１０８
に至る領域までを移動可能に構成されており、さらにこ
のＩＣ吸着装置１０４ｄのパッド１０４１は図示しない
Ｚ軸アクチュエータによってＺ軸方向、すなわち上下方
向にも移動可能とされている。そして、取付ベース１０
４ｃに設けられた２つのＩＣ吸着装置１０４ｄによっ
て、一度に２個の被試験ＩＣを吸着、搬送および解放す
ることができる。
【００１８】これに対してＸ−Ｙ搬送装置１０５は、Ｘ
軸方向およびＹ軸方向に沿ってそれぞれ設けられたレー
ル１０５ａ，１０５ｂによって、取付ベース１０５ｃに
取り付けられたＩＣ吸着装置１０５ｄが、２つのバッフ
ァ部１０８，１０８とテストヘッド２０との間の領域を
移動可能に構成されており、さらにこのＩＣ吸着装置１
０５ｄのパッド１０５１は、図示しないエアシリンダ
（Ｚ軸アクチュエータ）によってＺ軸方向（すなわち上
下方向）にも移動可能とされている。そして、取付ベー
ス１０５ｃに設けられた２つのＩＣ吸着装置１０５ｄに
よって、一度に２個の被試験ＩＣを吸着、搬送および解
放することができる。
軸方向およびＹ軸方向に沿ってそれぞれ設けられたレー
ル１０５ａ，１０５ｂによって、取付ベース１０５ｃに
取り付けられたＩＣ吸着装置１０５ｄが、２つのバッフ
ァ部１０８，１０８とテストヘッド２０との間の領域を
移動可能に構成されており、さらにこのＩＣ吸着装置１
０５ｄのパッド１０５１は、図示しないエアシリンダ
（Ｚ軸アクチュエータ）によってＺ軸方向（すなわち上
下方向）にも移動可能とされている。そして、取付ベー
ス１０５ｃに設けられた２つのＩＣ吸着装置１０５ｄに
よって、一度に２個の被試験ＩＣを吸着、搬送および解
放することができる。
【００１９】また、２つのバッファ部１０８，１０８
は、レール１０８ａおよび図示しないアクチュエータに
よって２つのＸ−Ｙ搬送装置１０４，１０５の動作領域
の間を往復移動する。図１において上側のバッファ部１
０８は、ヒートプレート１０６から搬送されてきた被試
験ＩＣをテストヘッド２０へ移送する作業を行う一方
で、下側のバッファ部１０８は、テストヘッド２０でテ
ストを終了した被試験ＩＣを払い出す作業を行う。これ
ら２つのバッファ部１０８，１０８の存在により、２つ
のＸ−Ｙ搬送装置１０４，１０５は互いに干渉し合うこ
となく同時に動作できることになる。
は、レール１０８ａおよび図示しないアクチュエータに
よって２つのＸ−Ｙ搬送装置１０４，１０５の動作領域
の間を往復移動する。図１において上側のバッファ部１
０８は、ヒートプレート１０６から搬送されてきた被試
験ＩＣをテストヘッド２０へ移送する作業を行う一方
で、下側のバッファ部１０８は、テストヘッド２０でテ
ストを終了した被試験ＩＣを払い出す作業を行う。これ
ら２つのバッファ部１０８，１０８の存在により、２つ
のＸ−Ｙ搬送装置１０４，１０５は互いに干渉し合うこ
となく同時に動作できることになる。
【００２０】Ｘ−Ｙ搬送装置１０４の動作領域には、こ
れから試験を行う被試験ＩＣが搭載された供給トレイ１
０２と、試験済のＩＣをテスト結果に応じたカテゴリに
分類して格納される４つの分類トレイ１０３と、空のト
レイ１０１とが配置されており、さらにバッファ部１０
８に近接した位置にヒートプレート１０６および導通試
験装置５０が設けられている。
れから試験を行う被試験ＩＣが搭載された供給トレイ１
０２と、試験済のＩＣをテスト結果に応じたカテゴリに
分類して格納される４つの分類トレイ１０３と、空のト
レイ１０１とが配置されており、さらにバッファ部１０
８に近接した位置にヒートプレート１０６および導通試
験装置５０が設けられている。
【００２１】このヒートプレート１０６は、たとえば金
属製プレートであって、被試験ＩＣを落とし込む複数の
凹部１０６ａが形成されており、この凹部１０６ａに
は、供給トレイ１０２から導通試験装置５０に搬送され
導通試験を終了した被試験ＩＣ（テストヘッド２０によ
るファンクションテストに対しては試験前のＩＣであ
る。）がＸ−Ｙ搬送装置１０４により移送される。ヒー
トプレート１０６は、被試験ＩＣに所定の熱ストレスを
印加するための加熱源であり、被試験ＩＣはヒートプレ
ート１０６で所定の温度に加熱されたのち、一方のバッ
ファ部１０８を介してテストヘッド２０のコンタクト部
に押し付けられる。
属製プレートであって、被試験ＩＣを落とし込む複数の
凹部１０６ａが形成されており、この凹部１０６ａに
は、供給トレイ１０２から導通試験装置５０に搬送され
導通試験を終了した被試験ＩＣ（テストヘッド２０によ
るファンクションテストに対しては試験前のＩＣであ
る。）がＸ−Ｙ搬送装置１０４により移送される。ヒー
トプレート１０６は、被試験ＩＣに所定の熱ストレスを
印加するための加熱源であり、被試験ＩＣはヒートプレ
ート１０６で所定の温度に加熱されたのち、一方のバッ
ファ部１０８を介してテストヘッド２０のコンタクト部
に押し付けられる。
【００２２】図示は省略するが、テストヘッド２０の上
面（コンタクト部２０１）には、ケーブル等を介して電
気的に接続された多数のポゴピン（ pogo pin ：バネに
より軸芯方向に出没自在に支持された可動ピンを有し、
この可動ピンが前記バネによって突出する方向に付勢さ
れている接触ピン）が上向きに設けられており、このポ
ゴピンに端子が接触するようにパフォーマンスボードお
よびＩＣソケットが電気的に接続された状態で装着され
ている。これにより、ＩＣソケットのコンタクトピン
は、パフォーマンスボード、ポゴピン等々を介してテス
トヘッド２０本体に電気的に接続される。
面（コンタクト部２０１）には、ケーブル等を介して電
気的に接続された多数のポゴピン（ pogo pin ：バネに
より軸芯方向に出没自在に支持された可動ピンを有し、
この可動ピンが前記バネによって突出する方向に付勢さ
れている接触ピン）が上向きに設けられており、このポ
ゴピンに端子が接触するようにパフォーマンスボードお
よびＩＣソケットが電気的に接続された状態で装着され
ている。これにより、ＩＣソケットのコンタクトピン
は、パフォーマンスボード、ポゴピン等々を介してテス
トヘッド２０本体に電気的に接続される。
【００２３】上述したテストヘッド２０によるロジック
回路やメモリ回路のファンクションテストの前に、本発
明に係る導通試験装置５０による導通テストが実行され
る。本実施形態では、図１に示すようにヒートプレート
１０６の隣に導通試験装置５０が配置されているが、こ
れは単なる一例であって、基板１０９の外部にオプショ
ンとして別設したりすることもできる。ただし、内部に
組み込むことで被試験ＩＣを吸着して搬送するＸ−Ｙ搬
送装置１０４等を共用できるのでその点が有利である。
回路やメモリ回路のファンクションテストの前に、本発
明に係る導通試験装置５０による導通テストが実行され
る。本実施形態では、図１に示すようにヒートプレート
１０６の隣に導通試験装置５０が配置されているが、こ
れは単なる一例であって、基板１０９の外部にオプショ
ンとして別設したりすることもできる。ただし、内部に
組み込むことで被試験ＩＣを吸着して搬送するＸ−Ｙ搬
送装置１０４等を共用できるのでその点が有利である。
【００２４】図３に示すように、本実施形態の導通試験
装置５０は、被試験ＩＣの全ての端子に電気的に接続さ
れる複数の端子を有するソケットボード５１と、このソ
ケットボード５１に電気的に接続されて電源ピンやグラ
ンドピンの断線をチェックする測定部５２とからなる。
装置５０は、被試験ＩＣの全ての端子に電気的に接続さ
れる複数の端子を有するソケットボード５１と、このソ
ケットボード５１に電気的に接続されて電源ピンやグラ
ンドピンの断線をチェックする測定部５２とからなる。
【００２５】図３に示す例の被試験ＩＣ（ＤＵＴ：Devi
ce under test） は、２２本の端子（符号１〜２２で示
す。）のうち、Ｎｏ．７，１０，１５，２１が電源ピン
であり、Ｎｏ．２，５，９，１３，１６，１９がグラン
ドピンであり、残りのＮｏ．１，３，４，６，８，１
１，１２，１４，１７，１８，２０，２２が信号ピンで
ある。ソケットボード５１は、被試験ＩＣの２２本全て
の端子１〜２２に接続される端子を有しており、このソ
ケットボード５１のそれぞれの端子は、測定部５２のマ
トリックススキャナ５２１の端子にそれぞれ接続されて
いる。
ce under test） は、２２本の端子（符号１〜２２で示
す。）のうち、Ｎｏ．７，１０，１５，２１が電源ピン
であり、Ｎｏ．２，５，９，１３，１６，１９がグラン
ドピンであり、残りのＮｏ．１，３，４，６，８，１
１，１２，１４，１７，１８，２０，２２が信号ピンで
ある。ソケットボード５１は、被試験ＩＣの２２本全て
の端子１〜２２に接続される端子を有しており、このソ
ケットボード５１のそれぞれの端子は、測定部５２のマ
トリックススキャナ５２１の端子にそれぞれ接続されて
いる。
【００２６】マトリックススキャナ５２１は、一つの端
子につきマトリックス状に２つのスイッチｓｗｎ，ｓｗ
ｐを有し、両極間に電源５２２から一定電流が供給され
るように接続されている。各スイッチｓｗｎ１〜ｓｗｎ
２２およびｓｗｐ１〜ｓｗｐ２２の開閉および電源５２
２からの電流の供給／停止は、μＣＰＵ５２３により制
御される。
子につきマトリックス状に２つのスイッチｓｗｎ，ｓｗ
ｐを有し、両極間に電源５２２から一定電流が供給され
るように接続されている。各スイッチｓｗｎ１〜ｓｗｎ
２２およびｓｗｐ１〜ｓｗｐ２２の開閉および電源５２
２からの電流の供給／停止は、μＣＰＵ５２３により制
御される。
【００２７】マトリックススキャナ５２１の両極間に
は、比較器およびＡ／Ｄコンバータからなる電圧検出器
５２４が接続されており、電源５２２から電流を供給し
たときの両極間に印加される電圧を検出して基準値と比
較し、その結果をμＣＰＵ５２３へ出力する。
は、比較器およびＡ／Ｄコンバータからなる電圧検出器
５２４が接続されており、電源５２２から電流を供給し
たときの両極間に印加される電圧を検出して基準値と比
較し、その結果をμＣＰＵ５２３へ出力する。
【００２８】μＣＰＵ５２３は、予め入力された被試験
ＩＣの電源ピンおよびグランドピンの配置にしたがって
マトリックススキャナ５２１のスイッチｓｗｎ，ｓｗｐ
の開閉を制御するとともに、電源５２２からの電流の供
給および停止を制御する。また、電圧検出器５２４から
の検出結果を受けて被試験ＩＣの良品、不良品の判定を
行う。
ＩＣの電源ピンおよびグランドピンの配置にしたがって
マトリックススキャナ５２１のスイッチｓｗｎ，ｓｗｐ
の開閉を制御するとともに、電源５２２からの電流の供
給および停止を制御する。また、電圧検出器５２４から
の検出結果を受けて被試験ＩＣの良品、不良品の判定を
行う。
【００２９】次に動作を説明する。ハンドラ１０の供給
トレイ１０２に搭載された試験前の被試験ＩＣは、Ｘ−
Ｙ搬送装置１０４によって吸着保持され、まず導通試験
装置５０に搬送され、ソケットボード５１に押し当てら
れる。
トレイ１０２に搭載された試験前の被試験ＩＣは、Ｘ−
Ｙ搬送装置１０４によって吸着保持され、まず導通試験
装置５０に搬送され、ソケットボード５１に押し当てら
れる。
【００３０】ここで行われる導通試験の手順を図３を参
照して説明する。ここでは、図示するＮｏ．２のグラン
ドピンの導通チェックを行うものとすると、まずＮｏ．
２のグランドピンが接続されたマトリックススキャナ５
２１のｓｗｐ２を閉じるとともに、その他のグランドピ
ンＮｏ．５，９，１３，１６，１９が接続されたマトリ
ックススキャナ５２１の他極のスイッチｓｗｎ５，ｓｗ
ｎ９，ｓｗｎ１３，ｓｗｎ１６，ｓｗｎ１９を閉じ、そ
の他のスイッチｓｗｎ，ｓｗｐは全て開とする。こうし
たスイッチング（測定チャンネル）の切り替えは、μＣ
ＰＵ５２３に被試験ＩＣの電源ピンとグランドピンのピ
ン配置に応じてソフトウェアとして入力しておく。
照して説明する。ここでは、図示するＮｏ．２のグラン
ドピンの導通チェックを行うものとすると、まずＮｏ．
２のグランドピンが接続されたマトリックススキャナ５
２１のｓｗｐ２を閉じるとともに、その他のグランドピ
ンＮｏ．５，９，１３，１６，１９が接続されたマトリ
ックススキャナ５２１の他極のスイッチｓｗｎ５，ｓｗ
ｎ９，ｓｗｎ１３，ｓｗｎ１６，ｓｗｎ１９を閉じ、そ
の他のスイッチｓｗｎ，ｓｗｐは全て開とする。こうし
たスイッチング（測定チャンネル）の切り替えは、μＣ
ＰＵ５２３に被試験ＩＣの電源ピンとグランドピンのピ
ン配置に応じてソフトウェアとして入力しておく。
【００３１】マトリックススキャナ５２１の測定チャン
ネルを上記のように設定したら、電源５２２からマトリ
ックススキャナ５２１に対して一定電流を供給する。こ
れにより、Ｎｏ．２のグランドピンが断線していなく
て、少なくともその他のグランドピンの何れかが導通し
ていれば、被試験ＩＣ内に電流が流れるのでこれを電圧
検出器５２４で測定し、その結果をμＣＰＵ５２３へ出
力することで、ＮＯ．２のグランドピンの導通／断線を
チェックすることができる。もし、Ｎｏ．２のグランド
ピンが導通しており、その他のグランドピンが全て断線
しているときは、Ｎｏ．２のグランドピンが断線してい
るときと同じ結果になるが、何れにしてもグランドピン
が断線していることに違いはなく、ＩＣとしては不良品
であるので、何ら問題はない。
ネルを上記のように設定したら、電源５２２からマトリ
ックススキャナ５２１に対して一定電流を供給する。こ
れにより、Ｎｏ．２のグランドピンが断線していなく
て、少なくともその他のグランドピンの何れかが導通し
ていれば、被試験ＩＣ内に電流が流れるのでこれを電圧
検出器５２４で測定し、その結果をμＣＰＵ５２３へ出
力することで、ＮＯ．２のグランドピンの導通／断線を
チェックすることができる。もし、Ｎｏ．２のグランド
ピンが導通しており、その他のグランドピンが全て断線
しているときは、Ｎｏ．２のグランドピンが断線してい
るときと同じ結果になるが、何れにしてもグランドピン
が断線していることに違いはなく、ＩＣとしては不良品
であるので、何ら問題はない。
【００３２】こうした手順で次のＮｏ．５のグランドピ
ン、…および電源ピンＮｏ．７…と順次導通試験を行
い、不良品が発生したら、次のファンクションテストを
行う前に不良品カテゴリに分類する。これにより、比較
的時間を必要とするファンクションテストを行わなくて
済むので、テスト時間の浪費を防止することができる。
ン、…および電源ピンＮｏ．７…と順次導通試験を行
い、不良品が発生したら、次のファンクションテストを
行う前に不良品カテゴリに分類する。これにより、比較
的時間を必要とするファンクションテストを行わなくて
済むので、テスト時間の浪費を防止することができる。
【００３３】導通試験が終了して良品と判断された被試
験ＩＣは、同じＸ−Ｙ搬送装置１０４にてヒートプレー
ト１０６の凹部１０６ａに移送される。ここで所定の時
間だけ放置されることにより、被試験ＩＣは所定の温度
に昇温するので、導通試験装置５０からヒートプレート
１０６へ昇温前の被試験ＩＣを移送したＸ−Ｙ搬送装置
１０４は、被試験ＩＣを放したのちヒートプレート１０
６に放置され所定の温度に昇温した被試験ＩＣをそのま
ま吸着保持してバッファ部１０８に移送する。
験ＩＣは、同じＸ−Ｙ搬送装置１０４にてヒートプレー
ト１０６の凹部１０６ａに移送される。ここで所定の時
間だけ放置されることにより、被試験ＩＣは所定の温度
に昇温するので、導通試験装置５０からヒートプレート
１０６へ昇温前の被試験ＩＣを移送したＸ−Ｙ搬送装置
１０４は、被試験ＩＣを放したのちヒートプレート１０
６に放置され所定の温度に昇温した被試験ＩＣをそのま
ま吸着保持してバッファ部１０８に移送する。
【００３４】被試験ＩＣが移送されたバッファ部１０８
は、レール１０８ａの右端まで移動するとともに、Ｘ−
Ｙ搬送装置１０５のＩＣ吸着装置１０５ｄによって吸着
保持され、図３に示されるように、基板１０９の開口部
１１０を通じてテストヘッド２０のＩＣソケット２０６
に押し当てられ、ロジック回路やメモリ回路のファンク
ションテストが実行される。そして、このファンクショ
ンテストの結果に応じて、分類トレイ１０３に分類され
る。
は、レール１０８ａの右端まで移動するとともに、Ｘ−
Ｙ搬送装置１０５のＩＣ吸着装置１０５ｄによって吸着
保持され、図３に示されるように、基板１０９の開口部
１１０を通じてテストヘッド２０のＩＣソケット２０６
に押し当てられ、ロジック回路やメモリ回路のファンク
ションテストが実行される。そして、このファンクショ
ンテストの結果に応じて、分類トレイ１０３に分類され
る。
【００３５】なお、以上説明した実施形態は、本発明の
理解を容易にするために記載されたものであって、本発
明を限定するために記載されたものではない。したがっ
て、上記の実施形態に開示された各要素は、本発明の技
術的範囲に属する全ての設計変更や均等物をも含む趣旨
である。
理解を容易にするために記載されたものであって、本発
明を限定するために記載されたものではない。したがっ
て、上記の実施形態に開示された各要素は、本発明の技
術的範囲に属する全ての設計変更や均等物をも含む趣旨
である。
【００３６】
【発明の効果】以上述べたように本発明によれば、ソケ
ットボードには被試験ＩＣの全ての端子に接続される複
数の端子が設けられているので、略等しいパッケージの
ＩＣであれば電源端子や接地端子の配置が相違しても、
制御手段によるマトリックススキャナの測定チャンネル
をソフトウェア的に変更するだけで導通試験を行うこと
ができ、汎用性に優れたものとなる。
ットボードには被試験ＩＣの全ての端子に接続される複
数の端子が設けられているので、略等しいパッケージの
ＩＣであれば電源端子や接地端子の配置が相違しても、
制御手段によるマトリックススキャナの測定チャンネル
をソフトウェア的に変更するだけで導通試験を行うこと
ができ、汎用性に優れたものとなる。
【図面の簡単な説明】
【図１】本発明の導通試験装置を適用したＩＣ試験装置
の実施形態を示す平面図である。
の実施形態を示す平面図である。
【図２】図１の II-II線に沿う断面図である。
【図３】本発明の導通試験装置の実施形態を示すブロッ
ク図である。
ク図である。
１…ＩＣ試験装置 １０…ハンドラ １０１…空トレイ １０２…供給トレイ １０３…分類トレイ １０４，１０５…Ｘ−Ｙ搬送装置 １０６…ヒートプレート １０８…バッファ部 １０９…基板 １１０…開口部 ２０…テストヘッド ２０１…コンタクト部 ３０…テスタ ４０…ケーブル ５０…導通試験装置 ５１…ソケットボード ５２…測定部 ５２１…マトリックススキャナ ５２２…電源 ５２３…μＣＰＵ（制御手段） ５２４…電圧検出器
Claims (2)
- 【請求項１】被試験ＩＣの電源端子および／または接地
端子それぞれの導通状態をテストする電子部品の導通試
験装置において、 少なくとも被試験ＩＣの全ての端子に電気的に接続され
る複数の端子を有するソケットボードと、前記ソケット
ボードの全ての端子にそれぞれ電気的に接続されるマト
リックススキャナと、前記マトリックススキャナに電流
を供給する電源と、前記マトリックススキャナの両極間
の電圧を検出する電圧検出器と、前記マトリックススキ
ャナの測定チャンネルを切り替え制御する制御手段とを
備えたことを特徴とする電子部品の導通試験装置。 - 【請求項２】被試験ＩＣをテスト工程へ搬送し、テスト
を行ったのちテスト結果に応じて前記被試験ＩＣを分類
するＩＣ試験装置において、請求項１記載の電子部品の
導通試験装置が前記テスト工程の前工程に設けられてい
ることを特徴とするＩＣ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10209632A JP2000046898A (ja) | 1998-07-24 | 1998-07-24 | 電子部品の導通試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10209632A JP2000046898A (ja) | 1998-07-24 | 1998-07-24 | 電子部品の導通試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000046898A true JP2000046898A (ja) | 2000-02-18 |
Family
ID=16576017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10209632A Withdrawn JP2000046898A (ja) | 1998-07-24 | 1998-07-24 | 電子部品の導通試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000046898A (ja) |
-
1998
- 1998-07-24 JP JP10209632A patent/JP2000046898A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7046027B2 (en) | Interface apparatus for semiconductor device tester | |
| JP3007211B2 (ja) | 電子部品コンタクトアセンブリおよびその接続方法 | |
| WO2007023557A1 (ja) | 電子部品試験装置および電子部品試験装置における温度制御方法 | |
| US20200011927A1 (en) | Inspection system and malfunction analysis/prediction method for inspection system | |
| US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
| US10670652B2 (en) | Semiconductor test equipment | |
| US7768283B1 (en) | Universal socketless test fixture | |
| US5933309A (en) | Apparatus and method for monitoring the effects of contact resistance | |
| US20070186131A1 (en) | Low cost imbedded load board diagnostic test fixture | |
| JP2000046898A (ja) | 電子部品の導通試験装置 | |
| WO2007138831A1 (ja) | 基板検査方法及び基板検査装置 | |
| JPH04326540A (ja) | プローバ | |
| JP5319907B2 (ja) | ソケット基板上にスイッチ素子を有するテスト装置 | |
| US7023227B1 (en) | Apparatus for socketing and testing integrated circuits and methods of operating the same | |
| US20020145434A1 (en) | Interconnect package cluster probe short removal apparatus and method | |
| JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
| KR100505661B1 (ko) | 반도체 테스트 장치 및 그 구동방법 | |
| JPH1174321A (ja) | プローブ装置 | |
| CN110501629B (zh) | 集成电路功能自动测试装置 | |
| KR100557991B1 (ko) | 프로빙장치 및 프로빙방법 | |
| KR20070070769A (ko) | 반도체 패키지의 테스트 소켓 장치 | |
| JPH1019958A (ja) | Ｉｃのインサーキットテスタによる足浮き検出方法並びに接触式ヒータープローブ | |
| Brunner et al. | Electron-beam MCM substrate tester | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JP4137082B2 (ja) | 半導体装置の試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |