JP2000022467A - AGC circuit and automatic gain control method - Google Patents
AGC circuit and automatic gain control methodInfo
- Publication number
- JP2000022467A JP2000022467A JP18757598A JP18757598A JP2000022467A JP 2000022467 A JP2000022467 A JP 2000022467A JP 18757598 A JP18757598 A JP 18757598A JP 18757598 A JP18757598 A JP 18757598A JP 2000022467 A JP2000022467 A JP 2000022467A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- time constant
- difference
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 受信レベルが所定値以上のときの応答速度を
所定値以下のときよりも早くする。
【解決手段】 検出レベルを示す電圧VLから基準電圧
V0を差し引いた差電圧ΔVLが正のときは整流増幅回路
12がこれを増幅し、積分回路14で時定数τ1の一次
遅れを与えて電圧V1を生成する。また差電圧ΔVLが負
のときは整流増幅回路13がこれを増幅し、積分回路1
5で時定数τ2(>τ1)の一次遅れを与えて電圧V2を
生成する。これらの電圧V1またはV2が加算回路6で基
準電圧VSと加算されて電圧制御減衰器1のゲインを制
御する。
(57) [Summary] [PROBLEMS] To increase the response speed when the reception level is equal to or higher than a predetermined value than when the reception level is equal to or lower than a predetermined value. When a difference voltage ΔVL obtained by subtracting a reference voltage V0 from a voltage VL indicating a detection level is positive, a rectifying amplifier circuit 12 amplifies the difference voltage and gives a first-order delay of a time constant τ1 by an integration circuit 14 to the voltage V1. Generate When the difference voltage ΔVL is negative, the rectifying and amplifying circuit 13 amplifies the difference voltage, and the integrating circuit 1
In step 5, a voltage V2 is generated by giving a first-order lag of a time constant τ2 (> τ1). These voltages V1 or V2 are added to the reference voltage VS by the adding circuit 6 to control the gain of the voltage controlled attenuator 1.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、AGC回路と自動
利得制御方法に関わり、とくに受信レベルに応じて時定
数が可変なAGC回路と自動利得制御方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AGC circuit and an automatic gain control method, and more particularly, to an AGC circuit having a variable time constant according to a reception level and an automatic gain control method.
【0002】[0002]
【従来の技術】従来のAGC回路の構成例を図2に示
す。これは一般的な回路構成を示している。入力信号S
INはフェージング等のためにそのレベルが変動するが、
このレベル変動があっても出力信号SOUTのレベルを一
定とするために、増幅回路2の出力を整流回路3で直流
に変換し、増幅回路4で増幅しそのときの出力レベルを
検出する。そして積分回路5を介したのち、基準電圧設
定器7の出力電圧VSを加算回路6で加算して制御電圧
VCを求め、この制御電圧により、電圧制御減衰器(以
下VCAと略称する)1のゲインをフィードバック制御
する。2. Description of the Related Art FIG. 2 shows a configuration example of a conventional AGC circuit. This shows a general circuit configuration. Input signal S
IN fluctuates its level due to fading etc.,
In order to keep the level of the output signal SOUT constant even if the level fluctuates, the output of the amplifier circuit 2 is converted into DC by the rectifier circuit 3, amplified by the amplifier circuit 4, and the output level at that time is detected. After passing through the integrating circuit 5, the output voltage VS of the reference voltage setter 7 is added by the adder circuit 6 to obtain a control voltage VC, and the control voltage is used by a voltage control attenuator (hereinafter abbreviated as VCA) 1 by the control voltage. Feedback control of gain.
【0003】[0003]
【発明が解決しようとする課題】上記したAGC回路で
は、AGCループが入力信号SINのレベル変動に追従す
る速さは積分回路5の時定数によりほぼ決まる。そして
この追従速度はループの安定性や入力レベル変化時の整
定時間の関係から適切に定められている。ところが出力
信号SOUTを受けて復調、A/D変換等を行う回路(図
示省略)には一般にその回路が正常に動作することので
きる信号レベルのレベル範囲(ダイナミックレンジ)が
あり、その値をこえてしまうと正常動作が損なわれる。
このために、AGC回路として、入力レベルが基準値以
上となったときの応答(これをアタック追従という)が
なるべくはやく、出力レベルの増大を速やかに防ぐこと
が望まれる場合がある。このためには積分回路の時定数
を小さくすればよいが、時定数を小さくすると整定時間
の増大を招くので、入力レベルが基準値以下のときの応
答(これをリカバリー追従という)は特性劣化を招く。
このように入力レベル変動の範囲に応じてAGCループ
の時定数を変えたいことがあるが、従来の回路ではこれ
はできなかった。In the above-mentioned AGC circuit, the speed at which the AGC loop follows the level fluctuation of the input signal SIN is substantially determined by the time constant of the integrating circuit 5. The following speed is appropriately determined from the relationship between the stability of the loop and the settling time when the input level changes. However, a circuit (not shown) that performs demodulation, A / D conversion, and the like in response to the output signal SOUT generally has a signal level range (dynamic range) in which the circuit can operate normally. Otherwise, normal operation is impaired.
For this reason, there is a case where it is desired for the AGC circuit to respond as quickly as possible when the input level becomes equal to or higher than the reference value (this is referred to as attack follow-up) and to promptly prevent an increase in the output level. For this purpose, the time constant of the integrating circuit may be reduced. However, if the time constant is reduced, the settling time is increased. Therefore, the response when the input level is equal to or lower than the reference value (this is referred to as “recovery follow-up”) is characteristic degradation. Invite.
As described above, there is a case where it is desired to change the time constant of the AGC loop according to the range of the input level fluctuation, but this cannot be performed by the conventional circuit.
【0004】また、AGCのダイナミックレンジ、つま
りどの程度の入力レベル変動まで追従できるかの範囲
は、VCA1の減衰量の可変範囲とそれを制御する制御
電圧のダイナミックレンジで決まる。通常求められる4
0〜60dB程度のダイナミックレンジであれば、VC
Aの減衰量可変範囲は十分であるが、制御電圧VCの方
はこのレンジに見合うだけのループゲインを与えて確保
する必要があり、例えば加算回路6の出力側に増幅器を
設けるなどの対策を要する。The dynamic range of the AGC, that is, the range to which the input level can be changed, is determined by the variable range of the attenuation of the VCA 1 and the dynamic range of the control voltage for controlling the attenuation. Usually required 4
If the dynamic range is about 0 to 60 dB, VC
Although the variable range of the amount of attenuation of A is sufficient, the control voltage VC needs to be secured by giving a loop gain appropriate for this range. For example, countermeasures such as providing an amplifier on the output side of the adder circuit 6 are taken. It costs.
【0005】本発明の目的は、アタック時とリカバリー
時のAGC時定数が異なる設定が可能で、かつAGCの
ダイナミックレンジを容易に広くとれるようにしたAG
C回路と自動利得制御方法を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to set an AGC time constant different between an attack time and a recovery time, and to easily set a wide dynamic range of the AGC.
It is to provide a C circuit and an automatic gain control method.
【0006】[0006]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、出力信号のレベルを検出するためのレ
ベル検出手段と、基準電圧設定手段と、前記レベル検出
手段により検出されたレベルを示す電圧から前記基準電
圧設定手段により設定された設定電圧を差し引いた差電
圧を求めるための減算回路と、この減算回路により求め
られた差電圧が正のときかつそのときのみ前記差電圧を
増幅しかつ第1の時定数をもつ一次遅れ要素でもって積
分する第1の時定数回路と、前記差電圧が負のときかつ
そのときのみ前記差電圧を増幅しかつ第2の時定数をも
つ一次遅れ要素でもって積分する第2の時定数回路と、
前記第1及び第2の時定数回路の出力電圧の和電圧から
制御電圧を生成するための制御電圧生成手段と、そのゲ
インが前記制御電圧により制御され、その出力が前記出
力信号を与えるところのゲイン可変増幅手段と、から成
ることを特徴とするAGC回路を提供する。To achieve the above object, the present invention provides a level detecting means for detecting a level of an output signal, a reference voltage setting means, and a level detecting means for detecting a level of an output signal. A subtraction circuit for obtaining a difference voltage obtained by subtracting the set voltage set by the reference voltage setting means from the voltage indicating the level, and when the difference voltage obtained by the subtraction circuit is positive and only when the difference voltage is obtained, A first time constant circuit for amplifying and integrating with a first-order lag element having a first time constant; and amplifying the difference voltage and having a second time constant only when and only when the difference voltage is negative. A second time constant circuit for integrating with a first-order lag element;
A control voltage generating means for generating a control voltage from a sum voltage of output voltages of the first and second time constant circuits, and a gain of which is controlled by the control voltage, and an output of which provides the output signal And an AGC circuit comprising: a variable gain amplifying means.
【0007】また、本発明は、出力信号のレベルと予め
設定されたレベルの差を表す差信号を生成し、その差信
号が正のときにその差信号に第1の時定数でもって一時
遅れを与え、前記差信号が負のときにその差信号に前記
第1の時定数とは異なる第2の時定数でもって一時遅れ
を与え、前記第1もしくは第2の一時遅れを与えられた
信号により増幅器の増幅率を制御するようにしたことを
特徴とする自動利得制御方法を提供する。Further, the present invention generates a difference signal representing a difference between the level of an output signal and a preset level, and when the difference signal is positive, the difference signal is temporarily delayed by a first time constant. And when the difference signal is negative, the difference signal is given a temporary delay with a second time constant different from the first time constant, and the first or second temporary delay is given to the difference signal. To control the amplification factor of the amplifier by using the automatic gain control method.
【0008】[0008]
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図1は、本発明になるAGC回路の構成例を示す
ブロック図で、フィードバック回路が整流回路3、減算
回路10、基準電圧設定器11、正側整流増幅回路1
2、負側整流増幅回路13、積分回路14、15、加算
回路6、及び基準電圧設定器7から成っている。この構
成で、基準電圧VOは、出力信号SOUTのレベルLOUTが
基準レベルLOとなったときの整流回路3の出力レベル
VL を打ち消すように、基準電圧設定器11により設定
される。また、減算回路10の出力電圧ΔVLはEmbodiments of the present invention will be described below. FIG. 1 is a block diagram showing an example of the configuration of an AGC circuit according to the present invention.
2. It comprises a negative-side rectifying amplifier circuit 13, integrating circuits 14, 15, an adding circuit 6, and a reference voltage setting device 7. In this configuration, the reference voltage VO is set by the reference voltage setting unit 11 so as to cancel the output level VL of the rectifier circuit 3 when the level LOUT of the output signal SOUT becomes the reference level LO. The output voltage ΔVL of the subtraction circuit 10 is
【数1】ΔVL=VL−VO であるが、正側整流増幅回路12はΔVL>のときだけ
その大きさに比例した正電圧を反転出力し、負側整流増
幅回路13はΔVL<0のときだけその大きさに比例し
た負電圧を反転出力し、それ以外のときの出力はともに
0である。## EQU1 ## ΔVL = VL−VO, but the positive side rectifying amplifier circuit 12 inverts and outputs a positive voltage proportional to the magnitude only when ΔVL>, and the negative side rectifying amplifier circuit 13 outputs when ΔVL <0. However, a negative voltage proportional to the magnitude is inverted and output, and the output at other times is zero.
【0009】図3は、積分回路14または15の回路図
で、オペレーショナルアンプを用いた一般的なものでよ
い。但し抵抗R1、R2、コンデンサC1で決まる時定数
はそれぞれτ1、τ2で、これらは異なった値に設定され
ている。FIG. 3 is a circuit diagram of the integrating circuit 14 or 15, which may be a general one using an operational amplifier. However, the time constants determined by the resistors R1, R2 and the capacitor C1 are τ1, τ2, respectively, which are set to different values.
【0010】次に図1の回路動作を説明する。まずレベ
ル変動時の過渡的な変動を無視して準定常的状態を考え
ると、積分回路14及び15は単なる係数回路とみなせ
るので、それらの出力電圧V1、V2は前記したようにNext, the operation of the circuit shown in FIG. 1 will be described. First, considering the quasi-stationary state ignoring the transient fluctuation at the time of the level fluctuation, since the integrating circuits 14 and 15 can be regarded as simple coefficient circuits, their output voltages V1 and V2 are as described above.
【数2】 で与えられる。ここで定数Kは正側または負側整流増幅
回路12または13と積分回路14または15の合成ゲ
インで両者は等しいとしている。加算回路6の出力電
圧、即ちVCA1の制御電圧VCは(Equation 2) Given by Here, the constant K is a combined gain of the positive side or negative side rectification amplification circuit 12 or 13 and the integration circuit 14 or 15 and both are assumed to be equal. The output voltage of the adding circuit 6, that is, the control voltage VC of VCA1 is
【数3】VC=ー(V1+V2+VS) である。また、VCA1のゲインをG1(dB)、増幅
回路2のゲインをG2(dB)、さらに入力信号SIN及
び出力信号SOUTのレベルをLIN、LOUT(dBm)とす
ると## EQU3 ## VC =-(V1 + V2 + VS). When the gain of VCA1 is G1 (dB), the gain of amplifier circuit 2 is G2 (dB), and the levels of input signal SIN and output signal SOUT are LIN and LOUT (dBm).
【数4】LOUT=LIN+G1(VC)+G2 であって、ゲインG1は制御電圧VCによって変化する。
図4はVCAの制御電圧に対する減衰量特性の例を示し
ており、横軸が制御電圧VC、縦軸が減衰量(=−G1)
である。この例では制御電圧VCの減少にともなって減
衰量が増大する。## EQU4 ## LOUT = LIN + G1 (VC) + G2, and the gain G1 varies with the control voltage VC.
FIG. 4 shows an example of the attenuation characteristic of the VCA with respect to the control voltage. The horizontal axis represents the control voltage VC, and the vertical axis represents the attenuation (= -G1).
It is. In this example, the attenuation increases as the control voltage VC decreases.
【0011】そこでまず、増幅回路2の出力レベルLOU
Tがその基準値LOと等しくなったときは、(数1)で示
した減算回路10の出力電圧ΔVLは0となる。このと
きは(数3)の制御電圧VCは基準電圧VSの極性を反転
したものに等しい。この基準電圧VSは、図4に示した
ように、VAC1の特性の直線部のほぼ中央に位置する
ように定めておく。First, the output level LOU of the amplifier circuit 2 is
When T becomes equal to the reference value LO, the output voltage ΔVL of the subtraction circuit 10 shown in (Equation 1) becomes 0. At this time, the control voltage VC of (Equation 3) is equal to the inverted value of the polarity of the reference voltage VS. The reference voltage VS is determined so as to be located substantially at the center of the linear portion of the VAC1 characteristic as shown in FIG.
【0012】出力レベルLOUTがその基準値L0より大き
くなると、(数1)で示した減算回路10の出力電圧Δ
VLは正となる。このときは(数2)より整流増幅回路
13へ出力は0、従って積分回路15の出力V2も0で
あり、積分回路14の出力V1=KΔVL>0の電圧が
反転増幅され、加算回路6へ印加される。従って図4の
ように、制御電圧VCはVSより|V2|だけ小さくな
り、VAC1の減衰量がVC=VSのときの−GSよりも
大きい−GS1となる。こうして増幅回路2の出力レベル
LOUTが減少し、フィードバック制御が行われる。When the output level LOUT becomes larger than the reference value L0, the output voltage .DELTA.
VL is positive. At this time, the output to the rectifying and amplifying circuit 13 is 0 according to (Equation 2), and therefore the output V2 of the integrating circuit 15 is also 0. The voltage of the output V1 = KΔVL> 0 of the integrating circuit 14 is inverted and amplified, and Applied. Therefore, as shown in FIG. 4, the control voltage VC becomes smaller than VS by | V2 |, and the attenuation of VAC1 becomes -GS1 which is larger than -GS when VC = VS. Thus, the output level LOUT of the amplifier circuit 2 decreases, and the feedback control is performed.
【0013】一方、出力レベルLOUTがその基準値L0よ
り小さくなると、(数1)で示した減算回路10の出力
電圧ΔVLは負となる。このときは(数2)より整流増
幅回路12の出力は0、従って積分回路14の出力V1
も0であり、積分回路15の出力V2=KΔVL<0の電
圧が反転増幅され、加算回路6へ印加される。従って図
4のように、制御電圧VCはVSより|V1|だけ小さく
なり、VCA1の減衰量がVC=VSのときの−GSより
も小さい−GS1となる。こうして増幅回路2の出力レベ
ルLOUTが増大し、フィードバック制御が行われる。On the other hand, when the output level LOUT becomes smaller than the reference value L0, the output voltage ΔVL of the subtraction circuit 10 shown in (Equation 1) becomes negative. At this time, the output of the rectifying and amplifying circuit 12 is 0 from (Equation 2), and therefore the output V1 of the integrating circuit 14 is obtained.
Is also 0, and the voltage of the output V2 = KΔVL <0 of the integrating circuit 15 is inverted and amplified and applied to the adding circuit 6. Therefore, as shown in FIG. 4, the control voltage VC becomes lower than VS by | V1 |, and the attenuation of VCA1 becomes -GS1 smaller than -GS when VC = VS. Thus, the output level LOUT of the amplifier circuit 2 increases, and the feedback control is performed.
【0014】以上の動作は準定常的状態、即ち積分回路
14、15は単なる係数回路として説明したが、過渡状
態を考慮しても基本的には同様であって、出力レベルL
OUTがその基準レベルL0をこえたときは整流増幅回路1
2と積分回路14の経路でフィードバック制御が行わ
れ、出力レベルLOUTがその基準レベルL0より低下した
ときは整流増幅回路13と積分回路15の経路でフィー
ドバック制御が行われる。そしてアタック追従時にはそ
の応答速度は積分回路14の時定数τ1で決まり、リカ
バリー追従時の応答速度は積分回路15の時定数τ2で
決まる。従って、積分回路14の時定数を積分回路15
のそれより小さく設定しておけば、アタック追従を高速
化できる。Although the above operation has been described as a quasi-stationary state, that is, the integration circuits 14 and 15 are merely coefficient circuits, the operation is basically the same even in consideration of a transient state.
When OUT exceeds its reference level L0, the rectifying amplifier circuit 1
2 and the integrating circuit 14 perform feedback control. When the output level LOUT falls below the reference level L0, the feedback control is performed on the rectifying amplifier 13 and the integrating circuit 15. The response speed at the time of following the attack is determined by the time constant τ1 of the integrating circuit 14, and the response speed at the time of following the recovery is determined by the time constant τ2 of the integrating circuit 15. Therefore, the time constant of the integrating circuit 14 is
If it is set smaller than that of, attack tracking can be accelerated.
【0015】次にダイナミックレンジを考える。図4で
AGCに求められるダイナミックレンジを制御電圧VC
の値でVSL〜VSUとする。このとき積分回路14の出力
V1は0〜VSU−VS(>0)の間で変化すればよく、ま
た積分回路15の出力V2は0〜VSL−VS(<0)の間
で変化すればよい。従来の図2の場合には、積分回路5
の出力電圧はVSL−VS〜VSU−VSの間で変化する必要
があり、このためには増幅回路4、積分回路5等のゲイ
ンをそれに十分なだけ与えておく必要がある。一方、上
記のように本発明の回路ではこの範囲を2つの回路に分
けて分担することになるので、既存の安価なICなどで
実現する場合に余分なアンプ等を設けなくてもすむ場合
が多く、経済的構成がしやすくなる利点もある。Next, consider the dynamic range. In FIG. 4, the dynamic range required for AGC is determined by the control voltage VC.
VSL to VSU. At this time, the output V1 of the integrating circuit 14 may change between 0 and VSU-VS (> 0), and the output V2 of the integrating circuit 15 may change between 0 and VSL-VS (<0). . In the case of the conventional FIG.
Is required to change between VSL-VS to VSU-VS. For this purpose, it is necessary to provide a sufficient gain to the amplifier circuit 4, the integration circuit 5, and the like. On the other hand, as described above, in the circuit of the present invention, this range is divided and divided into two circuits, so that it is not necessary to provide an extra amplifier or the like when implementing with an existing inexpensive IC or the like. In many cases, there is also an advantage that the economical configuration becomes easy.
【0016】なお、以上の説明では、出力レベルの増減
は増幅器に直列挿入したVCAの制御により行うものと
して説明したが、これは増幅器内に組み込まれた増幅率
可変機構であってもよいことはいうまでもない。In the above description, the output level is increased or decreased by controlling the VCA inserted in series with the amplifier. However, this may be achieved by a variable amplification factor mechanism incorporated in the amplifier. Needless to say.
【0017】[0017]
【発明の効果】本発明によれば、アタック応答のみを高
速化でき、受信回路等におけるレベル変動を速やかに所
定値以下に押さえてその正常動作を保証できる利点があ
る。また、AGCのダイナミックレンジを確保するため
の制御電圧を生成するのが容易になるという利点もあ
る。According to the present invention, there is an advantage that the speed of the attack response alone can be increased, and the level fluctuation in the receiving circuit or the like can be quickly suppressed to a predetermined value or less to guarantee the normal operation. There is also an advantage that it is easy to generate a control voltage for securing the dynamic range of AGC.
【図1】本発明になるAGC回路の構成例を示すブロッ
ク図である。FIG. 1 is a block diagram illustrating a configuration example of an AGC circuit according to the present invention.
【図2】従来のAGC回路を示すブロック図である。FIG. 2 is a block diagram showing a conventional AGC circuit.
【図3】積分回路を示す図である。FIG. 3 is a diagram showing an integration circuit.
【図4】電圧制御減衰器の特性例を示す図である。FIG. 4 is a diagram illustrating an example of characteristics of a voltage-controlled attenuator.
1 電圧制御減衰器 2 増幅回路 3 整流回路 6 加算回路 7 基準電圧設定器 10 減算回路 11 基準電圧設定器 12、13 整流増幅回路 14、15 積分回路 REFERENCE SIGNS LIST 1 voltage controlled attenuator 2 amplifier circuit 3 rectifier circuit 6 adder circuit 7 reference voltage setting device 10 subtraction circuit 11 reference voltage setter 12, 13 rectification amplification circuit 14, 15 integration circuit
Claims (2)
ル検出手段と、 基準電圧設定手段と、 前記レベル検出手段により検出されたレベルを示す電圧
から前記基準電圧設定手段により設定された設定電圧を
差し引いた差電圧を求めるための減算回路と、 この減算回路により求められた差電圧が正のときかつそ
のときのみ前記差電圧を増幅しかつ第1の時定数をもつ
一次遅れ要素でもって積分する第1の時定数回路と、 前記差電圧が負のときかつそのときのみ前記差電圧を増
幅しかつ第2の時定数をもつ一次遅れ要素でもって積分
する第2の時定数回路と、 前記第1及び第2の時定数回路の出力電圧の和電圧から
制御電圧を生成するための制御電圧生成手段と、 そのゲインが前記制御電圧により制御され、その出力が
前記出力信号を与えるところのゲイン可変増幅手段と、 から成ることを特徴とするAGC回路。A level detection unit for detecting a level of an output signal; a reference voltage setting unit; and a setting voltage set by the reference voltage setting unit from a voltage indicating the level detected by the level detection unit. A subtraction circuit for obtaining a subtracted difference voltage; and when and only when the difference voltage obtained by the subtraction circuit is positive, amplify the difference voltage and integrate it with a first-order lag element having a first time constant. A first time constant circuit; a second time constant circuit for amplifying the difference voltage and integrating only with a first-order lag element having a second time constant when and only when the difference voltage is negative; A control voltage generating means for generating a control voltage from a sum voltage of output voltages of the first and second time constant circuits; and a gain controlled by the control voltage, and an output of the control voltage generating the output signal. AGC circuit comprising: a variable gain amplifying means of the roller.
ルの差を表す差信号を生成し、その差信号が正のときに
その差信号に第1の時定数でもって一時遅れを与え、前
記差信号が負のときにその差信号に前記第1の時定数と
は異なる第2の時定数でもって一時遅れを与え、前記第
1もしくは第2の一時遅れを与えられた信号により増幅
器の増幅率を制御するようにしたことを特徴とする自動
利得制御方法。2. A difference signal representing a difference between a level of an output signal and a preset level is generated, and when the difference signal is positive, a temporary delay is given to the difference signal with a first time constant. When the difference signal is negative, a temporary delay is given to the difference signal with a second time constant different from the first time constant, and amplification of the amplifier is performed by the signal given the first or second temporary delay. An automatic gain control method, wherein the rate is controlled.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18757598A JP2000022467A (en) | 1998-07-02 | 1998-07-02 | AGC circuit and automatic gain control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18757598A JP2000022467A (en) | 1998-07-02 | 1998-07-02 | AGC circuit and automatic gain control method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000022467A true JP2000022467A (en) | 2000-01-21 |
Family
ID=16208510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18757598A Pending JP2000022467A (en) | 1998-07-02 | 1998-07-02 | AGC circuit and automatic gain control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000022467A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067254A (en) * | 2008-08-12 | 2010-03-25 | Nippon Telegr & Teleph Corp <Ntt> | Print information reading apparatus and print information reading method |
JP2016516373A (en) * | 2013-04-11 | 2016-06-02 | インスティテュート フューア ランドファンクテクニック ゲーエムベーハー | Improved dynamic compressor with "release" function |
-
1998
- 1998-07-02 JP JP18757598A patent/JP2000022467A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067254A (en) * | 2008-08-12 | 2010-03-25 | Nippon Telegr & Teleph Corp <Ntt> | Print information reading apparatus and print information reading method |
JP2016516373A (en) * | 2013-04-11 | 2016-06-02 | インスティテュート フューア ランドファンクテクニック ゲーエムベーハー | Improved dynamic compressor with "release" function |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7795967B2 (en) | AGC circuit | |
US7202731B2 (en) | Variable distortion limiter using clip detect predictor | |
US6459246B1 (en) | Voltage regulator | |
JP2005516465A (en) | EDGE power detector / controller | |
JPH02113640A (en) | Automatic gain controller | |
US10892726B2 (en) | Pulse based automatic gain control for analog and pulse domain regulation | |
JPH05206771A (en) | Automatic output power control circuit | |
JP2000022467A (en) | AGC circuit and automatic gain control method | |
US5920351A (en) | Black level detecting circuit of video signal | |
JPH02209029A (en) | Automatic gain controller | |
US5898337A (en) | Output signal level control circuit using different detecting sections in different output signal levels | |
JPH0255428A (en) | Microwave AGC circuit | |
JP2674110B2 (en) | Temperature compensation circuit for avalanche photodiode bias circuit | |
JPS61267404A (en) | Optical receiver | |
JP2574706B2 (en) | Transmitter | |
JPS62132411A (en) | Gain/offset control circuit | |
JP2536412B2 (en) | Optical AGC circuit | |
JP2693427B2 (en) | Optical receiver AGC device | |
JP3012850B2 (en) | Automatic gain control circuit | |
JP2000101374A (en) | Automatic level control circuit | |
JPH05114887A (en) | Light receiving device | |
JP2008193256A (en) | transceiver | |
JPH02149139A (en) | Optical receiver | |
JPH05175764A (en) | Automatic gain adjustment circuit | |
JPH03177103A (en) | Automatic gain controller |