[go: up one dir, main page]

JP2000022149A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2000022149A
JP2000022149A JP10188918A JP18891898A JP2000022149A JP 2000022149 A JP2000022149 A JP 2000022149A JP 10188918 A JP10188918 A JP 10188918A JP 18891898 A JP18891898 A JP 18891898A JP 2000022149 A JP2000022149 A JP 2000022149A
Authority
JP
Japan
Prior art keywords
film
nitrogen
silicon
gate insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10188918A
Other languages
Japanese (ja)
Inventor
Fumihiko Inoue
文彦 井上
Mitsuaki Hori
充明 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10188918A priority Critical patent/JP2000022149A/en
Publication of JP2000022149A publication Critical patent/JP2000022149A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 デュアルゲート電極を有する半導体装置及び
その製造方法に関し、N型MOSトランジスタの駆動能
力を低下せずにP+ゲートからのボロンの熱抜けを防止
し、且つ、ゲート絶縁膜の信頼性を向上しうる半導体装
置及びその製造方法を提供する。 【解決手段】 シリコン基板10と、シリコン基板10
上に形成されたゲート絶縁膜18と、ゲート絶縁膜18
上に形成され、少なくともゲート絶縁膜18に接する面
にシリコン膜26を有するゲート電極30と、シリコン
膜26とゲート絶縁膜18との界面近傍にピーク濃度を
有する窒素偏析層とにより半導体装置を構成する。
(57) Abstract: A semiconductor device having a dual gate electrode and a method of manufacturing the same, wherein boron is prevented from escaping from a P + gate without lowering the driving capability of an N-type MOS transistor, and a gate is prevented. Provided are a semiconductor device capable of improving the reliability of an insulating film and a method for manufacturing the same. A silicon substrate and a silicon substrate are provided.
A gate insulating film formed on the gate insulating film;
A semiconductor device is constituted by a gate electrode 30 formed thereon and having a silicon film 26 at least on a surface in contact with the gate insulating film 18 and a nitrogen segregation layer having a peak concentration near an interface between the silicon film 26 and the gate insulating film 18. I do.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、デュアルゲート電
極を有する半導体装置及びその製造方法に係り、特に、
+ゲートからのボロンの熱抜け及びN型トランジスタ
の駆動能力低下を抑制する半導体装置及びその製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a dual gate electrode and a method of manufacturing the same,
The present invention relates to a semiconductor device and a method of manufacturing the semiconductor device, which suppress heat loss of boron from a P + gate and a decrease in driving capability of an N-type transistor.

【0002】[0002]

【従来の技術】近年における半導体装置の微細化・高速
化に伴い、P型MOSトランジスタのゲート電極にP+
ポリシリコン膜(以下、P+ゲートという)を、N型M
OSトランジスタのゲート電極にN+ポリシリコン膜
(以下、N+ゲートという)を使用する、いわゆるデュ
アルゲート電極が使用されつつある。
2. Description of the Related Art With the recent miniaturization and speeding up of semiconductor devices, P +
A polysilicon film (hereinafter referred to as a P + gate) is
The gate electrode of the OS transistor N + polysilicon film (hereinafter, referred to as N + gate) is used, so-called dual gate electrode is being used.

【0003】P+ゲートではドーパントとしてボロン
(B)が広く用いられているが、ボロンの拡散定数が大
きく、後工程の熱処理でゲート電極中のボロンがゲート
絶縁膜を通してチャネル領域のシリコン基板に拡散す
る、いわゆる熱抜けが問題となっている。ボロンの熱抜
けが生じると、チャネル領域におけるシリコン基板中の
不純物濃度が変化して閾値電圧の変動などの特性劣化を
もたらすため極力低減することが望まれる。
[0003] Although boron (B) is widely used as a dopant in the P + gate, the diffusion constant of boron is large, so that boron in the gate electrode diffuses into the silicon substrate in the channel region through the gate insulating film by a heat treatment in a later step. So-called heat loss is a problem. When heat is released from boron, the impurity concentration in the silicon substrate in the channel region changes, which causes deterioration in characteristics such as fluctuation in threshold voltage.

【0004】P+ゲートからのボロンの熱抜けは、ゲー
ト絶縁膜中に窒素を導入することにより軽減されること
が知られている。このため、NO、N2O、NH3を用い
てゲート絶縁膜を形成し、或いは、ゲート絶縁膜の形成
後にこれらガス雰囲気中での熱処理を行うことにより、
膜中に数%程度の窒素を含むシリコン窒化酸化膜よりな
るゲート酸化膜を形成し、ボロンの熱抜けを防止するこ
とが行われている。しかしながら、例えばN2Oを用い
た熱酸化法によりシリコン窒化酸化膜よりなるゲート絶
縁膜を形成した場合、図15に示すように、導入された
窒素はシリコン基板とゲート絶縁膜との界面に偏析し、
窒素による界面準位の増加によりN型MOSトランジス
タの駆動能力が低下することがあった。
It is known that the heat release of boron from the P + gate can be reduced by introducing nitrogen into the gate insulating film. Therefore, by forming a gate insulating film using NO, N 2 O, and NH 3 , or performing heat treatment in an atmosphere of these gases after forming the gate insulating film,
2. Description of the Related Art A gate oxide film made of a silicon oxynitride film containing about several percent of nitrogen in the film is formed to prevent heat from being released from boron. However, when a gate insulating film made of a silicon oxynitride film is formed by, for example, a thermal oxidation method using N 2 O, as shown in FIG. 15, the introduced nitrogen segregates at the interface between the silicon substrate and the gate insulating film. And
The driving capability of the N-type MOS transistor may decrease due to an increase in the interface state due to nitrogen.

【0005】また、S. V. Hattangady等は、このような
N型MOSトランジスタの駆動能力の低下を抑止すべ
く、ゲート酸化膜の形成後に窒素プラズマ処理を行い、
ゲート酸化膜とゲート電極界面に窒素を偏析させる方法
を提案している(例えば、"Ultrathin nitrogen-profil
e engineered gate dielectric films", IEDM Technica
l Digest (1996) p.495参照。)。しかしながら、ゲー
ト絶縁膜の形成後に窒素プラズマ処理を行うと、プラズ
マによるチャージアップによりゲート絶縁膜が破壊され
たりゲート絶縁膜にダメージを与える虞があり、信頼性
の観点から好ましくない。
Also, SV Hattangady et al. Perform a nitrogen plasma treatment after forming a gate oxide film in order to suppress such a decrease in the driving capability of an N-type MOS transistor.
A method has been proposed to segregate nitrogen at the interface between the gate oxide film and the gate electrode (eg, "Ultrathin nitrogen-profil").
e engineered gate dielectric films ", IEDM Technica
l See Digest (1996) p.495. ). However, if the nitrogen plasma treatment is performed after the formation of the gate insulating film, there is a possibility that the gate insulating film may be broken or damaged by the charge-up due to the plasma, which is not preferable from the viewpoint of reliability.

【0006】また、ゲート電極の形成後に窒素イオンを
注入して熱処理することによりボロンの熱抜けを防止す
る方法や、ゲート電極となるシリコン膜の堆積初期段階
にシリコン源のガスであるSiH4やSi26などにN
3ガスを混入してゲート電極を形成し、ボロンの熱抜
け防止層を形成する方法も行われているが、両方法とも
に窒素の分布する領域が広く、窒素の分布する電極の一
部のボロンの活性化が妨げられて電極の空乏化が生じ、
ひいてはゲート絶縁膜の電気的な換算膜厚が厚くなって
トランジスタの駆動能力が低下することがあった。
Further, a method of preventing heat from being released from boron by implanting nitrogen ions and performing heat treatment after the formation of the gate electrode, and a method of using a silicon source gas such as SiH 4 gas at the initial stage of depositing a silicon film serving as a gate electrode. N to Si 2 H 6
A method of forming a gate electrode by mixing H 3 gas and forming a heat release preventing layer of boron is also performed. However, in both methods, a region where nitrogen is distributed is wide, and a part of the electrode where nitrogen is distributed is used. The activation of boron is hindered and the electrode is depleted,
Eventually, the electrical equivalent film thickness of the gate insulating film is increased, and the driving capability of the transistor is sometimes reduced.

【0007】[0007]

【発明が解決しようとする課題】このように、従来の半
導体装置の製造方法では、P+ゲートからのボロンの熱
抜けを防止しようと窒素を導入するとシリコン基板界面
に窒素が到達してN型MOSトランジスタの駆動能力が
低下し、或いは、窒素プラズマ処理を行って窒素を導入
するとプラズマによるチャージアップによりゲート酸化
膜が破壊されたりダメージを受けたりするなどの不都合
があった。
As described above, according to the conventional method of manufacturing a semiconductor device, when nitrogen is introduced to prevent heat from being released from boron from the P + gate, the nitrogen reaches the silicon substrate interface and becomes N-type. When the driving capability of the MOS transistor is reduced, or when nitrogen is introduced by performing a nitrogen plasma process, the gate oxide film is broken or damaged by charge-up due to the plasma, which is disadvantageous.

【0008】本発明の目的は、N型MOSトランジスタ
の駆動能力を低下せずにP+ゲートからのボロンの熱抜
けを防止し、且つ、ゲート絶縁膜の信頼性を向上しうる
半導体装置及びその製造方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device capable of preventing heat from being released from boron from a P + gate without lowering the driving capability of an N-type MOS transistor and improving the reliability of a gate insulating film. It is to provide a manufacturing method.

【0009】[0009]

【課題を解決するための手段】上記目的は、シリコン基
板と、前記シリコン基板上に形成されたゲート絶縁膜
と、前記ゲート絶縁膜上に形成され、少なくとも前記ゲ
ート絶縁膜に接する面にシリコン膜を有するゲート電極
と、前記シリコン膜と前記ゲート絶縁膜との界面近傍に
ピーク濃度を有する第1の窒素偏析層とを有することを
特徴とする半導体装置によって達成される。このように
して半導体装置を構成することにより、N型MOSトラ
ンジスタの駆動能力を劣化することなくゲート電極から
のボロンの熱抜けを防止することができる。
The object of the present invention is to provide a silicon substrate, a gate insulating film formed on the silicon substrate, and a silicon film formed on the gate insulating film and having at least a surface in contact with the gate insulating film. And a first nitrogen segregation layer having a peak concentration near an interface between the silicon film and the gate insulating film. By configuring the semiconductor device in this manner, it is possible to prevent heat from leaking from the gate electrode without deteriorating the driving capability of the N-type MOS transistor.

【0010】また、上記目的は、シリコン基板上にゲー
ト絶縁膜を形成する工程と、前記ゲート絶縁膜上に第1
のシリコン膜を形成する工程と、前記第1のシリコン膜
と前記ゲート絶縁膜との界面に窒素を偏析させる工程と
を有することを特徴とする半導体装置の製造方法によっ
ても達成される。このようにして半導体装置を製造する
ことにより、ゲート電極からのボロンの熱抜けを防止す
ることができる。
The object of the present invention is to form a gate insulating film on a silicon substrate, and to form a first insulating film on the gate insulating film.
Forming a silicon film, and segregating nitrogen at an interface between the first silicon film and the gate insulating film. By manufacturing a semiconductor device in this manner, heat can be prevented from leaking from the gate electrode.

【0011】また、上記の半導体装置の製造方法におい
て、前記窒素を偏析させる工程では、窒素を含むガス雰
囲気中で前記シリコン基板をアニールすることにより前
記第1のシリコン膜の表面から窒素を導入し、前記第1
のシリコン膜と前記ゲート絶縁膜との界面に窒素を偏析
させてもよい。このようにして半導体装置を製造するこ
とにより、窒素をシリコン基板とゲート絶縁膜との界面
に偏析することなく第1のシリコン膜とゲート絶縁膜と
の界面に偏析することができる。したがって、N型MO
Sトランジスタの駆動能力を低下することなくゲート電
極からのボロンの熱抜けを防止することができる。ま
た、上記の方法ではゲート絶縁膜をプラズマに曝すこと
はないので、ゲート絶縁膜の信頼性を向上することがで
きる。
In the method of manufacturing a semiconductor device, in the step of segregating nitrogen, nitrogen is introduced from a surface of the first silicon film by annealing the silicon substrate in a gas atmosphere containing nitrogen. , The first
Nitrogen may be segregated at the interface between the silicon film and the gate insulating film. By manufacturing the semiconductor device in this manner, nitrogen can be segregated at the interface between the first silicon film and the gate insulating film without segregating at the interface between the silicon substrate and the gate insulating film. Therefore, N-type MO
It is possible to prevent boron from leaking out of the gate electrode without lowering the driving capability of the S transistor. In addition, since the gate insulating film is not exposed to plasma in the above method, the reliability of the gate insulating film can be improved.

【0012】また、上記の半導体装置の製造方法におい
て、前記窒素を偏析させる工程では、前記第1のシリコ
ン膜の表面領域に窒素を導入した後に前記シリコン基板
をアニールし、前記第1のシリコン膜と前記ゲート絶縁
膜との界面に窒素を偏析させてもよい。このようにして
半導体装置を製造することによっても、窒素をシリコン
基板とゲート絶縁膜との界面に偏析することなく第1の
シリコン膜とゲート絶縁膜との界面に偏析することがで
きる。したがって、N型MOSトランジスタの駆動能力
を低下することなくゲート電極からのボロンの熱抜けを
防止することができる。
In the method of manufacturing a semiconductor device, in the step of segregating nitrogen, the silicon substrate is annealed after introducing nitrogen into a surface region of the first silicon film, and the first silicon film is annealed. Nitrogen may be segregated at the interface between the gate insulating film and the gate insulating film. By manufacturing the semiconductor device in this manner, nitrogen can be segregated at the interface between the first silicon film and the gate insulating film without segregating at the interface between the silicon substrate and the gate insulating film. Therefore, it is possible to prevent boron from leaking from the gate electrode without lowering the driving capability of the N-type MOS transistor.

【0013】また、上記の半導体装置の製造方法におい
て、前記窒素を偏析させる工程では、窒素を含むプラズ
マに前記シリコン基板を曝すことにより、前記第1のシ
リコン膜の表面領域に窒素を導入してもよい。なお、本
方法ではゲート絶縁膜上に第1のシリコン膜が形成され
ており、プラズマによる窒素の導入を行った場合にもチ
ャージを基板の端部から逃がすことができるので、ゲー
ト絶縁膜のチャージアップを防止しつつ窒素の導入を行
うことができる。
In the method of manufacturing a semiconductor device, in the step of segregating nitrogen, the silicon substrate is exposed to a plasma containing nitrogen to introduce nitrogen into a surface region of the first silicon film. Is also good. In this method, the first silicon film is formed on the gate insulating film, and the charge can be released from the edge of the substrate even when nitrogen is introduced by plasma. Nitrogen can be introduced while preventing the increase.

【0014】また、上記の半導体装置の製造方法におい
て、前記窒素を偏析させる工程の後に、前記第1のシリ
コン膜上に第2のシリコン膜を形成する工程を更に有し
てもよい。このようにして半導体装置を製造することに
より、ゲート電極を構成するシリコン膜の膜厚が厚い場
合であっても、十分な濃度の窒素をゲート電極とゲート
絶縁膜との界面に偏析させることができる。
In the above-described method for manufacturing a semiconductor device, the method may further include, after the step of segregating nitrogen, a step of forming a second silicon film on the first silicon film. By manufacturing the semiconductor device in this manner, even when the thickness of the silicon film forming the gate electrode is large, a sufficient concentration of nitrogen can be segregated at the interface between the gate electrode and the gate insulating film. it can.

【0015】また、上記目的は、シリコン基板上にゲー
ト絶縁膜を形成する工程と、前記ゲート絶縁膜上に第1
のシリコン膜を形成する工程と、前記第1のシリコン膜
と前記ゲート絶縁膜との界面に窒素を偏析させ、前記第
1のシリコン膜上にシリコン酸化膜を形成する工程と、
前記第1のシリコン膜上に第2のシリコン膜を形成する
工程と、前記第1のシリコン膜及び前記第2のシリコン
膜に不純物を導入する工程と、前記第2のシリコン膜
を、前記シリコン酸化膜をストッパとしてエッチングす
る工程と、前記シリコン酸化膜をエッチングする工程と
を有することを特徴とする半導体装置の製造方法によっ
ても達成される。このようにして半導体装置を製造する
ことにより、ゲート絶縁膜上に、高濃度にドープした薄
いシリコン膜を容易に形成することができる。また、第
2のシリコン膜をエッチングする際に用いるストッパ膜
は窒素の導入の際に形成するシリコン酸化膜を利用する
ことができるので、必要以上に工程数を増加することは
ない。
The object of the present invention is to form a gate insulating film on a silicon substrate and to form a first insulating film on the gate insulating film.
Forming a silicon film, and segregating nitrogen at an interface between the first silicon film and the gate insulating film to form a silicon oxide film on the first silicon film.
Forming a second silicon film on the first silicon film, introducing impurities into the first silicon film and the second silicon film, and forming the second silicon film on the first silicon film. The method is also achieved by a method for manufacturing a semiconductor device, comprising: a step of etching using an oxide film as a stopper; and a step of etching the silicon oxide film. By manufacturing a semiconductor device in this manner, a highly doped thin silicon film can be easily formed on a gate insulating film. Further, since the silicon oxide film formed when introducing nitrogen can be used as the stopper film used for etching the second silicon film, the number of steps is not increased more than necessary.

【0016】[0016]

【発明の実施の形態】[本発明の原理]ゲート電極から
のボロンの熱抜けを防止するためにはゲート電極とシリ
コン基板との間に窒素を導入することが有効である。ま
た、N型MOSトランジスタの駆動能力を低下しないた
めには、ゲート絶縁膜とシリコン基板との界面に窒素が
偏析されるのを抑制する必要がある。したがって、これ
らの要請を満たすためには、ゲート電極とゲート絶縁膜
との間に窒素を偏析させ、且つ、ゲート絶縁膜とシリコ
ン基板との界面には窒素を偏析させないことが望ましい
と考えられる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS [Principle of the Invention] In order to prevent heat from being released from boron from a gate electrode, it is effective to introduce nitrogen between the gate electrode and the silicon substrate. Further, in order not to lower the driving capability of the N-type MOS transistor, it is necessary to suppress segregation of nitrogen at the interface between the gate insulating film and the silicon substrate. Therefore, in order to satisfy these requirements, it is considered desirable to segregate nitrogen between the gate electrode and the gate insulating film and not segregate nitrogen at the interface between the gate insulating film and the silicon substrate.

【0017】係る観点から本願発明者らが鋭意検討を行
った結果、シリコン基板上にゲート絶縁膜となるシリコ
ン酸化膜とゲート電極となるシリコン膜とを形成した後
に窒素を含む雰囲気中でアニールを行うことにより、ゲ
ート絶縁膜とシリコン基板との界面に窒素を偏析させる
ことなくゲート電極とゲート絶縁膜との界面に窒素を偏
析できることがはじめて明らかとなった。そして、この
ように窒素を導入することにより、ゲート電極からのボ
ロンの熱抜けを防止し、且つ、N型MOSトランジスタ
の駆動能力を劣化しないことが判った。
From the above viewpoint, the inventors of the present invention have conducted intensive studies. As a result, after forming a silicon oxide film serving as a gate insulating film and a silicon film serving as a gate electrode on a silicon substrate, annealing is performed in an atmosphere containing nitrogen. It has become clear for the first time that nitrogen can be segregated at the interface between the gate electrode and the gate insulating film without segregating nitrogen at the interface between the gate insulating film and the silicon substrate. It has been found that by introducing nitrogen in this way, heat is prevented from being released from boron from the gate electrode, and the driving capability of the N-type MOS transistor is not deteriorated.

【0018】ここで、窒素を含む雰囲気中におけるアニ
ールの前にゲート絶縁膜上にシリコン膜を堆積しておく
ことは、ゲート絶縁膜とシリコン膜との界面に窒素を偏
析させる上できわめて重要な役割を担う。図1は、シリ
コン基板上に膜厚約10nmのシリコン酸化膜と膜厚約
10nmのポリシリコン膜とを形成した試料を、NH3
雰囲気中で620℃、20分間のアニールを行い、その
後更に膜厚約30nmのポリシリコン膜を追加して堆積
した場合におけるSIMSプロファイルであり、図2
は、シリコン基板上に膜厚約10nmのシリコン酸化膜
を形成した試料をNH3雰囲気中で620℃、20分間
のアニールを行った後に膜厚約40nmのポリシリコン
膜を形成した場合におけるSIMSプロファイルであ
る。
Here, it is extremely important to deposit a silicon film on the gate insulating film before annealing in an atmosphere containing nitrogen in order to segregate nitrogen at the interface between the gate insulating film and the silicon film. Take a role. FIG. 1 shows a sample in which a silicon oxide film having a thickness of about 10 nm and a polysilicon film having a thickness of about 10 nm are formed on a silicon substrate by NH 3.
FIG. 2 is a SIMS profile in the case where annealing is performed at 620 ° C. for 20 minutes in an atmosphere, and then a polysilicon film having a thickness of about 30 nm is further deposited.
Is a SIMS profile obtained when a sample in which a silicon oxide film having a thickness of about 10 nm is formed on a silicon substrate is annealed at 620 ° C. for 20 minutes in an NH 3 atmosphere, and then a polysilicon film having a thickness of about 40 nm is formed. It is.

【0019】図示するように、同一の処理温度で同一の
時間のアニールを行ったにもかかわらず、ポリシリコン
膜を堆積する前にアニールを行った試料(図2)では基
板内に取り込まれる窒素の量は僅かであるが、ポリシリ
コン膜を堆積した後にアニールを行った試料(図1)で
は、濃度約1%の窒素が基板中に導入されており、特
に、導入された窒素はシリコン膜とシリコン酸化膜との
界面に偏析している。
As shown in the figure, in the sample (FIG. 2) which was annealed before depositing the polysilicon film even though the annealing was performed at the same processing temperature for the same time, nitrogen introduced into the substrate was used. In the sample (FIG. 1) annealed after depositing the polysilicon film, the concentration of about 1% nitrogen was introduced into the substrate. Segregates at the interface between the silicon oxide film and the silicon oxide film.

【0020】したがって、ゲート絶縁膜とシリコン基板
との界面には窒素を偏析させずにゲート電極とゲート絶
縁膜との間に窒素を偏析するためには、窒素を含む雰囲
気中でのアニールに先立って、シリコン酸化膜よりなる
ゲート絶縁膜上にゲート電極となるシリコン膜を形成す
ることが重要であることが判る。なお、ゲート絶縁膜上
に形成するシリコン膜は、少なくとも1原子層以上存在
することにより上記の効果を発揮することができる。ま
た、シリコン膜は、ポリシリコン膜やアモルファスシリ
コン膜を用いることができる。
Therefore, in order to segregate nitrogen between the gate electrode and the gate insulating film without segregating nitrogen at the interface between the gate insulating film and the silicon substrate, it is necessary to perform annealing before annealing in an atmosphere containing nitrogen. Thus, it is understood that it is important to form a silicon film to be a gate electrode on a gate insulating film made of a silicon oxide film. Note that the silicon film formed over the gate insulating film can exhibit the above-described effects when at least one atomic layer exists. Further, as the silicon film, a polysilicon film or an amorphous silicon film can be used.

【0021】なお、図1では、ポリシリコン膜とシリコ
ン酸化膜との界面に窒素のピークが観察されるとともに
ポリシリコン膜中にも窒素のピークが観察されるが、こ
のピーク位置は、窒素の導入を行った時点におけるポリ
シリコン膜の表面に相当している。すなわち、NH3
囲気中でアニールをすると、ポリシリコン膜とシリコン
酸化膜との界面に窒素が偏析されると同時に、アニール
を行った時点のポリシリコン膜の表面にも窒素が分布す
る。
In FIG. 1, a nitrogen peak is observed at the interface between the polysilicon film and the silicon oxide film, and a nitrogen peak is also observed in the polysilicon film. It corresponds to the surface of the polysilicon film at the time of introduction. That is, when annealing is performed in an NH 3 atmosphere, nitrogen is segregated at the interface between the polysilicon film and the silicon oxide film, and at the same time, nitrogen is distributed on the surface of the polysilicon film at the time of annealing.

【0022】窒素を導入するためのガスとしては、NH
3のほか、NO、N2O、NO2、NF3、N(CH33
どを用いることもできる。これらのガスのうち、NH3
ガスやNOガスは窒化力が強く、他のガスと比較すると
低温で同一濃度の窒素を導入することができるため、プ
ロセス温度の低温下などの面から好ましい。また、窒素
を導入するための熱処理温度や熱処理時間は、シリコン
膜の膜厚、使用ガス、導入する窒素の量などに応じて適
宜調整することが望ましい。上記の効果は、少なくとも
0.05〜10%程度のピーク濃度で界面近傍に窒素が
導入されることにより得ることができる。
The gas for introducing nitrogen is NH.
In addition to 3 , NO, N 2 O, NO 2 , NF 3 , N (CH 3 ) 3 and the like can also be used. Of these gases, NH 3
Gas and NO gas have a strong nitriding power and can introduce the same concentration of nitrogen at a lower temperature than other gases, and therefore are preferable in view of a low process temperature. The heat treatment temperature and the heat treatment time for introducing nitrogen are desirably adjusted as appropriate depending on the thickness of the silicon film, the gas used, the amount of nitrogen introduced, and the like. The above effects can be obtained by introducing nitrogen near the interface at a peak concentration of at least about 0.05 to 10%.

【0023】なお、シリコン膜を堆積した後にイオン注
入を行い、或いは、シリコン膜の堆積の際に窒素を含む
ガスを混入することにより窒素を導入することも考えら
れるが、その後の熱処理による窒素の挙動は、窒素を含
む雰囲気中でアニールを行って窒素を導入した場合とは
異なっていた。すなわち、本願発明者らが検討を行った
ところ、イオン注入により或いは成膜時に窒素を導入す
る方法では、その後に熱処理を行っても窒素の偏析は起
こらずシリコン膜中に幅広く分布したままであり、その
結果、シリコン膜中における一部のボロンの活性化が妨
げられて電極の空乏化をもたらすこととなっていた。イ
オン注入により或いは成膜時に窒素を導入する方法によ
っては窒素を偏析させることができない原因については
明らかではないが、窒素をシリコン膜とシリコン酸化膜
との界面に偏析させるためには、窒素を含む雰囲気中で
アニールを行うことがきわめて重要と考えられる。
It is conceivable to perform ion implantation after depositing the silicon film, or to introduce nitrogen by mixing a gas containing nitrogen during the deposition of the silicon film. The behavior was different from the case where annealing was performed in an atmosphere containing nitrogen to introduce nitrogen. That is, the inventors of the present application have studied and found that in the method of introducing nitrogen by ion implantation or at the time of film formation, even if heat treatment is performed thereafter, nitrogen segregation does not occur and remains widely distributed in the silicon film. As a result, the activation of some boron in the silicon film is hindered, resulting in depletion of the electrode. Although it is not clear why nitrogen cannot be segregated by ion implantation or by a method of introducing nitrogen during film formation, nitrogen is contained in order to segregate nitrogen at the interface between the silicon film and the silicon oxide film. It is considered very important to perform annealing in an atmosphere.

【0024】窒素を含む雰囲気中でアニールを行う方法
以外の方法としては、シリコン膜の表面に窒素を導入し
た後に熱処理を行うことによってもゲート電極とゲート
絶縁膜の界面に窒素を偏析させることができる。例え
ば、窒素プラズマ処理によりシリコン膜の表面に窒素を
導入後、熱処理によって窒素を拡散し、ゲート電極とゲ
ート絶縁膜との界面に窒素を偏析させることができる。
この場合、ゲート絶縁膜上にはシリコン膜が全面に形成
されており、窒素プラズマ処理中のチャージを基板端部
から逃がすことができるので、ゲート絶縁膜が露出した
状態でプラズマ処理を行う従来の方法よりもプラズマ処
理に伴うチャージアップ耐性を向上することができる。
Another method other than the method of annealing in an atmosphere containing nitrogen is to introduce nitrogen to the surface of the silicon film and then perform heat treatment to segregate nitrogen at the interface between the gate electrode and the gate insulating film. it can. For example, after introducing nitrogen to the surface of a silicon film by nitrogen plasma treatment, nitrogen can be diffused by heat treatment to segregate nitrogen at an interface between a gate electrode and a gate insulating film.
In this case, a silicon film is formed on the entire surface of the gate insulating film, and the charge during the nitrogen plasma processing can be released from the edge of the substrate. Therefore, the conventional plasma processing in which the gate insulating film is exposed is performed. The charge-up resistance associated with the plasma processing can be improved as compared with the method.

【0025】なお、図3は、シリコン基板上に膜厚約1
0nmのシリコン酸化膜と膜厚約40nmのポリシリコ
ン膜とを形成した試料をNH3雰囲気中で920℃、6
0秒間のランプアニールを行った場合におけるSIMS
プロファイルである。図示するように、ポリシリコン膜
の膜厚が40nmと比較的厚い場合にも、ポリシリコン
膜を堆積後にNH3雰囲気中でアニールすることによっ
てポリシリコン膜とシリコン酸化膜との界面に窒素を偏
析させることができる。
FIG. 3 shows a film having a thickness of about 1 on a silicon substrate.
A sample having a 0 nm silicon oxide film and a polysilicon film having a thickness of about 40 nm was formed at 920 ° C. for 6 hours in an NH 3 atmosphere.
SIMS in the case of performing 0 second lamp annealing
Profile. As shown in the figure, even when the thickness of the polysilicon film is relatively thick as 40 nm, nitrogen is segregated at the interface between the polysilicon film and the silicon oxide film by annealing in an NH 3 atmosphere after depositing the polysilicon film. Can be done.

【0026】[第1実施形態]本発明の第1実施形態に
よる半導体装置及びその製造方法について図4乃至図7
を用いて説明する。図4は本実施形態による半導体装置
の構造を示す概略断面図、図5乃至図7は本実施形態に
よる半導体装置の製造方法を示す工程断面図である。
[First Embodiment] FIGS. 4 to 7 show a semiconductor device and a method for fabricating the same according to a first embodiment of the present invention.
This will be described with reference to FIG. FIG. 4 is a schematic sectional view showing the structure of the semiconductor device according to the present embodiment, and FIGS. 5 to 7 are process sectional views showing the method of manufacturing the semiconductor device according to the present embodiment.

【0027】はじめに、本実施形態による半導体装置の
構造について図4を用いて説明する。シリコン基板10
上には、素子領域を画定するための素子分離膜12が形
成されている。シリコン基板10中のP型MOSトラン
ジスタ形成領域にはNウェル14が、N型MOSトラン
ジスタ形成領域にはPウェル16がそれぞれ形成されて
いる。素子分離膜12により画定されたシリコン基板1
0の表面には、シリコン酸化膜よりなるゲート絶縁膜1
8が形成されている。P型MOSトランジスタ形成領域
のゲート絶縁膜18上には、P+ポリシリコン膜よりな
るゲート電極30pが形成されている。N型MOSトラ
ンジスタ形成領域のゲート絶縁膜18上には、N+ポリ
シリコン膜よりなるゲート電極30nが形成されてい
る。ゲート電極30p、30nの両側のシリコン基板1
0内には、ソース/ドレイン拡散層32p、32nが形
成されている。
First, the structure of the semiconductor device according to the present embodiment will be explained with reference to FIG. Silicon substrate 10
An element isolation film 12 for defining an element region is formed thereon. An N-well 14 is formed in a P-type MOS transistor formation region in the silicon substrate 10, and a P-well 16 is formed in an N-type MOS transistor formation region. Silicon substrate 1 defined by element isolation film 12
The gate insulating film 1 made of a silicon oxide film
8 are formed. On the gate insulating film 18 in the P-type MOS transistor formation region, a gate electrode 30p made of a P + polysilicon film is formed. On the gate insulating film 18 in the N-type MOS transistor formation region, a gate electrode 30n made of an N + polysilicon film is formed. Silicon substrate 1 on both sides of gate electrodes 30p and 30n
In 0, source / drain diffusion layers 32p and 32n are formed.

【0028】ここで、本実施形態による半導体装置は、
ゲート電極30p、30nを構成するポリシリコン膜に
導入された窒素の分布に特徴がある。すなわち、本実施
形態による半導体装置において、窒素は、ゲート電極3
0p、30nの内部及びゲート電極30p、30nとゲ
ート絶縁膜18との界面には偏析しているが、ゲート絶
縁膜18とシリコン基板10との界面には偏析していな
い(図1参照)。このようにして半導体装置を構成する
ことにより、ゲート電極30p、30nからのボロンの
熱抜けを抑止するとともに、N型MOSトランジスタの
駆動能力の劣化を防止することができる。
Here, the semiconductor device according to the present embodiment is
It is characterized by the distribution of nitrogen introduced into the polysilicon films constituting the gate electrodes 30p and 30n. That is, in the semiconductor device according to the present embodiment, the nitrogen is
0p and 30n and segregation at the interface between the gate electrodes 30p and 30n and the gate insulating film 18, but not at the interface between the gate insulating film 18 and the silicon substrate 10 (see FIG. 1). By configuring the semiconductor device in this manner, it is possible to suppress the heat loss of boron from the gate electrodes 30p and 30n, and to prevent the driving capability of the N-type MOS transistor from deteriorating.

【0029】以下、半導体装置の製造工程に沿って、本
実施形態による半導体装置の構造及びその製造方法につ
いて詳述する。まず、シリコン基板10に、例えばシャ
ロートレンチ法により、シリコン基板10内に埋め込ま
れた素子分離膜12を形成する。次いで、リソグラフィ
ー技術及びイオン注入技術を用い、シリコン基板10の
P型MOSトランジスタ形成領域にNウェル14を、N
型MOSトランジスタ形成領域にPウェル16を形成す
る。
Hereinafter, the structure of the semiconductor device according to the present embodiment and the method of manufacturing the semiconductor device will be described in detail along the semiconductor device manufacturing steps. First, the element isolation film 12 embedded in the silicon substrate 10 is formed on the silicon substrate 10 by, for example, a shallow trench method. Next, an N well 14 is formed in the P-type MOS transistor formation region of the silicon substrate 10 by using a lithography technique and an ion implantation technique.
A P well 16 is formed in the type MOS transistor formation region.

【0030】続いて、熱酸化法により、素子領域のシリ
コン基板10上に、例えば膜厚約3.5nmのシリコン
酸化膜を形成する。こうして、シリコン酸化膜よりなる
ゲート絶縁膜18を形成する(図5(a))。この後、
全面に、例えばSiH4ガスを用いた熱CVD法によ
り、膜厚約10nmのポリシリコン膜20を堆積する
(図5(b))。基板温度は、例えば620℃とする。
なお、ポリシリコン膜20は、後工程で窒素を導入する
際にゲート絶縁膜18とポリシリコン膜20との界面に
窒素を偏析するためのものであり、少なくとも1原子層
以上の膜厚があればその効果を得ることができる。
Subsequently, a silicon oxide film having a thickness of, for example, about 3.5 nm is formed on the silicon substrate 10 in the element region by a thermal oxidation method. Thus, a gate insulating film 18 made of a silicon oxide film is formed (FIG. 5A). After this,
A polysilicon film 20 having a thickness of about 10 nm is deposited on the entire surface by, for example, a thermal CVD method using SiH 4 gas (FIG. 5B). The substrate temperature is, for example, 620 ° C.
The polysilicon film 20 is for segregating nitrogen at the interface between the gate insulating film 18 and the polysilicon film 20 when nitrogen is introduced in a later step, and has a thickness of at least one atomic layer. The effect can be obtained.

【0031】次いで、CVD炉内に導入するガスをNH
3ガスに変更し、NH3雰囲気中で例えば620℃、20
分間のアニールを行う。これにより、窒素をポリシリコ
ン膜20の表面近傍に分布させるとともに、ゲート絶縁
膜18とシリコン基板10との界面に窒素を偏析させる
ことなくポリシリコン膜20とゲート絶縁膜18との界
面に窒素を偏析させることができる(図5(c))。
Next, the gas introduced into the CVD furnace is NH 3
3 was changed to a gas, NH 3 under atmosphere for example 620 ° C., 20
Anneal for a minute. As a result, nitrogen is distributed near the surface of the polysilicon film 20, and nitrogen is dispersed at the interface between the polysilicon film 20 and the gate insulating film 18 without segregating nitrogen at the interface between the gate insulating film 18 and the silicon substrate 10. It can be segregated (FIG. 5 (c)).

【0032】続いて、CVD炉内に導入するガスを再び
SiH4ガスに変更し、ポリシリコン膜20上に、膜厚
約90nmのポリシリコン膜22を追加成長する。こう
して、トータル膜厚約100nmのポリシリコン膜26
を形成する(図6(a))。なお、CVD炉に導入する
ガスを変更することによりCVD炉内でアニールを行う
のは、ポリシリコン膜20が大気に曝されて酸化される
などの不都合を防止するためである。したがって、ポリ
シリコン膜20が大気に曝されるのを防止するための他
の措置を講じ、或いは、ポリシリコン膜20に与える影
響が無視できるような場合には、必ずしもCVD炉内で
アニールを行う必要はない。すなわち、CVD装置でポ
リシリコン膜20を堆積した後、他の装置でアニール処
理を行い、再度CVD装置においてポリシリコン膜24
を堆積してもよい。
Subsequently, the gas introduced into the CVD furnace is changed to SiH 4 gas again, and a polysilicon film 22 having a thickness of about 90 nm is additionally grown on the polysilicon film 20. Thus, the polysilicon film 26 having a total thickness of about 100 nm is formed.
Is formed (FIG. 6A). The reason why the annealing is performed in the CVD furnace by changing the gas introduced into the CVD furnace is to prevent the polysilicon film 20 from being exposed to the atmosphere and being oxidized. Therefore, if other measures are taken to prevent the polysilicon film 20 from being exposed to the atmosphere, or if the effect on the polysilicon film 20 is negligible, the annealing is not necessarily performed in the CVD furnace. No need. That is, after the polysilicon film 20 is deposited by the CVD device, annealing is performed by another device, and the polysilicon film 24 is again formed by the CVD device.
May be deposited.

【0033】このようにしてポリシリコン膜26とゲー
ト絶縁膜18との間に窒素を偏析させた後、ポリシリコ
ン膜26にドーピングを行う。例えば、P型MOSトラ
ンジスタ形成領域のポリシリコン膜26に、ボロンイオ
ン(B+)を、加速エネルギー2keV、ドーズ量2×
1015cm-2として、また、N型MOSトランジスタ形
成領域のポリシリコン26に、燐イオン(P+)を、加
速エネルギー5keV、ドーズ量2×1015cm-2とし
てイオン注入する。
After nitrogen is segregated between the polysilicon film 26 and the gate insulating film 18 as described above, the polysilicon film 26 is doped. For example, boron ions (B + ) are implanted into the polysilicon film 26 in the P-type MOS transistor formation region at an acceleration energy of 2 keV and a dose of 2 ×.
As 10 15 cm -2, also the polysilicon 26 of N-type MOS transistor forming region, phosphorus ions (P +), acceleration energy 5 keV, ions are implanted as a dose of 2 × 10 15 cm -2.

【0034】次いで、窒素雰囲気中で例えば800℃6
0分の熱処理を行い、注入した不純物をポリシリコン膜
26内に拡散させるとともに電気的に活性化する。こう
して、P型MOSトランジスタ形成領域のポリシリコン
膜26をP+ポリシリコン膜26pとし、N型MOSト
ランジスタ形成領域のポリシリコン膜26をN+ポリシ
リコン膜26nとする(図6(b))。
Then, for example, at 800 ° C. 6 in a nitrogen atmosphere.
By performing a heat treatment for 0 minutes, the implanted impurities are diffused into the polysilicon film 26 and are electrically activated. In this manner, the polysilicon film 26 in the P-type MOS transistor formation region is set to the P + polysilicon film 26p, and the polysilicon film 26 in the N-type MOS transistor formation region is set to the N + polysilicon film 26n (FIG. 6B).

【0035】続いて、導電型を付与したポリシリコン膜
26上に、ポリシリコン膜26をパターニングする際の
反射防止膜として機能する絶縁膜28を形成する。例え
ば、CVD法により、膜厚約30nmのシリコン窒化酸
化膜を堆積して絶縁膜28とする。この後、通常のリソ
グラフィー技術及びエッチング技術により、絶縁膜28
及びポリシリコン膜26をパターニングし、上面が絶縁
膜28で覆われたポリシリコン膜26よりなるゲート電
極30p、30nを形成する(図7(a))。
Subsequently, an insulating film 28 functioning as an anti-reflection film when patterning the polysilicon film 26 is formed on the polysilicon film 26 having the conductivity type. For example, an insulating film 28 is formed by depositing a silicon oxynitride film having a thickness of about 30 nm by a CVD method. Thereafter, the insulating film 28 is formed by ordinary lithography and etching.
Then, the polysilicon film 26 is patterned to form gate electrodes 30p and 30n made of the polysilicon film 26 whose upper surface is covered with the insulating film 28 (FIG. 7A).

【0036】次いで、通常のMOSトランジスタの形成
方法と同様にして、ゲート電極30p、30nに自己整
合で、例えばLDD構造のソース/ドレイン拡散層32
p、32nを形成し、MOSトランジスタを完成する
(図7(b))。このようにして形成したMOSトラン
ジスタの特性及び従来法により形成したMOSトランジ
スタの特性を表1にまとまる。
Next, the source / drain diffusion layer 32 having, for example, an LDD structure is self-aligned with the gate electrodes 30p and 30n in the same manner as in a normal MOS transistor formation method.
By forming p and 32n, a MOS transistor is completed (FIG. 7B). Table 1 summarizes the characteristics of the MOS transistor thus formed and the characteristics of the MOS transistor formed by the conventional method.

【0037】[0037]

【表1】 表1中、「熱酸化膜」とあるのは通常の酸化雰囲気下で
の熱酸化によってゲート絶縁膜を形成したMOSトラン
ジスタの特性を、「N2O窒化酸化膜」とあるのはN2
を用いた熱酸化によってゲート絶縁膜を形成したMOS
トランジスタの特性を表している。また、ボロンの熱抜
けは、ゲート電極に導入する不純物としてBF2を用い
た場合におけるトランジスタの閾値電圧VthとBを用い
た場合におけるトランジスタの閾値電圧Vthとの差を表
したものであり、その差が大きいほどに熱抜けの度合い
が大きいことを示す。また、N型トランジスタの駆動能
力は、チャネルコンダクタンスgmとゲート絶縁膜の膜
厚toxとの積で表している。
[Table 1] In Table 1, the characteristics of the "thermal oxide film" MOS transistor forming a gate insulating film by thermal oxidation of the phrase under normal oxidizing atmosphere, "N 2 O nitride oxide film" highlighting the N 2 O
MOS with gate insulating film formed by thermal oxidation using silicon
This shows the characteristics of the transistor. The heat loss of boron represents a difference between the threshold voltage Vth of the transistor when BF 2 is used as an impurity to be introduced into the gate electrode and the threshold voltage Vth of the transistor when B is used. The greater the difference, the greater the degree of heat loss. Moreover, the drive capability of the N-type transistor is expressed by the product of the film thickness t ox of the channel conductance g m and the gate insulating film.

【0038】表1に示すように、ゲート絶縁膜としてN
2O窒化酸化膜を用いた場合及び本発明の場合には、窒
素を含まない通常の熱酸化膜と比較してボロンの熱抜け
が抑制できることが判る。また、SIMSの測定結果よ
り、N2O窒化酸化膜を用いた場合及び本発明の場合で
はともに窒素のピーク濃度は約1%であったが、ボロン
の熱抜けの防止効果は、本発明の半導体装置の方が優れ
ていた。
As shown in Table 1, as a gate insulating film, N
It can be seen that in the case of using the 2 O nitrided oxide film and in the case of the present invention, the heat loss of boron can be suppressed as compared with the ordinary thermal oxide film containing no nitrogen. From the SIMS measurement results, the peak concentration of nitrogen was about 1% in both the case of using the N 2 O nitrided oxide film and the case of the present invention. The semiconductor device was better.

【0039】また、N型トランジスタの駆動能力は、ゲ
ート絶縁膜としてN2O窒化酸化膜を用いた場合には約
5%低下しているが、本発明の半導体装置では駆動能力
の低下は見られなかった。このように、本実施形態によ
れば、ゲート絶縁膜とシリコン基板との界面に窒素を偏
析することなく、ゲート電極とゲート絶縁膜との界面に
窒素を導入することができるので、N型MOSトランジ
スタの駆動能力を劣化することなくゲート電極からのボ
ロンの熱抜けを防止することができる。また、窒素の導
入にあたっては、ゲート絶縁膜をプラズマに曝すことは
ないので、ゲート絶縁膜の信頼性を低下する虞もない。
The driving capability of the N-type transistor is reduced by about 5% when the N 2 O oxynitride film is used as the gate insulating film. However, the driving capability of the semiconductor device of the present invention is not reduced. I couldn't. As described above, according to the present embodiment, nitrogen can be introduced into the interface between the gate electrode and the gate insulating film without segregating nitrogen at the interface between the gate insulating film and the silicon substrate. It is possible to prevent boron from leaking from the gate electrode without deteriorating the driving capability of the transistor. In addition, since the gate insulating film is not exposed to plasma when introducing nitrogen, there is no possibility that the reliability of the gate insulating film is reduced.

【0040】[第2実施形態]本発明の第2実施形態に
よる半導体装置及びその製造方法について図8乃至図1
0を用いて説明する。なお、第1実施形態による半導体
装置及びその製造方法と同一の構成要素には同一の符号
を付し、説明を簡略或いは省略する。図8は本実施形態
による半導体装置の構造を示す概略断面図、図9及び図
10は本実施形態による半導体装置の製造方法を示す工
程断面図である。
[Second Embodiment] The semiconductor device and the method for fabricating the same according to a second embodiment of the present invention will be described with reference to FIGS.
Explanation will be made using 0. The same components as those of the semiconductor device according to the first embodiment and the method of manufacturing the same are denoted by the same reference numerals, and description thereof will be simplified or omitted. FIG. 8 is a schematic sectional view showing the structure of the semiconductor device according to the present embodiment, and FIGS. 9 and 10 are process sectional views showing the method of manufacturing the semiconductor device according to the present embodiment.

【0041】上記第1実施形態では、ゲート電極30
p、30nとなるポリシリコン膜26の成膜途中でNH
3窒素雰囲気中での熱処理を行い、ゲート電極30p、
30nとゲート絶縁膜18との界面に窒素を偏析させた
が、ポリシリコン膜26をすべて形成した後に窒素を偏
析させることもできる。本実施形態では、ゲート電極を
構成するためのポリシリコン膜を形成した後に窒素をゲ
ート電極30n、30pとゲート絶縁膜18との界面に
偏析しうる半導体装置及びその製造方法について説明す
る。
In the first embodiment, the gate electrode 30
NH during the formation of the polysilicon film 26 to be p and 30n.
3 Heat treatment in a nitrogen atmosphere is performed, and the gate electrode 30p,
Although nitrogen is segregated at the interface between 30n and the gate insulating film 18, nitrogen can be segregated after the entire polysilicon film 26 is formed. In the present embodiment, a semiconductor device in which nitrogen can be segregated at the interface between the gate electrodes 30n, 30p and the gate insulating film 18 after forming a polysilicon film for forming a gate electrode, and a method of manufacturing the semiconductor device will be described.

【0042】はじめに、本実施形態による半導体装置の
構造を図8を用いて説明する。本実施形態による半導体
装置は、基本的な構造は図4に示す第1実施形態による
半導体装置の構造と同じであるが、第1実施形態による
半導体装置とではポリシリコン膜26内における窒素の
分布が異なっている。すなわち、本実施形態による半導
体装置では、ゲート電極30p、30nとゲート絶縁膜
18との界面に窒素が偏析しているとともに、ゲート電
極30p、30nの表面近傍にも窒素の偏析する領域が
存在することに特徴がある(図3参照)。
First, the structure of the semiconductor device according to the present embodiment will be explained with reference to FIG. The basic structure of the semiconductor device according to the present embodiment is the same as that of the semiconductor device according to the first embodiment shown in FIG. 4, but the distribution of nitrogen in the polysilicon film 26 is different from that of the semiconductor device according to the first embodiment. Are different. That is, in the semiconductor device according to the present embodiment, nitrogen is segregated at the interface between the gate electrodes 30p and 30n and the gate insulating film 18, and a region where nitrogen is segregated also exists near the surfaces of the gate electrodes 30p and 30n. (See FIG. 3).

【0043】以下、半導体装置の製造工程に沿って、本
実施形態による半導体装置の構造及びその製造方法につ
いて詳述する。まず、例えば図4(a)に示す第1実施
形態による半導体装置の製造方法と同様にして、シリコ
ン基板10上にゲート絶縁膜18を形成する(図9
(a))。次いで、全面に、例えばSiH4ガスを用い
た熱CVD法により、膜厚約50nmのポリシリコン膜
26を堆積する(図9(b))。基板温度は、例えば6
20℃とする。なお、ポリシリコン膜26の代わりにア
モルファスシリコン膜を用いてもよい。
Hereinafter, the structure of the semiconductor device according to the present embodiment and the method for fabricating the semiconductor device will be described in detail along the steps of manufacturing the semiconductor device. First, the gate insulating film 18 is formed on the silicon substrate 10 in the same manner as in the method of manufacturing the semiconductor device according to the first embodiment shown in FIG.
(A)). Next, a polysilicon film 26 having a thickness of about 50 nm is deposited on the entire surface by, for example, thermal CVD using SiH 4 gas (FIG. 9B). The substrate temperature is, for example, 6
20 ° C. Note that an amorphous silicon film may be used instead of the polysilicon film 26.

【0044】続いて、例えばNH3雰囲気中で900
℃、60秒間のアニールを行う。NH3雰囲気中でアニ
ールを行うことにより、NH3中の窒素は、図3に示す
ように基板内部に取り込まれる。すなわち、窒素は、ポ
リシリコン膜26の表面近傍に分布するとともに、ポリ
シリコン膜26内部を拡散し、ポリシリコン膜26とゲ
ート絶縁膜18との界面において偏析する。一方、ゲー
ト絶縁膜18とシリコン基板10との界面には偏析しな
い。したがって、このように窒素を導入することによ
り、ポリシリコン膜26とゲート絶縁膜18との界面に
導入された窒素によりポリシリコン膜26中に導入され
るボロンの熱抜けが抑止でき、且つ、シリコン基板10
表面における界面準位の増加をもたらすこともない(図
9(c))。
Subsequently, for example, 900 in an NH 3 atmosphere.
Anneal at 60 ° C. for 60 seconds. By performing the annealing in the NH 3 atmosphere, the nitrogen in the NH 3 is taken into the substrate as shown in FIG. That is, the nitrogen is distributed near the surface of the polysilicon film 26, diffuses inside the polysilicon film 26, and segregates at the interface between the polysilicon film 26 and the gate insulating film 18. On the other hand, no segregation occurs at the interface between the gate insulating film 18 and the silicon substrate 10. Therefore, by introducing nitrogen in this manner, heat loss of boron introduced into polysilicon film 26 by nitrogen introduced at the interface between polysilicon film 26 and gate insulating film 18 can be suppressed, and silicon Substrate 10
There is no increase in the interface state at the surface (FIG. 9C).

【0045】この後、例えば図6(b)乃至図7(b)
に示す第1実施形態による半導体装置の製造方法と同様
にして、P型MOSトランジスタとN型MOSトランジ
スタを形成する(図10(a)乃至(c))。このよう
に、本実施形態によれば、ゲート電極となるポリシリコ
ン膜の成膜後にアニールを行い、ゲート絶縁膜とシリコ
ン基板との界面に窒素を偏析することなく、ゲート電極
とゲート絶縁膜との界面に窒素を導入するので、N型M
OSトランジスタの駆動能力を劣化することなくゲート
電極からのボロンの熱抜けを防止することができる。ま
た、窒素の導入にあたっては、ゲート絶縁膜をプラズマ
に曝すことはないので、ゲート絶縁膜の信頼性を低下す
る虞もない。
Thereafter, for example, FIG. 6B to FIG. 7B
A P-type MOS transistor and an N-type MOS transistor are formed in the same manner as in the method of manufacturing the semiconductor device according to the first embodiment shown in FIG. 10 (FIGS. 10A to 10C). As described above, according to the present embodiment, annealing is performed after the formation of the polysilicon film serving as the gate electrode, and the gate electrode and the gate insulating film are separated without segregating nitrogen at the interface between the gate insulating film and the silicon substrate. N is introduced at the interface of
It is possible to prevent boron from leaking from the gate electrode without deteriorating the driving capability of the OS transistor. In addition, since the gate insulating film is not exposed to plasma when introducing nitrogen, there is no possibility that the reliability of the gate insulating film is reduced.

【0046】なお、上記第1及び第2実施形態では、ゲ
ート電極をポリシリコン膜のみにより形成したが、ポリ
シリコン膜と高融点金属シリサイド膜との積層膜からな
るポリサイド構造のゲート電極や、ポリシリコン膜と高
融点金属との積層膜からなるポリメタル構造のゲート電
極としてもよい。この場合には、ポリシリコン膜26の
形成後、絶縁膜28の形成前に、高融点金属シリサイド
膜或いは高融点金属膜をポリシリコン膜26上に形成す
ればよい。
In the first and second embodiments, the gate electrode is formed only of the polysilicon film. However, the gate electrode having a polycide structure composed of a laminated film of the polysilicon film and the refractory metal silicide film, A gate electrode having a polymetal structure composed of a laminated film of a silicon film and a high melting point metal may be used. In this case, a high melting point metal silicide film or a high melting point metal film may be formed on the polysilicon film 26 after the formation of the polysilicon film 26 and before the formation of the insulating film 28.

【0047】また、上記第1及び第2実施形態では、N
3雰囲気中でアニールを行うことにより窒素を導入し
たが、原理のところで説明したとおり、ポリシリコン膜
を堆積した後に窒素プラズマ処理を行い、その後にアニ
ールを行うことにより窒素を導入してもよい。 [第3実施形態]本発明の第3実施形態による半導体装
置及びその製造方法について図11乃至図14を用いて
説明する。
In the first and second embodiments, N
Although nitrogen was introduced by performing annealing in an H 3 atmosphere, as described in the principle, nitrogen plasma treatment may be performed after depositing a polysilicon film, and then nitrogen may be introduced by performing annealing. . [Third Embodiment] The semiconductor device and the method for fabricating the same according to a third embodiment of the present invention will be explained with reference to FIGS.

【0048】図11は本実施形態による半導体装置の構
造を示す概略断面図、図12乃至図14は本実施形態に
よる半導体装置の製造方法を示す工程断面図である。第
2実施形態による半導体装置の製造方法では、ゲート電
極30p、30nとゲート絶縁膜18との界面に窒素を
偏析させるためにNH3雰囲気中で熱処理を行う方法を
示したが、上述の通り、NO、N2O、NO2などの酸素
を含むガスを用いることもできる。この場合、ゲート電
極30p、30nとゲート絶縁膜18との界面に窒素を
偏析することができる反面、ポリシリコン膜20の表面
が酸化されるため、このように形成された酸化膜を残存
しておくと後工程でゲート電極を形成する際のパターニ
ング工程においてエッチングがストップしてしまう虞が
ある。
FIG. 11 is a schematic sectional view showing the structure of the semiconductor device according to the present embodiment, and FIGS. 12 to 14 are process sectional views showing the method for manufacturing the semiconductor device according to the present embodiment. In the method of manufacturing the semiconductor device according to the second embodiment, a method of performing heat treatment in an NH 3 atmosphere to segregate nitrogen at the interface between the gate electrodes 30p and 30n and the gate insulating film 18 has been described. A gas containing oxygen such as NO, N 2 O, and NO 2 can also be used. In this case, nitrogen can be segregated at the interface between the gate electrodes 30p and 30n and the gate insulating film 18, but the surface of the polysilicon film 20 is oxidized, so that the oxide film thus formed remains. If this is done, the etching may be stopped in the patterning step when forming the gate electrode in a later step.

【0049】このため、このように形成された酸化膜は
除去することが望ましいが、この酸化膜を有効に利用す
ることも可能である。本実施形態では、この酸化膜を利
用する方法について説明する。はじめに、本実施形態に
よる半導体装置の構造について図11を用いて説明す
る。
For this reason, it is desirable to remove the oxide film thus formed, but it is also possible to use this oxide film effectively. In the present embodiment, a method using this oxide film will be described. First, the structure of the semiconductor device according to the present embodiment will be explained with reference to FIG.

【0050】シリコン基板10上には、素子領域を画定
するための素子分離膜12が形成されている。シリコン
基板10中のP型MOSトランジスタ形成領域にはNウ
ェル14が、N型MOSトランジスタ形成領域にはPウ
ェル16がそれぞれ形成されている。素子分離膜12に
より画定されたシリコン基板10の表面には、シリコン
酸化膜よりなるゲート絶縁膜18が形成されている。P
型MOSトランジスタ形成領域のゲート絶縁膜18上に
は、P+シリコン膜22p及び高融点金属シリサイド膜
36よりなるゲート電極30pが形成されている。N型
MOSトランジスタ形成領域のゲート絶縁膜上には、N
+シリコン膜22n及び高融点金属シリサイド膜36よ
りなるゲート電極30nが形成されている。ゲート電極
30p、30nの両側のシリコン基板10内には、ソー
ス/ドレイン拡散層32p、32nが形成されている。
なお、基板内における窒素の分布は、第1実施形態によ
る半導体装置の場合と同様である。すなわち、窒素は、
高融点金属シリサイド膜36とシリコン膜22p、22
nとの界面及びゲート電極30p、30nとゲート絶縁
膜との界面には偏析しているが、ゲート絶縁膜18とシ
リコン基板10との界面には偏析していない。
An element isolation film 12 for defining an element region is formed on the silicon substrate 10. An N-well 14 is formed in a P-type MOS transistor formation region in the silicon substrate 10, and a P-well 16 is formed in an N-type MOS transistor formation region. On the surface of the silicon substrate 10 defined by the element isolation film 12, a gate insulating film 18 made of a silicon oxide film is formed. P
A gate electrode 30p made of a P + silicon film 22p and a refractory metal silicide film 36 is formed on the gate insulating film 18 in the type MOS transistor formation region. On the gate insulating film in the N-type MOS transistor formation region, N
+ A gate electrode 30n composed of a silicon film 22n and a refractory metal silicide film 36 is formed. Source / drain diffusion layers 32p and 32n are formed in the silicon substrate 10 on both sides of the gate electrodes 30p and 30n.
Note that the distribution of nitrogen in the substrate is similar to that of the semiconductor device according to the first embodiment. That is, nitrogen is
Refractory metal silicide film 36 and silicon films 22p, 22
n, and segregates at the interface between the gate electrodes 30p and 30n and the gate insulating film, but does not segregate at the interface between the gate insulating film 18 and the silicon substrate 10.

【0051】以下、半導体装置の製造工程に沿って、本
実施形態による半導体装置の構造及びその製造方法につ
いて詳述する。まず、例えば図4(a)に示す第1実施
形態による半導体装置の製造方法と同様にして、シリコ
ン基板10上にゲート絶縁膜18を形成する(図12
(a))。
Hereinafter, the structure of the semiconductor device according to the present embodiment and the method for fabricating the semiconductor device will be described in detail along the steps of manufacturing the semiconductor device. First, the gate insulating film 18 is formed on the silicon substrate 10 in the same manner as in, for example, the method of manufacturing the semiconductor device according to the first embodiment shown in FIG.
(A)).

【0052】次いで、全面に、例えばSiH4ガスを用
いた熱CVD法により、膜厚約30nmのアモルファス
シリコン膜22を堆積する(図12(b))。基板温度
は、例えば450℃とする。続いて、NOガス雰囲気中
で900℃、60秒間のアニールを行う。これにより、
ゲート絶縁膜18とシリコン基板10との界面に窒素を
偏析させることなくアモルファスシリコン膜22とゲー
ト絶縁膜18との界面に窒素を偏析させることができ
る。また、NOガスによってアモルファスシリコン膜2
2は酸化され、アモルファスシリコン膜22の表面には
膜厚約1.5nmのシリコン酸化膜34が形成される
(図12(c))。なお、この熱処理によってアモルフ
ァスシリコン膜22はポリシリコン膜に相転換するが、
説明の便宜上、以後もアモルファスシリコン膜22とし
て説明する。
Next, an amorphous silicon film 22 having a thickness of about 30 nm is deposited on the entire surface by, eg, thermal CVD using SiH 4 gas (FIG. 12B). The substrate temperature is, for example, 450 ° C. Subsequently, annealing is performed at 900 ° C. for 60 seconds in an NO gas atmosphere. This allows
Nitrogen can be segregated at the interface between the amorphous silicon film 22 and the gate insulating film 18 without segregating nitrogen at the interface between the gate insulating film 18 and the silicon substrate 10. Further, the amorphous silicon film 2 is formed by NO gas.
2 is oxidized, and a silicon oxide film 34 having a thickness of about 1.5 nm is formed on the surface of the amorphous silicon film 22 (FIG. 12C). The heat treatment converts the amorphous silicon film 22 into a polysilicon film.
For convenience of explanation, the description will be made hereinafter as the amorphous silicon film 22.

【0053】この後、シリコン酸化膜32上に、例えば
SiH4ガスを用いた熱CVD法により、膜厚約50n
mのポリシリコン膜24を堆積する。基板温度は、例え
ば620℃とする(図13(a))。次いで、ポリシリ
コン膜24及びアモルファスシリコン膜22にドーピン
グを行う。例えば、P型MOSトランジスタ形成領域
に、ボロンイオンを、加速エネルギー5keV、ドーズ
量4×1015cm-2として、また、N型MOSトランジ
スタ形成領域に、燐イオンを、加速エネルギー10ke
V、ドーズ量4×1015cm-2としてイオン注入する。
Thereafter, a film thickness of about 50 n is formed on the silicon oxide film 32 by, for example, a thermal CVD method using SiH 4 gas.
Then, a polysilicon film 24 having a thickness of m is deposited. The substrate temperature is, for example, 620 ° C. (FIG. 13A). Next, the polysilicon film 24 and the amorphous silicon film 22 are doped. For example, in a P-type MOS transistor formation region, boron ions are set to an acceleration energy of 5 keV and a dose is 4 × 10 15 cm −2 , and in an N-type MOS transistor formation region, phosphorus ions are set to an acceleration energy of 10 keV.
V ions are implanted at a dose of 4 × 10 15 cm −2 .

【0054】続いて、窒素雰囲気中で例えば800℃6
0分の熱処理を行い、注入した不純物をアモルファスシ
リコン膜22中にまで十分に拡散させるとともに電気的
に活性化する。こうして、P型MOSトランジスタ形成
領域のポリシリコン膜26をP+ポリシリコン膜26p
とし、アモルファスシリコン膜22をP+アモルファス
シリコン膜22pとし、N型MOSトランジスタ形成領
域のポリシリコン膜26をN+ポリシリコン膜26nと
し、アモルファスシリコン膜22をN+アモルファスシ
リコン膜22nとする(図13(b))。
Subsequently, for example, at 800 ° C. 6 in a nitrogen atmosphere.
By performing a heat treatment for 0 minutes, the implanted impurities are sufficiently diffused into the amorphous silicon film 22 and are electrically activated. Thus, the polysilicon film 26 in the P-type MOS transistor formation region is replaced with the P + polysilicon film 26p.
The amorphous silicon film 22 is a P + amorphous silicon film 22p, the polysilicon film 26 in the N-type MOS transistor formation region is an N + polysilicon film 26n, and the amorphous silicon film 22 is an N + amorphous silicon film 22n (FIG. 13 (b)).

【0055】この後、例えばマイクロ波プラズマエッチ
ング法を用い、シリコン酸化膜34をストッパとしてポ
リシリコン膜22をエッチングする。例えば、エッチン
グガスとしてSF6を用い、圧力を0.05Torrと
してアモルファスシリコン膜22をエッチングする(図
13(c))。なお、シリコン酸化膜34をストッパと
してアモルファスシリコン膜22を除去することは、低
抵抗のゲート配線を形成するうえで有効である。
Thereafter, the polysilicon film 22 is etched using, for example, a microwave plasma etching method with the silicon oxide film 34 as a stopper. For example, the amorphous silicon film 22 is etched using SF 6 as an etching gas at a pressure of 0.05 Torr (FIG. 13C). The removal of the amorphous silicon film 22 using the silicon oxide film 34 as a stopper is effective in forming a low-resistance gate wiring.

【0056】低抵抗のゲート配線を形成する方法として
ポリサイド構造やポリメタル構造などのゲート構造が知
られているが、より低抵抗の配線を形成するためには下
地のポリシリコン膜の膜厚を薄くすることが望まれる。
一方、デュアルゲート電極を採用する場合、ゲート電極
となるポリシリコン膜にはイオン注入によりドーピング
することが一般的であり、ポリシリコン膜に十分なドー
ピングを行うためにはチャネル領域への注入イオンの突
き抜けを防止すべくある程度以上の膜厚のポリシリコン
膜を堆積しておくことが要請される。
A gate structure such as a polycide structure or a polymetal structure is known as a method of forming a low-resistance gate wiring. However, in order to form a lower-resistance wiring, the thickness of the underlying polysilicon film must be reduced. It is desired to do.
On the other hand, when a dual gate electrode is employed, it is general that the polysilicon film serving as the gate electrode is doped by ion implantation. In order to perform sufficient doping of the polysilicon film, ions implanted into the channel region are not doped. It is required to deposit a polysilicon film of a certain thickness or more in order to prevent penetration.

【0057】これら双方の要求を満足するためには厚め
のシリコン膜を堆積してドーピングを行い、その後にシ
リコン膜をエッチバックをすることが考えられる。しか
しながら、単にエッチバックを行ったのではポリシリコ
ン膜の膜厚の制御性に欠ける。また、ポリシリコン膜の
途中にストッパ膜を挿入することを考慮すると、徒に工
程数を増加することにもなる。
In order to satisfy both of these requirements, it is conceivable to deposit a thicker silicon film and perform doping, and then etch back the silicon film. However, simply performing etch back lacks controllability of the thickness of the polysilicon film. In addition, considering the insertion of the stopper film in the middle of the polysilicon film, the number of steps increases.

【0058】一方、本実施形態による半導体装置の製造
方法によれば、ゲート電極とゲート絶縁膜との界面に窒
素を導入する工程で、ストッパとして機能するシリコン
酸化膜34を同時に形成することができるので、十分な
ドーピングがされた薄いアモルファスシリコン膜を容易
に形成することができる。次いで、例えばドライエッチ
ングにより、アモルファスシリコン膜22上のシリコン
膜34を除去する(図14(a))。
On the other hand, according to the method for fabricating the semiconductor device according to the present embodiment, in the step of introducing nitrogen into the interface between the gate electrode and the gate insulating film, the silicon oxide film 34 functioning as a stopper can be formed simultaneously. Therefore, a thin amorphous silicon film with sufficient doping can be easily formed. Next, the silicon film 34 on the amorphous silicon film 22 is removed by, for example, dry etching (FIG. 14A).

【0059】続いて、例えばCVD法により、アモルフ
ァスシリコン膜22上に膜厚約100nmの高融点金属
シリサイド膜36を形成する(図14(b))。高融点
金属シリサイド膜36としては、例えば、タングステン
シリサイド膜、モリブデンシリサイド膜、チタンシリサ
イド膜、タンタルシリサイド膜などを適用することがで
きる。また、高融点金属シリサイド膜の代わりに高融点
金属膜を形成してもよい。
Subsequently, a refractory metal silicide film 36 having a thickness of about 100 nm is formed on the amorphous silicon film 22 by, for example, a CVD method (FIG. 14B). As the refractory metal silicide film 36, for example, a tungsten silicide film, a molybdenum silicide film, a titanium silicide film, a tantalum silicide film, or the like can be used. Further, a high melting point metal film may be formed instead of the high melting point metal silicide film.

【0060】この後、高融点金属シリサイド膜36上
に、高融点金属シリサイド膜36及びアモルファスシリ
コン膜22をパターニングする際の反射防止膜として機
能する絶縁膜28を形成する。この後、通常のリソグラ
フィー技術及びエッチング技術により、絶縁膜28、高
融点金属シリサイド膜36及びアモルファスシリコン膜
22をパターニングし、上面が絶縁膜28で覆われたポ
リサイド構造のゲート電極30p、30nを形成する。
Thereafter, on the high melting point metal silicide film 36, an insulating film 28 functioning as an antireflection film when patterning the high melting point metal silicide film 36 and the amorphous silicon film 22 is formed. Thereafter, the insulating film 28, the refractory metal silicide film 36, and the amorphous silicon film 22 are patterned by a normal lithography technique and an etching technique to form gate electrodes 30p and 30n having a polycide structure whose upper surface is covered with the insulating film 28. I do.

【0061】次いで、通常のMOSトランジスタの形成
方法と同様にして、ゲート電極30p、30nに自己整
合で、例えばLDD構造のソース/ドレイン拡散層32
p、32nを形成し、MOSトランジスタを完成する
(図14(c))。このように、本実施形態によれば、
ゲート電極とゲート絶縁膜との界面に窒素を導入する際
に形成されるシリコン酸化膜をストッパとして利用し、
ドーピングした後のポリシリコン膜をエッチバックする
ので、イオン注入による突き抜けを防止しつつ薄いポリ
シリコン膜に高濃度ドーピングすることができる。
Next, the source / drain diffusion layer 32 having an LDD structure, for example, is self-aligned with the gate electrodes 30p and 30n in the same manner as in a normal MOS transistor formation method.
By forming p and 32n, a MOS transistor is completed (FIG. 14C). Thus, according to the present embodiment,
Using a silicon oxide film formed when introducing nitrogen to the interface between the gate electrode and the gate insulating film as a stopper,
Since the doped polysilicon film is etched back, the thin polysilicon film can be doped at a high concentration while preventing penetration due to ion implantation.

【0062】なお、上記実施形態では、窒素及び酸素を
含むガスを用いることにより窒素の偏析と同時にシリコ
ン酸化膜34を形成しているが、酸素を含まない窒素系
のガスにより窒素を導入した後にシリコン酸化膜34を
形成してもよい。また、プラズマ処理等によってアモル
ファスシリコン膜22の表面近傍に窒素を導入した後、
酸化雰囲気中で熱処理を行い、シリコン酸化膜34の形
成と同時に窒素を拡散・偏析させてもよい。
In the above embodiment, the silicon oxide film 34 is formed simultaneously with the segregation of nitrogen by using a gas containing nitrogen and oxygen, but after the nitrogen is introduced by the nitrogen-based gas containing no oxygen. A silicon oxide film 34 may be formed. After introducing nitrogen near the surface of the amorphous silicon film 22 by plasma treatment or the like,
Heat treatment may be performed in an oxidizing atmosphere to diffuse and segregate nitrogen simultaneously with the formation of the silicon oxide film 34.

【0063】また、上記第1乃至第3実施形態では、ゲ
ート電極とゲート絶縁膜との界面に窒素を導入した後に
ゲート電極へのドーピングを行ったが、ゲート電極への
ドーピングは、窒素の導入の前に行ってもよい。また、
上記第3実施形態では、ポリシリコン膜と高融点金属シ
リサイド膜との積層膜からなるポリサイド構造のゲート
電極を形成したが、ポリシリコン膜と高融点金属との積
層膜からなるポリメタル構造のゲート電極としてもよ
い。
In the first to third embodiments, the doping of the gate electrode is performed after nitrogen is introduced into the interface between the gate electrode and the gate insulating film. May be performed before. Also,
In the third embodiment, the gate electrode having a polycide structure composed of a laminated film of a polysilicon film and a refractory metal silicide film is formed. However, the gate electrode having a polymetal structure composed of a laminated film of a polysilicon film and a refractory metal is formed. It may be.

【0064】また、上記第3実施形態では、NO雰囲気
中でアニールを行うことにより窒素の導入とシリコン酸
化膜の形成を行ったが、ポリシリコン膜を堆積して窒素
を導入した後に酸化膜を形成しながら熱処理を加えても
よい。
In the third embodiment, nitrogen is introduced and a silicon oxide film is formed by annealing in a NO atmosphere. However, after the polysilicon film is deposited and nitrogen is introduced, the oxide film is formed. Heat treatment may be performed while forming.

【0065】[0065]

【発明の効果】以上の通り、本発明によれば、シリコン
基板と、シリコン基板上に形成されたゲート絶縁膜と、
ゲート絶縁膜上に形成され、少なくともゲート絶縁膜に
接する面にシリコン膜を有するゲート電極と、シリコン
膜とゲート絶縁膜との界面近傍にピーク濃度を有する第
1の窒素偏析層とにより半導体装置を構成するので、N
型MOSトランジスタの駆動能力を劣化することなくゲ
ート電極からのボロンの熱抜けを防止することができ
る。
As described above, according to the present invention, a silicon substrate, a gate insulating film formed on the silicon substrate,
A semiconductor device includes a gate electrode formed over a gate insulating film and having a silicon film at least on a surface in contact with the gate insulating film, and a first nitrogen segregation layer having a peak concentration near an interface between the silicon film and the gate insulating film. N
It is possible to prevent boron from leaking out of the gate electrode without deteriorating the driving capability of the type MOS transistor.

【0066】また、シリコン基板上にゲート絶縁膜を形
成する工程と、ゲート絶縁膜上に第1のシリコン膜を形
成する工程と、第1のシリコン膜とゲート絶縁膜との界
面に窒素を偏析させる工程とにより半導体装置を製造す
るので、ゲート電極からのボロンの熱抜けを防止するこ
とができる。また、上記窒素を偏析する工程において、
窒素を含むガス雰囲気中でシリコン基板をアニールする
ことにより第1のシリコン膜の表面から窒素を導入し、
第1のシリコン膜とゲート絶縁膜との界面に窒素を偏析
させるようにすることにより、窒素をシリコン基板とゲ
ート絶縁膜との界面に偏析することなく第1のシリコン
膜とゲート絶縁膜との界面に偏析することができる。し
たがって、N型MOSトランジスタの駆動能力を低下す
ることなくゲート電極からのボロンの熱抜けを防止する
ことができる。また、上記の方法ではゲート絶縁膜をプ
ラズマに曝すことはないので、ゲート絶縁膜の信頼性を
向上することができる。
A step of forming a gate insulating film on a silicon substrate, a step of forming a first silicon film on the gate insulating film, and a step of segregating nitrogen at an interface between the first silicon film and the gate insulating film. Since the semiconductor device is manufactured by the step of performing, the heat release of boron from the gate electrode can be prevented. In the step of segregating nitrogen,
Annealing the silicon substrate in a gas atmosphere containing nitrogen to introduce nitrogen from the surface of the first silicon film;
By causing nitrogen to segregate at the interface between the first silicon film and the gate insulating film, the nitrogen can be separated from the first silicon film and the gate insulating film without segregating at the interface between the silicon substrate and the gate insulating film. It can segregate at the interface. Therefore, it is possible to prevent boron from leaking from the gate electrode without lowering the driving capability of the N-type MOS transistor. In addition, since the gate insulating film is not exposed to plasma in the above method, the reliability of the gate insulating film can be improved.

【0067】また、上記窒素を偏析する工程において、
第1のシリコン膜の表面領域に窒素を導入した後にシリ
コン基板をアニールし、第1のシリコン膜とゲート絶縁
膜との界面に窒素を偏析させることによっても、窒素を
シリコン基板とゲート絶縁膜との界面に偏析することな
く第1のシリコン膜とゲート絶縁膜との界面に偏析する
ことができる。したがって、N型MOSトランジスタの
駆動能力を低下することなくゲート電極からのボロンの
熱抜けを防止することができる。
In the step of segregating nitrogen,
Nitrogen is introduced into the surface region of the first silicon film, and then the silicon substrate is annealed, and nitrogen is segregated at the interface between the first silicon film and the gate insulating film. Can be segregated at the interface between the first silicon film and the gate insulating film without segregating at the interface. Therefore, it is possible to prevent boron from leaking from the gate electrode without lowering the driving capability of the N-type MOS transistor.

【0068】また、シリコン基板上にゲート絶縁膜を形
成する工程と、ゲート絶縁膜上に第1のシリコン膜を形
成する工程と、第1のシリコン膜とゲート絶縁膜との界
面に窒素を偏析させ、第1のシリコン膜上にシリコン酸
化膜を形成する工程と、第1のシリコン膜上に第2のシ
リコン膜を形成する工程と、第1のシリコン膜及び第2
のシリコン膜に不純物を導入する工程と、第2のシリコ
ン膜を、シリコン酸化膜をストッパとしてエッチングす
る工程と、シリコン酸化膜をエッチングする工程とによ
り半導体装置を製造するので、ゲート絶縁膜上に、高濃
度にドープした薄いシリコン膜を容易に形成することが
できる。また、第2のシリコン膜をエッチングする際に
用いるストッパ膜は窒素の導入の際に形成するシリコン
酸化膜を利用することができるので、必要以上に工程数
を増加することはない。
Further, a step of forming a gate insulating film on a silicon substrate, a step of forming a first silicon film on the gate insulating film, and a step of segregating nitrogen at an interface between the first silicon film and the gate insulating film. Forming a silicon oxide film on the first silicon film, forming a second silicon film on the first silicon film, and forming a first silicon film and a second silicon film on the first silicon film.
A semiconductor device is manufactured by the step of introducing impurities into the silicon film, the step of etching the second silicon film using the silicon oxide film as a stopper, and the step of etching the silicon oxide film. In addition, a thin silicon film doped with a high concentration can be easily formed. Further, since the silicon oxide film formed when introducing nitrogen can be used as the stopper film used for etching the second silicon film, the number of steps is not increased more than necessary.

【図面の簡単な説明】[Brief description of the drawings]

【図1】シリコン基板上にシリコン酸化膜とポリシリコ
ン膜を形成した試料においてポリシリコン膜の成膜途中
でNH3雰囲気中のアニールを行った場合における原子
濃度分布を示すグラフである。
FIG. 1 is a graph showing an atomic concentration distribution in a sample in which a silicon oxide film and a polysilicon film are formed on a silicon substrate and an annealing is performed in an NH 3 atmosphere during the formation of the polysilicon film.

【図2】シリコン基板上にシリコン酸化膜を形成した後
にNH3雰囲気中でアニールした試料における原子濃度
分布を示すグラフである。
FIG. 2 is a graph showing an atomic concentration distribution in a sample formed by forming a silicon oxide film on a silicon substrate and then annealing in an NH 3 atmosphere.

【図3】シリコン基板上にシリコン酸化膜及びポリシリ
コン膜を形成した後にNH3雰囲気中でアニールした試
料における原子濃度分布を示すグラフである。
FIG. 3 is a graph showing an atomic concentration distribution in a sample formed by forming a silicon oxide film and a polysilicon film on a silicon substrate and then annealing in a NH 3 atmosphere.

【図4】本発明の第1実施形態による半導体装置の構造
を示す概略断面図である。
FIG. 4 is a schematic sectional view showing the structure of the semiconductor device according to the first embodiment of the present invention.

【図5】本発明の第1実施形態による半導体装置の製造
方法を示す工程断面図(その1)である。
FIG. 5 is a process sectional view (part 1) illustrating the method for fabricating the semiconductor device according to the first embodiment of the present invention;

【図6】本発明の第1実施形態による半導体装置の製造
方法を示す工程断面図(その2)である。
FIG. 6 is a sectional view (part 2) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention;

【図7】本発明の第1実施形態による半導体装置の製造
方法を示す工程断面図(その3)である。
FIG. 7 is a process sectional view (part 3) illustrating the method for fabricating the semiconductor device according to the first embodiment of the present invention;

【図8】本発明の第2実施形態による半導体装置の構造
を示す概略断面図である。
FIG. 8 is a schematic sectional view showing the structure of a semiconductor device according to a second embodiment of the present invention.

【図9】本発明の第2実施形態による半導体装置の製造
方法を示す工程断面図(その1)である。
FIG. 9 is a process cross-sectional view (part 1) illustrating the method for manufacturing a semiconductor device according to the second embodiment of the present invention.

【図10】本発明の第2実施形態による半導体装置の製
造方法を示す工程断面図(その2)である。
FIG. 10 is a process sectional view (part 2) illustrating the method for fabricating the semiconductor device according to the second embodiment of the present invention.

【図11】本発明の第3実施形態による半導体装置の構
造を示す概略断面図である。
FIG. 11 is a schematic sectional view showing the structure of a semiconductor device according to a third embodiment of the present invention.

【図12】本発明の第3実施形態による半導体装置の製
造方法を示す工程断面図(その1)である。
FIG. 12 is a process cross-sectional view (part 1) illustrating the method for manufacturing a semiconductor device according to the third embodiment of the present invention.

【図13】本発明の第3実施形態による半導体装置の製
造方法を示す工程断面図(その2)である。
FIG. 13 is a process sectional view (part 2) illustrating the method for fabricating the semiconductor device according to the third embodiment of the present invention.

【図14】本発明の第3実施形態による半導体装置の製
造方法を示す工程断面図(その3)である。
FIG. 14 is a process sectional view (part 3) illustrating the method for fabricating the semiconductor device according to the third embodiment of the present invention.

【図15】従来の半導体装置の製造方法により形成した
半導体装置における原子濃度分布を示すグラフである。
FIG. 15 is a graph showing an atomic concentration distribution in a semiconductor device formed by a conventional method of manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

10…シリコン基板 12…素子分離膜 14…Nウェル 16…Pウェル 18…ゲート絶縁膜 20…ポリシリコン膜 22…アモルファスシリコン膜 24…ポリシリコン膜 26…ポリシリコン膜 28…絶縁膜 30…ゲート電極 32…ソース/ドレイン拡散層 34…シリコン酸化膜 36…高融点金属シリサイド膜 DESCRIPTION OF SYMBOLS 10 ... Silicon substrate 12 ... Element isolation film 14 ... N well 16 ... P well 18 ... Gate insulating film 20 ... Polysilicon film 22 ... Amorphous silicon film 24 ... Polysilicon film 26 ... Polysilicon film 28 ... Insulating film 30 ... Gate electrode 32: source / drain diffusion layer 34: silicon oxide film 36: refractory metal silicide film

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F040 DA06 DA28 DB03 DC01 EC01 EC04 EC05 EC07 EC12 EC13 EC28 EF02 EK05 FA15 FA19 FB02 FB04 FC00 FC10 5F048 AA07 AC03 BA01 BB06 BB07 BB08 BB09 BB12 BC06 BE03 BG14 DA17 DA20 DA21  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F040 DA06 DA28 DB03 DC01 EC01 EC04 EC05 EC07 EC12 EC13 EC28 EF02 EK05 FA15 FA19 FB02 FB04 FC00 FC10 5F048 AA07 AC03 BA01 BB06 BB07 BB08 BB09 BB12 BC06 BE03 BG14 DA17 DA20 DA21

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板と、 前記シリコン基板上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成され、少なくとも前記ゲート
絶縁膜に接する面にシリコン膜を有するゲート電極と、 前記シリコン膜と前記ゲート絶縁膜との界面近傍にピー
ク濃度を有する第1の窒素偏析層とを有することを特徴
とする半導体装置。
A silicon substrate; a gate insulating film formed on the silicon substrate; a gate electrode formed on the gate insulating film and having a silicon film on at least a surface in contact with the gate insulating film; A semiconductor device comprising: a first nitrogen segregation layer having a peak concentration near an interface between a film and the gate insulating film.
【請求項2】 請求項1記載の半導体装置において、 前記シリコン膜の前記ゲート絶縁膜と反対側の表面近傍
にピーク濃度を有する第2の窒素偏析層を更に有するこ
とを特徴とする半導体装置。
2. The semiconductor device according to claim 1, further comprising a second nitrogen segregation layer having a peak concentration near a surface of said silicon film opposite to said gate insulating film.
【請求項3】 請求項1記載の半導体装置において、 前記シリコン膜中にピーク濃度を有する第2の窒素偏析
層を更に有することを特徴とする半導体装置。
3. The semiconductor device according to claim 1, further comprising a second nitrogen segregation layer having a peak concentration in said silicon film.
【請求項4】 シリコン基板上にゲート絶縁膜を形成す
る工程と、 前記ゲート絶縁膜上に第1のシリコン膜を形成する工程
と、 前記第1のシリコン膜と前記ゲート絶縁膜との界面に窒
素を偏析させる工程とを有することを特徴とする半導体
装置の製造方法。
4. A step of forming a gate insulating film on a silicon substrate, a step of forming a first silicon film on the gate insulating film, and a step of forming an interface between the first silicon film and the gate insulating film. And a step of segregating nitrogen.
【請求項5】 請求項4記載の半導体装置の製造方法に
おいて、 前記窒素を偏析させる工程では、窒素を含むガス雰囲気
中で前記シリコン基板をアニールすることにより前記第
1のシリコン膜の表面から窒素を導入し、前記第1のシ
リコン膜と前記ゲート絶縁膜との界面に窒素を偏析させ
ることを特徴とする半導体装置の製造方法。
5. The method for manufacturing a semiconductor device according to claim 4, wherein in the step of segregating nitrogen, the surface of the first silicon film is subjected to nitrogen annealing by annealing the silicon substrate in a gas atmosphere containing nitrogen. Wherein a nitrogen is segregated at an interface between the first silicon film and the gate insulating film.
【請求項6】 請求項4記載の半導体装置の製造方法に
おいて、 前記窒素を偏析させる工程では、前記第1のシリコン膜
の表面領域に窒素を導入した後に前記シリコン基板をア
ニールし、前記第1のシリコン膜と前記ゲート絶縁膜と
の界面に窒素を偏析させることを特徴とする半導体装置
の製造方法。
6. The method for manufacturing a semiconductor device according to claim 4, wherein in the step of segregating nitrogen, the silicon substrate is annealed after introducing nitrogen into a surface region of the first silicon film, and A method of manufacturing a semiconductor device, wherein nitrogen is segregated at an interface between the silicon film and the gate insulating film.
【請求項7】 請求項6記載の半導体装置の製造方法に
おいて、 前記窒素を偏析させる工程では、窒素を含むプラズマに
前記シリコン基板を曝すことにより、前記第1のシリコ
ン膜の表面領域に窒素を導入することを特徴とする半導
体装置の製造方法。
7. The method for manufacturing a semiconductor device according to claim 6, wherein in the step of segregating nitrogen, the surface of the first silicon film is exposed to nitrogen by exposing the silicon substrate to plasma containing nitrogen. A method for manufacturing a semiconductor device, which is introduced.
【請求項8】 請求項4乃至7のいずれか1項に記載の
半導体装置の製造方法において、 前記窒素を偏析させる工程の後に、前記第1のシリコン
膜上に第2のシリコン膜を形成する工程を更に有するこ
とを特徴とする半導体装置の製造方法。
8. The method for manufacturing a semiconductor device according to claim 4, wherein a second silicon film is formed on the first silicon film after the step of segregating nitrogen. A method for manufacturing a semiconductor device, further comprising a step.
【請求項9】 請求項8記載の半導体装置の製造方法に
おいて、 前記第1のシリコン膜を形成する工程、前記窒素を偏析
させる工程及び前記第2のシリコン膜を形成する工程
は、前記シリコン基板を大気に曝すことなく連続処理す
ることを特徴とする半導体装置の製造方法。
9. The method of manufacturing a semiconductor device according to claim 8, wherein the step of forming the first silicon film, the step of segregating nitrogen, and the step of forming the second silicon film are performed on the silicon substrate. A continuous process without exposing the semiconductor device to the atmosphere.
【請求項10】 シリコン基板上にゲート絶縁膜を形成
する工程と、 前記ゲート絶縁膜上に第1のシリコン膜を形成する工程
と、 前記第1のシリコン膜と前記ゲート絶縁膜との界面に窒
素を偏析させ、前記第1のシリコン膜上にシリコン酸化
膜を形成する工程と、 前記第1のシリコン膜上に第2のシリコン膜を形成する
工程と、 前記第1のシリコン膜及び前記第2のシリコン膜に不純
物を導入する工程と、 前記第2のシリコン膜を、前記シリコン酸化膜をストッ
パとしてエッチングする工程と、 前記シリコン酸化膜をエッチングする工程とを有するこ
とを特徴とする半導体装置の製造方法。
10. A step of forming a gate insulating film on a silicon substrate, a step of forming a first silicon film on the gate insulating film, and a step of forming an interface between the first silicon film and the gate insulating film. Segregating nitrogen to form a silicon oxide film on the first silicon film; forming a second silicon film on the first silicon film; and forming the first silicon film and the second silicon film on the first silicon film. A step of introducing an impurity into the second silicon film, a step of etching the second silicon film using the silicon oxide film as a stopper, and a step of etching the silicon oxide film. Manufacturing method.
【請求項11】 請求項10記載の半導体装置の製造方
法において、 前記窒素を偏析させる工程では、NO、NO2又はN2
を含む雰囲気で前記シリコン基板をアニールし、前記第
1のシリコン膜と前記ゲート絶縁膜との界面に窒素を偏
析させると同時に前記第1のシリコン膜の表面を酸化す
ることを特徴とする半導体装置の製造方法。
11. The method for manufacturing a semiconductor device according to claim 10, wherein the step of segregating nitrogen includes NO, NO 2, or N 2 O.
Wherein the silicon substrate is annealed in an atmosphere containing nitrogen to segregate nitrogen at an interface between the first silicon film and the gate insulating film and simultaneously oxidize the surface of the first silicon film. Manufacturing method.
【請求項12】 請求項11記載の半導体装置の製造方
法において、 前記窒素を偏析させる工程では、前記第1のシリコン膜
の表面領域に窒素を導入した後に前記基板を酸素を含む
雰囲気中でアニールし、前記第1のシリコン膜と前記ゲ
ート絶縁膜との界面に窒素を偏析させると同時に前記第
1のシリコン膜を酸化することを特徴とする半導体装置
の製造方法。
12. The method for manufacturing a semiconductor device according to claim 11, wherein in the step of segregating nitrogen, the substrate is annealed in an atmosphere containing oxygen after introducing nitrogen into a surface region of the first silicon film. And a step of segregating nitrogen at an interface between the first silicon film and the gate insulating film and oxidizing the first silicon film at the same time.
JP10188918A 1998-07-03 1998-07-03 Semiconductor device and manufacturing method thereof Withdrawn JP2000022149A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10188918A JP2000022149A (en) 1998-07-03 1998-07-03 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10188918A JP2000022149A (en) 1998-07-03 1998-07-03 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2000022149A true JP2000022149A (en) 2000-01-21

Family

ID=16232173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10188918A Withdrawn JP2000022149A (en) 1998-07-03 1998-07-03 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2000022149A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001763A (en) * 2001-06-27 2003-01-08 주식회사 하이닉스반도체 semiconductor device and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001763A (en) * 2001-06-27 2003-01-08 주식회사 하이닉스반도체 semiconductor device and method for fabricating the same

Similar Documents

Publication Publication Date Title
US5552332A (en) Process for fabricating a MOSFET device having reduced reverse short channel effects
US7968397B2 (en) Semiconductor device and method of manufacturing the same
US7348636B2 (en) CMOS transistor having different PMOS and NMOS gate electrode structures and method of fabrication thereof
US6033998A (en) Method of forming variable thickness gate dielectrics
US6057576A (en) Inverse-T tungsten gate apparatus
KR20030044800A (en) Semiconductor device having a low-resistance gate electrode
JPH0870053A (en) Method for manufacturing semiconductor device
JP2000269492A (en) Method for manufacturing semiconductor device
US20060258073A1 (en) Method for forming a sige or sigec gate selectively in a complementary mis/mos fet device
US20070235759A1 (en) CMOS process with Si gates for nFETs and SiGe gates for pFETs
JP2002198526A (en) Method for manufacturing semiconductor device
KR19980053694A (en) How to make MOSFET
KR100685205B1 (en) Semiconductor device having high melting point metal gate and manufacturing method thereof
US20070052026A1 (en) Semiconductor device and method of manufacturing the same
JP3042863B2 (en) Method for manufacturing CMOS device
US5296387A (en) Method of providing lower contact resistance in MOS transistor structures
US5998284A (en) Method for manufacturing semiconductor device
US7238996B2 (en) Semiconductor device
JP2997599B2 (en) Semiconductor device and manufacturing method thereof
JP2790157B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH02270335A (en) Semiconductor device and manufacture thereof
JP2000022149A (en) Semiconductor device and manufacturing method thereof
JPH07161988A (en) Method for manufacturing semiconductor device
JP4713078B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2002026317A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050906