JP2000012367A - 電子チップ部品およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 実装基板上にハンダ付けにより実装される電
子チップ部品の接続品質を維持しながら実装密度を向上
させる。 【解決手段】 素子を内蔵する絶縁体ブロック１の側端
部に切欠き状の凹部２を形成し、この凹部２の少なくと
も内壁面を被覆するように外部電極３ａを被着させる。
この外部電極３ａは、実装基板１１上のランド１２にハ
ンダ隅肉１３を介して電気的に接続されるが、このハン
ダ隅肉１３の外側エッジＥの位置は絶縁体ブロック１の
外形寸法内に実質的に納まっている。したがって、隣接
するハンダ隅肉１３間の短絡防止上必要な安全距離Ｇ２
に対し、部品間距離Ｇ１近づけるか、あるいはそれより
小とすることが可能となり、実装密度を向上できる。し
かも、ハンダ隅肉１３の分量を減らす必要がないので、
接続品質は維持される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は実装基板上にハンダ
付けにより実装される電子チップ部品とその製造方法に
関し、特に接続不良を生ずることなく実装密度の向上を
可能とする部品構造と、その簡便な製造方法に関する。

【０００２】

【従来の技術】電子機器の小型化、軽量化、高性能化を
より一層進展させるためには、実装基板上における部品
実装密度をいかに向上させるかが重要なポイントとな
る。かかる部品のひとつとして、図１６に示されるよう
な数ミリ角の大きさの電子チップ部品ｃが多用されてい
る。この電子チップ部品ｃは、絶縁体ブロック２１の内
部に素子が内蔵されたものであり、その側端部には外部
電極２２が被着されている。図示される例は二端子素子
であり、したがって外部電極２２としては矩形の絶縁体
ブロック２１の対向する側端部に１対が形成されてい
る。上記電子チップ部品ｃの実装状態を図１７に示す。
この電子チップ部品ｃの外部電極２２は、実装基板３１
上に予め所定パターンに形成されたランド３２に対し、
ハンダ隅肉３３を介して電気的に接続される。

【０００３】かかる電子チップ部品の一例として、図１
８および図１９に積層コンデンサ２５を示す。この積層
コンデンサ２５は、５層の絶縁性セラミック・グリーン
・シート（以下、グリーン・シートと称する。）の各界
面に４層の内部電極パターンが介在された積層体からな
る。最上層の第３のグリーン・シート２３ｃは内部電極
パターンを持たない層であるが、これより下では、第１
の内部電極パターン２４ａを有する２層の第１のグリー
ン・シート２３ａと、第２の内部電極パターン２４ｂを
有する２層の第２のグリーン・シート２３ｂとが交互に
積層されている。実際の製造時には、これら第１および
第２の内部電極パターン２４ａ，２４ｂはそれぞれ大面
積の第１および第２のグリーン・シート２３ａ，２３ｂ
上に二次元的に配列されており、これらグリーン・シー
トの積層体を所定の分割線に沿って分割することによ
り、多数個の積層コンデンサ２５が一括製造される。

【０００４】図１９は、上記の積層コンデンサ２５を焼
成後、外部電極２８を形成した完成品を示す図であり、
（ａ）は両側端部に外部電極２８を被着させた状態、
（ｂ）はそのＣ−Ｃ線断面図である。これらの図面から
も明らかなように、上記第１の内部電極パターン２４ａ
と第２の内部電極パターン２４ｂとは、互いに反対側の
側端部に導出されるようになされており、等価回路的に
は３個のコンデンサの並列接続に等しい構成である。ま
た、上記外部電極２８は両側端部を直接に被覆するＮｉ
層２６と、その上を被覆するハンダめっき層２７の２層
構造を有するものである。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
電子チップ部品では実装基板上における実装密度の向上
に限界を生じている。これは、前掲の図１７にも示した
ように、ハンダ隅肉３３が電子チップ部品ｃの外形寸法
の外側にはみ出して形成されることと関連している。ラ
ンド３２に対する電子チップ部品ｃの位置合わせずれ
や、ハンダ量のバラツキに対するマージンを考慮する
と、隣接する電子チップ部品ｃ間の短絡を防止するに
は、隣接するハンダ隅肉３３の外側エッジｅ間に最低限
の安全距離ｇ２を確保する必要がある。したがって、隣
接する電子チップ部品ｃ間のチップ間距離ｇ１は、必然
的に安全距離ｇ２よりも十分に大とせざるを得ず、した
がって実装密度を上げることも困難である。

【０００６】上記チップ間距離ｇ１の短縮を、上記ハン
ダ隅肉３３のはみ出し長さの縮小、すなわちハンダの使
用量の節減により達成しようとすることは、得策ではな
い。なぜなら、ランド３２と外部電極２２との間の接続
不良が深刻化するおそれが大きく、実装密度が仮に向上
できても製品歩留りが低下して、メリットが得られない
からである。そこで本発明は、ハンダ隅肉の不足による
接続不良を発生させることなく、実装密度を向上させる
ことが可能な電子チップ部品と、その簡便な製造方法を
提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明者は、上述の目的
を達成するために鋭意検討を行った結果、電子チップ部
品の側端部に切欠き状の凹部を設け、この凹部にハンダ
隅肉の大部分を収容し、電子チップ部品の外形寸法以遠
への該ハンダ隅肉のはみ出しを実質的に無くせば、前述
の部品間距離ｇ１と安全距離ｇ２とをほぼ同等に近づけ
ることができ、接続不良を発生させずに実装密度を向上
可能であることを見出した。本発明の電子チップ部品
は、かかる知見にもとづいて提案されるものであり、素
子を内蔵した絶縁体ブロックの側端部に切欠き状の凹部
が設けられ、この凹部の少なくとも内壁面を被覆するご
とく外部電極が被着され、かつこの凹部がランド上にお
けるハンダ隅肉の外側エッジ位置を実質的に該絶縁体ブ
ロックの外形寸法内に収め得る大きさに形成されている
ものである。

【０００８】上記の凹部は、大面積の基板を分割して多
数の電子チップ部品を一括製造するプロセスにおいて、
二次元的に配列された複数の素子を内蔵する大面積の絶
縁体基板に周期的に貫通孔を配しておき、該貫通孔を横
断する位置で分割を行うことにより形成できる。このと
き、上記凹部がランド上におけるハンダ隅肉の外側エッ
ジ位置を実質的に絶縁体ブロックの外形寸法内に収め得
る大きさとなるように、最初の貫通孔の寸法を設定して
おくことが肝要である。

【０００９】

【発明の実施の形態】図１に、本発明の電子チップ部品
の概念図を示す。この電子チップ部品Ｃは二端子素子を
内蔵した絶縁体ブロック１を本体とするものであり、こ
の絶縁体ブロック１は直方体の対向する一対の側端部を
矩形に切り欠くごとく形成された凹部２を有し、この凹
部２の少なくとも内壁面を被覆するごとく外部電極が形
成されたものである。ここで、図１（ａ）は凹部２の内
壁面にのみ被着された外部電極３ａを有する電子チップ
部品Ｃ１、図１（ｂ）は凹部２の内壁面からその周囲の
上下面の所定範囲内にも延在された外部電極３ｂを有す
る電子チップ部品Ｃ２をそれぞれ表すものである。

【００１０】図２に、上記図１（ａ）の電子チップ部品
Ｃ１の実装状態を示す。この電子チップ部品Ｃ１の外部
電極２２は、実装基板１１上に予め所定パターンに形成
されたランド１２に対し、ハンダ隅肉１３を介して電気
的に接続される。このハンダ隅肉１３は、凹部２の内部
において外部電極３ａと接触し、その外側エッジＥの位
置は絶縁体ブロックの外形寸法内に実質的に納まってい
る。なお、本明細書中における「実質的に納まってい
る」という表現は、無視し得る程度であれば、ハンダ隅
肉１３の外側エッジＥが絶縁体ブロック１の外形寸法か
らはみ出していても構わないことを意味する。

【００１１】ここで、隣接するハンダ隅肉１３の外側エ
ッジＥの間には、ランド１２に対する電子チップ部品Ｃ
１の位置合わせずれや、ハンダ量のバラツキに対するマ
ージンを考慮して、安全距離Ｇ２を確保しておくことが
必要である。しかし、従来の電子チップ部品であれば絶
縁体ブロックの外側にはみ出していたハンダ隅肉の大部
分が、本発明では凹部に吸収されるようになるので、隣
接する電子チップ部品Ｃ１の間の部品間距離Ｇ１を上記
安全距離Ｇ２と同等にまで短縮することができる。絶縁
体ブロック１の外形寸法からの凹部２の後退量を大きく
設定すれば、部品間距離Ｇ１を安全距離Ｇ２より小とす
ることも可能である。しかも、ハンダ隅肉の体積は何ら
減らす必要がない。このようにして、本発明の電子チッ
プ部品によれば接続不良を発生させることなく、電子チ
ップ部品の実装密度を向上させることが可能となる。

【００１２】なお、上記図１（ｂ）の電子チップ部品Ｃ
２を同様に実装した場合には、絶縁体ブロック１の上下
面にも外部電極３ｂが延在されていることから、この外
部電極３ｂとハンダ隅肉１３との接触面積が広くなり、
接続抵抗を低減できる効果がある。

【００１３】ところで、本発明の電子チップ部品に形成
される切欠き状の凹部の形状は上記のような矩形には限
られず、またその形成部位も対向する側端部に一対だけ
とは限らない。図３に、様々な凹部の形成パターンを示
す。これらの図面は、絶縁体ブロック１の上面図であ
り、凹部の内側の太線表示部分は、外部電極の形成部位
を表す。図３（ａ）は隣接する側端部に１対の矩形の凹
部４ａ、図３（ｂ）は対向する側端部に１対の三角形の
凹部４ｂ、図３（ｃ）は対向する側端部に１対の半円形
の凹部４ｃが形成された電子チップ部品を示す。これら
図３（ａ）〜（ｃ）は２端子素子を内蔵したものであ
る。

【００１４】一方、図３（ｄ）は対向する側端部に２つ
ずつの矩形の凹部４ｄ、図３（ｅ）は対向する側端部に
２つずつの対の半円形の凹部４ｅ、図３（ｆ）は各側端
部に１つずつの矩形の凹部４ｆが形成された電子チップ
部品を示す。これら図３（ｅ）〜（ｆ）は２対の二端子
素子を内蔵するものであっても、あるいは１個の四端子
素子を内蔵するものであっても構わない。四端子素子の
例としては、多連コイル、ＬＣ内蔵フィルタ、電磁干渉
対策用の多連コンデンサ、多連抵抗を例示することがで
きる。特に、図３（ｆ）の電子チップ部品は、Ｘ方向に
もＹ方向にも実装密度を向上させ得るものである。な
お、図３（ａ）〜（ｆ）は凹部のほんの数例を示したも
のに過ぎず、各凹部の形状と形成部位の組み合わせは任
意である。また、３対以上の外部電極の素子を内蔵する
もの、前掲の図１（ｂ）に示したように外部電極が凹部
の周辺であって絶縁体ブロックの上下面に延在されたも
のであってもよい。

【００１５】次に、本発明の電子チップ部品の製造方法
の一例として、積層コンデンサの製造プロセスについて
図４ないし図９を参照しながら説明する。まず、図４に
示されるように、５枚のグリーン・シートを位置合わせ
する。ここで、最上層の第３のグリーン・シート５ｃは
内部電極パターンを持たない層であるが、これより下で
は、第１の内部電極パターン６ａを有する２層の第１の
グリーン・シート５ａと、第２の内部電極パターン６ｂ
を有する２層の第２のグリーン・シート５ｂとが交互に
積層されている。上記第１および第２の内部電極パター
ン６ａ，６ｂはたとえばＮｉ蒸着膜であり、それぞれ第
１および第２のグリーン・シート５ａ，５ｂ上に二次元
的に配列されている。ただし、これら第１および第２の
内部電極パターン６ａは各パターンの長手方向の繰り返
し周期が互いにずれており、最終的な積層コンデンサの
両側端部の凹部の内側に互いに異なる内部電極パターン
が露出するようになされている。なお、内部電極パター
ンの形状、配列、配列数、グリーン・シートの積層数は
任意に変更可能である。

【００１６】図５には、これら５枚のグリーン・シート
５ｃ，５ａ，５ｂ，５ａ，５ｂを積層して得られた積層
体５を示す。次に、図６に示されるように、金型を用い
た打ち抜き加工を行って所定の繰り返し周期にて貫通孔
２ａを形成する。この積層体５は、図中Ａ１−Ａ１分割
線、Ａ２−Ａ２分割線、Ｂ−Ｂ分割線の各々に沿って分
割されることにより、複数個（ここでは９個）の積層コ
ンデンサとなるが、上記Ａ１−Ａ１分割線、Ａ２−Ａ２
分割線が上記貫通孔２ａを横断しているため、分割後の
個々の積層コンデンサの両側端部には凹部２が形成され
る。なお、積層体５の両側端部には、分割によらなくと
も最初から凹部２が形成されることになる。図７には、
打ち抜き加工された積層体５の分解斜視図を示す。

【００１７】分割によって得られた積層コンデンサ７を
図８に示す。図８（ａ）は積層コンデンサ７の斜視図、
図８（ｂ）はその分解斜視図である。図９には、上記積
層コンデンサ７を焼成後、上記凹部２に外部電極３を被
着させた状態を示す。この外部電極３は、たとえばＮｉ
層８とハンダめっき層９をこの順に被着させて形成した
ものである。

【００１８】ここで、実際に上記の積層コンデンサ７を
前掲の図２のように実装した。積層コンデンサ７の外形
寸法を縦１．０ｍｍ×横０．５ｍｍ×高さ０．５ｍｍ、
凹部２の深さを０．２ｍｍとしたところ、この凹部２の
内部に納まる分量のハンダ隅肉１３でランド１２に対し
て十分な接続信頼性を達成することができ、しかも部品
間距離Ｇ１を０．２ｍｍとすることができた。ちなみ
に、同じ外形寸法を有する従来の積層コンデンサを前掲
の図１７のように実装した場合には、ハンダ隅肉３３の
外側エッジｅ間の安全距離ｇ２として０．４ｍｍを確保
する必要があり、このため部品間距離ｇ１としては０．
４５ｍｍもの距離が必要であった。これより、本発明の
電子チップ部品が高実装密度化に適していることが実証
された。また、積層体５の分割断面がそのまま最終的な
電子チップ部品の側端部となり、従来のように側端部全
体が外部電極に覆われることがないので、部品の寸法精
度が向上し、自動実装装置による部品寸法や部品位置の
検出が容易になるというメリットも得られた。

【００１９】ところで、従来プロセスとの差異がより少
ない方法で積層コンデンサを製造する方法としては、次
のような別法も可能である。この方法を、図１０ないし
図１５を参照しながら説明する。まず、図１０に示され
るように、５枚のグリーン・シートを位置合わせする。
ここで、最上層の第３のグリーン・シート１５ｃは内部
電極パターンを持たない層であるが、これより下では、
第１の内部電極パターン１６ａを有する２層の第１のグ
リーン・シート１５ａと、第２の内部電極パターン１６
ｂを有する２層の第２のグリーン・シート１５ｂとが交
互に積層されている。上記第１および第２の内部電極パ
ターン１６ａ，１６ｂが前掲の図４に示した第１および
第２の内部電極パターン６ａ，６ｂと異なる点は、Ｎｉ
蒸着膜がＡ１−Ａ１分割線を避けることなく、連続して
形成されていることである。

【００２０】図１１には、これら５枚のグリーン・シー
ト１５ｃ，１５ａ，１５ｂ，１５ａ，１５ｂを積層して
得られた積層体１５を示す。この積層体１５が前掲の図
５に示した積層体５と異なる点は、側端部に内部電極パ
ターンの端面が露出していることである。図中、手前側
の側端部には第１の内部電極パターン１６ａが見えてい
るが、図示されない反対側には第２の内部電極パターン
１６ｂが露出されている。上記積層体１５は、このまま
分割すれば前掲の図１８に示したような積層コンデンサ
２５となるが、本発明では図１２に示されるように打ち
抜き加工により貫通孔２ａを形成する。図１３には、打
ち抜き加工された積層体１５の分解斜視図を示す。

【００２１】分割によって得られた積層コンデンサ１７
を図１４に示す。図１４（ａ）は積層コンデンサ１７の
斜視図、図１４（ｂ）はその分解斜視図である。図１５
には、上記積層コンデンサ１７を焼成後、上記凹部２に
外部電極３を被着させ、さらに該凹部２以外の側端部を
絶縁性のレジスト層１０で被覆した状態を示す。上記レ
ジスト層１０を設けているのは、側端部に露出した第１
および第２の内部電極パターン１６ａ，１６ｂの端面を
保護するためである。なお、このレジスト層１０は、側
端面に内部電極パターンが露出されていない前掲の図９
のような積層コンデンサ７に形成してもよい。この場合
のレジスト層は、外部電極３の被着部位をより正確に規
定する役割を果たすものとなる。

【００２２】

【発明の効果】以上の説明からも明らかなように、本発
明の電子チップ部品はその側端部に外部電極が被着され
る凹部を有し、この凹部がハンダ隅肉の形成部位を部品
本体の内側方向に後退させる役割を果たす。したがっ
て、ハンダ使用量を減ずることなく実装基板上における
部品間距離を縮小することが可能となり、接続品質を維
持しつつ高実装密度化に対応することができる。かかる
電子チップ部品を製造するための本発明の方法では、二
次元的に配列された複数の素子を内蔵する大面積の絶縁
体基板に周期的に貫通孔を配しておき、この貫通孔を横
断する位置で基板分割を行うことにより、複数部品の一
括製造に伴って上記の凹部を容易に形成することができ
る。工程数としては、貫通孔の穿設工程が追加されるだ
けで、製造効率にも極めて優れたものである。

【図面の簡単な説明】

【図１】本発明の電子チップ部品の概略斜視図であり、
（ａ）は凹部の内側にのみ外部電極を形成した例、
（ｂ）は凹部の周辺にも外部電極を形成した例をそれぞ
れ表す。

【図２】本発明の電子チップ部品の実装状態を示す模式
的断面図である。

【図３】本発明の電子チップ部品の様々な凹部の形成パ
ターンを示す上面図である。

【図４】本発明を適用した積層コンデンサの製造プロセ
スにおいて、複数のグリーン・シートの位置合わせ状態
を示す概略斜視図である。

【図５】図４の複数のグリーン・シートを積層して得ら
れる積層体の概略斜視図である。

【図６】図５の積層体に打ち抜き加工を行った状態を示
す概略斜視図である。

【図７】打ち抜き加工された図６の積層体の分解斜視図
である。

【図８】図６の積層体を分割して得られた積層コンデン
サを示す図であり、（ａ）は概略斜視図、（ｂ）は分解
斜視図である。

【図９】積層コンデンサの側端部の凹部に外部電極を形
成した状態を示す概略斜視図である。

【図１０】本発明を適用した積層コンデンサの他の製造
プロセスにおいて、複数のグリーン・シートの位置合わ
せ状態を示す概略斜視図である。

【図１１】図１０の複数のグリーン・シートを積層して
得られる積層体の概略斜視図である。

【図１２】図１１の積層体に打ち抜き加工を行った状態
を示す概略斜視図である。

【図１３】打ち抜き加工された図１２の積層体の分解斜
視図である。

【図１４】図１１の積層体を分割して得られた積層コン
デンサを示す図であり、（ａ）は概略斜視図、（ｂ）は
分解斜視図である。

【図１５】図１４の凹部に外部電極、凹部以外の側端部
にレジスト層を設けた積層コンデンサの概略斜視図であ
る。

【図１６】従来の電子チップ部品を示す概略斜視図であ
る。

【図１７】従来の電子チップ部品の実装状態を示す模式
的断面図である。

【図１８】従来の積層コンデンサを示す図であり、
（ａ）は概略斜視図、（ｂ）は分解斜視図である。

【図１９】外部電極を形成した従来の積層コンデンサを
示す図であり、（ａ）は概略斜視図、（ｂ）はそのＣ−
Ｃ線断面図である。

【符号の説明】

１…絶縁体ブロック ２，４ａ，４ｂ，４ｃ，４ｄ，４
ｅ，４ｆ…凹部 ２ａ…貫通孔 ３，３ａ，３ｂ…外部
電極 ５ａ，１５ａ…第１のグリーン・シート ５ｂ，１５ｂ…第２のグリーン・シート ５ｃ，１５ｃ
…第３のグリーン・シート ６ａ，１６ａ…第１の内部
電極パターン ６ｂ，１６ｂ…第２の内部電極パターン
７，１７…積層コンデンサ ８…Ｎｉ層 ９…ハンダ
めっき層 １０…レジスト層 １１…実装基板 １２…
ランド １３…ハンダ隅肉 Ｃ１，Ｃ２…電子チップ部
品 Ｅ…外側エッジ Ｇ１…部品間距離 Ｇ２…安全距
離

Claims (6)

【特許請求の範囲】
1. 【請求項１】 素子を内蔵した絶縁体ブロックの側端部
   に少なくとも一対の外部電極が被着され、この外部電極
   と実装基板のランドとをハンダ隅肉を介して電気的に接
   続するようになされた電子チップ部品であって、 前記外部電極が前記絶縁体ブロックの側端部に設けられ
   た切欠き状の凹部の少なくとも内壁面を被覆するごとく
   被着され、かつ該凹部が前記ランド上における前記ハン
   ダ隅肉の外側エッジ位置を前記絶縁体ブロックの外形寸
   法内に実質的に収め得る大きさに形成されていることを
   特徴とする電子チップ部品。
2. 【請求項２】 前記素子がコンデンサであり、前記外部
   電極は前記凹部の内壁面に露出する該コンデンサの内部
   電極に接続されていることを特徴とする請求項１記載の
   電子チップ部品。
3. 【請求項３】 前記凹部の形成される側端部の該凹部以
   外の表面がレジスト層で被覆されていることを特徴とす
   る請求項１記載の電子チップ部品。
4. 【請求項４】 二次元的に配列された複数の素子を内蔵
   し、かつ周期的に配された複数の貫通孔を有する絶縁体
   基板を該貫通孔を横断する分割線に沿って分割すること
   により、側端部に該貫通孔に由来する凹部を有する複数
   の絶縁体ブロックを一括形成する第１工程と、実装基板
   のランドとの間でハンダ隅肉を介して電気的接続を図る
   ための外部電極を該凹部の少なくとも内壁面を被覆する
   ごとく被着する第２工程とを有する電子チップ部品の製
   造方法であって、 前記貫通孔の分割により生ずる前記凹部が前記ランド上
   における前記ハンダ隅肉の外側エッジ位置を実質的に前
   記絶縁体ブロックの外形寸法内に収め得る大きさとなる
   ように、該貫通孔の寸法を設定することを特徴とする電
   子チップ部品の製造方法。
5. 【請求項５】 前記絶縁体基板は、第１の周期にて第１
   の内部電極パターンが形成された第１の単位基板と、該
   第１の周期とずれた第２の周期にて第２の内部電極パタ
   ーンが形成された第２の単位基板との積層体よりなり、
   前記複数の貫通孔の半数の群は該第１の内部配線パター
   ンのみをその内壁面に露出させ、他の半数の群は該第２
   の内部配線パターンのみをその内壁面に露出させるごと
   く形成することを特徴とする請求項４記載の電子チップ
   部品の製造方法。
6. 【請求項６】 前記第１工程を終了後、前記凹部以外の
   絶縁体ブロックの側端部をレジスト層で被覆した後、前
   記第２工程にて前記外部電極を形成することを特徴とす
   る請求項４記載の電子チップ部品の製造方法。