JP2000009767A - 発振手段からの発振周波数の異常検出回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 従来の発振周波数の異常検出回路において
は、水晶発振子の周波数が正常な範囲から逸脱した場合
の異常検出を、マイクロコンピューターによるソフトウ
ェアに頼っていたため高価で、信頼性が低かった。 【解決手段】 発振手段からの発振周波数の異常を検出
する検出回路３８と、この検出回路３８の初期化と動作
の停止を行うための初期化回路３９と、上記発振周波数
信号と比較する基準発振手段によって生成される発振信
号を分周する分周回路４０と、これによって生成された
基準計数周期内に出力される発振手段からの出力パルス
数を計数するための計数回路４１と、保持回路４２と、
この保持回路４２が保持した数値によって異常かどうか
を判定する判定回路４３とを設け、この判定回路４３で
正常と判定する計数値に、ある範囲を持たせることによ
り異常を検出すべき発振手段の個体差による発振周波数
の違いに起因する誤検出を回避するようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は発振手段からの発振
周波数の異常検出回路、特に、マイクロコンピューター
を用いない発振手段からの発振周波数の異常検出回路に
関するものである。

【０００２】

【従来の技術】図４は従来の発振周波数の異常検出回路
の一例を示す。この例では水晶発振子のような発振手段
（図示せず）からのクロック信号３５の周波数の異常を
検出するための検出手段としてカウンタ３６およびカウ
ンタ３６の値を一定間隔ごとに取り込み、カウンタを０
に戻すためのタイマ３７を内蔵したワンチップマイクロ
コンピューター３１を使用する。

【０００３】ワンチップマイクロコンピューター３１は
水晶発振子３３と内蔵する発振回路３４によって専用の
独立した発振周波数を有しており、予めタイマ３７に設
定した一定間隔にカウンタ３６に入力されるクロック信
号３５の数を予め定められた合否基準の数値とワンチッ
プマイクロコンピューター３１の演算ユニット３２によ
って比較してクロック信号３５の周波数に異常があるか
無いかの判断を行なっている。

【０００４】例えばクロック信号３５を１ＭＨｚ、タイ
マ３７を１ｍｓに設定した場合、理想的にはカウンタ３
６の数値は毎回１０００となる。この値に諸々の誤差を
考慮して９９８〜１００２のように合格値に範囲を持た
せる。これらの処理は全てワンチップマイクロコンピュ
ーター３１の内部で行なわれる。

【０００５】

【発明が解決しようとする課題】然しながら、上記従来
の構成では、次のような問題を有している。

【０００６】（１）精度計測に使用できる仕様の計数機
能を持つマイクロコンピューターは通常、上位機種に位
置づけられており高価である。

【０００７】（２）異常検出の判定をソフトウェアで行
なっているため、外部からは処理の内容は確認できな
い。従って、特に信頼性を要求される場合には判定を行
うマイクロコンピューターに異常が無いことを判定する
ための回路が別個に必要になる。

【０００８】本発明の目的は上述の従来問題に留意し、
ソフトウェアを介在せずに発振周波数の異常検出を行う
回路を提供することにある。

【０００９】

【課題を解決するための手段】本発明の発振手段からの
発振周波数の異常検出回路は、異常を検出すべき発振手
段からの発振周波数を検出する検出回路と、この検出回
路の初期化回路と、上記発振周波数と比較するための基
準となる基準発振手段によって生成される発振周波数を
分周する分周回路と、この分周回路によって生成された
基準計数周期内に出力される上記異常を検出すべき発振
手段からの出力パルス数を計数するための計数回路と、
計数された数値によって異常かどうかを判定する判定回
路とより成り、この判定回路で正常と判定する計数値に
ある範囲を持たせることにより異常を検出すべき発振手
段の個体差による発振周波数の違いに起因する誤検出を
回避することを特徴とする。

【００１０】また、本発明の発振手段からの発振周波数
の異常検出回路は、異常を検出すべき第１，第２の発振
手段からの発振周波数を夫々検出する検出回路と、この
検出回路の初期化回路と、上記第２の発振手段によって
生成される発振周波数を分周する分周回路と、この分周
回路によって生成された基準計数周期内に出力される上
記第１の発振手段からの出力パルス数を計数するための
計数回路と、計数された数値によって異常かどうかを判
定する判定回路とより成り、この判定回路で正常と判定
する計数値にある範囲を持たせることにより上記第１，
第２の発振手段の個体差による発振周波数の違いに起因
する誤検出を回避することを特徴とする。

【００１１】

【作用】本発明の発振手段からの発振周波数の異常検出
回路においては、判定回路が有する正常と判定する値に
ある範囲を持たせることにより水晶発振子等の発振手段
の個体差による発振周波数の違いによる誤検出を防ぐこ
とができ、ソフトウェアを介さずに水晶発振子等の発振
手段の異常を比較的安価な回路構成で検出できる。

【００１２】

【発明の実施の形態】以下図面によって本発明の実施例
を説明する。

【００１３】本発明の発振手段からの発振周波数の異常
検出回路においては、図１に示すようにある周波数で発
振する異常を検出すべき発振手段からの発振周波数を検
出する検出回路３８と、この検出回路３８の初期化と動
作の停止を行うための初期化回路３９と、上記発振周波
数と比較するための基準となる基準発振手段によって生
成される発振信号を分周する分周回路４０と、この分周
回路４０によって生成された基準計数周期内に出力され
る上記異常を検出すべき発振手段からの出力パルス数を
計数するための計数回路４１と、計数された数値を保持
する保持回路４２と、この保持回路４２が保持した数値
によって異常かどうかを判定する判定回路４３とより成
り、この判定回路４３で正常と判定する計数値にある範
囲を持たせることにより異常を検出すべき発振手段の個
体差による発振周波数の違いに起因する誤検出を回避す
るようにする。

【００１４】具体的には図２に示すように、本発明の発
振手段からの発振周波数の異常検出回路は、異常を検出
したいクロック信号である被試験クロック信号１と、基
準信号またはもう一つの異常を検出したいクロック信号
である基準クロック信号２及び回路を初期状態とするた
めの回路イニシャル信号３の３つの信号を入力すること
により、上記被試験クロック信号１が異常な場合に出力
トランジスタ４をオンし、クロック周波数異常信号５と
して出力する構成とする。なお、上記被試験クロック信
号１と基準クロック信号２は同じ周波数のものを使用で
きる。

【００１５】本発明の発振手段からの発振周波数の異常
検出回路を作動せしめるには、まず、回路イニシャル信
号３をＬレベルにすることによって、回路の初期条件の
必要な部分である、基準クロック分周カウンタ６、発振
開始時検出フリップフロップ７、判定動作開始時検出フ
リップフロップ８を初期状態とし、及び極性反転ゲート
９、異常検出動作開始時制御ゲート１０を介して計数カ
ウンタ１１を初期状態とする。

【００１６】次に回路イニシャル信号３をＨレベルと
し、すでに初期状態となっている回路を比較される２つ
のクロック信号１，２の入力待ちの状態とする。発振開
始時検出フリップフロップ７の出力は、初期状態よりＬ
レベルを保持しており基準クロック信号２が入力され
て、基準クロック分周カウンタ６の出力がＨとなった時
に被試験クロック信号１が入力されると、２つのクロッ
ク信号の積を出力するクロック検出ゲート１２によって
発生されるクロック信号の最初の立ち上がりで、フリッ
プフロップ７は出力をＨレベルに反転し、以後回路イニ
シャル信号３が再度Ｌレベルとならない限りＨレベル出
力が保持される。

【００１７】発振開始時検出フリップフロップ７の出力
は被試験クロック開閉ゲート１３を開放し、主回路用ク
ロック信号１４の伝達を開始する。

【００１８】主回路用クロック信号１４が入力される
と、プログラマブルロジックデバイス（ＰＬＤ）である
合否判定ロジックＩＣ１５が基準クロック分周カウンタ
６の出力である基準クロック分周パルス１６の立ち上が
りエッジを検出し、被試験クロック信号１に同期したワ
ンショットパルスを生成する。該ワンショットパルスは
判定動作開始時検出フリップフロップ８、計数カウンタ
クリアパルス生成ゲート１７、比較用数値保持回路１８
Ａ、１８Ｂに入力され合否判定を行う同期信号となる。
判定動作開始時検出フリップフロップ８は最初の上記ワ
ンショットパルスを受けると初期状態より保持していた
Ｌレベルの出力をＨレベルに反転し、計数パルス開閉ゲ
ート１９を開放する。

【００１９】計数パルス開閉ゲート１９が開放されると
位相反転ゲート２０によって反転されたクロック信号を
伝搬遅延時間調整ゲート２１によって計数カウンタをク
リアする信号とのタイミングを調整されて、計数カウン
タ１１に入力され、計数を開始する。計数カウンタ１１
が計数した数値は合否判定ロジックＩＣ１５によって生
成された上記ワンショットパルスによって比較用数値保
持回路１８Ａ，１８Ｂに保持された後、該ワンショット
パルスによってリセットされる。

【００２０】比較用数値保持回路１８Ａ，１８Ｂに保持
された数値は合否判定ロジックＩＣ１５によって合否判
定され、合否判定ロジックＩＣ１５が異常と判定すると
出力トランジスタ４をオンする。

【００２１】合否判定ロジックＩＣ１５の出力端子はプ
ルアップ抵抗群２２によってプルアップする。また、図
３のように、上記ロジックＩＣ１５の判定用数値入力端
子群２３に入力された数値は、数値比較ロジック２４、
数値比較ロジック２５、数値比較ロジック２６によって
３つの数値と比較し、合否判定ロジック２７によって異
常かどうかを判定する。

【００２２】合格と判定される数値を３つ設定すること
により、水晶発振子の個体差による許容範囲内での周波
数の違いや入力される２つのクロック信号の位相差によ
るクロック周波数異常の誤検出は起こらない。

【００２３】また、合否判定ロジックＩＣ１５は上記ワ
ンショットパルスの生成ロジックを内蔵しており、２つ
のフリップフロップ２８，２９と、ＯＲゲート３０を用
いて基準クロック分周カウンタ６の出力である基準クロ
ック分周パルスの立ち上がりエッジを検出し、主回路用
クロック信号１４の１周期幅のワンショットパルスを生
成する。

【００２４】本実施例では、１１ビットの計数値につい
て判定を行ない、被試験クロック信号１か、基準クロッ
ク信号２が約±０．１％以上基準値から外れた場合に、
これを検出可能であり、更に精度が必要な場合は計数カ
ウンタ１１、保持回路１８Ａ，１８Ｂ、合否判定ロジッ
クＩＣ１５で扱う数値のビット数を増やすことによって
精度をあげることが可能である。

【００２５】また、本実施例では合否判定を行う計数値
を１１ビットだけにしているため、被試験周波数が正常
な周波数の２ⁿ 倍の場合には異常検出が行えないが計
数、比較するビット数を増やし上位ビットについても監
視することにより不感帯を小さくすることが可能であ
る。

【００２６】本発明の他の実施例においては、異常を検
出すべき発振手段を２個用い、その一方の発振手段を上
記基準発振手段として用いて、他方の発振手段の発振周
波数の異常を検出するようにする。なお、発振手段の個
体差による発振周波数のばらつきは水晶発振子等の原発
振素子に起因するものであり、上記第１，第２どちらの
発振手段にもこのようなばらつきは必ず有るが、この実
施例では２つの発振手段各々が持つ許容範囲内のばらつ
きを容認し、且ついずれか１つの発振手段の発振周波数
がしきい値を越える異常な周波数となった場合には確実
に検出できる利点がある。

【００２７】

【発明の効果】上記のように本発明の発振手段からの発
振周波数の異常検出回路によれば、比較的安価な構成
で、マイクロコンピューターのソフトウェアによる判定
を用いずに水晶発振子の周波数が正常範囲から外れた場
合に異常を検出することが可能となる大きな利益があ
る。

【図面の簡単な説明】

【図１】本発明の発振手段からの発振周波数の異常検出
回路のブロック図である。

【図２】本発明の発振手段からの発振周波数の異常検出
回路図である。

【図３】本発明の発振手段からの発振周波数の異常検出
回路における合否判定ロジックＩＣの説明図である。

【図４】従来の発振手段からの発振周波数の異常検出回
路図である。

【符号の説明】

１ 被試験クロック信号 ２ 基準クロック信号 ３ 回路イニシャル信号 ４ 出力トランジスタ ５ クロック周波数異常信号 ６ 基準クロック分周カウンタ ７ 発振開始時検出フリップフロップ ８ 判定動作開始時検出フリップフロップ ９ 極性反転ゲート １０ 異常検出動作開始時制御ゲート １１ 計数カウンタ １２ クロック検出ゲート １３ 被試験クロック開閉ゲート １４ 主回路用クロック信号 １５ 合否判定ロジックＩＣ １６ 基準クロック分周パルス １７ 計数カウンタクリアパルス生成ゲート １８Ａ 比較用数値保持回路 １８Ｂ 比較用数値保持回路 １９ 計数パルス開閉ゲート ２０ 位相反転ゲート ２１ 伝搬遅延時間調整ゲート ２２ プルアップ抵抗群 ２３ 判定用数値入力端子群 ２４ 数値比較ロジック ２５ 数値比較ロジック ２６ 数値比較ロジック ２７ 合否判定ロジック ２８ フリップフロップ ２９ フリップフロップ ３０ ＯＲゲート ３１ ワンチップマイクロコンピューター ３２ 演算ユニット ３３ 水晶発振子 ３４ 発振回路 ３５ クロック信号 ３６ カウンタ ３７ タイマ ３８ 検出回路 ３９ 初期化回路 ４０ 分周回路 ４１ 計数回路 ４２ 保持回路 ４３ 判定回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 茂生 広島県山県郡千代田町大字新氏神10番地 株式会社ジェイ・エム・エス千代田工場内 Ｆターム(参考） 2G036 AA06 BB21 CA06 5J043 AA08 BB04 DD00 DD05 DD07 DD08 DD13

Claims (2)

【特許請求の範囲】
1. 【請求項１】 異常を検出すべき発振手段からの発振周
   波数を検出する検出回路と、この検出回路の初期化回路
   と、上記発振周波数と比較するための基準となる基準発
   振手段によって生成される発振周波数を分周する分周回
   路と、この分周回路によって生成された基準計数周期内
   に出力される上記異常を検出すべき発振手段からの出力
   パルス数を計数するための計数回路と、計数された数値
   によって異常かどうかを判定する判定回路とより成り、
   この判定回路で正常と判定する計数値にある範囲を持た
   せることにより異常を検出すべき発振手段の個体差によ
   る発振周波数の違いに起因する誤検出を回避することを
   特徴とする発振手段からの発振周波数の異常検出回路。
2. 【請求項２】 異常を検出すべき第１，第２の発振手段
   からの発振周波数を夫々検出する検出回路と、この検出
   回路の初期化回路と、上記第２の発振手段によって生成
   される発振周波数を分周する分周回路と、この分周回路
   によって生成された基準計数周期内に出力される上記第
   １の発振手段からの出力パルス数を計数するための計数
   回路と、計数された数値によって異常かどうかを判定す
   る判定回路とより成り、この判定回路で正常と判定する
   計数値にある範囲を持たせることにより上記第１，第２
   の発振手段の個体差による発振周波数の違いに起因する
   誤検出を回避することを特徴とする異常を検出すべき発
   振手段からの発振周波数の異常検出回路。