[go: up one dir, main page]

ITVI20110169A1 - Dispositivo elettronico flessibile e metodo per la fabbricazione dello stesso - Google Patents

Dispositivo elettronico flessibile e metodo per la fabbricazione dello stesso Download PDF

Info

Publication number
ITVI20110169A1
ITVI20110169A1 IT000169A ITVI20110169A ITVI20110169A1 IT VI20110169 A1 ITVI20110169 A1 IT VI20110169A1 IT 000169 A IT000169 A IT 000169A IT VI20110169 A ITVI20110169 A IT VI20110169A IT VI20110169 A1 ITVI20110169 A1 IT VI20110169A1
Authority
IT
Italy
Prior art keywords
semiconductor device
substrate
flexible
thinning
flexible substrate
Prior art date
Application number
IT000169A
Other languages
English (en)
Inventor
Luigi Occhipinti
Vincenzo Vinciguerra
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT000169A priority Critical patent/ITVI20110169A1/it
Priority to US13/533,224 priority patent/US8586451B2/en
Publication of ITVI20110169A1 publication Critical patent/ITVI20110169A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

DESCRIZIONE
“DISPOSITIVO ELETTRONICO FLESSIBILE E METODO PER LA FABBRICAZIONE DELLO STESSOâ€
CAMPO TECNICO DELL’INVENZIONE
La presente invenzione riguarda il campo dell’elettronica flessibile. In particolare, la presente invenzione attiene al campi dei dispositivi elettronici flessibili e dei metodi per la loro fabbricazione.
STATO DELLA TECNICA ANTERIORE
L’elettronica flessibile sta diventando sempre più importante negli ultimi anni. In particolare, l’elettronica flessibile à ̈ particolarmente importante poiché consente l’integrazione di dispositivi elettronici ad alte prestazioni in diversi campi di applicazione in cui non si potrebbe integrare l’elettronica tradizionale su substrati rigidi. I dispositivi elettronici flessibili si potrebbero integrare facilmente su diversi tipi di superfici curve. Ad esempio, nel settore sanitario, dispositivi e circuiti elettronici sviluppati su substrati flessibili possono essere sfruttati per monitorare ad esempio il livello di glucosio nel sangue, la temperatura, la pressione etc. In questo modo possono essere sviluppati sistemi biomedici indossabili (electronic plasters), sensori impiantabili, etc. Il metodo ed i dispositivi con esso sviluppati consentiranno a tali sensori sviluppati su un substrato flessibile di essere il meno possibile invasivi e più facilmente accettati dal paziente poiché si adattano alla forma del corpo umani meglio dei dispositivi e sistemi elettronici tradizionali. Altri campi di applicazione includono intelligenza ambientale, sensori distribuiti, elettronica e tessile, risparmio energetico e gestione potenza, elettronica industriale.
Uno dei maggiori problemi relativo all’elettronica flessibile riguarda la fabbricazione di dispositivi elettronici flessibili. In particolare, la fabbricazione di dispositivi elettronici flessibili à ̈ critica perché implica la manipolazione di dispositivi a semiconduttore flessibili, e dunque fragili. Di conseguenza, la fabbricazione di dispositivi elettronici flessibili à ̈ costosa poiché implica l’impiego di utensili speciali di manipolazione e confezionamento per manipolare dispositivi a semiconduttore flessibili senza danneggiarli.
Secondo metodi noti per la fabbricazione di dispositivi elettronici flessibili, il wafer di silicio viene tipicamente assottigliato fino a meno di 100 micrometri, prima di preparare la singola piastrina. In particolare, dopo l’assottigliamento del wafer, si preparano le piastrine, ad esempio per mezzo di saldatura con imbutitura delle aree terminali dei chip e taglio per mezzo di diversi tipi di metodi noti di suddivisione in piastrine, al fine di consentire di prelevarle dal substrato a wafer e posizionarle sul sistema finale, ad esempio una scheda per circuito stampato. Tuttavia, la suddivisione in piastrine del sistema sottile à ̈ critica e la singola piastrina può danneggiarsi durante questa fase. Inoltre, le piastrine sottili e flessibili così preparate vengono manipolate usando sofisticati utensili di posizionamento ed assemblate su un substrato flessibile. La fragilità delle piastrine sottili ed i metodi ed utensili sofisticati necessari per l’esecuzione di queste fasi, rendono questo tipo di flusso di processo critico e costoso.
Un altro metodo per la fabbricazione di dispositivi elettronici flessibili implica il metodo Pick, crack & Place® sviluppato secondo la tecnica Chipfilmâ„¢ per montare piastrine flessibili su un substrato flessibile. In particolare, secondo questo metodo, vengono fabbricati substrati a wafer pre-trattati aventi cavità strette al di sotto delle aree destinate ai chip. Le cavità sono formate in modo da presentare una profondità tale da ottenere piastrine flessibili fratturando le aree per chip dal wafer al livello delle cavità. Nelle aree per chip sono formati dispositivi CMOS e lungo i lati dei chip viene eseguita un’incisione a trincea lasciando ancoraggi in prossimità dei bordi dei chip. Piastrine flessibili vengono quindi ottenute e trattate tramite Pick, crack & Place® al fine di assemblare le piastrine flessibili sottili su un substrato flessibile. Anche in questo caso, le piastrine sottili e flessibili vengono manipolate dal metodo critico Pick, crack & Place®. Le piastrine si danneggiano facilmente ed il metodo à ̈ costoso e difficile da attuare.
Inoltre, la realizzazione delle connessioni elettroniche à ̈ anch’essa difficile perché le piastrine sottili e flessibili non possono essere maneggiate con elevata precisione, per cui il posizionamento delle piastrine flessibili nelle corrette posizioni di connessione non à ̈ facile da realizzare.
Alla luce dei problemi ed inconvenienti sopra menzionati, Ã ̈ necessario un metodo per la fabbricazione di dispositivi elettronici flessibili che superi detti problemi ed inconvenienti. In particolare, Ã ̈ necessario un metodo non costoso per la fabbricazione di dispositivi elettronici flessibili. Inoltre, Ã ̈ necessario un metodo per la fabbricazione di dispositivi elettronici flessibili di facile realizzazione, ad esempio per mezzo di utensili standard di manipolazione e confezionamento.
La presente invenzione, rivendicata nelle unite rivendicazioni, consente di raggiungere questi obiettivi.
SOMMARIO DELL’INVENZIONE
La presente invenzione si basa sull’idea di manipolare dispositivi a semiconduttore sottili aventi uno spessore tale da non essere flessibili e di assottigliare detti dispositivi a semiconduttore in modo da renderli flessibili solo dopo che essi sono stati uniti e collegati elettricamente ad un substrato flessibile dotato in precedenza delle appropriate connessioni elettriche. Manipolare dispositivi a semiconduttore sottili, il cui spessore à ̈ tale che essi non siano flessibili à ̈ più facile e meno costoso rispetto alla manipolazione di dispositivi a semiconduttore flessibili. Di conseguenza, la presente invenzione fornisce un metodo non costoso ed efficiente per la fabbricazione di dispositivi elettronici flessibili. In particolare, la presente invenzione fornisce un metodo per la fabbricazione di dispositivi elettronici flessibili che non necessita di attrezzature ed utensili complessi per la manipolazione dei fragili dispositivi a semiconduttore flessibili. La presente invenzione fornisce un metodo che può essere svolto facilmente per mezzo di attrezzature ed utensili standard, quali ad esempio utensili di confezionamento standard, adatti a manipolare dispositivi a semiconduttore sottili, il cui spessore à ̈ tale per cui essi non siano flessibili.
Secondo una forma di realizzazione della presente invenzione, si prevede un metodo per la fabbricazione di un dispositivo elettrico flessibile, in cui il metodo comprende le seguenti fasi: predisporre un substrato flessibile; dotare il substrati flessibile di una o più connessioni elettriche di substrato flessibile; predisporre almeno un dispositivo a semiconduttore, il dispositivo a semiconduttore comprendendo una regione di substrato ed una regione attiva, la regione attiva comprendendo una o più connessioni elettriche di dispositivo a semiconduttore, il dispositivo a semiconduttore avendo uno spessore tale per cui il dispositivo a semiconduttore non à ̈ flessibile; unire il dispositivo a semiconduttore al substrato flessibile cosicché almeno una delle connessioni elettriche di substrato flessibile sia collegata ad una delle connessioni elettriche di dispositivo a semiconduttore; assottigliare la regione di substrato del dispositivo a semiconduttore in modo da rendere flessibile il dispositivo a semiconduttore, in cui l’assottigliamento viene eseguito dopo l’unione. Secondo un’ulteriore forma di realizzazione della presente invenzione, si prevede un metodo in cui il substrato flessibile viene mantenuto rigido durante l’unione e l’assottigliamento dei dispositivi a semiconduttore. Mantenere il substrato flessibile rigido durante l’unione e l’assottigliamento dei dispositivi a semiconduttore facilita questi processi, ad esempio consentendo l’uso di attrezzature ed utensili standard, e riduce la probabilità di danneggiamenti del substrato flessibile durante questi processi.
Secondo un’ulteriore forma di realizzazione della presente invenzione, si prevede un metodo in cui il substrato flessibile à ̈ previsto su un porta substrato rigido temporaneo così da esser mantenuto rigido. Il substrato flessibile può essere formato, ad esempio, su un porta substrato, ad esempio tramite rivestimento per rotazione. In alternativa, il substrato flessibile può essere unito al porta substrato dopo essere stato formato per mezzo di uno strato adesivo temporaneo. Formare il substrato in una configurazione rigida, oppure fornirlo nella configurazione rigida immediatamente dopo la sua formazione, à ̈ particolarmente vantaggioso perché ciò facilita la manipolazione del substrato flessibile e riduce la probabilità che si danneggi. Ad esempio, si possono formare strati attivi e connessioni elettriche mentre il substrato flessibile viene mantenuto rigido, in modo da facilitare questi processi.
Secondo un’ulteriore forma di realizzazione della presente invenzione, si prevede un metodo che comprende inoltre la rimozione del porta substrato dopo l’assottigliamento. In questo modo, il porta substrato viene mantenuto rigido durante lo svolgimento di diverse fasi del metodo secondo la presente invenzione. In particolare, il porta substrato viene dunque mantenuto rigido fino a quando il dispositivo a semiconduttore non viene assottigliato, in modo da migliorare la manipolazione del sistema e ridurre la probabilità di danni al substrato flessibile.
Secondo un’ulteriore forma di realizzazione della presente invenzione, si prevede un metodo in cui il substrato flessibile viene mantenuto rigido da un sistema di rulli in una linea di fabbricazione rullo-rullo. Il sistema di rulli consente di evitare l’impiego del porta substrato. Questa soluzione à ̈ particolarmente vantaggiosa, ad esempio per applicazioni su grande area. Secondo un’ulteriore forma di realizzazione della presente invenzione, si prevede un metodo in cui lo spessore del dispositivo a semiconduttore prima dell’assottigliamento à ̈ pari a 100 micrometri o superiore, preferibilmente 500 micrometri o superiore, e lo spessore del dispositivo a semiconduttore dopo l’assottigliamento à ̈ inferiore a 100 micrometri, ad esempio 50 micrometri o inferiore, preferibilmente 20 micrometri o inferiore. Dispositivi a semiconduttore aventi uno spessore di 100 micrometri o superiore sono particolarmente semplici da manipolare. In particolare, essi possono essere manipolati facilmente con utensili di confezionamento standard. Dispositivi a semiconduttore aventi uno spessore di 50 micrometri o inferiore sono flessibili.
Secondo un’ulteriore forma di realizzazione della presente invenzione, si prevede un metodo in cui la fase di predisporre almeno un dispositivo a semiconduttore comprende predisporre una pluralità di dispositivi a semiconduttore su un wafer di semiconduttore e suddividere il wafer di semiconduttore in piastrine in modo da ottenere una pluralità di piastrine, il dispositivo a semiconduttore corrispondendo ad una delle piastrine. In particolare, secondo la presente invenzione, à ̈ possibile predisporre una pluralità di piastrine, in cui ciascuna piastrina comprende una regione attiva ed una regione di substrato, la regione attiva comprendendo una o più connessioni elettriche. Ciascuna piastrina ha uno spessore tale per cui la singola piastrina non sia flessibile. Ciascuna piastrina à ̈ unita al substrato flessibile cosicché almeno una delle connessioni elettriche della piastrina sia collegata ad una delle connessioni elettriche del substrato flessibile. Infine, ciascuna piastrina viene assottigliata per renderla flessibile e l’assottigliamento viene eseguito dopo l’unione. Ad esempio, la pluralità di piastrine può essere ricavata su un singolo wafer di semiconduttore, il quale viene successivamente suddiviso in piastrine per formare le piastrine.
Secondo un’ulteriore forma di realizzazione della presente invenzione, si fornisce un metodo in cui la fase di dotare il substrato flessibile di una o più connessioni elettriche di substrato flessibile comprende un’ebollizione a scosse in modo da formare piazzole di connessione sul substrato flessibile per connettere le connessioni elettriche di substrato flessibile.
Secondo un’ulteriore forma di realizzazione della presente invenzione, si fornisce un metodo in cui la fase di predisporre almeno un dispositivo a semiconduttore comprendente una regione di substrato ed una regione attiva comprendente una o più connessioni elettriche di dispositivo a semiconduttore comprende un’ebollizione a scosse in modo da formare piazzole di connessione sul dispositivo a semiconduttore per collegare le connessioni elettriche di dispositivo a semiconduttore.
Secondo un’ulteriore forma di realizzazione della presente invenzione, si prevede un metodo in cui la regione di substrato del dispositivo a semiconduttore comprende uno strato sacrificale e l’assottigliamento comprende un’incisione dello strato sacrificale. In questo modo, la regione di substrato viene facilmente fratturata in corrispondenza dello strato sacrificale.
Secondo un’ulteriore forma di realizzazione della presente invenzione, si prevede un metodo in cui l’assottigliamento comprende un’incisione chimica a umido o un’incisione a rotazione della regione di substrato.
Secondo un’ulteriore forma di realizzazione della presente invenzione, si prevede un metodo in cui l’assottigliamento comprende Smart Cut® della regione di substrato.
Secondo un’ulteriore forma di realizzazione della presente invenzione, si prevede un metodo in cui l’assottigliamento comprende rendere porosa almeno una porzione della regione di substrato. La porzione porosa può essere successivamente ossidata ed incisa in modo da fratturare facilmente la regione di substrato in corrispondenza della porzione porosa.
Secondo un’altra forma di realizzazione della presente invenzione, si prevede un metodo in cui l’assottigliamento comprende proteggere la regione attiva durante l’assottigliamento così da evitare di danneggiare la regione attiva. In questo modo, si riduce la formazione di difetti e si garantisce la funzionalità dei dispositivi a semiconduttore.
Secondo un’ulteriore forma di realizzazione della presente invenzione, si prevede un metodo in cui la protezione della regione attiva durante l’assottigliamento comprende formare uno strato protettivo dopo l’unione, lo strato protettivo incapsulando il dispositivo a semiconduttore, e lasciare scoperto il fondo del dispositivo a semiconduttore per mezzo di aperture attraverso lo strato protettivo. Una volta lasciato scoperto il fondo del dispositivo a semiconduttore, esso può essere facilmente inciso, mentre, contemporaneamente, la regione attiva del dispositivo à ̈ incapsulata in sicurezza dallo strato protettivo.
Secondo un’ulteriore forma di realizzazione della presente invenzione, si prevede un metodo in cui la protezione della regione attiva durante l’assottigliamento comprende: predisporre un contenitore per un bagno di incisione, il contenitore comprendendo almeno un’apertura sul fondo; posizionare il contenitore in prossimità del dispositivo a semiconduttore in modo tale che la superficie superiore della regione di substrato del dispositivo a semiconduttore chiuda l’apertura così da impedire che il vapore che può formarsi nel bagno di incisione raggiunga la regione attiva del dispositivo a semiconduttore. Inoltre, la regione di substrato del dispositivo a semiconduttore può essere dotata di fori di apertura estendentisi dalla superficie superiore della regione di substrato ad uno strato sacrificale posto nella regione di substrato, in modo che il bagno di indizione raggiunga lo strato sacrificale attraverso i fori di apertura così da fratturare la regione di substrato.
Secondo un’ulteriore forma di realizzazione della presente invenzione, si prevede un metodo in cui il dispositivo a semiconduttore à ̈ prodotto utilizzando una tecnologia silicio su isolante (SOI), ad esempio il dispositivo a semiconduttore à ̈ un dispositivo SOI.
Secondo un’altra forma di realizzazione della presente invenzione, si prevede un metodo in cui l’assottigliamento comprende incidere lo strato isolante del dispositivo silicio su isolante (SOI). In questo modo, la regione di substrato à ̈ fratturata in corrispondenza dello strato di isolante così da rendere il dispositivo flessibile in un modo semplice ed efficace.
Secondo un’ulteriore forma di realizzazione della presente invenzione, si prevede un metodo in cui il dispositivo a semiconduttore à ̈ prodotto usando una tecnologia CMOS.
Secondo un’altra forma di realizzazione della presente invenzione, si prevede un metodo in cui il dispositivo a semiconduttore à ̈ prodotto usando una tecnologia mista, ad esempio, ma senza limitarsi ad essa, la tecnologia BCD (Bipolare, CMOS e DMOS). Il dispositivo a semiconduttore può dunque comprendere uno o più transistor BCD.
Secondo un’altra forma di realizzazione della presente invenzione, si prevede un metodo in cui il substrato flessibile comprende almeno uno tra: poliimmide (PI), acciaio flessibile, poliestere etere chetone (PEEK), polietilene naftalato (PEN) o polietilene tereftalato (PET).
BREVE DESCRIZIONE DELLE FIGURE
La presente invenzione viene descritta con riferimento alle unite figure, in cui numeri di riferimento uguali si riferiscono a caratteristiche uguali e/o simili e/o corrispondenti del sistema. Nelle figure:
Figura 1 mostra schematicamente un diagramma di flusso di un metodo secondo una forma di realizzazione della presente invenzione;
Figura 2A mostra schematicamente una vista tridimensionale di un substrato flessibile secondo una forma di realizzazione della presente invenzione;
Figura 2B mostra schematicamente una sezione verticale di un dispositivo a semiconduttore secondo una forma di realizzazione della presente invenzione;
Figura 3 mostra schematicamente uno stadio della fase di unione secondo una forma di realizzazione della presente invenzione, in cui il dispositivo a semiconduttore di Figura 2B Ã ̈ unito al substrato flessibile di Figura 2A; Figura 4 mostra schematicamente i risultati della fase di unione mostrata in Figura 3;
Figura 5 mostra schematicamente uno stadio del processo di assottigliamento eseguito sul sistema mostrato in Figura 4 secondo una forma di realizzazione della presente invenzione;
Figura 6 mostra schematicamente ulteriori fasi del metodo secondo una forma di realizzazione della presente invenzione;
Figura 7 mostra schematicamente uno stadio del processo di assottigliamento eseguito sul sistema mostrato in Figura 4 secondo un’ulteriore forma di realizzazione della presente invenzione;
Figura 8 mostra schematicamente un ulteriore stadio del processo mostrato in Figura 7;
Figura 9 mostra schematicamente uno stadio del processo di assottigliamento eseguito sul sistema mostrato in Figura 4 secondo un’ulteriore forma di realizzazione della presente invenzione;
Figura 10 mostra schematicamente un ulteriore stadio del processo mostrato in Figura 9;
Figura 11 mostra schematicamente una sezione verticale di un dispositivo elettronico flessibile secondo una forma di realizzazione della presente invenzione;
Figura 12 mostra schematicamente un diagramma di flusso di un metodo secondo un’ulteriore forma di realizzazione della presente invenzione.
DESCRIZIONE DETTAGLIATA
Nel seguito, la presente invenzione verrà descritta con riferimento a particolari forme di realizzazione, mostrate nei disegni allegati. Ciononostante, la presente invenzione non si limita alle particolari forme di realizzazione descritte nella seguente descrizione dettagliata e mostrate nelle figure, ma, al contrario, le forme di realizzazione descritte esemplificano semplicemente i diversi aspetti della presente invenzione, il cui ambito di protezione à ̈ definito dalle unite rivendicazioni.
Ulteriori modifiche e varianti della presente invenzione appariranno chiare agli esperti nel settore. Pertanto, la presente descrizione deve essere considerata come includente tutte le modifiche e/o varianti della presente invenzione, il cui ambito di protezione à ̈ definito dalle unite rivendicazioni. La Figura 1 mostra schematicamente un diagramma di flusso del metodo per la fabbricazione di un dispositivo elettronico flessibile secondo una forma di realizzazione della presente invenzione.
Nella fase 101 si predispone un substrato flessibile. Un esempio di un substrato flessibile 210 à ̈ mostrato schematicamente in Figura 2A. Esempi di materiali adatti per la predisposizione di un substrato flessibile 210 comprendono poliimmide (PI), acciaio flessibile, polietere etere chetone (PEEK), polietilene naftalato (PEN) o polietilene tereftalato (PET). La scelta del materiale può dipendere, ad esempio, dal tipo di applicazione a cui à ̈ destinato il dispositivo elettronico flessibile. Inoltre, la scelta del materiale può anche dipendere dalle condizioni a cui il materiale flessibile à ̈ soggetto, ad esempio durante le fasi del metodo di fabbricazione. La scelta del materiale per il substrato flessibile può basarsi ad esempio sulle temperature coinvolte nelle fasi del metodo di fabbricazione. Ad esempio, il poliestere etere chetone (PEEK) à ̈ stabile a temperature fino a 200°C, il polietilene naftalato (PEN) à ̈ stabile a temperature fino a 150°C e il polietilene tereftalato (PET) à ̈ stabile a temperature fino a 70°C.
La poliimmide (PI) à ̈ particolarmente vantaggiosa perché à ̈ un materiale flessibile che mostra diverse proprietà ottime per l’applicazione come substrato flessibile per dispositivi elettronici flessibili. La poliimmide (PI) presenta, infatti, una bassa costante dielettrica, la sua superficie à ̈ lucidabile fino al livello Angstrom, ha eccellente stabilità dimensionale, presenta basso assorbimento d’acqua, elevata stabilità alla temperatura (massima temperatura di funzionamento 400°C), eccellente lavorabilità, basso degassamento, eccezionale resistenza meccanica e basso coefficiente di espansione termica.
Inoltre PI e PEEK hanno il vantaggio di un bassissim degassamento rispetto a PEN e PET. PEN e PEEK presentano una temperatura di funzionamento più alta di PET. PI ha una temperatura di funzionamento più alta di PEN, PEEK e PET. PET ha il costo più basso degli agli substrati.
Il substrato flessibile 210 può avere uno spessore T2 nell’intervallo tra pochi micrometri (ad esempio, 2 micrometri) e 100 micrometri o superiore. Più specificatamente, lo spessore del substrato flessibile 210 à ̈ scelto secondo le esigenze applicative, nonché sulla base della lavorabilità, trasparenza ed altre caratteristiche fisiche dello stesso substrato.
Nella fase 102, il substrato flessibile viene dotato di una o più connessioni elettriche di substrato flessibile. Ad esempio, il substrato flessibile 210 mostrato in Figura 2A à ̈ dotato di una pluralità di connessioni elettriche 211 di substrato flessibile. Le connessioni elettriche 211 possono comprendere ad esempio strisce di metallo. Le connessioni elettriche 211 di substrato flessibile possono comprendere interconnessioni flessibili, quali ad esempio quelle previste da interconnessioni Piralux® o LeitOn®. La disposizione delle connessioni elettriche 211 di substrato flessibile sul substrato flessibile à ̈ progettata secondo l’architettura finale del dispositivo elettronico flessibile.
Il substrato flessibile 210 può essere dotato di strati attivi, quali ad esempio sensori, antenne e circuiti elettronici stampati. I circuiti elettronici stampati si ottengono sfruttando tecniche tradizionali compatibili con i substrati plastici flessibili oppure estendendo tecniche di stampa dedicate, ad esempio stampa a getto d’inchiostro, serigrafia, litografia dolce e litografia nanoimprint, usate per fabbricare dispositivi elettronici e relative interconnessioni. Ad esempio, metodi di fabbricazione noti e loro combinazioni sono riportati nella domanda di brevetto italiana No. VA2009A000054: “ METODO DI FABBRICAZIONE A BASSO COSTO DI INTERCONNESSIONI VERTICALI COMBINATE CON ELETTRODI METALLICI DI SOMMITÀ†.
Le connessioni elettriche 211 di substrato flessibile possono essere di conseguenza progettate in modo da fornire le connessioni elettriche agli strato attivi formati sul substrato flessibile 210.
Le connessioni elettriche 211 di substrato flessibile possono essere adattate per essere connesse alle connessioni elettriche di uno o più dispositivi a semiconduttore. In particolare, nell’esempio mostrato in Figura 2A, le connessioni elettriche 211 di substrato flessibile sono dotate di piazzole di connessione 212. Le piazzole di connessione 212 formano una schiera di aree interconnesse sulla superficie del substrato flessibile 210. Le piazzole di connessione 212 possono essere realizzate mediante processi di ebollizione a scosse. Esempi di materiali per piazzole di saldatura sono 62%Sn/38%Pb con temperatura eutettica di 183 ºC, e materiali di saldatura senza piombo quali Sn95,5Ag4Cu0,5con temperatura eutettica di 217 ºC . I materiali di saldatura senza piombo sono preferibili per ragioni ambientali e di rischi per la salute.
I substrati PI possono essere azionati a temperature fino a 400 ºC.
Le piazzole di connessione 212 sono particolarmente vantaggiose per la realizzazione di connessioni elettriche tra le connessioni elettriche di substrato flessibile e le connessioni elettriche di uno o più dispositivi a semiconduttore che devono essere posizionati sul substrato flessibile 210.
In alternativa, le piazzole di connessione possono essere previste sul dispositivo a semiconduttore, anziché prevederle sul substrato flessibile 210. Ad esempio, le piazzole di connessione possono essere formate sulla superficie esterna del dispositivo a semiconduttore in corrispondenza delle connessioni elettriche del dispositivo a semiconduttore.
Un dispositivo a semiconduttore à ̈ previsto nella fase 103 del metodo schematicamente mostrato in Figura 1.
L’ordine cronologico delle fasi 101, 102 e 103 non à ̈ fisso. In particolare, à ̈ possibile eseguire le fasi 101, 102 e 103 in questo specifico ordine cronologico. Inoltre, à ̈ anche possibile eseguire prima la fase 103, seguita dalle fasi 101 e 102. Inoltre, à ̈ anche possibile eseguire la fase 103 contemporaneamente alla fase 101 o contemporaneamente alle fasi 101 e 102.
Un esempio di un dispositivo a semiconduttore 220 previsto nella fase 103 del metodo mostrato in Figura 1 à ̈ illustrato in Figura 2B. Il dispositivo a semiconduttore 220 comprende una regione di substrato 220b ed una regione attiva 220a. In particolare, la regione di substrato 220b supporta la regione attiva 220a. La regione attiva 220a à ̈ la regione del dispositivo comprendente uno o più componenti attivi del dispositivo a semiconduttore. Inoltre, la regione attiva 220a comprende le connessioni elettriche dei componenti attivi del dispositivo a semiconduttore.
Nell’esempio mostrato schematicamente in Figura 2B, la regione attiva 220a comprende uno strato 223 di area attiva di semiconduttore. Lo strato 223 comprende uno o più componenti attivi. Lo strato 223 può avere uno spessore compreso, ad esempio, tra 1 e 2 micrometri. Nell’esempio mostrato in Figura 2B, lo strato 223 comprende tre componenti attivi 223a, 223b e 223c, ad esempio tre transistor. Il numero di componenti attivi dello strato di area attiva di semiconduttore non si limita a valori specifici. Inoltre, la regione attiva 220a comprende inoltre una struttura multilivello 224. La struttura multilivello 224 può comprendente una pluralità di strati di metallizzazione alternati con strati dielettrici tra gli strati. La regione attiva 220a comprende inoltre uno strato di ridistribuzione 225.
La regione attiva 220a comprende uno o più connessioni elettriche di dispositivo a semiconduttore. In particolare, nell’esempio mostrato in Figura 2B, la regione attiva 220a comprende tre connessioni elettriche di dispositivo a semiconduttore 221. Le connessioni elettriche di dispositivo a semiconduttore 221 forniscono le connessioni elettriche ai componenti attivi del dispositivo a semiconduttore 220. In particolare, le connessioni elettriche di dispositivo a semiconduttore 221 sono formate ingegnerizzando opportunamente la struttura multilivello 224 e lo strato di ridistribuzione 225 in modo da predisporre connessioni elettriche tra la superficie superiore del dispositivo a semiconduttore 220 ed i componenti attivi del sistema attraverso la struttura multilivello 224 e lo strato di ridistribuzione 225. Le connessioni elettriche di dispositivo a semiconduttore 221 vengono quindi adattate per azionare elettronicamente i dispositivi attivi del dispositivo a semiconduttore 220.
Le connessioni elettriche 221 possono essere inoltre dotate di piazzole di connessione per mezzo di processi di ebollizione a scosse. In particolare, le connessioni elettriche 221 sono dotate vantaggiosamente di piazzole di connessione nel caso in cui le connessioni elettriche del substrato flessibile 210 non siano provviste di piazzole di connessione.
Il dispositivo a semiconduttore 220 può comprendere, ad esempio, circuiti integrati fabbricati con tecnologia silicio su isolante (SOI) oppure con altro metodo di fabbricazione di semiconduttori, ad esempio CMOS, BCD ed altre piattaforme.
Il dispositivo a semiconduttore 220 ha uno spessore T1. In particolare, lo spessore T1 Ã ̈ dato dalla somma dello spessore della regione di substrato 220b e dello spessore della regione attiva 220a.
Il dispositivo a semiconduttore predisposto nella fase 103 del metodo mostrato in Figura 1 ha uno spessore T1 tale che il dispositivo a semiconduttore non sia flessibile. Ad esempio, lo spessore T1 può essere di 100 micrometri o superiore.
Lo spessore di 100 micrometri o superiore può essere facilmente manipolato per mezzo di utensili di manipolazione standard. Ad esempio, lo spessore T1 à ̈ di 200 micrometri o superiore. Ad esempio, lo spessore di wafer di Si reperibili in commercio dipende dal diametro del wafer e varia da 275 micrometri per wafer da 2 pollici (diametro: 50,8 mm) a 775 micrometri per wafer da 12 pollici (diametro: 300 mm).
Uno spessore T1 nell’intervallo di 100 micrometri à ̈ particolarmente vantaggioso perché il dispositivo può essere facilmente manipolato per mezzo di utensili di manipolazione standard e, contemporaneamente, un tale spessore può essere facilmente ottenuto per mezzo di tecniche di molatura a partire da spessori reperibili in commercio.
T1 à ̈ tale per cui il dispositivo a semiconduttore non sia flessibile. Il valore di T1 può pertanto dipendere dalle dimensioni laterali del dispositivo. Ad esempio, per determinare lo spessore minimo in corrispondenza del quale il dispositivo non à ̈ flessibile, à ̈ opportuno considerare il modulo di Young del materiale di cui à ̈ fatto il dispositivo. Ad esempio, Si ha un modulo di Young di 130-180 GPa (secondo la direzione lungo cui viene misurato) e GaAs di 82,7 GPa. (per confronto: PI ha un modulo di Young di 3,2 GPa e PEEK di 3,6 GPa.).
Poiché lo spessore T1 del dispositivo a semiconduttore previsto nella fase 103 del metodo secondo una forma di realizzazione della presente invenzione à ̈ tale per cui il dispositivo a semiconduttore non sia flessibile, à ̈ particolarmente semplice manipolare il dispositivo a semiconduttore. In particolare, il dispositivo a semiconduttore avente uno spessore T1 tale per cui non à ̈ flessibile può essere facilmente manipolato da utensili di confezionamento già esistenti e non occorre adottare particolari precauzioni, come sarebbe il caso per dispositivi a semiconduttore così sottili da essere flessibili. In particolare, i processi di manipolazione di dispositivi a semiconduttore flessibili sono critici e richiedono l’impiego di utensili costosi.
Nel sistema mostrato in Figura 2B, la regione di substrato 220b del dispositivo a semiconduttore 220 comprende uno strato sacrificale 222. Lo strato sacrificale 222 à ̈ posto sotto lo strato di area attiva di semiconduttore 223. Ad esempio, se il dispositivo a semiconduttore 220 à ̈ un dispositivo a silicio su isolante (SOI), lo strato sacrificale 222 può coincidere con lo strato isolante del sistema.
Nella fase 104 del metodo mostrato in Figura 1, il dispositivo a semiconduttore previsto nella fase 103 ed avente uno spessore tale da non essere flessibile viene unito al substrato flessibile previsto nella fase 101. Esempi schematici di questa fase del metodo sono mostrati nelle Figure 3 e 4.
L’unione viene condotta in modo tale che almeno una delle connessioni elettriche di substrato flessibile sia collegata con una delle connessioni elettriche di dispositivo a semiconduttore. Il dispositivo a semiconduttore 220 mostrato in Figura 2B viene scorso rapidamente in modo tale che la superficie superiore del dispositivo 220 comprendente le connessioni elettriche di dispositivo a semiconduttore 221 sia rivolta verso la superficie del substrato flessibile 210 comprendente le connessioni elettriche di substrato flessibile 211 e le piazzole di connessione 212. Inoltre, il dispositivo a semiconduttore 220 scorso rapidamente viene posizionato sul substrato flessibile 210 in modo tale che le connessioni elettriche di dispositivo a semiconduttore 221 siano connesse alle connessioni elettriche di substrato flessibile 211. La connessione può essere realizzata tramite le piazzole di connessione 212. In questo caso, se le connessioni elettriche di substrato flessibile 211 sono provviste di piazzole di connessione 212, il dispositivo a semiconduttore 220 viene posizionato sul substrato flessibile 210 in modo tale che una o più delle connessioni elettriche di semiconduttore 221 sia collegabile con una o più delle connessioni elettriche di substrato flessibile 211 tramite le piazzole do connessione 212. Se le connessioni elettriche di semiconduttore 221 sono provviste di piazzole di connessione, il dispositivo a semiconduttore 220 viene posizionato sul substrato flessibile 210 in modo tale che una o più delle connessione elettriche di substrato flessibile 211 siano collegabili con una o più delle connessioni elettriche di semiconduttore 221, tramite le piazzole di connessione.
Il dispositivo a semiconduttore 220 può essere unito al substrato flessibile 210 per mezzo di unione a termocompressione. Inoltre, il dispositivo a semiconduttore 220 può essere unito al substrato flessibile 210 per mezzo di una pasta conduttiva anisotropa.
Il substrato flessibile 210 viene mantenuto rigido durante l’unione per agevolare questo processo.
Il substrato flessibile 210 può essere previsto su un porta substrato 213 così da essere mantenuto rigido. Il porta substrato 213 ha uno spessore T3 tale da risultare rigido e supporta il substrato flessibile 210 in modo stabile. Per semplicità, gli spessori T1, T2 e T3 mostrati schematicamente in Figura 3 non sono in scala. Lo spessore T3 può, ad esempio, essere nell’intervallo tra 500 micrometri e 700 micrometri.
Il porta substrato 213 può comprendere un materiale semiconduttore. Ad esempio, il porta substrato 213 può comprendente un substrato di silicio zavorra. Inoltre, il porta substrato 213 può comprendere un substrato di vetro. Il substrato flessibile può essere unito al porta substrato. In alternativa, il materiale che forma il substrato flessibile può essere rivestito a rotazione sul porta substrato così da formare il substrato flessibile. Questo può essere fatto, ad esempio, nella fase 101 del metodo mostrato schematicamente in Figura 1.
Inoltre, il substrato flessibile 210 può essere mantenuto rigido da un sistema di rulli in una linea di fabbricazione rullo-rullo. In particolare, questa soluzione può essere impiegata per sostituire il porta substrato 213.
Secondo questa soluzione, il substrato flessibile 210 viene allungato da un sistema di rulli così da essere mantenuto rigido. Questa soluzione à ̈ particolarmente vantaggiosa, ad esempio, per applicazioni su grande area. Secondo una forma di realizzazione della presente invenzione, il substrato flessibile 210 può essere mantenuto rigido non solo durante l’unione del dispositivo a semiconduttore 220 al substrato flessibile 210, ma anche durante la fase 102 del metodo schematicamente mostrato in Figura 1. In particolare, il substrato flessibile 210 può essere mantenuto rigido mentre viene dotato di una o più connessioni elettriche di substrato flessibile, così da facilitare questo processo. Inoltre, il substrato flessibile 210 può essere mantenuto rigido anche durante la formazione di dispositivi attivi e passivi e dei percorsi di interconnessione sul substrato stesso. Ad esempio, il substrato flessibile può essere formato tramite rivestimento a rotazione sul porta substrato nella fase 101 in modo da essere previsto in una configurazione rigida che facilita e accelera i processi successivi, ad esempio i processi di prevedere strati attivi e/o connessioni elettriche sul substrato flessibile.
Il fatto di mantenere il substrato flessibile rigido durante una o più di queste procedure facilita la manipolazione del substrato flessibile e riduce l’eventualità di danneggiarlo durante queste procedure.
Nella fase 105 del metodo mostrato schematicamente in Figura 1, la regione di substrato del dispositivo a semiconduttore già unito al substrato flessibile viene assottigliata in modo da rendere flessibile il dispositivo a semiconduttore. In particolare, l’assottigliamento 105 viene eseguito dopo l’unione 104. In altre parole, il dispositivo a semiconduttore viene reso flessibile solo dopo essere stato unito e collegato elettricamente al substrato flessibile.
La regione di substrato del dispositivo a semiconduttore può essere parzialmente rimossa dall’assottigliamento 105. In alternativa, la regione di substrato del dispositivo a semiconduttore può essere rimossa completamente dall’assottigliamento 105, in modo da lasciare solo la regione attiva del dispositivo.
Lo spessore T4 del dispositivo a semiconduttore dopo l’assottigliamento 105 può essere pari a 50 micrometri o inferiore. Preferibilmente, lo spessore del dispositivo a semiconduttore dopo l’assottigliamento 105 à ̈ pari a 20 micrometri o inferiore. Ad esempio, lo spessore del dispositivo a semiconduttore dopo l’assottigliamento 105 può essere nell’intorno di 10 micrometri.
Le Figure 5 e 6 mostrano schematicamente un esempio del processo di assottigliamento 105 eseguito sul sistema in modo da rendere flessibile il dispositivo a semiconduttore 220, unito e collegato elettricamente al substrato flessibile 210.
Nell’esempio mostrato nelle Figure 5 e 6, la regione di substrato 220b del dispositivo a semiconduttore 220 viene incisa. In particolare, la regione di substrato 220b del dispositivo a semiconduttore 220 viene immersa in un bagno di incisione 300. Il bagno di incisione 300 à ̈ tale per cui lo strato sacrificale 222 della regione di substrato 220b viene inciso cosicché la regione di substrato 220b si stacchi dalla regione attiva 220a. I componenti del bagno di incisione 300 sono scelti secondo il tipo specifico di materiale da incidere. Ad esempio, nel caso di un dispositivo a silicio su isolante (SOI), in cui lo strato sacrificale 222 corrisponde ad uno strato di ossido di silicio, il bagno di incisione 300 può comprendere acido fluoridrico (HF). In generale, la regione di substrato 220b del dispositivo a semiconduttore 220 può comprendere uno strato sacrificale 222, cosicché il dispositivo a semiconduttore 220 venga assottigliato e reso flessibile tramite incisione dello strato sacrificale 222. Nel caso di incisione ad umido, la composizione e le condizioni fisiche del bagno di incisione vengono scelte in modo da incidere efficacemente lo strato sacrificale 222.
Secondo una forma di realizzazione vantaggiosa della presente invenzione, l’assottigliamento 105 comprende proteggere la regione attiva 220a del dispositivo a semiconduttore 220 durante l’assottigliamento in modo da evitare di danneggiare la regione attiva 220a. Ad esempio, nel caso di incisione ad umido della regione di substrato 220b del dispositivo a semiconduttore 220 nel bagno di incisione 300, possono svilupparsi vapori, che danneggiano la regione attiva 220a del dispositivo a semiconduttore 220. Per esempio, nel caso di sistemi SOI, in cui lo strato isolante comprende uno strato di ossido impiegato come strato sacrificale per l’assottigliamento 105, si può impiegare un bagno di acido fluoridrico (HF). I vapori di HF che possono svilupparsi dal bagno di HF potrebbero eventualmente danneggiare gli strato dielettrici intermetallo presenti nella regione attiva 220a. Di conseguenza, la protezione della regione attiva 220a può essere particolarmente vantaggiosa.
Per proteggere la regione attiva 220a, si può formare uno strato protettivo 501 sul sistema dopo l’unione 104. Lo strato protettivo 501 può incapsulare il dispositivo a semiconduttore che à ̈ unito e collegato elettricamente al substrato flessibile dopo l’unione 104. In particolare, lo strato protettivo 501 può coprire non solo la superficie posteriore del dispositivo a semiconduttore, ma anche le superfici laterali del dispositivo, come mostrato schematicamente in Figura 7. Lo strato protettivo 501 può comprendere un materiale che à ̈ resistente agli agenti di incisione impiegati per l’assottigliamento 105. Lo strato protettivo 501 può comprendere, ad esempio, uno strato polimerico. Lo strato protettivo 501 può comprendere ad esempio fotoresist o poli(metil metacrilato) (PMMA). Lo strato protettivo 501 può essere formato ad esempio dopo una fase di preassottigliamento. In particolare, il dispositivo a semiconduttore può essere pre-assottigliato per mezzo di molatura meccanica, prima o dopo la fase di unione 104.
Dopo il deposito dello strato protettivo 501, come mostrato schematicamente in figura 7, nello strato protettivo 501 vengono formate selettivamente aperture 502, in modo da lasciare scoperta la superficie di fondo del dispositivo a semiconduttore, come mostrato schematicamente in figura 8. A tale scopo, materiali solventi adatti alla rimozione dello strato protettivo possono essere depositati localmente sul sistema, ad esempio per mezzo di tecniche di stampa a getto di inchiostro. Una volta lasciata scoperta la superficie di fondo del dispositivo a semiconduttore, la regione di substrato 220b del dispositivo viene incisa, ad esempio per mezzo di agenti di incisione anisotropi. Questa incisione può essere condotta in modo da raggiungere lo strato sacrificale 222 della regione di substrato 220b. Una volta raggiunto lo strato sacrificale 222, viene eseguita l’incisione di questo strato. Ad esempio, nel caso di un sistema SOI, lo strato di ossido può essere inciso per mezzo di HF.
Durante queste fasi, la regione attiva 220a del dispositivo à ̈ protetta dallo strato protettivo 501, in modo da ridurre fortemente la probabilità di danneggiamenti alla regione attiva 220a.
Secondo un’altra soluzione, la protezione della regione attiva 220a si ottiene per mezzo di un dispositivo di alloggiamento del bagno di incisione. Il dispositivo di alloggiamento à ̈ posto sul fondo del contenitore del bagno di incisione ed à ̈ tale per cui il dispositivo a semiconduttore possa essere alloggiato nel dispositivo di alloggiamento cosicché solo la regione di substrato del dispositivo a semiconduttore risulti scoperta, mentre la regione attiva à ̈ protetta dall’alloggiamento.
Un esempio di tale soluzione à ̈ mostrata in Figura 9. Il dispositivo a semiconduttore 220 à ̈ previsto sul fondo del contenitore 901 in modo che solo la regione di substrato del dispositivo a semiconduttore sia scoperta al bagno di incisione 300. In particolare, il fondo del contenitore 901 comprende un’apertura 902. Il dispositivo a semiconduttore 220 viene posizionato in modo tale che la superficie superiore della regione di substrato 220b sia prossima all’apertura 902 del contenitore 901.
La regione di substrato 220b del dispositivo a semiconduttore 220 à ̈ dotata di una pluralità di fori di uscita 903 atti a lasciare scoperto uno strato sacrificale 222 previsto nella regione di substrato 220b.
I fori 903 possono essere formati, ad esempio, tramite retro-incisione del substrato di semiconduttore pre-assottigliato. La densità dei fori può variare ad esempio da 1 foro/1µm<2>(10<6>fori/m<2>) a 1 foro/100µm<2>(10<4>fori/m<2>). I fori si estendono dalla superficie superiore della regione di substrato 220b allo strato sacrificale 222.
Il contenitore 901 viene successivamente riempito con il bagno di incisione 300. Il bagno di incisione può quindi raggiungere lo strato sacrificale 222 per mezzo dei fori 903 in modo da staccare la regione attiva 220a dalla regione di substrato 220b fratturando la regione di substrato 220b in corrispondenza dello strato sacrificale 222, come mostrato schematicamente in Figura 10. Poiché l’apertura 902 dell’alloggiamento 901 à ̈ chiusa dalla superficie superiore della regione di substrato 220b del dispositivo a semiconduttore 220, i vapori che possono svilupparsi dal bagno di incisione non raggiungono la regione attiva 220a del dispositivo.
L’assottigliamento 105 per mezzo di incisione può essere eseguito non solo per mezzo di un’incisione chimica ad umido in un bagno di incisione, ma anche per mezzo di incisione a rotazione, in cui un sottile flusso di un agente di incisione viene spostato periodicamente sulla superficie del wafer rotante, oppure per mezzo di tecniche di incisione a secco, ad esempio tramite incisione con ioni reattivi profonda (Deep Reactive Ion Etching -DRIE).
Nel caso di incisione a rotazione, lo strato sacrificale 222 della regione di substrato 220b del dispositivo a semiconduttore 220 può essere vantaggiosamente impiegato come strato di arresto incisione.
L’assottigliamento 105 può anche comprendere processi Smart Cut®. Esempi di tali processi sono descritti, ad esempio, in US 5,374,564 ed in US 5,882,987. Ioni H vengono impiantati nella regione di substrato 220b del dispositivo a semiconduttore 220. Il sistema viene quindi sottoposto a ricottura in modo da fratturare la regione di substrato 220b in corrispondenza dello strato di idrogeno impiantato. In altre parole, la frattura si verifica in corrispondenza dello strato di idrogeno impiantato. La ricottura può avvenire fino ad una temperatura di 300°C – 400°C. Ciononostante, una ricottura efficace può anche essere condotta a temperature fino a 250°C. Questa ricottura a temperatura inferiore à ̈ particolarmente vantaggiosa nel presente caso in cui l’assottigliamento viene eseguito dopo l’unione 104, poiché la ricottura fino a 250°C non danneggia i contatti elettrici tra le connessioni elettriche di substrato flessibile e le connessioni elettriche di dispositivo a semiconduttore. In particolare, una ricottura fino a 250°C non danneggia ad esempio, le piazzole di connessione.
L’assottigliamento 105 può anche comprendere rendere porosa almeno una porzione della regione di substrato 220b del dispositivo a semiconduttore 220. Esempi di tali processi di assottigliamento si possono trovare per esempio in EP 1 215 476 A2 e in US 6,743,654. La porzione della regione di substrato 220b può essere resa porosa per esempio prima dell’unione 104. La porzione della regione di substrato può essere resa porosa per mezzo di processi elettrochimici. Dopo l’unione 104, la porzione porosa della regione di substrato 220b può essere ossidata ed incisa chimicamente così da fratturare la regione di substrato 220b in corrispondenza della porzione porosa per eseguire l’assottigliamento 105 e rendere flessibile il dispositivo a semiconduttore 220. Rendere porosa almeno una porzione della regione di substrato 220b può essere vantaggioso ad esempio per sistemi diversi da sistemi a silicio su substrato (SOI). In particolare, poiché questi sistemi non sono dotati di uno strato isolante che può essere impiegato come strato sacrificale, una porzione della regione di substrato di questi sistemi può essere resa porosa in modo da formare all’uopo uno strato sacrificale. In altre parole, la porzione porosa della regione di substrato corrisponde ad uno strato sacrificale che facilita il processo di assottigliamento 105. La porzione porosa nella regione di substrato può essere tale per cui il dispositivo a semiconduttore 220 venga assottigliato e reso flessibile fratturando la regione di substrato 220b del dispositivo a semiconduttore 220 in corrispondenza della porzione porosa. Inoltre, la porzione porosa può essere prevista in sistemi dotati di uno strato sacrificale, ad esempio sistemi SOI, in cui lo strato isolante agisce come strato sacrificale, per facilitare e velocizzare l’incisione dello strato sacrificale.
L’assottigliamento 105 impiegato per rendere flessibile il dispositivo a semiconduttore 220 dopo l’unione 104 può non essere il solo processo di assottigliamento a cui il dispositivo a semiconduttore 220 à ̈ sottoposto. Ad esempio, il dispositivo a semiconduttore 220 può essere pre-assottigliato prima dell’unione 104. Ciononostante, lo spessore del dispositivo a semiconduttore 220 dopo il pre-assottigliamento à ̈ tale per cui il dispositivo a semiconduttore 220 non à ̈ flessibile. Il dispositivo a semiconduttore 220 può essere ad esempio una piastrina ottenuta a partire da un wafer preassottigliato. Il pre-assottigliamento può essere eseguito per mezzo di techiche di assottigliamento note, ad esempio molatura meccanica, lucidatura chimico meccanica (CMP), incisione ad umido, plasma atmosferico (atmospheric downstream plasma - ADP), incisione chimica a secco.
Lo spessore del dispositivo a semiconduttore 220 dopo pre-assottigliamento può essere dell’ordine di grandezza di 100 micrometri, ad esempio tra 200 micrometri e 300 micrometri.
Il substrato flessibile 210 può essere mantenuto rigido durante l’assottigliamento 105. In particolare, come mostrato in Figura 5, durante l’assottigliamento, il substrato flessibile 210 può essere supportato dal porta substrato 213.
Dopo l’assottigliamento, il dispositivo a semiconduttore ora flessibile 220 rimane incollato sul substrato flessibile 210. Nell’esempio mostrato nelle Figure 5 e 6, il dispositivo a semiconduttore flessibile 220 viene incollato sul substrato flessibile 210, che, a sua volta, à ̈ mantenuto rigido dal porta substrato 213. Il sistema comprendente porta substrato 213, substrato flessibile 210 e dispositivo a semiconduttore flessibile à ̈ pertanto ancora rigido.
Come mostrato schematicamente nelle Figure 6 e 10, il porta substrato 213 viene rimosso dopo l’assottigliamento. In particolare, il porta substrato 213 viene staccato dal substrato flessibile 210. Ad esempio, il porta substrato 213 può essere staccato per mezzo di incisione ad umido o tramite delaminazione. Il porta substrato 213 può quindi essere usato nuovamente per ripetere il processo in modo da ottenere ulteriori dispositivi elettronici flessibili o per altri processi.
Il sistema ottenuto dopo la rimozione del porta substrato 213 à ̈ flessibile. Un esempio schematico di un siffatto dispositivo elettronico flessibile 200 à ̈ mostrato in Figura 11. Il dispositivo elettronico flessibile 200 ha uno spessore totale T5. Lo spessore totale T5 del dispositivo elettronico flessibile 200 può essere nell’intervallo tra 15 micrometri e 150 micrometri. Anche se il processo à ̈ stato descritto con riferimento ad un singolo dispositivo a semiconduttore, la presente invenzione può essere eseguita su una pluralità di dispositivi a semiconduttore. Ad esempio, à ̈ possibile predisporre una pluralità di dispositivi a semiconduttore su un wafer di semiconduttore ed il wafer può essere suddiviso in piastrine in modo da ottenere una pluralità di piastrine. Lo spessore delle piastrine ottenute dopo suddivisione in piastrine à ̈ tale per cui ciascuna piastrina non à ̈ flessibile. Ciascuna piastrina corrisponde dunque ad un dispositivo a semiconduttore secondo la presente invenzione e può essere usata secondo le fasi descritte sopra per formare un dispositivo elettronico flessibile comprendente una pluralità di dispositivi a semiconduttore flessibili. La suddivisione in piastrine viene dunque eseguita prima dell’unione 104. Le piastrine hanno uno spessore tale da non essere flessibili e vengono di conseguenza facilmente manipolate ed unite al substrato flessibile. Le piastrine vengono assottigliate dopo l’unione in modo da essere rese flessibili. Operare sulle piastrine à ̈ particolarmente vantaggioso. Ad esempio, l’assottigliamento à ̈ semplice e rapido. L’assottigliamento delle singole piastrine dopo unione così da renderle flessibili richiede, infatti, un tempo minore dell’assottigliamento dell’intero wafer di semiconduttore dopo la formazione delle piastrine.
La Figura 12 mostra schematicamente un diagramma di flusso di un metodo secondo una forma di realizzazione particolare della presente invenzione. Il metodo mostrato in Figura 12 può essere adottato, ad esempio, per fornire una tecnologia basata su silicio semiconduttore integrata su substrati flessibili. In altre parole, il metodo mostrato in Figura 12 può essere adottato ad esempio per fornire una tecnologia di silicio su substrato flessibile.
I circuiti integrati vengono fabbricati su uno strato di silicio su isolante (SOI) nella fase 801.
Nella fase 802, si esegue un ordinamento elettrico dei wafer (Electrical Wafer Sort - EWS) per verificare che i circuiti integrati lavorino correttamente. Inoltre, nella fase 802, si esegue la suddivisione in piastrine per ottenere le singole piastrine. Ciascuna piastrina ha uno spessore tale per cui la piastrina non sia flessibile.
Nella fase 803, poliimmide viene ricoperta a rotazione o unita ad un porta wafer di silicio per formare uno strato di poliimmide sul supporto.
Nella fase 804, strati attivi, quali ad esempio sensori, antenne, circuiti elettronici stampati e così via, vengono fabbricati sul substrato di poliimmide.
Nella fase 805, interconnessioni flessibili, quail Piralux® o LeitOn®, si prevedono sul substrato di polimmide in modo da formare le opportune connessioni elettriche per gli strati attivi ricavati sul substrato di poliimmide.
Nella fase 806, le connessioni elettriche dello strato di poliimmide vengono dotate di piazzole di connessione per mezzo di processi di evaporazione a bolle. Le posizioni delle piazzole di connessione vengono ingegnerizzate in modo da corrispondere alle posizioni delle connessioni elettriche delle piastrine che verranno unite al substrato di poliimmide.
Le fasi da 803 a 806 possono essere eseguite dopo le fasi 801 e 802. In alternativa, le fasi da 803 a 806 possono essere eseguite prima delle fasi 801 e 802. Inoltre, le fasi da 803 a 806 possono essere eseguite contemporaneamente, ossia in parallelo, alle fasi 801 e 802.
Nella fase 807, una o più delle piastrine ottenute nella fase 802 viene scorsa rapidamente e posizionata sul substrato di poliammide ottenuto dopo i passo da 803 a 806 (processo flip chip). Le piastrine vengono posizionate sullo strato di poliimmide in modo tale che una o più delle connessioni elettriche delle piastrine sia in contatto elettrico con una o più delle connessioni elettriche del substrato di poliimmide, ad esempio per mezzo delle piazzole di connessione.
Nella fase 808, ciascuna piastrina posta sul substrato di poliimmide nella fase 807 viene unita al substrato di poliimmide, ad esempio per mezzo di unione per termocompressione o paste conduttive anisotrope.
Nella fase 809, ciascuna delle piastrine unite al substrato di poliimmide nella fase 808 viene testata per verificarne la funzionalità.
Nella fase 810, si esegue l’assottigliamento in modo da rendere flessibile l’una o più piastrine unite al substrato flessibile di poliimmide. Questa fase (ossia la fase 810) viene eseguita dopo l’unione (ossia dopo la fase 808). In particolare, il processo di assottigliamento delle piastrine fino ad uno spessore tale per cui esse siano flessibili à ̈ condotto dopo che le piastrine sono state unite al substrato flessibile. In questo modo, il processo di unione viene eseguito utilizzando piastrine rigide che sono facilmente manipolate ed unite, ad esempio per mezzo di economici utensili esistenti.
Nella fase 810, il sistema può essere immerso in un bagno di incisione, considerando anche le forme di realizzazione vantaggiose descritte prima così da evitare danni ai circuiti integrati, in modo da incidere lo strato di ossido delle strutture di silicio su isolante (SOI). Ad esempio, il bagno di incisione può comprendere acido fluoridrico (HF).
Nella fase 811, i circuiti integrati nudi rimangono incollati sul substrato di poliimmide ed il sistema viene rimosso dal bagno di incisione.
Nella fase 812, il porta wafer di silicio viene separato dallo strato di poliimmide. Il distacco può essere eseguito ad esempio per mezzo di incisione ad umido o delaminazione.
Si ottengono quindi dispositivi elettronici flessibili. In particolare, secondo il metodo mostrato schematicamente in Figura 12, sul substrato di poliimmide flessibile si ottengono circuiti integrati di silicio flessibili.
Sebbene l’invenzione sia stata descritta rispetto alle forme di realizzazione fisiche preferite costruite secondo essa, gli esperti nel settore comprenderanno che, senza allontanarsi dallo spirito e dall’ambito di protezione voluti dell’invenzione, alla presente invenzione possono essere apportate varie modifiche, variazioni e miglioramenti alla luce degli insegnamenti di cui sopra e nell’ambito delle unite rivendicazioni.
Ad esempio, gli spessori del sistema coinvolti non si limitano agli espliciti esempi descritti.
Inoltre, il numero di dispositivi a semiconduttore uniti e collegati elettricamente sul substrato flessibile non à ̈ limitato. In particolare, il metodo secondo la presente invenzione può essere eseguito su una pluralità di piastrine. Si prevede una pluralità di piastrine, in cui ciascuna piastrina comprende una regione attiva ed una regione di substrato, la regione attiva comprende una o più connessioni elettriche. Ciascuna piastrina ha uno spessore tale per cui la piastrina non à ̈ flessibile. Ciascuna piastrina à ̈ unita al substrato flessibile cosicché almeno una delle connessioni elettriche della piastrina sia collegata ad una delle connessioni elettriche del substrato flessibile. Infine, ciascuna piastrina viene assottigliata in modo da diventare flessibile e l’assottigliamento viene eseguito dopo l’unione. Ad esempio, la pluralità di piastrine può essere formata su un singolo wafer di semiconduttore, il quale viene successivamente suddiviso in piastrine per formare le piastrine. Inoltre, la presente invenzione non si limita a piattaforme SOI. Anche altre piattaforme possono essere integrate nell’elettronica flessibile, per mezzo della presente invenzione.
In aggiunta, nel presente documento non sono state descritte quelle aree ritenute familiari agli esperti del settore, per non complicare inutilmente l’invenzione descritta. Di conseguenza, va da sé che l’invenzione non à ̈ limitata dalle specifiche forme di realizzazione illustrate, ma solo dall’ambito di protezione delle unite rivendicazioni.

Claims (20)

  1. RIVENDICAZIONI 1. Metodo per la fabbricazione di un dispositivo elettronico flessibile (200), comprendente le seguenti fasi: predisporre un substrato flessibile (210); dotare detto substrato flessibile (210) di una o più connessioni elettriche (211) di substrato flessibile; predisporre almeno un dispositivo a semiconduttore (220), detto dispositivo a semiconduttore (220) comprendendo una regione di substrato (220b) ed una regione attiva (220a), detta regione attiva (220a) comprendendo una o più connessioni elettriche di dispositivo a semiconduttore (221), detto dispositivo a semiconduttore (220) avendo uno spessore (T1) tale per cui detto dispositivo a semiconduttore (220) sia non flessibile; unire detto dispositivo a semiconduttore (220) a detto substrato flessibile (210) cosicché almeno una di dette connessioni elettriche (211) di substrato flessibile sia collegata ad una di dette connessioni elettriche (221) di dispositivo a semiconduttore (221); assottigliare detta regione di substrato (220b) di detto dispositivo a semiconduttore (220) in modo da rendente detto dispositivo a semiconduttore (220) flessibile, in cui detto assottigliamento viene eseguito dopo detta unione.
  2. 2. Metodo secondo la rivendicazione 1, in cui detto substrato flessibile (210) Ã ̈ mantenuto rigido durante detta unione e detto assottigliamento.
  3. 3. Metodo secondo la rivendicazione 2, in cui detto substrato flessibile (210) Ã ̈ previsto su un porta substrato (213) in modo da essere mantenuto rigido.
  4. 4. Metodo secondo la rivendicazione 3, comprendente inoltre la rimozione di detto porta substrato (213) dopo detto assottigliamento.
  5. 5. Metodo secondo la rivendicazione 2, in cui detto substrato flessibile (210) Ã ̈ mantenuto rigido da un sistema di rulli.
  6. 6. Metodo secondo una delle rivendicazioni da 1 a 5, in cui lo spessore (T1) di detto dispositivo a semiconduttore (220) prima di detto assottigliamento à ̈ 100 micrometri o superiore, preferibilmente 500 micrometri o superiore, e lo spessore (T4) di detto dispositivo a semiconduttore (220) dopo detto assottigliamento à ̈ 50 micrometri o inferiore, preferibilmente 20 micrometri o inferiore.
  7. 7. Metodo secondo una delle rivendicazioni da 1 a 6, in cui detta fase di predisporre almeno un dispositivo a semiconduttore (220) comprende predisporre una pluralità di dispositivi a semiconduttore su in wafer di semiconduttore e suddividere in piastrine detto wafer di semiconduttore in modo da ottenere una pluralità di piastrine, detto dispositivo a semiconduttore (220) corrispondendo ad una di dette piastrine.
  8. 8. Metodo secondo una delle rivendicazioni da 1 a 7, in cui detta fase di dotare detto substrato flessibile (210) di una o più connessioni elettriche flessibili (211) di substrato flessibile comprende un’ebollizione a scosse in modo da formare piazzole di connessione (212) su detto substrato flessibile (210) per connettere dette connessioni elettriche (211) di substrato flessibile.
  9. 9. Metodo secondo una delle rivendicazioni da 1 a 8, in cui detta fase di predisporre almeno un dispositivo a semiconduttore (220) comprendente una regione di substrato (220b) ed una regione attiva (220a) comprendente una o più connessioni elettriche (221) di dispositivo a semiconduttore comprende un’ebollizione a scosse tale da formare piazzole di connessione su detto dispositivo a semiconduttore (220) per connettere dette connessioni elettriche (221) di dispositivo a semiconduttore.
  10. 10. Metodo secondo una delle rivendicazioni da 1 a 9, in cui detta regione di substrato (220b) di detto dispositivo a semiconduttore (220) comprende uno strato sacrificale (222) e detto assottigliamento comprende un’incisione di detto strato sacrificale (222) così da fratturare detta regione di substrato (220b).
  11. 11. Metodo secondo una delle rivendicazioni da 1 a 10, in cui detto assottigliamento comprende un’incisione chimica ad umido o un’incisione a rotazione di detta regione di substrato (220b).
  12. 12. Metodo secondo una delle rivendicazioni da 1 a 10, in cui detto assottigliamento comprende uno Smart Cut® di detta regione di substrato (220b).
  13. 13. Metodo secondo una delle rivendicazioni da 1 a 10, in cui detto assottigliamento comprende rendere porosa almeno una porzione di detta regione di substrato (220b).
  14. 14. Metodo secondo una delle rivendicazioni da 1 a 13, in cui detto assottigliamento comprende proteggere detta regione attiva (220a) durante detto assottigliamento in modo da evitare il danneggiamento di detta regione attiva (220a).
  15. 15. Metodo secondo la rivendicazione 14, in cui proteggere detta regione attiva (220a) durante detto assottigliamento comprende formare uno strato protettivo (501) dopo detta unione, detto strato protettivo (501) incapsulando detto dispositivo a semiconduttore (220) e lasciare scoperto il fondo di detto dispositivo a semiconduttore per mezzo di aperture (502) attraverso detto strato protettivo (501).
  16. 16. Metodo secondo una delle rivendicazioni 14 o 15, in cui proteggere detta regione attiva (220a) durante detto assottigliamento comprende: predisporre un contenitore (901) per un bagno di incisione (300), detto contenitore (901) comprendendo almeno un’apertura (902) sul fondo; posizionare detto contenitore (901) in prossimità di detto dispositivo a semiconduttore (220) in modo tale che la superficie superiore della regione di substrato (220b) di detto dispositivo a semiconduttore (220) chiuda detta apertura (902) così da impedire che il vapore che può formarsi nel bagno di incisione (300) reagisca con la regione attiva (220a) di detto dispositivo a semiconduttore (220).
  17. 17. Metodo secondo una delle rivendicazioni da 1 a 16, in cui detto dispositivo a semiconduttore (220) Ã ̈ un dispositivo di silicio su isolante (SOI).
  18. 18. Metodo secondo la rivendicazione 17, in cui detto assottigliamento comprende l’incisione dello strato isolante (222) di detto dispositivo a silicio su isolante (SOI).
  19. 19. Metodo secondo una delle rivendicazioni da 1 a 18, in cui detto dispositivo a semiconduttore (220) comprende un circuito integrato, ad esempio un transistor BCD.
  20. 20. Metodo secondo una qualsiasi delle rivendicazioni da 1 a 19, in cui detto substrato flessibile (210) comprende almeno uno tra: poliimmide (PI), acciaio flessibile, poliestere etere chetone (PEEK), polietilene naftalato (PEN) o polietilene tereftalato (PET).
IT000169A 2011-06-27 2011-06-27 Dispositivo elettronico flessibile e metodo per la fabbricazione dello stesso ITVI20110169A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT000169A ITVI20110169A1 (it) 2011-06-27 2011-06-27 Dispositivo elettronico flessibile e metodo per la fabbricazione dello stesso
US13/533,224 US8586451B2 (en) 2011-06-27 2012-06-26 Flexible electronic device and method for the fabrication of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000169A ITVI20110169A1 (it) 2011-06-27 2011-06-27 Dispositivo elettronico flessibile e metodo per la fabbricazione dello stesso

Publications (1)

Publication Number Publication Date
ITVI20110169A1 true ITVI20110169A1 (it) 2012-12-28

Family

ID=44555202

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000169A ITVI20110169A1 (it) 2011-06-27 2011-06-27 Dispositivo elettronico flessibile e metodo per la fabbricazione dello stesso

Country Status (2)

Country Link
US (1) US8586451B2 (it)
IT (1) ITVI20110169A1 (it)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101988893B1 (ko) * 2012-12-12 2019-09-30 한국전자통신연구원 반도체 소자 및 이를 제조하는 방법
US10600753B2 (en) 2015-08-28 2020-03-24 Texas Instruments Incorporated Flip chip backside mechanical die grounding techniques

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) * 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US20080009095A1 (en) * 2006-06-01 2008-01-10 The Johns Hopkins University Advanced Thin Flexible Microelectronic Assemblies and Methods for Making Same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733814A (en) * 1995-04-03 1998-03-31 Aptek Industries, Inc. Flexible electronic card and method
ITVA20000042A1 (it) 2000-12-15 2002-06-15 St Microelectronics Srl Sensore di pressione monoliticamente integrato e relativo processo direalizzazione.
WO2006118293A1 (en) * 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
US20070183184A1 (en) * 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
IT1394959B1 (it) 2009-07-28 2012-07-27 St Microelectronics Srl Fabbricazione di interconnessioni verticali in stack di integrazione, contattate da strato metallico superiore depositato

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) * 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US20080009095A1 (en) * 2006-06-01 2008-01-10 The Johns Hopkins University Advanced Thin Flexible Microelectronic Assemblies and Methods for Making Same

Also Published As

Publication number Publication date
US20120329213A1 (en) 2012-12-27
US8586451B2 (en) 2013-11-19

Similar Documents

Publication Publication Date Title
US10629744B2 (en) Electronic device and method for fabricating the same
US9723711B2 (en) Method for fabricating a flexible electronic structure and a flexible electronic structure
JP4559993B2 (ja) 半導体装置の製造方法
US8980688B2 (en) Semiconductor structures including fluidic microchannels for cooling and related methods
US9355881B2 (en) Semiconductor device including a dielectric material
TWI569400B (zh) 晶片封裝體及其形成方法
US20140084458A1 (en) Chip package and method for forming the same
CN103890906B (zh) 用于生产机械柔性的硅基底的方法
TWI385736B (zh) 形成層疊封裝互連之裝置及方法
US10510604B2 (en) Semiconductor device and method
CN102544101B (zh) 晶片封装体及其制作方法
US9024437B2 (en) Chip package and method for forming the same
CN103972072A (zh) 半导体器件和用于制造半导体器件的方法
CN103579103A (zh) 三维叠层封装方法以及影像传感器的制作方法
ITVI20110169A1 (it) Dispositivo elettronico flessibile e metodo per la fabbricazione dello stesso
CN103367139A (zh) 一种tsv孔底部介质层刻蚀方法
TW201342495A (zh) 基板之接合方法及半導體裝置
US8414976B2 (en) Method for disposing a component
TO CONNELT ION 0N FLEXIBLE SUBSTRATE
Nomura et al. Fabrication of a hermetic sealing device using low temperature intrinsic-silicon/glass bonding