ITMI972745A1

ITMI972745A1 - CIRCUIT AND PROCEDURE FOR CHECKING THE TIMING DELAY OF THE SYNCHRONOUS SIGNAL OF THE PANEL IN THE DIGITAL RADIO COMMUNICATION SYSTEM

Info

Publication number: ITMI972745A1
Application number: IT97MI002745A
Authority: IT
Inventors: Jong-Woong Lee
Original assignee: Samsung Electronics Co Ltd
Priority date: 1996-12-19
Filing date: 1997-12-11
Publication date: 1998-06-19
Also published as: DE19752945A1; GB2321829A; GB2321829B; IT1296859B1; GB9726793D0; DE19752945B4; KR19980049458A

Description

D E S C R I Z I O N E DESCRIPTION

La presente invenzione riguarda un sistema di comunicazione radio digitale, ed in particolare, un circuito ed un procedimento per controllare un ritardo temporale di un segnale sincrono di quadro secondo una differenza di distanza tra un centro di commutazione ed una stazione di base. The present invention relates to a digital radio communication system, and in particular, to a circuit and a method for controlling a time delay of a synchronous frame signal according to a distance difference between a switching center and a base station.

In un sistema di comunicazione radio digitale, ogni stazione di base riceve lo stesso segnale sincrono di quadro trasmesso da un centro di commutazione, per commutare un canale in risposta al segnale sincrono di quadro ricevuto. In generale, la stazione di base dovrebbe ricevere il segnale sincrono di quadro entro un errore di ritardo di ±2μsec allo scopo di commutare il canale senza uno scollegamento del servizio di chiamata. In a digital radio communication system, each base station receives the same frame synchronous signal transmitted by a switching center, to switch a channel in response to the received frame synchronous signal. In general, the base station should receive the frame synchronous signal within a delay error of ± 2μsec in order to switch the channel without a call service disconnection.

Nel sistema di comunicazione radio digitale, un tasso di trasferimento del segnale sincrono di quadro è determinato dalle caratteristiche di una linea di trasmissione. Cioè, il segnale sincrono di quadro subisce un ritardo temporale durante la trasmissione, secondo le caratteristiche delle linea di trasmissione tra il centro di commutazione e la stazione di base. In altre parole, nel caso in cui una distanza tra il centro di commutazione e la stazione di base sia molto lunga, il segnale sincrono di quadro trasmesso dal centro di commutazione alla stazione di base subirà un ritardo temporale serio. Al contrario, nel caso in cui la distanza tra il centro di commutazione e la stazione di base sia molto breve, il segnale sincrono di quadro trasmesso dal centro di commutazione alla stazione di base subirà un ritardo temporale inferiore. In the digital radio communication system, a frame synchronous signal transfer rate is determined by the characteristics of a transmission line. That is, the frame synchronous signal undergoes a time delay during transmission, according to the characteristics of the transmission line between the switching center and the base station. In other words, in the event that a distance between the switching center and the base station is very long, the frame synchronous signal transmitted from the switching center to the base station will experience a serious time delay. Conversely, if the distance between the switching center and the base station is very short, the frame synchronous signal transmitted from the switching center to the base station will suffer a shorter time delay.

Alla luce delle precedenti descrizioni, si nota che il ritardo temporale del segnale sincrono di quadro è dipendente dalle caratteristiche (cioè, distanza) della linea di trasmissione tra il centro di commutazione e la stazione di base. Tuttavia, dato che la stazione di base dovrebbe ricevere il segnale sincrono di quadro entro l'errore di ritardo allo scopo di commutare il canale senza lo scollegamento del servizio di chiamata, la distanza tra il centro di commutazione e la stazione di base non può essere estesa senza limite. Inoltre, nel caso in cui il segnale sincrono di quadro sia distorto a causa delle caratteristiche della linea di trasmissione e dell'ambiente circostante durante la trasmissione, non vi è alcun modo di compensare la distorsione del segnale sincrono di quadro. In light of the foregoing descriptions, it is noted that the time delay of the frame synchronous signal is dependent on the characteristics (i.e., distance) of the transmission line between the switching center and the base station. However, since the base station would have to receive the frame synchronous signal within the delay error in order to switch the channel without disconnecting the call service, the distance between the switching center and the base station cannot be extended without limit. Also, in the event that the frame synchronous signal is distorted due to the characteristics of the transmission line and the surrounding environment during transmission, there is no way to compensate for the distortion of the frame synchronous signal.

E' quindi uno scopo della presente invenzione fornire un circuito ed un procedimento per rivelare un ritardo temporale di un segnale sincrono di quadro trasmesso da un centro di commutazione alla stazione di base, in un sistema di comunicazione radio digitale. It is therefore an object of the present invention to provide a circuit and a method for detecting a time delay of a synchronous frame signal transmitted from a switching center to the base station, in a digital radio communication system.

Un altro scopo della presente invenzione è quello di fornire un circuito ed un procedimento per compensare un ritardo temporale di un segnale sincrono di quadro. Another object of the present invention is to provide a circuit and a method for compensating for a time delay of a synchronous frame signal.

Per conseguire questi ed altri scopi, un circuito per controllare uno stato temporale di un segnale sincrono di quadro in un sistema di comunicazione radio digitale includente un centro di commutazione per trasmettere il segnale sincrono di quadro ad un una pluralità di stazioni di base, le stazioni di base alimentando istantaneamente il segnale sincrono di quadro ricevuto indietro al centro di commutazione, include un rivelatore di ritardo per confrontare il segnale sincrono di quadro trasmesso alle stazioni di base con il segnale sincrono di quadro retroazionato dalle stazioni di base, per rivelare il ritardo temporale del segnale sincrono di quadro; ed un compensatore di ritardo per compensare il ritardo temporale del segnale sincrono di quadro. To achieve these and other purposes, a circuit for controlling a time state of a frame synchronous signal in a digital radio communication system including a switching center for transmitting the frame synchronous signal to a plurality of base stations, the stations base by instantaneously feeding the received frame synchronous signal back to the switching center, includes a delay detector to compare the frame synchronous signal transmitted to the base stations with the frame synchronous signal fed back from the base stations, to detect the time delay of the frame synchronous signal; and a delay compensator to compensate for the time delay of the synchronous frame signal.

Gli scopi, le caratteristiche ed i vantaggi precedenti ed altri della presente invenzione diverranno più evidenti alla luce della seguente descrizione dettagliata di una sua forma di realizzazione esemplificativa considerata con i disegni allegati in cui: The foregoing and other objects, features and advantages of the present invention will become more apparent in the light of the following detailed description of an exemplary embodiment thereof considered with the accompanying drawings in which:

la figura 1 è un diagramma a blocchi schematico di un sistema di comunicazione radio digitale a cui è applicabile la presente invenzione; la figura 2 è un diagramma a blocchi schematico di un'interfaccia (130) di stazioni di base e di una stazione di base (141) della figura 1; Figure 1 is a schematic block diagram of a digital radio communication system to which the present invention is applicable; Figure 2 is a schematic block diagram of a base station interface (130) and a base station (141) of Figure 1;

la figura 3 è uno schema a blocchi dettagliato di un rivelatore di ritardo (130) della figura 2 secondo una forma di realizzazione preferita della presente invenzione; Figure 3 is a detailed block diagram of a delay detector (130) of Figure 2 according to a preferred embodiment of the present invention;

la figura 4 è uno schema a blocchi dettagliato di trasmettitori (210 e 240) della figura 2 secondo una forma di realizzazione preferita della presente invenzione; Figure 4 is a detailed block diagram of transmitters (210 and 240) of Figure 2 according to a preferred embodiment of the present invention;

la figura 5 è un diagramma temporale di segnali generati da un centro di commutazione (100) ed una stazione di base (141) secondo una forma di realizzazione preferita della presente invenzione; e Figure 5 is a time diagram of signals generated by a switching center (100) and a base station (141) according to a preferred embodiment of the present invention; And

la figura 6 è uno schema a blocchi di un rivelatore di ritardo (23) secondo un'altra forma di realizzazione preferita della presente invenzione. Figure 6 is a block diagram of a delay detector (23) according to another preferred embodiment of the present invention.

Una forma di realizzazione preferita della presente invenzione sarà descritta in dettaglio facendo riferimento ai disegni allegati, in cui i numeri di riferimento uguali o similari indicano gli stessi elementi nei disegni, per comprensione. Sebbene nella specifica forma di realizzazione tali elementi dettagliati saranno definiti e descritti in modo esemplificativo in dettaglio per chiarire la materia della presente invenzione, la presente invenzione può essere implementata con la descrizione della presente invenzione dei tecnici del ramo anche senza i dettagli. Inoltre, una descrizione dettagliata in modo non necessario di costruzione ampiamente note può essere qui evitata. A preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings, in which the same or similar reference numerals indicate the same elements in the drawings, for understanding. Although in the specific embodiment such detailed elements will be defined and described by way of example in detail to clarify the subject matter of the present invention, the present invention can be implemented with the description of the present invention by those skilled in the art even without the details. Furthermore, an unnecessarily detailed description of widely known construction can be avoided here.

Facendo riferimento alla figura 1, un sistema di comunicazione radio digitale a cui è applicabile la presente invenzione include un centro di commutazione 100, una pluralità di stazioni di base 141-14n, ed un terminale mobile 150, in cui le distanze tra il centro di commutazione 100 e le rispettive stazioni di base 141-14n sono tutte differenti. Il centro di commutazione 100 include un'unità di controllo principale 110, un processore di segnale 120, ed un'interfaccia (BSI) 130 di stazione di base. L'unità di controllo principale 110 controlla un'operazione complessiva del centro di commutazione 100, il processore di segnale 120 elabora segnali trasferiti a e ricevuti dall'interfaccia 130 di stazione di base sotto il controllo dell'unità di controllo principale 110, e l'interfaccia 130 di stazione di base interfaccia segnali trasmessi a e ricevuti dalle stazioni di base 141-14n. Il terminale mobile 150 si collega con la stazione di base più vicina tra le stazioni di base 141-14n, per trasmettere/ricevere dati per una conversazione telefonica. Uno schema a blocchi dettagliato dell'interfaccia 130 di stazione di base e della stazione di base 141 è illustrato nella figura 2. Referring to Figure 1, a digital radio communication system to which the present invention is applicable includes a switching center 100, a plurality of base stations 141-14n, and a mobile terminal 150, where the distances between the switching 100 and the respective base stations 141-14n are all different. The switching center 100 includes a main control unit 110, a signal processor 120, and a base station interface (BSI) 130. The main control unit 110 controls an overall operation of the switching center 100, the signal processor 120 processes signals transferred to and received by the base station interface 130 under the control of the main control unit 110, and the base station interface 130 interfaces signals transmitted to and received by base stations 141-14n. The mobile terminal 150 connects with the nearest base station among the base stations 141-14n, to transmit / receive data for a telephone conversation. A detailed block diagram of the base station interface 130 and base station 141 is shown in Figure 2.

Facendo riferimento a figure 1 e 2, l'interfaccia 130 di stazione di base include un trasmettitore 210 per trasmettere/ricevere dati ed un segnale, un'unità di controllo 220 per controllare un'operazione complessiva dell'interfaccia 130 di stazione di base, ed un rivelatore di ritardo 230 per rivelare un ritardo temporale del segnale sincrono di quadro trasmesso dal centro di commutazione 100. La stazione di base 141 include un trasmettitore 240 per trasmettere/ricevere dati ed un segnale, un'unità di controllo 250 per controllare un'operazione complessiva della stazione di base 141, ed un compensatore di ritardo per compensare il ritardo temporale del segnale sincrono di quadro. Referring to Figures 1 and 2, the base station interface 130 includes a transmitter 210 for transmitting / receiving data and a signal, a control unit 220 for controlling an overall operation of the base station interface 130, and a delay detector 230 for detecting a time delay of the frame synchronous signal transmitted by the switching center 100. The base station 141 includes a transmitter 240 for transmitting / receiving data and a signal, a control unit 250 for controlling a overall operation of the base station 141, and a delay compensator to compensate for the time delay of the frame synchronous signal.

Facendo riferimento alla figura 3, il circuito di ritardo 230 secondo una forma di realizzazione preferita della presente invenzione include un contatore 302, una memoria temporanea 304, ed un comparatore 306. Referring to Figure 3, the delay circuit 230 according to a preferred embodiment of the present invention includes a counter 302, a buffer 304, and a comparator 306.

La figura 4 illustra uno schema a blocchi dettagliato dei trasmettitori 210 e 240 della figura 2 secondo la presente invenzione. Come illustrato nel disegno, il trasmettitore 210 include un padrone 410 ed un asservito 420. Il trasmettitore 240 include un asservito 430 ed un padrone 440, collegati al padrone 410 ed all*asservito 420 del trasmettitore 210, rispettivamente. Figure 4 illustrates a detailed block diagram of the transmitters 210 and 240 of Figure 2 according to the present invention. As illustrated in the drawing, transmitter 210 includes master 410 and slave 420. Transmitter 240 includes slave 430 and master 440, connected to master 410 and slave 420 of transmitter 210, respectively.

La figura 5 è un diagramma temporale di segnali generati dal centro di commutazione 100 e dalla stazione di base 141 secondo la presente invenzione. Nel disegno, un segnale 500 rappresenta il segnale sincrono di quadro trasmesso dal centro di commutazione 100 alla stazione di base 141. Figure 5 is a timing diagram of signals generated by the switching center 100 and the base station 141 according to the present invention. In the drawing, a signal 500 represents the frame synchronous signal transmitted from the switching center 100 to the base station 141.

Un segnale 510 rappresenta un segnale che il contatore genera per rivelare il ritardo temporale tra il segnale sincrono di quadro trasmesso alla stazione di base 141 e un segnale sincrono di quadro retroazionato dalla stazione di base 141. Un segnale 520 rappresenta il segnale sincrono di quadro retroazionato dalla stazione di base 141 al centro di commutazione 100. A signal 510 represents a signal that the counter generates to detect the time delay between the synchronous frame signal transmitted to the base station 141 and a synchronous frame feedback signal from the base station 141. A signal 520 represents the synchronous frame feedback signal from base station 141 to switching center 100.

Facendo riferimento alle figure da 1 a 5, il centro di commutazione 100 e ciascuna delle stazioni di base 141-14n includono i trasmettitori 210 e 240 mostrati nella figura 4 rispettivamente, per trasmettere/ricevere segnali tra due coppie delle linee di trasmissione. Nel caso in cui il centro di commutazione 100 trasmette dati alla stazione di base 141, l'unità di controllo 220 permette al trasmettitore 210 di trasmettere i dati alla stazione di base 141 tramite il padrone 410. Poi, l'unità di controllo 250 della stazione di base 141 permette al trasmettitore 240 di ricevere i dati trasmessi dal centro di commutazione 100 tramite l'asservito 430. Nel frattempo, nel caso in cui la stazione di base 141 trasmetta dati al centro di commutazione 100, l'unità di controllo 250 permette al trasmettitore 240 di trasmettere i dati al centro di commutazione 100 tramite il padrone 440. Poi, l'unità di controllo 220 del centro di commutazione 100 permette al trasmettitore 210 di ricevere i dati trasmessi dalla stazione di base 141 tramite l'asservito 420. Referring to Figures 1 to 5, the switching center 100 and each of the base stations 141-14n include the transmitters 210 and 240 shown in Figure 4 respectively, for transmitting / receiving signals between two pairs of the transmission lines. In the event that the switching center 100 transmits data to the base station 141, the control unit 220 allows the transmitter 210 to transmit the data to the base station 141 via the master 410. Then, the control unit 250 of the base station 141 allows transmitter 240 to receive data transmitted from switching center 100 via slave 430. Meanwhile, in case base station 141 transmits data to switching center 100, control unit 250 allows the transmitter 240 to transmit data to the switching center 100 via the master 440. Then, the control unit 220 of the switching center 100 allows the transmitter 210 to receive the data transmitted from the base station 141 via the slave 420 .

Ora, verranno effettuate descrizioni circa come il centro di commutazione 100 trasmette il segnale sincrono di quadro 500 alla stazione di ba-se 141 tramite il trasmettitore 210. L'unità di controllo 220 permette al trasmettitore 210 di trasmettere il segnale sincrono di quadro all'asservito 430 della stazione di base 410 tramite il padrone 410. L'asservito 430 trasferisce il segnale sincrono di quadro ricevuto al padrone 440. Il padrone 440 trasferisce il segnale sincrono di quadro all'asservito 420, per retroazionarlo al centro di commutazione 100. Il trasmettitore 210 trasferisce il segnale sincrono di quadro retroazionato dalla stazione di base 141 al rivelatore di ritardo 230. Il rivelatore di ritardo 230 confronta il segnale sincrono di quadro retroazionato dalla stazione di base 141 con il segnale sincrono di quadro che il centro di commutazione 100 ha trasmesso alla stazione di base 141, per rivelare un ritardo temporale del segnale sincrono di quadro. Come illustrato nella figura 3, il rivelatore di ritardo 230 secondo una forma di realizzazione della presente invenzione include il contatore 302, la memoria temporanea 304, ed il comparatore 306. Il contatore 302 inizia un'operazione di conteggio in risposta al segnale sincrono di quadro trasmesso alla stazione di base 141, e completa l'operazione di conteggio in risposta al segnale sincrono di quadro retroazionato dalla stazione di base 141. La memoria temporanea 304 memorizza temporaneamente il segnale sincrono di quadro retroazionato dalla stazione di base 141, e lo trasferisce al comparatore 306 in risposta ad un segnale di controllo ricevuto dall'unità di controllo 220. Il comparatore 306 confronta il segnale 510 generato dal contatore 302 con il segnale sincrono di quadro 520 memorizzato nella memoria temporanea 304, per rivelare il ritardo temporale del segnale sincrono di quadro e fornire l'unità di controllo 220 con l'informazione di ritardo temporale rivelata. L'unità di controllo 220 permette al trasmettitore 210 di trasmettere l'informazione di ritardo temporale alla stazione di base 141. Il padrone 410 trasmette l'informazione di ritardo temporale del segnale sincrono di quadro all'asservito 430. L'asservito 430 trasferisce l'informazione di ritardo temporale del segnale sincrono di quadro ricevuto al compensatore di ritardo 260. Il compensatore di ritardo 260 ritarda o abbrevia il segnale sincrono di quadro ricevuto in risposta all'informazione di ritardo temporale, per compensare il ritardo temporale del segnale sincrono di quadro. L'unità di controlla 250 controlla la stazione di base 141 in base al segnale sincrono di quadro compensato. Una tale operazione è eseguita in modo ripetuto tra il centro di commutazione 100 e le rispettive stazioni di base 141-14n, per rivelare e compensare il ritardo temporale del segnale sincrono di quadro secondo la differenza di distanza tra il centro di commutazione 100 e le stazioni di base rispettive 141-14n. Now, descriptions will be made about how the switching center 100 transmits the frame synchronous signal 500 to the base station 141 via the transmitter 210. The control unit 220 allows the transmitter 210 to transmit the frame synchronous signal to the slave 430 of base station 410 via master 410. slave 430 transfers the received frame synchronous signal to master 440. master 440 transfers the frame synchronous signal to slave 420, to feed it back to switching center 100. Transmitter 210 transfers the synchronous frame signal fed back from the base station 141 to the delay detector 230. The delay detector 230 compares the synchronous frame signal fed back from the base station 141 with the synchronous frame signal that the switching center 100 has transmitted to base station 141, to detect a time delay of the frame synchronous signal. As illustrated in Figure 3, the delay detector 230 according to an embodiment of the present invention includes counter 302, buffer 304, and comparator 306. Counter 302 initiates a counting operation in response to the frame synchronous signal. transmitted to base station 141, and completes the counting operation in response to the synchronous frame signal fed back from base station 141. Buffer memory 304 temporarily stores the synchronous frame signal fed back from base station 141, and transfers it to comparator 306 in response to a control signal received from the control unit 220. The comparator 306 compares the signal 510 generated by the counter 302 with the frame synchronous signal 520 stored in the buffer 304, to detect the time delay of the synchronous signal of panel and providing the control unit 220 with the detected time delay information. The control unit 220 allows the transmitter 210 to transmit the time delay information to the base station 141. The master 410 transmits the time delay information of the frame synchronous signal to the slave 430. The slave 430 transfers the Time delay information of the frame synchronous signal received at the delay compensator 260. The delay compensator 260 delays or shortens the received frame synchronous signal in response to the time delay information, to compensate for the time delay of the frame synchronous signal . The control unit 250 controls the base station 141 based on the compensated frame synchronous signal. Such an operation is performed repeatedly between the switching center 100 and the respective base stations 141-14n, to detect and compensate for the time delay of the synchronous frame signal according to the difference in distance between the switching center 100 and the stations. respective base 141-14n.

La figura 6 è uno schema a blocchi del rivelatore di ritardo 230 della figura 2 secondo un'altra forma di realizzazione preferita della presente invenzione. Nel disegno, il rivelatore di ritardo 230 include un contatore 600, memorie temporanee 610 e 620, ed un sottrattore 630. Il contatore 600 esegue un'operazione di conteggio in seguito alla ricezione dei segnali sincroni di quadro retroazionati dalle rispettive stazioni di base 141-14n. La memoria temporanea 610 memorizza un valore di conteggio che il contatore 600 ha generato eseguendo l'operazione di conteggio in seguito alla ricezione del segnale sincrono di quadro retroazionato da una stazione di base di riferimento (per esempio, una stazione di base più vicina dal centro di commutazione 100). La memoria temporanea 620 memorizza un valore di conteggio che il contatore 600 ha generato eseguendo l'operazione di conteggio in seguito alla ricezione del segnale sincrono di quadro retroazionato dalle rimanenti stazioni di base diverse dalla stazione di base di riferimento. Il sottrattore 630 sottrae un segnale emesso dalla memoria temporanea 610 da un segnale emesso dalla memoria temporale 620, per generare tra di essi una differenza di segnali. Figure 6 is a block diagram of the delay detector 230 of Figure 2 according to another preferred embodiment of the present invention. In the drawing, the delay detector 230 includes a counter 600, temporary memories 610 and 620, and a subtractor 630. The counter 600 performs a counting operation upon receiving the synchronous frame signals fed back from the respective base stations 141- 14n. The buffer 610 stores a count value that the counter 600 generated by executing the counting operation upon receiving the synchronous frame feedback signal from a reference base station (for example, a base station closer to the center). switch 100). The temporary memory 620 stores a count value that the counter 600 has generated by performing the counting operation following the reception of the synchronous frame signal fed back from the remaining base stations other than the reference base station. The subtractor 630 subtracts a signal emitted by the temporary memory 610 from a signal emitted by the temporal memory 620, to generate a difference of signals between them.

Ora, facendo riferimento alle figure 2 e 6, saranno effettuate descrizioni circa come il rivelatore di ritardo 230 secondo un'altra forma di realizzazione della presente invenzione rivela il ritardo temporale del segnale sincrono di quadro, secondo la differenza di distanza tra il centro di commutazione 100 e le rispettive stazioni di base 141-14n. Il rivelatore di ritardo 230 rivela i segnali singoli di quadro retroazionati dalle rispettive stazioni di base, in base.alla stazione di base più vicina (cioè, la stazione di base di riferimento) dal centro di commutazione 100. Per esempio, nel caso in cui la stazione di base 141 sia la stazione di base più vicina, la memoria temporanea 610 memorizza temporaneamente il segnale sincrono di quadro retroazionato dalla stazione di base 141. Nel frattempo, la memoria temporanea 620 memorizza temporaneamente i segnali sincroni di quadro retroazionati dalle altre stazioni di base 141—14n. Il sottrattore 630 rivela una differenza di segnale tra i segnali sincroni di quadro retroazionati generati dalle memorie temporanee 610 e 620. Cioè, il sottrattore 630 rivela una differenza di ritardo temporale tra il segnale sincrono di quadro di retroazione generato dalla memoria temporale 620 ed il segnale singolo di quadro di retroazione generato dalla memoria temporanea 610. Il sottrattore 630 calcola le differenze di ritardo temporale tra il valore di ritardo di tempo di riferimento (uscita di 610) ed i va-lori di ritardo temporale (uscita di 620) dei rispettivi segnali sincroni di quadro, e fornisce l'unità di controllo 220 con differenze di ritardo temporanee calcolate. L'unità di controllo 220 permette al trasmettitore 210 di trasmettere i valori di ritardo temporale dei segnali sincroni di quadro alle corrispondenti stazioni di base. In seguito alla ricezione dei valori di ritardo, le rispettive stazioni di base 141—14n ritardano il segnale sincrono di quadro se il valore di ritardo è negativo, e abbreviano il segnale sincrono di quadro se il valore di ritardo è positivo. Nella forma di realizzazione della presente invenzione, un resistore di regolazione FS in un chip CP23030 è usato per ritardare o abbreviare il segnale sincrono di quadro. Now, referring to Figures 2 and 6, descriptions will be made about how the delay detector 230 according to another embodiment of the present invention detects the time delay of the frame synchronous signal, according to the distance difference between the switching center. 100 and the respective base stations 141-14n. The delay detector 230 detects the single frame signals fed back from the respective base stations, based on the nearest base station (i.e., the reference base station) from the switching center 100. For example, in the case where base station 141 is the closest base station, buffer 610 temporarily stores the synchronous frame signal fed back from base station 141. Meanwhile, buffer 620 temporarily stores the frame synchronous signals fed back from the other control stations. base 141—14n. The subtractor 630 detects a signal difference between the feedback frame synchronous signals generated by the buffer 610 and 620. That is, the subtractor 630 detects a time delay difference between the feedback frame synchronous signal generated by the buffer 620 and the signal single feedback frame generated by the buffer 610. The subtractor 630 calculates the time delay differences between the reference time delay value (output of 610) and the time delay values (output of 620) of the respective signals frame synchronous, and provides control unit 220 with calculated temporary delay differences. The control unit 220 allows the transmitter 210 to transmit the time delay values of the synchronous frame signals to the corresponding base stations. Upon receipt of the delay values, the respective base stations 141-14n delay the frame synchronous signal if the delay value is negative, and shorten the frame synchronous signal if the delay value is positive. In the embodiment of the present invention, a regulation resistor FS in a CP23030 chip is used to delay or shorten the frame synchronous signal.

Come si può comprendere dalle precedenti descrizioni, il sistema di comunicazione radio digitale dell'invenzione rivela il ritardo temporale del segnale sincrono di quadro secondo la differenza di distanza fra il centro di commutazione e le rispettive stazioni di base, per compensare il ritardo temporale del segnale sincrono di quadro, fornendo quindi un servizio di chiamata stabile anche mentre si commuta il canale. As can be understood from the foregoing descriptions, the digital radio communication system of the invention detects the time delay of the synchronous frame signal according to the difference in distance between the switching center and the respective base stations, to compensate for the time delay of the signal. frame synchronous, thus providing a stable call service even while switching the channel.

Sebbene una forma di realizzazione preferita della presente invenzione sia stata descritta in dettaglio qui in precedenza, si dovrebbe chiaramente comprendere che molte varianti'e/o modifiche dei concetti inventivi di base qui insegnati che possono apparire ai tecnici del ramo, ricadranno ancora entro lo spirito e l'ambito della presente invenzione come definita nelle allegate rivendicazioni. Although a preferred embodiment of the present invention has been described in detail hereinbefore, it should clearly be understood that many variations and / or modifications of the basic inventive concepts taught herein which may appear to those skilled in the art will still fall within the spirit of and the scope of the present invention as defined in the appended claims.

Claims

R I V E N D I C A Z I O N I 1. Circuit for controlling a time delay of a frame synchronous signal in a digital radio communication system including a switching center for transmitting the frame synchronous signal to a plurality of base stations, said base stations instantaneously feeding the synchronous signal received back to said switching center, comprising :, a delay detector for comparing said frame synchronous signal transmitted to the base stations with said frame synchronous signal fed back by the base stations, to detect the time delay of said frame synchronous signal; And a delay compensator to compensate for the time delay of said synchronous frame signal.

2. A circuit for controlling a time delay of a frame synchronous signal according to claim 1, wherein said delay detector comprises: a temporary memory for storing said synchronous frame signal fed back from said base stations; a counter for initiating a counting operation in response to said frame synchronous signal transmitted to said base stations, and completing the counting operation in response to said frame synchronous signal fed back from said base stations; And a comparator for comparing said frame synchronous signal stored in said temporary memory with a count value emitted by said counter, to detect the time delay of said frame synchronous signal. .

A circuit for controlling a time delay of a frame synchronous signal according to claim 1, wherein said delay detector comprises: a counter for carrying out a counting operation following the reception of the synchronous frame signals fed back from said respective base stations; a first temporary memory for storing a single frame signal fed back from a closer base station; a second buffer for storing synchronous frame signals fed back from base stations except said closest base station; And a subtractor for subtracting the synchronous frame signal stored in said first temporary memory from the synchronous frame signal stored in said second temporary memory, to calculate a signal difference between them.

4. A circuit for controlling a time delay of a frame synchronous signal according to claim 3, wherein said delay compensator delays the frame synchronous signal if said signal difference is negative, and shortens the frame synchronous signal if said difference of signal is positive.

5. A method for controlling a time delay of a synchronous frame signal in a digital radio communication system including a switching center and a plurality of base stations, comprising the steps which consist of: transmitting the frame synchronous signal from said switching center to said base stations; instantaneously feeding said frame synchronous signal back to said switching center from said base stations; And comparing said frame synchronous signal transmitted to said base stations with said frame synchronous signal feedback from said base stations, to detect the time delay of said frame synchronous signal.

6. A method for controlling a time delay of a synchronous frame signal according to claim 5, further comprising the step which consists in compensating for the time delay of said frame synchronous signal.