IT202100003542A1 - Sistema e metodo per selezionare una modalita' operativa, quale una modalita' di avvio, di una unita' a micro-controllore - Google Patents
Sistema e metodo per selezionare una modalita' operativa, quale una modalita' di avvio, di una unita' a micro-controllore Download PDFInfo
- Publication number
- IT202100003542A1 IT202100003542A1 IT102021000003542A IT202100003542A IT202100003542A1 IT 202100003542 A1 IT202100003542 A1 IT 202100003542A1 IT 102021000003542 A IT102021000003542 A IT 102021000003542A IT 202100003542 A IT202100003542 A IT 202100003542A IT 202100003542 A1 IT202100003542 A1 IT 202100003542A1
- Authority
- IT
- Italy
- Prior art keywords
- pull
- external
- internal
- din
- input
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 16
- MKGHDZIEKZPBCZ-ULQPCXBYSA-N methyl (2s,3s,4r,5r,6r)-4,5,6-trihydroxy-3-methoxyoxane-2-carboxylate Chemical compound CO[C@H]1[C@H](O)[C@@H](O)[C@H](O)O[C@@H]1C(=O)OC MKGHDZIEKZPBCZ-ULQPCXBYSA-N 0.000 claims 20
- 230000008878 coupling Effects 0.000 claims 8
- 238000010168 coupling process Methods 0.000 claims 8
- 238000005859 coupling reaction Methods 0.000 claims 8
- 230000010287 polarization Effects 0.000 claims 4
- 230000001419 dependent effect Effects 0.000 claims 2
- 101100236764 Caenorhabditis elegans mcu-1 gene Proteins 0.000 description 25
- 230000015654 memory Effects 0.000 description 20
- 230000004913 activation Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/22—Means for limiting or controlling the pin/gate ratio
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Control Of Eletrric Generators (AREA)
Description
DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
?SISTEMA E METODO PER SELEZIONARE UNA MODALIT? OPERATIVA, QUALE UNA MODALIT? DI AVVIO, DI UNA UNIT? A MICRO-CONTROLLORE?
La presente invenzione ? relativa a un sistema e a un metodo per selezionare una modalit? operativa, in particolare una modalit? di avvio, di un'unit? a microcontrollore.
Le applicazioni che usano micro-controllori stanno crescendo rapidamente man mano che il costo di produzione diminuisce e le prestazioni dei sistemi incorporati aumentano, la necessit? di fornire flessibilit? in termini di input e output di dati ? la necessit? di creare adattabilit? nelle comunicazioni di microprocessori. L'uso di input/output di scopo generale (GPIO, General Purpose Input/Output) consente una trasmissione a struttura aperta tra dispositivi su un livello incorporato.
? noto che un GPIO sia un'interfaccia disponibile sulla maggior parte dei micro-controllori (MCU).
Generalmente, vi sono molteplici pin di GPIO (nonch? altri tipi di pin, come ad esempio pin di reset) su un singolo MCU per interazioni multiple e simultanee di applicazioni. I pin possono essere programmati come input, in modo tale che dati provenienti da sorgenti esterne possano essere inseriti nell'MCU. Sui pin di GPIO possono anche essere eseguite operazioni di output, in modo tale che dati formattati possano essere trasmessi a periferiche/dispositivi esterni, fornendo cos? un meccanismo semplice per programmare e ritrasmettere dati attraverso la stessa interfaccia di porta.
Tuttavia, incapsulamenti (package) piccoli e integrati rendono solitamente disponibile un numero limitato di GPIO, il che spesso ? dettato da considerazioni aziendali. Dato che i pin di GPIO impongono vari vincoli negli incapsulamenti piccoli (come ad esempio occupazione di spazio, costi, ecc.), ? importante ridurre al minimo il loro numero.
In alcune implementazioni, le MCU offrono all'utente finale la possibilit? di selezionare la modalit? di avvio specifica a cui accedere all'accensione/reset del dispositivo che incorpora l'MCU. Alcune opzioni di avvio di utente sono gestite attraverso pin di input o pin di avvio resi disponibili come GPIO. Le modalit? di avvio consentono all'utente di eseguire varie azioni. Alcuni esempi non limitativi sono: forzare la CPU per iniziare il recupero da una delle memorie o interfacce incorporate nel dispositivo; porre il dispositivo nella configurazione necessaria per scaricare software di utente in una delle memorie incorporate nel dispositivo o in una memoria esterna connessa al dispositivo; e selezionare un'impostazione di dispositivo specifica per garantire l'interoperabilit? con il resto del sistema all'avvio.
In generale, N pin di input (o avvio) consentono la selezione tra 2<N >comandi di input. Per aumentare il numero di comandi selezionabili, soprattutto per aumentare le opzioni di avvio che possono essere scelte attraverso un singolo pin, la soluzione nota ? aumentare il numero di pin, il che contraddice il requisito summenzionato di ridurre al minimo il numero di pin di input.
L'obiettivo della presente invenzione ? fornire un sistema e un metodo per selezionare una modalit? operativa di un'unit? a micro-controllore, per superare i problemi illustrati precedentemente.
Secondo la presente invenzione, vengono forniti un sistema e un metodo per selezionare una modalit? operativa di un'unit? a micro-controllore, come definito nelle rivendicazioni annesse.
Per una comprensione migliore della presente invenzione, vengono ora descritte le sue forme di realizzazione preferite, puramente a titolo di esempio non limitativo e con riferimento ai disegni allegati, in cui: la figura 1A ? una rappresentazione schematica di un MCU accoppiato a circuiti di pull-up e pull-down esterni; la figura 1B ? una rappresentazione maggiormente dettagliata dei circuiti di pull-up e pull-down esterni; le figure 2A-2C mostrano rispettive modalit? di configurazione operative dei circuiti di pull-up e pulldown esterni;
la figura 3 mostra un sistema che include un MCU, come ad esempio l'MCU della figura 1A, accoppiato a un controllore, secondo un aspetto della presente invenzione;
la figura 4 ? un diagramma di flusso che illustra un metodo implementato dal controllore esterno della figura 3, secondo un aspetto della presente invenzione; e
la figura 5 rappresenta un'applicazione del sistema della figura 3.
La figura 1A mostra schematicamente una struttura di un MCU 1, che include un pin di input (pin di avvio) DIN che pu? essere reso disponibile come pin di GPIO una volta completato l'avvio. La struttura mostrata nella figura 1A ? limitata agli eventi/alle caratteristiche utili per comprendere la presente descrizione.
Il pin di input DIN pu? essere configurato come input digitale (ad esempio binario), che riceve valori digitali esterni "1" (ad esempio, VDD) o "0" (ad esempio, tensione di massa GND o 0V). La selezione di valori digitali esterni pu? essere effettuata attraverso uno o pi? selettori o interruttori. La figura 1A identifica con numero di riferimento 3 una circuiteria esterna che include un interruttore Sext che pu? essere controllato in tre posizioni: accoppiato al terminale VDD per fornire un segnale "1" logico; accoppiato al terminale GND o 0V per fornire un segnale "0" logico; e lasciato flottante (ossia uno stato intermedio in cui non viene fornito nessuno tra VDD e GND/0V al pin di input DIN). La condizione flottante ? uno stato indesiderato e incontrollato (ad esempio, il segnale fornito al pin di input DIN ? rumore).
Resistori di pull-up e pull-down Rup, Rdn interni sono accoppiati elettricamente al pin di input DIN. I valori dei resistori di pull-down e pull-up Rup, Rdn pu? variare da chip a chip e da pin a pin e sono tipicamente di decine di k? ciascuno (nell'intervallo di 20-50 k?). Gli interruttori S1 e S2 sono chiusi se viene specificato un segnale Sup o Sdn, che collega il corrispondente resistore Rup, Rdn al pin di input DIN.
Opzionalmente, ? presente un amplificatore di input, o buffer di input, AMP_in per ripristinare livelli digitali corretti.
Opzionalmente, ? presente anche un amplificatore di output, o buffer di output, AMP_out ma ? irrilevante per la presente descrizione e pertanto non viene discusso ulteriormente n? mostrato nella figura 1A.
Una logica di controllo CTR ? configurata per controllare (attivare) l'amplificatore di input AMP_in e l'amplificatore di output AMP_out, in una maniera di per s? nota. La logica di controllo CTR ? configurata inoltre per attivare la configurazione di pull-up interna generando i segnali Sup e Sdn che chiudono l'interruttore S1 e aprono l'interruttore S2, rispettivamente, e per attivare la configurazione di pull-down interna generando i segnali Sup e Sdn che aprono l'interruttore S1 e chiudono l?interruttore S2, rispettivamente.
La logica di controllo CTR riceve inoltre in corrispondenza dell'input il segnale di output dall'amplificatore di input AMP_in, che ? il valore logico selezionato secondo le configurazioni di pull-up/pull-down esterne o interne.
Come mostrato nella figura 1B, il pin di input DIN dell'MCU 1 pu? essere accoppiato a un resistore esterno Rext, attraverso cui i valori digitali "1" (VDD) e "0" (GND o 0V) sono forniti ai resistori interni Rup, Rdn. Il resistore esterno Rext ha un valore di resistenza che ? minore dei valori di resistenza dei resistori interni Rup, Rdn (ad esempio, almeno 1 ordine di grandezza pi? piccolo).
Il resistore esterno Rext ? connesso alla tensione VDD attraverso un primo interruttore esterno S3 e a GND o 0V attraverso un secondo interruttore esterno S4. La configurazione mostrata nella figura 1B ? soltanto un esempio ed ? possibile implementare un'altra disposizione di circuiti.
Nella configurazione di modalit? di input, ossia quando l'MCU 1 ? configurato come stadio di input, la connessione del pin di input DIN a VDD o GND attraverso il resistore Rext consente la selezione di due opzioni di input (pull-up esterno e pull-down esterno). Dato che le configurazioni di pull-up e pull-down interne non possono essere controllate direttamente dall'utente, ? possibile usare le opzioni di pull-up e pull-down esterne per impostare il livello di tensione a "1" o "0" (e successivamente farlo cambiare soltanto quando desiderato dall'utente). Si noti che, tipicamente, le configurazioni di pull-up e pull-down interne non possono essere controllate o impostate direttamente o attivamente dall'utente durante la modalit? di avvio (l'utente pu? impostare le configurazioni di pull-up e pull-down interne tramite software una volta completato l'avvio e/o una volta configurato il pin nella modalit? GPIO).
Il resistore esterno Rext viene detto "forte" ("strong") (al contrario dei resistori interni Rup, Rdn "deboli" ("weak")), in quanto ha un valore di resistenza maggiore dei valori di resistenza dei resistori interni Rup, Rdn. Pertanto, quando il pin di input DIN ? alimentato attraverso la circuiteria esterna mostrata nella figura 1B, il livello di tensione alto ("1") viene forzato chiudendo l'interruttore S3 e aprendo l'interruttore S4; il livello di tensione basso ("0") ? forzato chiudendo l'interruttore S4 e aprendo l'interruttore S3; lo stato flottante corrisponde all'apertura di entrambi gli interruttori S3 e S4. I livelli di tensione alto e basso sono forzati a prescindere dalla configurazione della circuiteria di pullup e pull-down interna dell'MCU 1.
Come ? evidente dalla discussione di cui sopra, l'uso di un singolo pin di input DIN consente di fornire all'MCU 1 due comandi di input esterni, mentre l'uso di due pin di input DIN consente di fornire all'MCU 1 quattro comandi di input.
Per aumentare il numero di comandi o opzioni di avvio che possono essere scelti esternamente dall'utente dell'MCU, come ad esempio l'MCU 1 della figura 1A, senza aumentare il numero di pin di input (ossia pin di avvio o pin di GPIO) DIN, la presente invenzione prevede l'uso di una terza configurazione di modalit? di input, ossia un input flottante.
Secondo la presente invenzione, le figure 2A-2C (in cui elementi comuni a quelli della figura 1A sono indicati con gli stessi numeri di riferimento) mostrano tre rispettive configurazioni di modalit? di input, che possono essere selezionate dall'utente:
? input con pull-up esterno (figura 2A): viene usato un resistore di pull-up esterno per garantire un livello logico ben definito (o predefinito) (ad esempio un segnale logico o binario, come ad esempio il livello logico "1").
? Input con pull-down esterno (figura 2B): viene usato un resistore di pull-down esterno per garantire un livello logico ben definito (o predefinito) diverso (ad esempio un segnale logico o binario, come ad esempio il livello logico "0").
? Input flottante (figura 2C): non viene fornito alcun segnale esterno ben definito (o predefinito) e livelli logici di input sono determinati dalle configurazioni di pull-up e pull-down interne (ossia, connettendo l'amplificatore di input AMP_in a VDD attraverso il resistore di pull-up Rup o a GND/0V attraverso il resistore di pull-down Rdn). Resistori di pull-up e pull-down interni sono usati per garantire un livello logico di input ben definito (ad esempio un segnale binario, "0" o "1" secondo la rispettiva configurazione di pull-down o pull-up interna implementata).
La configurazione di pull-up esterna (figura 2A) ? ottenuta connettendo il resistore esterno Rext a VDD - con riferimento alla figura 2B, chiudendo (accendendo) il primo interruttore esterno S3 e aprendo (spegnendo) il secondo interruttore esterno S4.
La configurazione di pull-down esterna (figura 2B) ? ottenuta connettendo il resistore esterno Rext a GND/0V chiudendo (accendendo) il secondo interruttore esterno S4 e aprendo (spegnendo) il primo interruttore esterno S3.
La configurazione di input flottante (figura 2C) ? ottenuta lasciando aperti (spenti) il primo e il secondo interruttore S3 e S4.
La figura 3 mostra un sistema 10 che include l'MCU 1 della figura 1A e un controllore 20, in particolare un controllore di avvio 20, che include una logica di controllo 22 (comprendente ad esempio un microprocessore e una memoria, non mostrati).
Il controllore di avvio 20 pu? essere interno all'MCU 1 (ossia, ? parte dell'MCU 1) o esterno all'MCU 1 ed ? accoppiato operativamente alla logica di controllo CTR dell'MCU 1 per inviare segnali di controllo Sup, Sdn, SIN, SOUT. Il segnale Sup controlla l'implementazione, da parte della logica di controllo CTR, della configurazione di pull-up interna (accendendo l'interruttore S1 e spegnendo l'interruttore S2); il segnale Sdn controlla l'implementazione, da parte della logica di controllo CTR, della configurazione di pull-down interna (accendendo l'interruttore S2 e spegnendo l'interruttore S1); il segnale SIN controlla l'implementazione, da parte della logica di controllo CTR, della configurazione di modalit? di input (attivazione dell'amplificatore di input AMP_in); e il segnale SOUT controlla l'implementazione, da parte della logica di controllo CTR, della configurazione di modalit? di output (attivazione dell'amplificatore di output AMP_out). In particolare, nel contesto della presente invenzione, l'MCU 1 viene usato soltanto con la configurazione di input (ossia, l'amplificatore di input AMP_in ? acceso dal segnale SIN e l'amplificatore di output AMP_out ? spento, o altrimenti disattivato, dal segnale SOUT).
Nel contesto della presente invenzione, i segnali di controllo Sup, Sdn, SIN, SOUT sono generati come conseguenza di un comando specifico (nel seguito, un comando di "reset" RST) generato o fornito in altro modo dall'utente e acquisito dall'MCU 1 attraverso un pin di reset DR che pu? essere parte dell'MCU 1 o esterno all'MCU 1. Dopo aver generato il comando di reset RST, l'utente seleziona o forza una tra la configurazione di pull-up esterna, pulldown esterna o flottante esterna (come descritto precedentemente). Ciascuna di queste configurazioni corrisponde a un'opzione di avvio che l'utente desidera implementare.
In una condizione operativa, l'utente fornisce il comando di reset RST e forza la configurazione di pull-up esterna, impostando un segnale di input "1" in corrispondenza del pin di input DIN. Il controllore di avvio 20 controlla automaticamente una configurazione di pull-up interna (che corrisponderebbe a un segnale di input "1"). Come detto, a prescindere dalla configurazione di pull-up o pull-down interna, il segnale logico letto dall'amplificatore di input AMP_in ? il segnale logico alto, o "1", impostato dalla configurazione di pull-up esterna.
L'output generato dall'amplificatore di input AMP_in ? fornito alla logica di controllo CTR, che a sua volta fornisce un corrispondente segnale Data_out alla logica di controllo 22 del controllore di avvio 20. Quindi, il controllore di avvio 20 controlla una configurazione di pull-down interna dell'MCU 1 (che corrisponderebbe a un segnale di input "0"), con la configurazione di pull-up esterna ancora attiva. Tuttavia, come gi? discusso, il pull-up esterno prevale sul pull-down interno, per cui il segnale logico letto dall'amplificatore di input AMP_in ? il segnale logico alto, o "1", impostato dalla configurazione di pull-up esterna, a prescindere dalla configurazione di pull-down interna. L'output generato dall'amplificatore di input AMP_in ? fornito alla logica di controllo CTR, che a sua volta fornisce un corrispondente segnale Data_out alla logica di controllo 22 del controllore di avvio 20. Il controllore di avvio 20 identifica la configurazione di pull-up esterna impostata dall'utente in base ai valori logici ricevuti, che sono "1" e "1", rispettivamente.
In un'altra condizione operativa possibile, l'utente fornisce il comando di reset RST e forza una configurazione di pull-down esterna, impostando un segnale di input "0". Il controllore di avvio 20 controlla automaticamente la configurazione di pull-up interna (che corrisponderebbe a un segnale di input "1"). Tuttavia, come discusso precedentemente, il pull-down esterno prevale sul pull-up interno e il segnale logico letto dall'amplificatore di input AMP_in ? il segnale logico basso, o "0", impostato dalla configurazione di pull-down esterna, a prescindere dalla configurazione di pull-up interna. L'output generato dall'amplificatore di input AMP_in ? fornito alla logica di controllo CTR, che a sua volta fornisce un corrispondente segnale Data_out alla logica di controllo 22 del controllore di avvio 20. Quindi, il controllore di avvio 20 controlla una configurazione di pull-down interna (che corrisponderebbe a un segnale di input "0"), con la configurazione di pull-down esterna forzata dall'utente ancora attiva. Come detto, il segnale logico letto dall'amplificatore di input AMP_in ? anche in questo caso il segnale logico basso, o "0". L'output generato dall'amplificatore di input AMP_in ? fornito alla logica di controllo CTR, che a sua volta fornisce un corrispondente segnale Data_out alla logica di controllo 22 del controllore di avvio 20. Il controllore di avvio 20 identifica la configurazione di pull-down esterna impostata dall'utente in base ai valori logici ricevuti, che sono "0" e "0" rispettivamente.
In un'ulteriore condizione operativa possibile, l'utente fornisce il comando di reset RST attraverso il pin di reset DR e lascia flottante il pin di input DIN. Il controllore di avvio 20 controlla automaticamente una configurazione di pull-up interna (che corrisponde a un segnale di input "1"). In questo caso, il pull-up interno determina il valore logico "1" letto dall'amplificatore di input AMP_in. L'output generato dall'amplificatore di input AMP_in ? fornito alla logica di controllo CTR, che a sua volta fornisce un corrispondente segnale Data_out al controllore di avvio 20. Quindi, e con il pin di input DIN lasciato ancora flottante, il controllore di avvio 20 controlla una configurazione di pull-down interna (che corrisponde a un segnale di input "0"). In questo caso, il pull-down interno determina il valore logico "0" letto dall'amplificatore di input AMP_in. L'output generato dall'amplificatore di input AMP_in ? fornito alla logica di controllo CTR, che a sua volta fornisce un corrispondente segnale Data_out alla logica di controllo 22 del controllore di avvio 20. Il controllore di avvio 20 identifica che, in entrambe le configurazioni, i segnali ricevuti dalla logica di controllo CTR corrispondono ai segnali attesi, secondo le configurazioni di pull-up/pulldown interne impostate precedentemente dal controllore di avvio 20 stesso. Infatti, in questo caso, il controllore di avvio 20 identifica la configurazione flottante impostata dall'utente in base ai valori logici ricevuti durante e dopo TR, che sono "1" e "0" rispettivamente.
La figura 4 mostra un diagramma di flusso che riepiloga e generalizza le tre condizioni operative di cui sopra, come eseguite o implementate dalla logica di controllo 22 del controllore di avvio 20.
Nella fase 100, l'utente attiva una configurazione esterna tra pull-up, pull-down e flottante (questa fase ? eseguita dall'utente manualmente e non ? parte delle operazioni eseguite dal controllore di avvio 20). Ovviamente, la configurazione esterna pu? essere selezionata automaticamente, senza il controllo manuale dell'utente (ad esempio, in caso di sistema automatizzato dove le opzioni di avvio sono controllate automaticamente attraverso un software).
L'utente fornisce inoltre all'MCU 1 il comando di reset RST, attraverso il pin di reset DR (anche questa fase pu? essere eseguita automaticamente tramite software, secondo l'applicazione).
In una forma di realizzazione, che non limita la presente invenzione, il comando di reset RST ? fornito con la pressione di un pulsante da parte dell'utente.
In un'ulteriore forma di realizzazione non limitativa, il comando di reset ? generato ad esempio da un'unit? host appartenente allo stesso sistema (ad esempio un altro MCU sulla stessa scheda), che pu? anche controllare pullup/pull-down e potenzialmente altre interfacce dell'MCU 1.
In ancora un'altra forma di realizzazione non limitativa, il comando di reset ?, ad esempio, forzato da circuiti interni all'MCU 1. Questa forma di realizzazione pu? essere applicata, ad esempio, quando, in una condizione operativa iniziale, l'MCU non ? alimentato (VDD ? spenta). Il comando di reset RST non ? azionato dall'utente e il pin di reset correlato ? lasciato "aperto" o altrimenti non alimentato. Non appena la tensione VDD viene accesa, il comando di reset RST ? forzato o fornito da un circuito di reset all'accensione (POR, Power-On Reset) incorporato nell'MCU 1, finch? la tensione di alimentazione VDD non raggiunge il valore operativo (ossia sopra un valore di tensione operativa minimo).
Si noti che la temporizzazione effettiva della generazione del segnale di reset RST e dell'attivazione della configurazione esterna (da parte dell'utente o automaticamente) possono variare, ossia possono essere contestuali o una pu? essere fornita prima dell'altra, secondo requisiti e configurazioni del controllore di avvio 20.
Il comando di reset RST innesca le generazioni dei segnali Sup e Sdn da parte della logica di controllo 22 del controllore di avvio 20. In particolare, in questo esempio, nella fase 102 la logica di controllo 22 genera segnali Sup e Sdn per implementare una configurazione di pull interna (chiudendo l'interruttore S1 attraverso il segnale Sup e aprendo l'interruttore S2 attraverso il segnale Sdn).
Nella fase 104, il controllore di avvio 20 attende finch? non viene rilasciato il comando di reset RST. In un'altra forma di realizzazione, non ? richiesto il rilascio del pulsante di reset (ad esempio, il pulsante viene rilasciato automaticamente dopo un periodo di tempo predefinito). Sono possibili altre eventuali configurazioni, come evidente agli esperti nella tecnica.
Nella fase 106, un primo segnale digitale "1" o "0" ? acquisito dall'amplificatore di input AMP_in, come gi? descritto in dettaglio sopra, e fornito alla logica di controllo 22 del controllore di avvio 20.
Nella fase 108, il controllore di avvio 20 genera i segnali Sup e Sdn per implementare una configurazione di pull-down interna (chiedendo l'interruttore S2 attraverso il segnale Sdn e aprendo l'interruttore S1 attraverso il segnale Sup).
Con riferimento alla fase 110, dopo la commutazione tra pull-up e pull-down interni (o viceversa), ? consigliabile attendere un intervallo di tempo TS per consentire la stabilizzazione dei segnali elettrici (ad esempio, TS ? di alcuni microsecondi). La fase 110 ? opzionale.
Nella fase 112, un secondo segnale digitale "1" o "0" ? acquisito dall'amplificatore di input AMP_in, come gi? descritto in dettaglio sopra, e fornito alla logica di controllo 22 del controllore di avvio 20.
Nella fase 114, la logica di controllo 22 confronta i segnali di input (valori digitali) ricevuti nelle fasi 106 e 112 con valori digitali predefiniti (ad esempio, memorizzati nella memoria interna), riconoscendo cos? il comando dell'utente desiderato. Di conseguenza, la logica di controllo 22 pu? selezionare o implementare una corrispondente modalit? di avvio.
Ad esempio, la memoria interna pu? memorizzare una tabella come segue:
Di conseguenza, possono essere implementate pertanto opzioni di avvio diverse, ciascuna corrispondendo a una rispettiva coppia di valori digitali ricevuti. Le opzioni di avvio effettivamente implementate dipendono dall'applicazione e non limitano la presente invenzione.
La figura 5 raffigura, schematicamente, un uso possibile della presente invenzione.
Nella figura 5, viene usato un MCU 1, accoppiato a una memoria esterna 50.
In alcune applicazioni, pu? esservi la necessit? di eseguire l'avvio dalla memoria esterna 50. In questo caso, nella memoria esterna deve essere in primo luogo scaricato firmware.
? possibile connettere all'MCU 1 un certo numero di memorie esterne 50 diverse (in particolare, memorie flash NOR commerciali). Ogni memoria esterna 50 pu? funzionare con una propria tensione interna. Ad esempio, una memoria esterna 50 pu? supportare 1,8V e un'altra memoria esterna 50 pu? supportare 3V. L'utente ? libero di scegliere la memoria con cui lavorare.
Per fornire segnali alla memoria esterna alle tensioni corrette, l'MCU 1 comprende un regolatore di tensione incorporato, la cui tensione di output pu? essere programmata (ossia variata) tramite software. Per non danneggiare la memoria esterna 50, ? necessario fare attenzione a non accedere alla memoria esterna 50 con un livello di tensione maggiore di quello supportato da tale memoria 50.
Secondo un aspetto della presente invenzione, in una prima modalit? di avvio, il regolatore di tensione inizia con una tensione uguale alla tensione pi? bassa supportata (nell'esempio di cui sopra, 1,8 V). Il firmware viene scritto nella memoria esterna 50 a 1,8V.
In una seconda modalit? di avvio, l'utente pu? selezionare attivamente una tensione maggiore (nell'esempio di cui sopra, 3V) supportata dalla memoria esterna 50 effettivamente usata.
In una terza modalit? di avvio, non ? richiesto alcun scaricamento di firmware nella memoria 50.
La prima, la seconda e la terza modalit? di avvio di cui sopra possono essere selezionate dall'utente attraverso un singolo pin di input dell'MCU 1, assegnando a ciascuna tra la configurazione di pull-up, pull-down e flottante esterna una corrispondente prima, seconda e terza modalit? di avvio.
I vantaggi dell'invenzione descritta precedentemente, secondo le varie forme di realizzazione, emergono chiaramente dalla descrizione di cui sopra.
In particolare, un numero ridotto di pin di avvio e la corrispondente disponibilit? di un numero maggiore di GPIO ? un vantaggio competitivo altamente desiderato.
Infine, ? chiaro che modifiche e varianti possono essere apportate a quanto ? stato descritto e illustrato qui, senza allontanarsi in questo modo dall'ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.
Claims (18)
1. Sistema (10) comprendente:
- un'unit? a micro-controllore, MCU, (1) che include un pin di input (DIN) utilizzabile come interfaccia di input/output di scopo generale (?general purpose?) dell'MCU (1) e circuiterie di pull-up e pull-down interne (S1, Rup, S2, Rdn) accoppiate al pin di input (DIN);
- circuiterie di pull-up e pull-down esterne (S3, S4, Rext), che sono esterne all'MCU (1) e accoppiate al pin di input (DIN), utilizzabili secondo una prima modalit? di configurazione, in cui il pin di input (DIN) ? configurato in uno stato flottante disaccoppiando il pin di input (DIN) da entrambe le circuiterie di pull-up e pull-down esterne;
- una logica di controllo (CTR, 20, 22), accoppiata operativamente all'MCU (1) e programmata per:
configurare (102) l?MCU (1) secondo una modalit? di input interna tra: una modalit? di pull-up interna accoppiando la circuiteria di pull-up interna (S1, Rup) al pin di input (DIN) per fornire un primo valore logico di tensione interno (VDD) al pin di input (DIN) e una modalit? di pull-down interna accoppiando la circuiteria di pulldown interna (S2, Rdn) al pin di input (DIN) per fornire un secondo valore logico di tensione interno (GND) al pin di input (DIN);
acquisire (106) un primo segnale di tensione di input dal pin di input (DIN), che ?, durante detta prima modalit? di configurazione, uno tra il primo e il secondo valore logico di tensione interno (VDD, GND) secondo la modalit? di input interna in cui ? configurata l'MCU;
configurare ulteriormente (108) l'MCU (1) secondo l'altra modalit? di input interna tra: modalit? di pull-up interna accoppiando la circuiteria di pull-up interna (S1, Rup) al pin di input (DIN) e modalit? di pull-down interna accoppiando la circuiteria di pull-down interna (S2, Rdn) al pin di input (DIN);
acquisire (112) un secondo segnale di tensione di input dal pin di input (DIN), che ?, durante detta prima modalit? di configurazione, l'altro tra il primo e il secondo valore logico di tensione interno (VDD, GND) secondo l'altra modalit? di input interna in cui ? configurata ulteriormente l'MCU;
selezionare (114) una modalit? operativa dell'MCU (1) in base a detto primo e detto secondo segnale di tensione di input acquisiti.
2. Sistema secondo la rivendicazione 1, in cui le circuiterie di pull-up e pull-down esterne (S3, S4, Rext) sono ulteriormente utilizzabili secondo:
una seconda modalit? di configurazione, in cui un primo valore logico di tensione esterno (VDD), generato dalla circuiteria di pull-up esterna (S3, Rext), ? fornito al pin di input (DIN);
una terza modalit? di configurazione, in cui un secondo valore logico di tensione esterno (GND), generato dalla circuiteria di pull-down esterna (S4, Rext), ? fornito al pin di input (DIN);
e in cui il primo segnale di tensione di input ?: durante detta seconda modalit? di configurazione, il primo valore logico di tensione esterno (VDD); durante detta terza modalit? di configurazione, detto secondo valore logico di tensione esterno (GND);
e in cui il secondo segnale di tensione di input ?: durante detta seconda modalit? di configurazione, il primo valore logico di tensione esterno (VDD); durante detta terza modalit? di configurazione, detto secondo valore logico di tensione esterno (GND).
3. Sistema secondo la rivendicazione 2, in cui detto primo e detto secondo segnale di tensione di input sono segnali binari, che variano tra livelli di segnale basso e alto,
la logica di controllo (CTR, 20, 22) essendo programmata per selezionare (114) la modalit? operativa dell'MCU (1) confrontando detto primo e detto secondo segnale di tensione di input con valori attesi nella prima, nella seconda e nella terza modalit? di configurazione, e selezionando la modalit? operativa dell'MCU (1) in base a un risultato di detto confronto.
4. Sistema secondo una qualsiasi delle rivendicazioni precedenti, in cui l'MCU (1) comprende inoltre, o ? accoppiato operativamente a, un pin di reset (DR), la logica di controllo (CTR, 20, 22) essendo inoltre accoppiata operativamente al pin di reset (DR) e programmata per acquisire (104), in corrispondenza di detto pin di reset (DR), un segnale di reset (RST), l'operazione di acquisire (106) il primo segnale di tensione di input in corrispondenza del pin di input (DIN) essendo eseguita soltanto quando detto segnale di reset (RST) assume un valore predefinito.
5. Sistema secondo una qualsiasi delle rivendicazioni precedenti, in cui la logica di controllo (CTR, 20, 22) ? ulteriormente programmata per impostare (110), e attendere lo scadere di, un temporizzatore (TS) prima di acquisire (112) il secondo segnale di tensione di input.
6. Sistema secondo una qualsiasi delle rivendicazioni precedenti, in cui detta circuiteria di pull-up interna (S1, Rup) include la serie di un resistore di pull-up (Rup) e un primo interruttore interno (S1), accoppiati tra il pin di input (DIN) e un terminale di polarizzazione (VDD); e in cui detta circuiteria di pull-down interna (S2, Rdn) include una serie di un resistore di pull-down (Rdn) e un secondo interruttore interno (S2), accoppiati tra il pin di input (DIN) e un terminale di riferimento (GND), la logica di controllo (CTR, 20, 22) essendo inoltre programmata, allo scopo di configurare (102) l'MCU (1) secondo la modalit? di pull-up interna, per chiudere il primo interruttore interno (S1) in modo da connettere il terminale di polarizzazione (VDD) al pin di input (DIN) attraverso il resistore di pull-up (Rup); e, allo scopo di configurare (102) l'MCU (1) secondo la modalit? di pulldown interna, per chiudere il secondo interruttore interno (S2) in modo da connettere il terminale di riferimento (GND) al pin di input (DIN) attraverso il resistore di pull-down (Rdn).
7. Sistema secondo una qualsiasi delle rivendicazioni precedenti, in cui la circuiteria di pull-up esterna (S3, Rext) ? formata da un resistore esterno (Rext) accoppiato a un terminale di polarizzazione (VDD) attraverso un primo interruttore esterno (S3); e in cui la circuiteria di pulldown esterna (S4, Rext) ? formata dal resistore esterno (Rext) accoppiato a un terminale di riferimento (GND) attraverso un secondo interruttore esterno (S4),
in cui:
nella prima modalit? di configurazione, il primo e il secondo interruttore esterno (S3, S4) sono entrambi aperti, disaccoppiando cos? il pin di input (DIN) sia dal terminale di polarizzazione (VDD) sia dal terminale di riferimento (GND);
nella seconda modalit? di configurazione, il primo interruttore esterno (S3) ? chiuso e il secondo interruttore esterno (S4) ? aperto, connettendo cos? il terminale di polarizzazione (VDD) al pin di input (DIN) attraverso il resistore esterno (Rext); e
nella terza modalit? di configurazione, il secondo interruttore esterno (S4) ? chiuso e il secondo interruttore esterno (S3) ? aperto, connettendo cos? il terminale di riferimento (GND) al pin di input (DIN) attraverso il resistore esterno (Rext).
8. Sistema secondo la rivendicazione 2 o la rivendicazione 3 o una qualsiasi delle rivendicazioni 3-7 quando dipendenti dalla rivendicazione 2 o dalla rivendicazione 3, in cui le circuiterie di pull-up e pulldown interne (S1, Rup, S2, Rdn) e le circuiterie di pull-up e pull-down esterne (S3, S4, Rext) sono configurate in modo tale che, nella seconda e nella terza modalit? di configurazione, il primo e il secondo valore logico di tensione esterno (VDD, GND) prevalgano sul primo e sul secondo valore logico di tensione interno (VDD, GND).
9. Sistema secondo una qualsiasi delle rivendicazioni precedenti, in cui la modalit? operativa dell'MCU (1), selezionata in base a detto primo e detto secondo segnale di tensione di input acquisiti, include una tra una pluralit? di modalit? di avvio.
10. Metodo per selezionare una modalit? operativa di un'unit? a micro-controllore, MCU, (1) che include un pin di input (DIN) utilizzabile come interfaccia di input/output di scopo generale dell'MCU (1) e circuiterie di pull-up e pull-down interne (S1, Rup, S2, Rdn) accoppiate al pin di input (DIN), comprendente le fasi di:
- implementare (100) una configurazione esterna del pin di input (DIN) che include una prima modalit? di configurazione, in cui il pin di input (DIN) ? configurato in uno stato flottante disaccoppiando il pin di input (DIN) da entrambe le circuiterie di pull-up e pull-down esterne;
- configurare (102) l'MCU (1) secondo una modalit? di input interna tra: una modalit? di pull-up interna accoppiando la circuiteria di pull-up interna (S1, Rup) al pin di input (DIN) per fornire un primo valore logico di tensione interno (VDD) al pin di input e una modalit? di pull-down interna accoppiando la circuiteria di pull-down interna (S2, Rdn) al pin di input (DIN) per fornire un secondo valore logico di tensione interno (GND) al pin di input (DIN);
- acquisire (106) un primo segnale di tensione di input in corrispondenza del pin di input (DIN), che ?, durante detta prima modalit? di configurazione, uno tra il primo e il secondo valore logico di tensione interno (VDD, GND) secondo la modalit? di input interna in cui ? configurata l'MCU;
- configurare ulteriormente (108) l'MCU (1) secondo l'altra modalit? di input interna tra: modalit? di pull-up interna accoppiando la circuiteria di pull-up interna (S1, Rup) al pin di input (DIN) e modalit? di pull-down interna accoppiando la circuiteria di pull-down interna (S2, Rdn) al pin di input (DIN);
- acquisire (112) un secondo segnale di tensione di input in corrispondenza del pin di input (DIN), che ?, durante detta prima modalit? di configurazione, l'altro tra il primo e il secondo valore logico di tensione interno (VDD, GND) secondo l'altra modalit? di input interna in cui l'MCU ? ulteriormente configurata;
- selezionare (114) detta modalit? operativa dell'MCU (1) in base a detto primo e detto secondo segnale di tensione di input.
11. Metodo secondo la rivendicazione 10, comprendente inoltre la fase di implementare (100) ulteriori configurazioni esterne del pin di input (DIN) che includono almeno una tra:
una seconda modalit? di configurazione, in cui un primo valore logico di tensione esterno (VDD), generato dalla circuiteria di pull-up esterna (S3, Rext), ? fornito al pin di input (DIN); e
una terza modalit? di configurazione, in cui un secondo valore logico di tensione esterno (GND), generato dalla circuiteria di pull-down esterna (S4, Rext), ? fornito al pin di input (DIN);
in cui detto primo segnale di tensione di input ?: durante detta seconda modalit? di configurazione, il primo valore logico di tensione esterno (VDD); durante detta terza modalit? di configurazione, detto secondo valore logico di tensione esterno (GND),
e in cui detto secondo segnale di tensione di input ?: durante detta prima modalit? di configurazione, il primo valore logico di tensione esterno (VDD); durante detta seconda modalit? di configurazione, detto secondo valore logico di tensione esterno (GND).
12. Metodo secondo la rivendicazione 11, in cui detto primo e detto secondo segnale di tensione di input sono segnali binari, che variano tra livelli di segnale basso e alto,
la fase di selezionare (114) la modalit? operativa dell'MCU (1) include confrontare detto primo e detto secondo segnale di tensione di input con valori attesi nella prima, nella seconda e nella terza modalit? di configurazione, e selezionare la modalit? operativa dell'MCU (1) in base a un risultato di detto confronto.
13. Metodo secondo una qualsiasi delle rivendicazioni 10-12, in cui l'MCU (1) comprende inoltre, o ? accoppiata operativamente a, un pin di reset (DR),
il metodo comprendendo inoltre le fasi di:
- acquisire (104), in corrispondenza di detto pin di reset (DR), un segnale di reset (RST); e
- eseguire la fase di acquisire (106) il primo segnale di tensione di input in corrispondenza del pin di input (DIN) soltanto quando detto segnale di reset (RST) assume un valore predefinito.
14. Metodo secondo una qualsiasi delle rivendicazioni 10-13, comprendente inoltre la fase di impostare (110), e attendere lo scadere di, un temporizzatore (TS) prima di eseguire la fase di acquisire (112) il secondo segnale di tensione di input.
15. Metodo secondo una qualsiasi delle rivendicazioni 10-14, in cui detta circuiteria di pull-up interna (S1, Rup) include la serie di un resistore di pull-up (Rup) e un primo interruttore interno (S1), accoppiati tra il pin di input (DIN) e un terminale di polarizzazione (VDD); e in cui detta circuiteria di pull-down interna (S2, Rdn) include una serie di un resistore di pull-down (Rdn) e un secondo interruttore interno (S2), accoppiati tra il pin di input (DIN) e un terminale di riferimento (GND),
la fase di configurare (102) l'MCU (1) secondo la modalit? di pull-up interna comprendente chiudere il primo interruttore interno (S1) per connettere il terminale di polarizzazione (VDD) al pin di input (DIN) attraverso il resistore di pull-up (Rup); e
la fase di configurare (102) l'MCU (1) secondo la modalit? di pull-down interna comprendente chiudere il secondo interruttore interno (S2) per connettere il terminale di riferimento (GND) al pin di input (DIN) attraverso il resistore di pull-down (Rdn).
16. Metodo secondo la rivendicazione 11 o la rivendicazione 12 o una qualsiasi delle rivendicazioni 13-15 quando dipendenti dalla rivendicazione 11 o dalla rivendicazione 12, in cui la circuiteria di pull-up esterna (S3, Rext) ? formata da un resistore esterno (Rext) accoppiato a un terminale di polarizzazione (VDD) attraverso un primo interruttore esterno (S3); e in cui la circuiteria di pull-down esterna (S4, Rext) ? formata dal resistore esterno (Rext) accoppiato a un terminale di riferimento (GND) attraverso un secondo interruttore esterno (S4),
la fase di implementare (100) la prima modalit? di configurazione comprendendo aprire sia il primo sia il secondo interruttore esterno (S3, S4), disaccoppiando cos? il pin di input (DIN) sia dal terminale di polarizzazione (VDD) sia dal terminale di riferimento (GND);
la fase di implementare (100) la seconda modalit? di configurazione comprendendo chiudere il primo interruttore esterno (S3) e aprire il secondo interruttore esterno (S4) connettendo cos? il terminale di polarizzazione (VDD) al pin di input (DIN) attraverso il resistore esterno (Rext); e la fase di implementare (100) la terza modalit? di configurazione comprendendo chiudere il secondo interruttore esterno (S4) e aprire il secondo interruttore esterno (S3), connettendo cos? il terminale di riferimento (GND) al pin di input (DIN) attraverso il resistore esterno (Rext).
17. Metodo secondo una qualsiasi delle rivendicazioni 10-16, in cui le circuiterie di pull-up e pull-down interne (S1, Rup, S2, Rdn) e le circuiterie di pull-up e pull-down esterne (S3, S4, Rext) sono configurate in modo tale che, nella prima e nella seconda modalit? di configurazione, il primo e il secondo valore logico di tensione esterno (VDD, GND) prevalgano sul primo e sul secondo valore logico di tensione interno (VDD, GND).
18. Metodo secondo una qualsiasi delle rivendicazioni 10-17, in cui la fase di selezionare (114) la modalit? operativa dell'MCU (1) include selezionare una tra una pluralit? di modalit? di avvio.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102021000003542A IT202100003542A1 (it) | 2021-02-16 | 2021-02-16 | Sistema e metodo per selezionare una modalita' operativa, quale una modalita' di avvio, di una unita' a micro-controllore |
| US17/671,844 US11705904B2 (en) | 2021-02-16 | 2022-02-15 | System and method for selecting an operating mode, such as a boot mode, of a micro-controller unit |
| CN202210140699.6A CN114942897B (zh) | 2021-02-16 | 2022-02-16 | 用于选择微控制器单元的操作模式的系统和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102021000003542A IT202100003542A1 (it) | 2021-02-16 | 2021-02-16 | Sistema e metodo per selezionare una modalita' operativa, quale una modalita' di avvio, di una unita' a micro-controllore |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| IT202100003542A1 true IT202100003542A1 (it) | 2022-08-16 |
Family
ID=75539862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT102021000003542A IT202100003542A1 (it) | 2021-02-16 | 2021-02-16 | Sistema e metodo per selezionare una modalita' operativa, quale una modalita' di avvio, di una unita' a micro-controllore |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11705904B2 (it) |
| CN (1) | CN114942897B (it) |
| IT (1) | IT202100003542A1 (it) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT202100003542A1 (it) * | 2021-02-16 | 2022-08-16 | St Microelectronics Srl | Sistema e metodo per selezionare una modalita' operativa, quale una modalita' di avvio, di una unita' a micro-controllore |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0582392A1 (en) * | 1992-07-21 | 1994-02-09 | Advanced Micro Devices, Inc. | Microcontroller with provisions for emulation |
| US20110316581A1 (en) * | 2010-06-24 | 2011-12-29 | Oki Semiconductor Co., Ltd | Semiconductor device with bus connection circuit and method of making bus connection |
| EP3055777A1 (en) * | 2013-10-07 | 2016-08-17 | Microchip Technology Incorporated | Integrated device with auto configuration |
| US20170147367A1 (en) * | 2015-11-20 | 2017-05-25 | General Electric Company | Configurable io-channel system with embedded microcontroller |
| US20170294909A1 (en) * | 2016-04-12 | 2017-10-12 | Microchip Technology Incorporated | Power-Up Based Integrated Circuit Configuration |
| WO2020036481A1 (en) * | 2018-08-15 | 2020-02-20 | Mimos Berhad | A circuit and method for operation mode selection |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5008058B2 (ja) * | 2006-06-22 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 出力インピーダンス調整回路、半導体装置及び出力インピーダンス調整方法 |
| US7978538B2 (en) * | 2009-01-29 | 2011-07-12 | International Business Machines Corporation | Setting memory device termination in a memory device and memory controller interface in a communication bus |
| US8681571B2 (en) * | 2010-06-15 | 2014-03-25 | International Business Machines Corporation | Training a memory controller and a memory device using multiple read and write operations |
| US8570063B2 (en) * | 2011-10-25 | 2013-10-29 | Micron Technology, Inc. | Methods and apparatuses including an adjustable termination impedance ratio |
| US9152257B2 (en) * | 2012-12-28 | 2015-10-06 | Intel Corporation | Low swing voltage mode driver |
| KR102163263B1 (ko) * | 2014-03-27 | 2020-10-12 | 에스케이하이닉스 주식회사 | 반도체 장치의 데이터 출력 회로 |
| US9564900B2 (en) * | 2015-04-16 | 2017-02-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Supply boost device |
| US9948300B1 (en) * | 2017-03-20 | 2018-04-17 | Micron Technology, Inc. | Apparatuses and methods for partial bit de-emphasis |
| US10234497B2 (en) * | 2017-08-07 | 2019-03-19 | Google Llc | Electronic component state determination |
| TWI715498B (zh) * | 2020-05-19 | 2021-01-01 | 瑞昱半導體股份有限公司 | 連接埠控制裝置 |
| IT202100003542A1 (it) * | 2021-02-16 | 2022-08-16 | St Microelectronics Srl | Sistema e metodo per selezionare una modalita' operativa, quale una modalita' di avvio, di una unita' a micro-controllore |
| EP4064001B1 (en) * | 2021-03-25 | 2025-04-30 | STMicroelectronics Application GmbH | Processing system, related integrated circuit, device and method |
-
2021
- 2021-02-16 IT IT102021000003542A patent/IT202100003542A1/it unknown
-
2022
- 2022-02-15 US US17/671,844 patent/US11705904B2/en active Active
- 2022-02-16 CN CN202210140699.6A patent/CN114942897B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0582392A1 (en) * | 1992-07-21 | 1994-02-09 | Advanced Micro Devices, Inc. | Microcontroller with provisions for emulation |
| US20110316581A1 (en) * | 2010-06-24 | 2011-12-29 | Oki Semiconductor Co., Ltd | Semiconductor device with bus connection circuit and method of making bus connection |
| EP3055777A1 (en) * | 2013-10-07 | 2016-08-17 | Microchip Technology Incorporated | Integrated device with auto configuration |
| US20170147367A1 (en) * | 2015-11-20 | 2017-05-25 | General Electric Company | Configurable io-channel system with embedded microcontroller |
| US20170294909A1 (en) * | 2016-04-12 | 2017-10-12 | Microchip Technology Incorporated | Power-Up Based Integrated Circuit Configuration |
| WO2020036481A1 (en) * | 2018-08-15 | 2020-02-20 | Mimos Berhad | A circuit and method for operation mode selection |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114942897A (zh) | 2022-08-26 |
| US20220263509A1 (en) | 2022-08-18 |
| CN114942897B (zh) | 2024-01-23 |
| US11705904B2 (en) | 2023-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5864506A (en) | Memory having selectable output strength | |
| US20210141752A1 (en) | Adaptive interface storage device | |
| EP1487107B1 (en) | Apparatus and methods for communicating with programmable logic devices | |
| WO2001039376A1 (fr) | Dispositif a logique programmable et procede de programmation | |
| CN107527658B (zh) | 半导体装置 | |
| IT202100003542A1 (it) | Sistema e metodo per selezionare una modalita' operativa, quale una modalita' di avvio, di una unita' a micro-controllore | |
| JP2013109747A (ja) | メモリデバイスに対する電力制御 | |
| US10169281B2 (en) | Switch system and operation method thereof | |
| US7525856B2 (en) | Apparatus and method to manage external voltage for semiconductor memory testing with serial interface | |
| CN114026552B (zh) | 具有可配置逻辑外围设备的微控制器 | |
| CN104954005B (zh) | 半导体装置的数据输出电路 | |
| US20150212559A1 (en) | Electronic Apparatus Including Programmable Logic Circuit Device and Rewriting Method | |
| US6191607B1 (en) | Programmable bus hold circuit and method of using the same | |
| CN109408151B (zh) | 一种现场可编程门阵列配置模式自动切换装置和切换方法 | |
| JP3601423B2 (ja) | 半導体集積回路装置 | |
| CN113656341B (zh) | 一种芯片启动控制电路及服务器 | |
| US7991924B2 (en) | Method and system for initializing devices | |
| JP7086027B2 (ja) | 双方向シリアルバススイッチ | |
| JP2020145602A (ja) | 出力制御装置及び出力制御装置の制御方法 | |
| KR101053479B1 (ko) | 반도체 장치 | |
| CN116893852A (zh) | 芯片寄存器值的配置方法、装置及应用 | |
| CN111817702A (zh) | 电子电路和用于初始化电子电路的方法 | |
| JPS60128717A (ja) | 集積回路装置 | |
| CN119853417A (zh) | 防电源倒灌装置、方法及集成电路 | |
| KR101071300B1 (ko) | 전자장치 제어신호의 재구성장치 및 그 방법 |