[go: up one dir, main page]

FR3150342A1 - POLYCRYSTALLINE SILICON CARBIDE SUPPORT FOR A SUBSTRATE INTENDED TO RECEIVE POWER SEMICONDUCTOR DEVICES AND SUBSTRATE COMPRISING SUCH A SUPPORT. - Google Patents

POLYCRYSTALLINE SILICON CARBIDE SUPPORT FOR A SUBSTRATE INTENDED TO RECEIVE POWER SEMICONDUCTOR DEVICES AND SUBSTRATE COMPRISING SUCH A SUPPORT. Download PDF

Info

Publication number
FR3150342A1
FR3150342A1 FR2306631A FR2306631A FR3150342A1 FR 3150342 A1 FR3150342 A1 FR 3150342A1 FR 2306631 A FR2306631 A FR 2306631A FR 2306631 A FR2306631 A FR 2306631A FR 3150342 A1 FR3150342 A1 FR 3150342A1
Authority
FR
France
Prior art keywords
support
layer
substrate
silicon carbide
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2306631A
Other languages
French (fr)
Inventor
Thierry Boudet
Hugo BIARD
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR2306631A priority Critical patent/FR3150342A1/en
Priority to PCT/EP2024/065338 priority patent/WO2025002734A1/en
Publication of FR3150342A1 publication Critical patent/FR3150342A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

L’invention concerne un support en carbure de silicium polycristallin pour un substrat destiné à recevoir un dispositif semi-conducteur de puissance. Le support présente une première face, désignée « face avant » et une seconde face désignée « face arrière » et comprend une première couche superficielle disposée directement sous la face avant et présentant une résistivité supérieure ou égale à 1 ohm.cm et une seconde couche superficielle disposée directement sous la face arrière et présentant une résistivité strictement inférieure à 1 ohm.cm. Figure   3 The invention relates to a polycrystalline silicon carbide support for a substrate intended to receive a power semiconductor device. The support has a first face, designated "front face" and a second face designated "back face" and comprises a first surface layer arranged directly under the front face and having a resistivity greater than or equal to 1 ohm.cm and a second surface layer arranged directly under the back face and having a resistivity strictly less than 1 ohm.cm. Figure 3

Description

SUPPORT EN CARBURE DE SILICIUM POLYCRISTALLIN POUR UN SUBSTRAT DESTINE A RECEVOIR DES DISPOSITIFS SEMI-CONDUCTEURS DE PUISSANCE ET SUBSTRAT COMPRENANT UN TEL SUPPORT.POLYCRYSTALLINE SILICON CARBIDE SUPPORT FOR A SUBSTRATE INTENDED TO RECEIVE POWER SEMICONDUCTOR DEVICES AND SUBSTRATE COMPRISING SUCH A SUPPORT. DOMAINE DE L’INVENTIONFIELD OF THE INVENTION

La présente invention concerne les substrats destinés à recevoir des dispositifs semi-conducteurs, notamment dispositifs servant des applications nécessitant une forte puissance électrique. Il peut s’agir de dispositifs à base de matériaux III-N, tel que le nitrure de gallium. L’invention concerne également un support particulièrement adapté à former un tel substrat.The present invention relates to substrates intended to receive semiconductor devices, in particular devices serving applications requiring high electrical power. These may be devices based on III-N materials, such as gallium nitride. The invention also relates to a support particularly suitable for forming such a substrate.

ARRIERE PLAN TECHNOLOGIQUE DE L’INVENTIONTECHNOLOGICAL BACKGROUND OF THE INVENTION

Les transistors à base de matériaux III-N, du type HEMT (« High Electron Mobility Transistor » selon la terminologie anglo-saxonne ou transistor à haute mobilité d'électrons) trouvent certaines de leurs applications dans le domaine de la gestion d’une puissance électrique importante, par exemple comme interrupteurs dans les convertisseurs de puissance.III-N material-based transistors, of the HEMT type (High Electron Mobility Transistor) find some of their applications in the field of managing significant electrical power, for example as switches in power converters.

Comme cela est représenté schématiquement sur la , un tel composant 1 met conventionnellement en œuvre :

  • un substrat 2 qui peut être typiquement une plaquette de silicium, de saphir ou de carbure de silicium;
  • une couche tampon 3, généralement dopée pour être semi-isolante, formée sur le substrat 2;
  • une hétérojonction constituée d'une couche canal 5 en GaN et d'une couche barrière 6 d’AlGaN formées successivement sur la couche tampon;
  • des structures d’électrodes de source S, de drain D et de grille G sur/dans l’hétérojonction.
  • Un feuillet métallique M en contact ohmique avec la face arrière du support 2. Le feuillet M peut être le cadre de connexion (« lead frame » selon la terminologie anglo-saxonne souvent employée dans ce domaine) en cuivre d'un boîtier pour puce de semi-conducteur. Une couche d’adhésion B, par exemple une pâte d’argent fritté, peut être employée pour rendre adhérant de manière fiable la face arrière du support 2 au feuillet métallique M.
As schematically shown in the , such a component 1 conventionally implements:
  • a substrate 2 which may typically be a silicon, sapphire or silicon carbide wafer;
  • a buffer layer 3, generally doped to be semi-insulating, formed on the substrate 2;
  • a heterojunction consisting of a GaN channel layer 5 and an AlGaN barrier layer 6 formed successively on the buffer layer;
  • source S, drain D and gate G electrode structures on/in the heterojunction.
  • A metal sheet M in ohmic contact with the back face of the support 2. The sheet M may be the copper lead frame of a semiconductor chip package. An adhesion layer B, for example a sintered silver paste, may be used to reliably adhere the back face of the support 2 to the metal sheet M.

Le feuillet métallique M contribue à favoriser l’évacuation de la chaleur produite au niveau de l’hétérojonction au cours du fonctionnement du dispositif. Généralement, l’électrode de source S est électriquement reliée au substrat 2, de manière à éviter que le potentiel de ce substrat ne reste flottant. L'état électriquement passant du transistor entre la source S et le drain D est commandé par la tension appliquée à la grille G. Dans le cas d'application de puissance, la tension VDSqui s'applique aux bornes des électrodes de source S et de drain D peut alors atteindre quelques centaines de volts à plusieurs milliers de volts au blocage du transistor. Le courant de fuite circulant entre la source S et le drain D à l’état bloqué est faible, de l’ordre de quelques nanoampères. A l’état passant au contraire, plusieurs ampères peuvent circuler entre la source S et le drain D. En outre, la commutation entre l’état passant et l’état bloquant est très rapide, de l’ordre de quelques nanosecondes.The metal sheet M helps to promote the evacuation of the heat produced at the heterojunction during operation of the device. Generally, the source electrode S is electrically connected to the substrate 2, so as to prevent the potential of this substrate from remaining floating. The electrically on state of the transistor between the source S and the drain D is controlled by the voltage applied to the gate G. In the case of power application, the voltage V DS which applies to the terminals of the source electrodes S and drain D can then reach a few hundred volts to several thousand volts when the transistor is off. The leakage current flowing between the source S and the drain D in the off state is low, of the order of a few nanoamperes. In the on state, on the contrary, several amperes can flow between the source S and the drain D. In addition, the switching between the on state and the off state is very fast, of the order of a few nanoseconds.

Plusieurs problèmes limitent toutefois la diffusion de cette technologie.However, several problems limit the diffusion of this technology.

Comme on l'a vu, à l'état bloquant, une forte tension s'applique aux bornes des électrodes de source S et de drain D. Cela conduit à la formation d'un champ électrique dont les lignes pénètrent très en profondeur dans la couche tampon 3 et le substrat 2. Un champ électrique se développe alors entre l'électrode de drain D et le substrat 2, notamment dans l'épaisseur de la couche tampon 3, et entre la source S et le drain D. Afin d'éviter que l'intensité de ce champ n'excède la valeur critique (appelée champ de claquage) au-delà duquel le matériau ne peut plus le soutenir, on doit prévoir de séparer le drain D et la source S d'une distance suffisante d pour que, pour une tension donnée VDS, l'intensité du champ E = VDS/d soit inférieure au champ de claquage. De la même manière, on peut prévoir de fournir une couche tampon 3 d'épaisseur suffisante pour que la valeur du champ électrique à l’interface entre la couche tampon 3 et le substrat 2 soit inférieure à la limite admissible par les matériaux en question.As seen, in the blocking state, a high voltage is applied across the source electrodes S and drain electrodes D. This leads to the formation of an electric field whose lines penetrate very deeply into the buffer layer 3 and the substrate 2. An electric field then develops between the drain electrode D and the substrate 2, in particular in the thickness of the buffer layer 3, and between the source S and the drain D. In order to prevent the intensity of this field from exceeding the critical value (called the breakdown field) beyond which the material can no longer support it, provision must be made to separate the drain D and the source S by a sufficient distance d so that, for a given voltage V DS , the intensity of the field E = V DS /d is less than the breakdown field. Similarly, it may be provided to provide a buffer layer 3 of sufficient thickness so that the value of the electric field at the interface between the buffer layer 3 and the substrate 2 is less than the limit admissible by the materials in question.

Il est relativement aisé de choisir la distance d séparant l'électrode de drain D de la source S lors de la conception du transistor. Ainsi, pour une tension VDSde l’ordre de 400 V à 2000 V, on peut choisir une distance d de l'ordre de 5 à 20 microns. Mais l’augmentation de cette distance présente des limites, car cela tend à augmenter la taille du dispositif HEMT et donc à le rendre plus onéreux et moins compact.It is relatively easy to choose the distance d separating the drain electrode D from the source S when designing the transistor. Thus, for a voltage V DS of the order of 400 V to 2000 V, we can choose a distance d of the order of 5 to 20 microns. But increasing this distance has limits, because it tends to increase the size of the HEMT device and therefore to make it more expensive and less compact.

Fournir un dispositif 1 présentant une couche tampon 3 en matériaux III-N suffisamment épaisse (de l’ordre de 3 microns ou plus) est toutefois bien plus difficile, notamment lorsque le substrat 2 est choisi en silicium de grande dimension (200mm de diamètre) plutôt qu'en saphir, pour des raisons de disponibilité et de coût. Cela est notamment dû à la différence entre le coefficient de dilatation thermique du silicium et celui du matériau III-N qui forme la couche tampon. Cette couche est réalisée par dépôt à haute température sur le substrat de silicium, et le retour à l’ambiante conduit à mettre cette couche sous de très fortes contraintes, ce qui peut conduire à la fissurer, voire même à briser le substrat, si les contraintes sont trop importantes. Il est généralement difficile de fournir une couche tampon de plus de 3 microns d’épaisseur sur un substrat de silicium se présentant sous la forme d’une plaquette de 200 mm.Providing a device 1 with a buffer layer 3 made of III-N materials that is sufficiently thick (of the order of 3 microns or more) is however much more difficult, particularly when the substrate 2 is chosen in large silicon (200 mm in diameter) rather than sapphire, for reasons of availability and cost. This is notably due to the difference between the coefficient of thermal expansion of silicon and that of the III-N material that forms the buffer layer. This layer is produced by high-temperature deposition on the silicon substrate, and returning to ambient temperature leads to putting this layer under very high stresses, which can lead to cracking, or even breaking the substrate, if the stresses are too high. It is generally difficult to provide a buffer layer more than 3 microns thick on a silicon substrate in the form of a 200 mm wafer.

On pourrait naturellement chercher à remplacer le substrat en silicium par un substrat présentant un coefficient de dilatation thermique plus proche de celui du matériau de la couche tampon afin de lever cette contrainte. Il pourrait par exemple s’agir d’utiliser un substrat de carbure de silicium. Mais, outre le fait que ce matériau sous sa forme cristalline est particulièrement peu disponible et onéreux, il doit également être métallisé et traité pour former un contact ohmique avec le feuillet métallique M. Le document « Ohmic contacts to SiC » International Journal of High Speed Electronics and Systems, Vol. 15, No. 04, pp. 781-820 (2005) rappelle qu’un contact couche métallique-SiC est généralement de nature non-ohmique juste après le dépôt de la couche métallique. Il est alors nécessaire de traiter thermiquement, par exemple par un laser, cette interface pour favoriser la formation de siliciures, de carbures ou de phases ternaires conduisant à rendre le contact effectivement de nature ohmique. Il serait souhaitable de simplifier la mise en boitier du dispositif.One could naturally seek to replace the silicon substrate with a substrate having a thermal expansion coefficient closer to that of the buffer layer material in order to remove this constraint. This could for example involve using a silicon carbide substrate. However, in addition to the fact that this material in its crystalline form is particularly unavailable and expensive, it must also be metallized and treated to form an ohmic contact with the metal sheet M. The document "Ohmic contacts to SiC" International Journal of High Speed Electronics and Systems, Vol. 15, No. 04, pp. 781-820 (2005) points out that a metal layer-SiC contact is generally non-ohmic in nature just after the deposition of the metal layer. It is then necessary to thermally treat this interface, for example by a laser, to promote the formation of silicides, carbides or ternary phases leading to making the contact effectively ohmic in nature. It would be desirable to simplify the packaging of the device.

OBJET DE L’INVENTIONSUBJECT OF THE INVENTION

Un but de l’invention est de proposer un support pour un substrat destiné à recevoir un dispositif semi-conducteur de puissance qui adresse, au moins en partie ces problèmes. Plus particulièrement, un but de l’invention est de proposer un support pour un substrat apte à recevoir une couche tampon relativement épaisse, de préférence présentant une épaisseur supérieure ou égale à 5 microns, et qui puisse s’intégrer dans un boitier avec simplicité, sans nécessiter d’appliquer de traitement thermique sur la face qui reçoit la couche d’adhésion. Un but de l’invention est de proposer un substrat qui exploite un tel support et un composant semi-conducteur formé sur/dans un tel substrat.An aim of the invention is to propose a support for a substrate intended to receive a power semiconductor device that addresses, at least in part, these problems. More particularly, an aim of the invention is to propose a support for a substrate capable of receiving a relatively thick buffer layer, preferably having a thickness greater than or equal to 5 microns, and which can be integrated into a package with simplicity, without requiring the application of heat treatment to the face that receives the adhesion layer. An aim of the invention is to propose a substrate that exploits such a support and a semiconductor component formed on/in such a substrate.

BREVE DESCRIPTION DE L’INVENTIONBRIEF DESCRIPTION OF THE INVENTION

En vue de la réalisation de l’un de ces buts, l’objet de l’invention propose un support en carbure de silicium polycristallin pour un substrat destiné à recevoir un dispositif semi-conducteur de puissance. Le support comprend une première face, désignée « face avant » et une seconde face opposée à la première et désignée « face arrière ». Le support comprend :

  • une première couche superficielle disposée directement sous la face avant et présentant une résistivité supérieure ou égale à 1 ohm.cm et ;
  • une seconde couche superficielle disposée directement sous la face arrière et présentant une résistivité strictement inférieure à 1 ohm.cm.
In order to achieve one of these aims, the subject of the invention provides a polycrystalline silicon carbide support for a substrate intended to receive a power semiconductor device. The support comprises a first face, designated "front face" and a second face opposite the first and designated "rear face". The support comprises:
  • a first surface layer arranged directly under the front face and having a resistivity greater than or equal to 1 ohm.cm and;
  • a second surface layer arranged directly under the rear face and having a resistivity strictly less than 1 ohm.cm.

Selon d’autres caractéristiques avantageuses et non limitatives de l’invention, prises seules ou selon toute combinaison techniquement réalisable :

  • la seconde couche présente une épaisseur minimale de 10 micromètres ou plus ;
  • la seconde couche présentant une concentration de dopants de type n, tel que de l’azote, supérieure à 10^20 at/cm^3 ;
  • la concentration en dopant de type n croit de manière monotone depuis la face avant jusqu’à la seconde couche superficielle ;
  • la première couche n’est pas intentionnellement dopée ou présente une concentration de vanadium supérieure à 10^15 at/cm^3 ;
  • le support présente une épaisseur totale, entre la première face et la seconde face, comprise entre 200 micromètres et 1 mm ;
  • le support se présente sous la forme d’une plaquette circulaire, avantageusement de 200 mm de diamètre
According to other advantageous and non-limiting characteristics of the invention, taken alone or in any technically feasible combination:
  • the second layer has a minimum thickness of 10 micrometers or more;
  • the second layer having a concentration of n-type dopants, such as nitrogen, greater than 10^20 at/cm^3;
  • the n-type dopant concentration increases monotonically from the front face to the second surface layer;
  • the first layer is not intentionally doped or has a vanadium concentration greater than 10^15 at/cm^3;
  • the support has a total thickness, between the first face and the second face, of between 200 micrometers and 1 mm;
  • the support comes in the form of a circular plate, advantageously 200 mm in diameter

Selon un autre aspect, l’objet de l’invention propose un substrat destiné à recevoir un dispositif semi-conducteur comprenant un support tel que décrit précédemment et une couche germe, reporté sur la face avant du supportAccording to another aspect, the subject of the invention provides a substrate intended to receive a semiconductor device comprising a support as described above and a seed layer, transferred to the front face of the support.

Selon d’autres caractéristiques avantageuses et non limitatives de cet aspect de l’invention, prises seules ou selon toute combinaison techniquement réalisable :

  • la couche germe est constituée de nitrure de gallium, de carbure de silicium, de saphir ou de silicium (1,1,1) ;
  • le substrat comprend une couche diélectrique de collage disposée entre, et en contact avec, le support et la couche germe, de préférence une couche diélectrique de collage en nitrure de silicium ;
  • la couche germe contacte directement le support ;
  • une couche tampon à base de nitrure de gallium, de préférence semi-isolante, est disposée sur la couche germe ;
  • la couche tampon présente une épaisseur supérieure à 3 microns, préférablement supérieure à 5 micromètres et encore plus préférablement comprise entre 5 micromètres et 10 micromètres ;
  • le substrat comprend une hétérojonction disposée sur la couche tampon, l’hétérojonction comprenant une couche canal et une couche barrière et étant susceptible de former un gaz 2D d’électrons.
According to other advantageous and non-limiting characteristics of this aspect of the invention, taken alone or in any technically feasible combination:
  • the seed layer consists of gallium nitride, silicon carbide, sapphire or silicon (1,1,1);
  • the substrate comprises a dielectric bonding layer disposed between, and in contact with, the support and the seed layer, preferably a silicon nitride dielectric bonding layer;
  • the germ layer directly contacts the support;
  • a gallium nitride-based buffer layer, preferably semi-insulating, is arranged on the seed layer;
  • the buffer layer has a thickness greater than 3 microns, preferably greater than 5 micrometers and even more preferably between 5 micrometers and 10 micrometers;
  • the substrate comprises a heterojunction disposed on the buffer layer, the heterojunction comprising a channel layer and a barrier layer and being capable of forming a 2D electron gas.

Selon un autre aspect encore, l’invention propose un composant semi-conducteur comprenant un substrat tel que décrit précédemment et une structure de source, une structure de drain et une structure de grille disposée sur l’hétérojonction.According to yet another aspect, the invention provides a semiconductor component comprising a substrate as described above and a source structure, a drain structure and a gate structure disposed on the heterojunction.

Avantageusement un feuillet métallique est disposé sous la face arrière du support, en contact ohmique avec une couche métallique déposée sur la seconde couche superficielle. Une couche d’adhésion, telle qu’une couche en pâte d’argent frittée, peut être disposée entre le feuillet métallique et la couche métallique déposée sur la seconde couche superficielle.Advantageously, a metal sheet is arranged under the rear face of the support, in ohmic contact with a metal layer deposited on the second surface layer. An adhesion layer, such as a layer of sintered silver paste, can be arranged between the metal sheet and the metal layer deposited on the second surface layer.

D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée de l’invention qui va suivre en référence aux figures annexées sur lesquelles :Other characteristics and advantages of the invention will emerge from the detailed description of the invention which follows with reference to the appended figures in which:

La représente un substrat muni d'un transistor HEMT selon l’état de la technique ;There represents a substrate provided with a HEMT transistor according to the state of the art;

Les figures 2a, 2b représentent deux substrats destinés à recevoir des dispositifs semi-conducteurs conformes à l’invention ;Figures 2a, 2b represent two substrates intended to receive semiconductor devices according to the invention;

La représente un composant semi-conducteur formé à partir d’un substrat conforme à l’invention.There represents a semiconductor component formed from a substrate according to the invention.

DESCRIPTION DETAILLEE DE L’INVENTIONDETAILED DESCRIPTION OF THE INVENTION

Par souci de simplification de la description à venir, les mêmes références sont utilisées pour des éléments identiques ou assurant la même fonction dans les différents modes de mise en œuvre de l'invention ou dans l'exposé de l'état de la technique.For the sake of simplification of the description to come, the same references are used for identical elements or elements providing the same function in the different modes of implementation of the invention or in the presentation of the state of the art.

Les figures 2a, 2b présentent deux modes de réalisation d’un substrat 2 destiné à recevoir un dispositif semi-conducteur de puissance et qui fait l’objet de la présente description. Comme on l’a brièvement exposé dans l’introduction de cette demande, ce substrat 2 est destiné à recevoir au moins dispositif comprenant une couche tampon en matériau III-N de plusieurs microns d’épaisseur, une hétérojonction comprenant une couche canal et une couche barrière sur la couche tampon et des structures de source, de drain et de grille disposée sur l’hétérojonction.Figures 2a, 2b show two embodiments of a substrate 2 intended to receive a power semiconductor device and which is the subject of the present description. As briefly explained in the introduction to this application, this substrate 2 is intended to receive at least one device comprising a buffer layer made of III-N material several microns thick, a heterojunction comprising a channel layer and a barrier layer on the buffer layer and source, drain and gate structures arranged on the heterojunction.

Le substrat 2, lorsqu’il est encore dépourvu de dispositifs, se présente avantageusement sous la forme d’une plaquette circulaire, dont le diamètre est normé pour pouvoir être manipulé par des équipements standard de l’industrie du semi-conducteur. Avantageusement, on choisira un diamètre de 200 mm.The substrate 2, when still devoid of devices, is advantageously in the form of a circular wafer, the diameter of which is standardized so that it can be handled by standard equipment in the semiconductor industry. Advantageously, a diameter of 200 mm will be chosen.

Après les étapes de formation des dispositifs et leur singularisation, on forme, comme cela est bien connu en soi, des puces qui sont destinées à intégrer des boitiers pour former un composant semi-conducteur. Le substrat 2, lorsqu’il est incorporé dans une puce, se présente alors sous la forme d’un parallélépipède rectangle dont les côtés sont de l’ordre du mm ou du cm.After the steps of forming the devices and their singularization, chips are formed, as is well known in itself, which are intended to integrate packages to form a semiconductor component. The substrate 2, when incorporated into a chip, then takes the form of a rectangular parallelepiped whose sides are of the order of mm or cm.

Présentation générale du substrat 2General presentation of substrate 2

Quelle que soit la forme adoptée par le substrat 2, celui-ci comprend d’une manière très générale un support 2a et une couche germe 2c reportée sur le support 2a. Dans le mode de réalisation de la , une couche diélectrique de collage 2b est disposée entre, et en contact avec, le support 2a et la couche germe 2c. Dans le mode de réalisation de la , le substrat 2 est dépourvue de couche diélectrique de collage et la couche germe 2c est reportée directement sur le support 2a, en contact avec ce support 2a.Whatever the form adopted by the substrate 2, it comprises in a very general manner a support 2a and a seed layer 2c transferred onto the support 2a. In the embodiment of the , a dielectric bonding layer 2b is arranged between, and in contact with, the support 2a and the seed layer 2c. In the embodiment of the , the substrate 2 is devoid of a dielectric bonding layer and the seed layer 2c is transferred directly onto the support 2a, in contact with this support 2a.

Le support 2a est entièrement constitué de carbure de silicium polycristallin. Il comprend une première face, désignée « face avant » et une seconde face opposée à la première et désignée « face arrière ». La couche germe est reportée sur la face avant du support, directement ou via la couche diélectrique de collage 2c. Le support 2a a pour fonction principale de soutenir mécaniquement le reste de l’empilement conduisant à former un composant semi-conducteur fonctionnel, comme cela sera exposé dans une section ultérieure de cette description détaillée. A cet effet, il présente une épaisseur, prise entre sa face avant et sa face arrière, relativement importante et typiquement comprise entre 200 micromètres et 1 mm.The support 2a is entirely made of polycrystalline silicon carbide. It comprises a first face, designated the “front face” and a second face opposite the first and designated the “back face”. The seed layer is transferred to the front face of the support, directly or via the dielectric bonding layer 2c. The main function of the support 2a is to mechanically support the remainder of the stack leading to the formation of a functional semiconductor component, as will be explained in a later section of this detailed description. For this purpose, it has a thickness, taken between its front face and its back face, which is relatively large and typically between 200 micrometers and 1 mm.

La couche germe 2c, quant à elle, a pour fonction de fournir une surface exposée du support 2 qui soit apte à recevoir la couche tampon 3 du dispositif. La nature de cette couche est donc choisie pour offrir un paramètre de maille adapté à celui du matériau III-N formant la couche tampon 3, typiquement du nitrure de gallium, afin de faciliter sa croissance par épitaxie sur le support 2. Il peut donc s’agir de nitrure de gallium, de carbure de silicium, de saphir, de silicium (1,1,1), dans tous les cas dans leur forme monocristalline. Il n’est pas nécessaire que cette couche germe 2c soit épaisse, car seules ses propriétés de surface sont exploitées, et on choisira donc une épaisseur relativement faible, inférieure à 2 micromètres.The seed layer 2c, for its part, has the function of providing an exposed surface of the support 2 which is capable of receiving the buffer layer 3 of the device. The nature of this layer is therefore chosen to offer a lattice parameter adapted to that of the III-N material forming the buffer layer 3, typically gallium nitride, in order to facilitate its growth by epitaxy on the support 2. It can therefore be gallium nitride, silicon carbide, sapphire, silicon (1,1,1), in all cases in their monocrystalline form. It is not necessary for this seed layer 2c to be thick, because only its surface properties are exploited, and a relatively small thickness will therefore be chosen, less than 2 micrometers.

La couche diélectrique de collage 2c a pour fonction de faciliter la fabrication du substrat 2, comme cela sera exposé ultérieurement. On préférera choisir un matériau diélectrique présentant un bon coefficient de diffusion thermique, tel que le nitrure de silicium, et on minimisera son épaisseur, de préférence inférieure à 1 micromètre, pour ne pas affecter les propriétés thermiques du substrat 2, comme cela sera présenté un peu plus loin.The dielectric bonding layer 2c has the function of facilitating the manufacture of the substrate 2, as will be explained later. It will be preferable to choose a dielectric material having a good thermal diffusion coefficient, such as silicon nitride, and its thickness will be minimized, preferably less than 1 micrometer, so as not to affect the thermal properties of the substrate 2, as will be presented a little later.

On note que la couche germe 2c est nettement moins épaisse que l’épaisseur du support 2a. En conséquence, et par effet de compliance, elle subit les déformations que lui impose le support 2a, lorsque par exemple le substrat 2 est exposé à des variations de température importantes de plusieurs centaines de degrés comme c’est le cas lors de la formation par épitaxie de la couche tampon 3. Dit autrement, la déformation du substrat 2 engendré par son exposition à une variation de température importante est dictée par le comportement du support 2a. C’est pour favoriser cet effet de compliance que l’on préfère choisir l’épaisseur de la couche germe relativement faible, inférieure à 2 micromètres comme on l’a déjà précisé.It is noted that the seed layer 2c is significantly less thick than the thickness of the support 2a. Consequently, and by compliance effect, it undergoes the deformations imposed on it by the support 2a, when for example the substrate 2 is exposed to significant temperature variations of several hundred degrees as is the case during the epitaxial formation of the buffer layer 3. In other words, the deformation of the substrate 2 caused by its exposure to a significant temperature variation is dictated by the behavior of the support 2a. It is to promote this compliance effect that it is preferred to choose the thickness of the seed layer relatively low, less than 2 micrometers as already specified.

On note également que le carbure de silicium polycristallin dont est formé le support 2a présente un coefficient de dilatation thermique proche du matériau III-N dont est composé la couche tampon 3, notamment lorsque cette couche tampon 3 est en nitrure de gallium. Aussi, après la formation par épitaxie à haute température de la couche tampon 3 et lorsque le substrat 2 muni de cette couche est ramené à la température ambiante, peu de contraintes se développent dans la structure. Il est donc possible de former une couche tampon 3 bien plus épaisse que celle qu’il est possible de former sur un substrat de l’état de la technique, en silicium. On peut notamment former une couche tampon 3 présentant une épaisseur d’au moins 3 micromètres, préférablement supérieure à 5 micromètres et encore plus préférablement comprise entre 5 micromètres et 10 micromètres.It is also noted that the polycrystalline silicon carbide from which the support 2a is formed has a coefficient of thermal expansion close to the III-N material from which the buffer layer 3 is composed, in particular when this buffer layer 3 is made of gallium nitride. Also, after the formation by high-temperature epitaxy of the buffer layer 3 and when the substrate 2 provided with this layer is brought back to room temperature, few stresses develop in the structure. It is therefore possible to form a buffer layer 3 much thicker than that which it is possible to form on a substrate of the state of the art, made of silicon. In particular, it is possible to form a buffer layer 3 having a thickness of at least 3 micrometers, preferably greater than 5 micrometers and even more preferably between 5 micrometers and 10 micrometers.

Enfin le carbure de silicium polycristallin dont est formé le support 2a (qui représente la majeure partie du substrat 2), possède des propriétés de diffusion thermique qui permettent une évacuation efficace de la chaleur produite au niveau du dispositif. On rappelle que ce dispositif étant préférablement destiné à traiter une puissance électrique importante, il a tendance à s’échauffer, et il est nécessaire d’évacuer la chaleur produite pour ne pas affecter son bon fonctionnement. Ainsi, le coefficient de diffusion thermique du carbure de silicium polycristallin est environ trois fois plus important que celui du silicium dont est constitué un substrat de l’état de la technique. En améliorant la conductivité thermique du substrat 2 en comparaison avec un substrat de l’état de la technique, on peut également augmenter la densité de puissance traitée au niveau du dispositif.Finally, the polycrystalline silicon carbide from which the support 2a is formed (which represents the majority of the substrate 2), has thermal diffusion properties which allow effective evacuation of the heat produced at the device. It should be noted that since this device is preferably intended to process a significant electrical power, it tends to heat up, and it is necessary to evacuate the heat produced so as not to affect its proper operation. Thus, the thermal diffusion coefficient of polycrystalline silicon carbide is approximately three times greater than that of the silicon from which a substrate of the prior art is made. By improving the thermal conductivity of the substrate 2 in comparison with a substrate of the prior art, it is also possible to increase the power density processed at the device.

Selon une caractéristique importante du support 2a, celui-ci comprend une première couche superficielle C1, disposée directement sous la face avant, qui présente une résistivité supérieure ou égale à 1 ohm.cm, et avantageusement supérieure à 10^3 ohms.cm. En présence d’un champ électrique d’intensité importante dont les lignes s’étendent dans la profondeur du substrat 2, et notamment dans cette première couche superficielle C1 du support, le caractère résistif de cette première couche superficielle C1 permet d’élever la tension de claquage. Le dispositif peut donc supporter des tensions drain-source importantes, de plus de 1000V, sans risquer d’endommager le dispositif.According to an important characteristic of the support 2a, the latter comprises a first surface layer C1, arranged directly under the front face, which has a resistivity greater than or equal to 1 ohm.cm, and advantageously greater than 10^3 ohms.cm. In the presence of a high-intensity electric field whose lines extend into the depth of the substrate 2, and in particular in this first surface layer C1 of the support, the resistive nature of this first surface layer C1 makes it possible to raise the breakdown voltage. The device can therefore withstand high drain-source voltages, of more than 1000V, without risking damaging the device.

Pour obtenir ces valeurs de résistivité, la première couche C1 est de nature intrinsèque, c’est-à-dire qu’elle n’est pas intentionnellement dopée. Alternativement, on peut prévoir de la doper en vanadium dans une concentration supérieure à 10^15 at/cm^3, afin d’augmenter encore sa résistivité.To obtain these resistivity values, the first layer C1 is of intrinsic nature, that is to say that it is not intentionally doped. Alternatively, it can be planned to dope it with vanadium in a concentration higher than 10^15 at/cm^3, in order to further increase its resistivity.

Le support 2a comprend également une seconde couche superficielle C2, disposée cette fois directement sous la face arrière. Cette seconde couche superficielle C2 présente une résistivité strictement inférieure à 1 ohm.cm, et peut être inférieure à 50 milliohm.cm ou à 10 milliohm.cm. Cette faible résistivité, qui peut être obtenue par dopage de type n dans une concentration de dopants (par exemple d’azote) supérieure à 10^20 at/cm^3, permet de conférer à la face arrière du substrat un comportement presque métallique, et donc de recevoir une couche de métal ou d’alliages de métaux, par dépôt, sans nécessité de traitement thermique avant d’appliquer un procédé d’assemblage de cette face à un feuillet métallique, lors de l’étape de mise en boiter.The support 2a also comprises a second surface layer C2, this time arranged directly under the rear face. This second surface layer C2 has a resistivity strictly less than 1 ohm.cm, and can be less than 50 milliohm.cm or 10 milliohm.cm. This low resistivity, which can be obtained by n-type doping in a concentration of dopants (for example nitrogen) greater than 10^20 at/cm^3, makes it possible to give the rear face of the substrate an almost metallic behavior, and therefore to receive a layer of metal or metal alloys, by deposition, without the need for heat treatment before applying a process for assembling this face to a metal sheet, during the packaging step.

Il n’est pas nécessaire que cette seconde couche superficielle C2 soit très épaisse, elle présente néanmoins une épaisseur supérieure à 10 micromètres.This second surface layer C2 does not need to be very thick, but it does have a thickness greater than 10 micrometers.

Préférentiellement, la première couche C1 s’étend dans la profondeur du support 2 jusqu’à la seconde couche C2 fortement dopée. Il peut bien entendu exister une zone de transition entre ces deux couches C1, C2, afin de maitriser le gradient de dopage nécessaire à cette transition. On peut notamment envisager que la concentration en dopant de type n dans le support 2a croisse de manière monotone depuis la face avant jusqu’à la seconde couche superficielle C2.Preferably, the first layer C1 extends into the depth of the support 2 up to the second heavily doped layer C2. There may of course be a transition zone between these two layers C1, C2, in order to control the doping gradient necessary for this transition. In particular, it is possible to envisage that the concentration of n-type dopant in the support 2a increases monotonically from the front face to the second surface layer C2.

Mais dans tous les cas, et quelle que soit la manière dont les dopants sont distribués dans l’épaisseur du support 2a, celui-ci présente une première couche superficielle C1 disposée directement sous la face avant, au plus proche du dispositif, résistive ou hautement résistive pour contrer les effets des champs électriques qui peuvent s’y développer. Le support 2a présente également une seconde couche superficielle C2, disposée directement sous la face arrière, très faiblement résistive pour lui donner un comportement métallique favorisant son assemblage robuste à un feuillet métallique lors de la mise en boitier du dispositif.But in all cases, and regardless of the way in which the dopants are distributed in the thickness of the support 2a, it has a first surface layer C1 arranged directly under the front face, as close as possible to the device, resistive or highly resistive to counter the effects of the electric fields that can develop there. The support 2a also has a second surface layer C2, arranged directly under the rear face, very weakly resistive to give it a metallic behavior promoting its robust assembly to a metal sheet when the device is packaged.

Fabrication du support en carbure de silicium polycristallinManufacture of polycrystalline silicon carbide support

La fabrication d’un support en carbure de silicium polycristallin conforme à l’invention, et présentant donc la première et la seconde couche superficielle C1,C2, met en œuvre une technique de dépôt chimique en phase vapeur (CVD pour « Chemical Vapor Deposition »). Cette technique fait intervenir un mélange gazeux comprenant au moins un gaz précurseur de silicium (tel qu’un silane ou un chlorosilane) et/ou au moins un gaz précurseur de carbone (tel qu’un alcane ou un alcène), et/ou au moins un gaz précurseur de silicium et de carbone (tel que le méthyltrichlorosilane, abrégé MTCS) pour former la partie massive du support 2a.The manufacture of a polycrystalline silicon carbide support in accordance with the invention, and therefore having the first and second surface layers C1, C2, implements a chemical vapor deposition (CVD) technique. This technique involves a gas mixture comprising at least one silicon precursor gas (such as a silane or a chlorosilane) and/or at least one carbon precursor gas (such as an alkane or an alkene), and/or at least one silicon and carbon precursor gas (such as methyltrichlorosilane, abbreviated MTCS) to form the bulk part of the support 2a.

Elle fait également intervenir au moins un gaz dopant de type n pour, à minima, former la seconde couche superficielle C2. Dans le cas d’un dopage à l’azote de cette seconde couche superficielle C2, le gaz dopant pourra par exemple être le NH3, le N2H4, le N2).It also involves at least one n-type doping gas to, at a minimum, form the second surface layer C2. In the case of nitrogen doping of this second surface layer C2 , the doping gas could for example be NH3 , N2H4 , N2 ).

Pour le dopage au vanadium de la première couche superficielle C1, dans le cas où un tel dopage est prévu, on pourra prendre par exemple un gaz dopant en chlorure de vanadium (VCl2, par exemple).For the vanadium doping of the first surface layer C1, in the case where such doping is planned, one could take for example a doping gas in vanadium chloride (VCl 2 , for example).

Ces gaz peuvent être dilués dans un gaz porteur, qui peut être un gaz réducteur tel que l’hydrogène et/ou un gaz inerte tel que l’argon. A partir de ce mélange gazeux, la couche de carbure de silicium polycristallin se forme sur un substrat dit « de croissance ».These gases can be diluted in a carrier gas, which can be a reducing gas such as hydrogen and/or an inert gas such as argon. From this gas mixture, the polycrystalline silicon carbide layer is formed on a so-called “growth” substrate.

Le mélange gazeux est admis dans un réacteur se trouvant à haute température où les gaz précurseurs sont décomposés et réagissent sur la surface du substrat de croissance, préférentiellement en graphite isostatique à grain fin et purifié, pour former une couche de carbure de silicium polycristallin, par exemple de polytype 3C, dont les propriétés de résistance mécanique et thermique, le coefficient de dilatation thermique et la pureté sont parfaitement adaptés à son utilisation comme support 2a du substrat 2. Le polytype 3C peut, par ailleurs, être dopé avec de l’azote jusqu’à des niveaux très élevés, de l’ordre de 1020atomes/cm3, et présenter ainsi une résistivité inférieure à 10mOhm.cm.The gas mixture is admitted into a reactor located at high temperature where the precursor gases are decomposed and react on the surface of the growth substrate, preferably in fine-grained and purified isostatic graphite, to form a layer of polycrystalline silicon carbide, for example of polytype 3C, whose mechanical and thermal resistance properties, the coefficient of thermal expansion and the purity are perfectly suited to its use as support 2a of the substrate 2. The polytype 3C can, moreover, be doped with nitrogen up to very high levels, of the order of 10 20 atoms/cm 3 , and thus have a resistivity of less than 10 mOhm.cm.

La température du réacteur lors du dépôt par CVD du carbure de silicium doit se situer entre environ 1000°C et environ 1600°C, préférentiellement entre environ 1100°C et environ 1400°C, voire entre environ 1200°C et environ 1400°C. Dans cette plage de température, les vitesses de dépôt peuvent évoluer dans des plages assez larges, du micromètre/h à plus de 100 micromètres/h. Avantageusement, la pression totale dans le réacteur ne dépasse pas 350 mbar, voire 300 mbar.The reactor temperature during CVD deposition of silicon carbide must be between approximately 1000°C and approximately 1600°C, preferably between approximately 1100°C and approximately 1400°C, or even between approximately 1200°C and approximately 1400°C. In this temperature range, the deposition rates can vary within fairly wide ranges, from micrometer/h to more than 100 micrometers/h. Advantageously, the total pressure in the reactor does not exceed 350 mbar, or even 300 mbar.

Pour former un support 2a conforme à l’invention, on maitrise le flux de gaz dopant de type n, pour former en début du procédé de croissance, éventuellement après la formation d’une épaisseur germe sur la surface de graphite, une couche de carbure de silicium polycristallin dopée suffisamment épaisse pour constituer à terme, après toutes les étapes de finition décrites ci-dessous, la seconde couche superficielle C2 du support 2a. Il peut s’agir de former une couche dopée de type n au cours de cette croissance, qui soit 2 à 10 fois plus épaisse que l’épaisseur attendue dans ce support, dont on rappelle qu’elle est typiquement supérieure à 10 micromètres après un éventuel amincissement du substrat.To form a support 2a according to the invention, the flow of n-type doping gas is controlled, to form at the start of the growth process, possibly after the formation of a seed thickness on the graphite surface, a layer of doped polycrystalline silicon carbide sufficiently thick to ultimately constitute, after all the finishing steps described below, the second surface layer C2 of the support 2a. This may involve forming an n-type doped layer during this growth, which is 2 to 10 times thicker than the thickness expected in this support, which, it is recalled, is typically greater than 10 micrometers after possible thinning of the substrate.

Au cours de cette phase de dépôt, après avoir formé l’épaisseur fortement dopée n, on peut soit interrompre le flux de gaz dopant de type n pour former le reste de l’épaisseur en carbure de silicium polycristallin intrinsèque, non intentionnellement dopé. Alternativement, on peut faire circuler un flux de gaz dopant à base de vanadium, afin d’augmenter encore la résistivité du matériau destiné à forme la première couche superficielle C1.During this deposition phase, after forming the heavily n-doped layer, one can either interrupt the flow of n-type doping gas to form the remainder of the layer in intrinsic, non-intentionally doped polycrystalline silicon carbide. Alternatively, one can circulate a flow of vanadium-based doping gas, in order to further increase the resistivity of the material intended to form the first surface layer C1.

A l’issue de cette phase de dépôt, le substrat de croissance en graphite, revêtu par une couche de dépôt de carbure de silicium polycristallin, est usiné, puis oxydé à l’air typiquement à 900°C pour éliminer tout résidu de graphite et fournir un disque brut en carbure de silicium polycristallin. Notons que le retrait du graphite pourrait également être opéré par des techniques d’usinage uniquement mécaniques ou encore essentiellement par brulage/oxydation.At the end of this deposition phase, the graphite growth substrate, coated with a polycrystalline silicon carbide deposition layer, is machined, then oxidized in air typically at 900°C to remove any graphite residue and provide a raw polycrystalline silicon carbide disc. Note that the graphite removal could also be carried out by purely mechanical machining techniques or even essentially by burning/oxidation.

On note qu’il est possible de former, au cours de la phase de dépôt, une épaisseur en carbure de silicium polycristallin très importante pour constituer un lingot de matériau. On peut alors prélever des tranches dans ce lingot, par découpe, chaque tranche formant un disque brut en carbure de silicium. Dans cette approche, on prendra soin d’insérer lors de la croissance du lingot, des couches intercalaires fortement dopées n (qui seront destinées à former des secondes couches superficielles C2) entre des couches intrinsèques ou dopées à base de vanadium (qui seront destinées à former des premières couches superficielles C1). On choisira de découper le lingot en des positions permettant, après toutes les étapes de finition décrites ci-dessous, de former des supports conformes à l’invention.It is noted that it is possible to form, during the deposition phase, a very significant thickness of polycrystalline silicon carbide to form an ingot of material. Slices can then be taken from this ingot, by cutting, each slice forming a raw silicon carbide disk. In this approach, care will be taken to insert, during the growth of the ingot, heavily n-doped intercalary layers (which will be intended to form second surface layers C2) between intrinsic or vanadium-doped layers (which will be intended to form first surface layers C1). The ingot will be chosen to be cut into positions allowing, after all the finishing steps described below, to form supports in accordance with the invention.

En tout état de cause, un disque brut en carbure de silicium polycristallin résultant de la phase de dépôt est ensuite traité mécaniquement et thermiquement pour former le support 2a aux dimensions choisies. Il peut s’agir d’étapes d’amincissement par rectification grossière puis fine. Elles peuvent être suivies d’une étape de polissage, afin de fournir un état de surface, en termes de rugosité, satisfaisant. Ces étapes de rectification ou de polissage, connues de l’état de la technique, visent notamment à éliminer une épaisseur suffisante du côté de la face du disque qui était en contact avec le graphite, pour retirer la zone de croissance initiale des cristaux, génératrice de fortes contraintes. Elles permettent également, par enlèvement de matière sur les deux faces du disque brut, d’obtenir un support 2a de carbure de silicium polycristallin qui se présente sous la forme d’une plaquette, par exemple une plaquette présentant un diamètre de 200 mm et une épaisseur typiquement comprise entre 350 micromètres et 500 micromètres, mais qui peut s’étendre par exemple entre 200 nm et 1 mm.In any event, a raw polycrystalline silicon carbide disk resulting from the deposition phase is then mechanically and thermally treated to form the support 2a with the chosen dimensions. These may involve thinning steps by coarse then fine grinding. They may be followed by a polishing step, in order to provide a satisfactory surface condition, in terms of roughness. These grinding or polishing steps, known from the state of the art, aim in particular to eliminate a sufficient thickness from the side of the face of the disk which was in contact with the graphite, to remove the initial growth zone of the crystals, generating high stresses. They also make it possible, by removing material from both sides of the raw disk, to obtain a support 2a of polycrystalline silicon carbide which is in the form of a wafer, for example a wafer having a diameter of 200 mm and a thickness typically between 350 micrometers and 500 micrometers, but which can extend for example between 200 nm and 1 mm.

Fabrication du substrat 2Substrate manufacturing 2

Très généralement le substrat 2 peut être réalisé par un procédé de fabrication par report d’une couche germe sur le support 2a dont on vient de décrire la préparation. Un tel procédé de transfert comprend :

  • l’assemblage, éventuellement via une couche diélectrique de collage 2b, de la première face du support 2a et d’une face principale d’un substrat donneur afin de constituer une structure intermédiaire;
  • l’élimination d’une partie du substrat donneur de la structure intermédiaire pour définir la couche germe 2c, reportée sur le support 2a.
Very generally, the substrate 2 can be produced by a manufacturing process by transferring a seed layer onto the support 2a, the preparation of which has just been described. Such a transfer process comprises:
  • the assembly, possibly via a dielectric bonding layer 2b, of the first face of the support 2a and a main face of a donor substrate in order to constitute an intermediate structure;
  • the removal of a part of the donor substrate from the intermediate structure to define the seed layer 2c, transferred to the support 2a.

La couche diélectrique de collage 2b peut être formée, par dépôt et préalablement à l’étape d’assemblage, sur le substrat donneur ou sur la face avant du support 2a ou en partie sur l’un et l’autre de ces deux éléments. La couche diélectrique de collage 2b peut ainsi être réalisée selon une technique LPCVD (acronyme de l’expression anglo-saxonne « Low Pressure Chemical Vapor Deposition » ou dépôt chimique en phase vapeur à pression sous atmosphérique) ou PECVD (acronyme de l’expression anglo-saxonne « Plasma Enhanced Chemical Vapor Deposition » ou dépôt chimique en phase vapeur assisté par plasma). Comme on l’a déjà précisé, cette couche est avantageusement en nitrure de silicium, pour des raisons de diffusivité thermique.The dielectric bonding layer 2b may be formed, by deposition and prior to the assembly step, on the donor substrate or on the front face of the support 2a or partly on both of these two elements. The dielectric bonding layer 2b may thus be produced using an LPCVD technique (acronym for the English expression “Low Pressure Chemical Vapor Deposition” or chemical vapor deposition at atmospheric pressure) or PECVD technique (acronym for the English expression “Plasma Enhanced Chemical Vapor Deposition” or plasma-assisted chemical vapor deposition). As already specified, this layer is advantageously made of silicon nitride, for reasons of thermal diffusivity.

Par « substrat donneur », on désigne un substrat constitué du matériau de la couche germe 2c, ou comprenant une épaisseur superficielle en ce matériau. Ainsi, le substrat donneur peut, à titre d’exemple, être formé d’un substrat massif de nitrure de gallium monocristallin, de silicium (1,1,1) monocristallin, de saphir ou de carbure de silicium monocristallin. A titre d’exemple complémentaire, il peut se présenter sous la forme d’un substrat composite formé d’un premier substrat sur lequel repose une épaisseur (au moins égale à celle de la couche germe 2c) de matériau dont on cherche à constituer la couche germe. Il peut notamment s’agir d’une épaisseur d’un matériau III-N tel que du nitrure de gallium formé sur un substrat de silicium (1,1,1).By “donor substrate”, we mean a substrate made of the material of the seed layer 2c, or comprising a surface thickness of this material. Thus, the donor substrate may, for example, be formed of a solid substrate of monocrystalline gallium nitride, monocrystalline silicon (1,1,1), sapphire or monocrystalline silicon carbide. As a further example, it may be in the form of a composite substrate formed of a first substrate on which rests a thickness (at least equal to that of the seed layer 2c) of material of which it is sought to constitute the seed layer. It may in particular be a thickness of a III-N material such as gallium nitride formed on a silicon (1,1,1) substrate.

L’étape d’assemblage du procédé de fabrication par report de couche est avantageusement mise en œuvre par adhésion moléculaire. Comme cela est bien connu en soi, au cours d’un procédé d’adhésion moléculaire, la première face du support 2a et une face du substrat donneur (éventuellement recouvertes l’une et/ou l’autre d’une couche diélectrique destinée à former la couche diélectrique de collage 2b), parfaitement propres, planes et lisses, sont mises en contact intime pour favoriser le développement de liaisons moléculaires, par exemple de type van der Waals ou covalentes. L’assemblage des deux corps est alors obtenu sans utilisation d’un adhésif. Ces liaisons peuvent être renforcées par l’application d’un traitement thermique à la structure intermédiaire ainsi formée. Lorsque l’on souhaite former un substrat 2 dépourvue de couche diélectrique de collage, la première face du support 2a et la face du substrat donneur ne sont pas munies de couche diélectrique, et sont mise en contact intime directement l’une avec l’autre.The assembly step of the manufacturing process by layer transfer is advantageously implemented by molecular adhesion. As is well known per se, during a molecular adhesion process, the first face of the support 2a and one face of the donor substrate (possibly one and/or the other covered with a dielectric layer intended to form the dielectric bonding layer 2b), perfectly clean, flat and smooth, are brought into intimate contact to promote the development of molecular bonds, for example of the van der Waals or covalent type. The assembly of the two bodies is then obtained without the use of an adhesive. These bonds can be reinforced by applying a heat treatment to the intermediate structure thus formed. When it is desired to form a substrate 2 devoid of a dielectric bonding layer, the first face of the support 2a and the face of the donor substrate are not provided with a dielectric layer, and are brought into intimate contact directly with each other.

L’étape d’élimination d’une partie du substrat donneur peut être réalisée par amincissement mécano-chimique de ce substrat.The step of removing part of the donor substrate can be carried out by mechanical-chemical thinning of this substrate.

Préférentiellement toutefois, le substrat 2 est fabriqué par application de la technologie Smart Cut™, selon laquelle une couche destinée à former la couche germe 2c est délimitée par l’intermédiaire d’un plan de fragilisation formé par implantation d’espèces dites « légères » (typiquement de l’hydrogène et/ou de l’hélium) dans le substrat donneur. Après l’étape d’assemblage, cette couche est prélevée du substrat donneur par fracture au niveau du plan de fragilisation et ainsi reportée sur le support 2a.Preferably, however, the substrate 2 is manufactured by applying Smart Cut™ technology, according to which a layer intended to form the seed layer 2c is delimited by means of a weakening plane formed by implantation of so-called “light” species (typically hydrogen and/or helium) in the donor substrate. After the assembly step, this layer is removed from the donor substrate by fracture at the weakening plane and thus transferred to the support 2a.

Que l’élimination d’une partie de l’épaisseur du substrat donneur soit réalisée par amincissement ou par fracture, on peut appliquer au substrat ainsi formé tout type de traitement de finition permettant de conformer la couche germe 2c à des spécifications d’épaisseur, d’uniformité d’épaisseur, de rugosité ou à tout autre type de spécifications.Whether the removal of a portion of the thickness of the donor substrate is achieved by thinning or by fracture, any type of finishing treatment may be applied to the substrate thus formed to conform the seed layer 2c to specifications of thickness, thickness uniformity, roughness or any other type of specifications.

Dans le substrat 2 ainsi formé, la face arrière du support 2, sous laquelle est disposée la seconde couche superficielle C2, forme également la face arrière du substrat. La première couche superficielle C1 est quant à elle disposée directement sous la couche germe 2c (ou directement sous la couche diélectrique de collage 2b, lorsque cette couche est présente).In the substrate 2 thus formed, the rear face of the support 2, under which the second surface layer C2 is arranged, also forms the rear face of the substrate. The first surface layer C1 is arranged directly under the seed layer 2c (or directly under the dielectric bonding layer 2b, when this layer is present).

On note que lorsque le matériau du substrat donneur est un matériau polaire, il est alors nécessaire de procéder à un double transfert de la couche germe 2c qui en est prélevée, en reportant tout d’abord cette couche germe 2c sur un substrat intermédiaire puis, au cours d’un second report, sur le support 2a en carbure de silicium poly cristallin. De la sorte, la couche germe 2c présente, sur ce support 2a, sa polarité initiale. C’est notamment le cas lorsque le substrat donneur comprend du nitrure de gallium, ce matériau présentant dans sa forme la plus disponible, une face gallium que l’on souhaite généralement exposer, et une face azote.It is noted that when the donor substrate material is a polar material, it is then necessary to carry out a double transfer of the seed layer 2c which is taken from it, by first transferring this seed layer 2c onto an intermediate substrate and then, during a second transfer, onto the support 2a made of polycrystalline silicon carbide. In this way, the seed layer 2c has, on this support 2a, its initial polarity. This is particularly the case when the donor substrate comprises gallium nitride, this material having in its most available form, a gallium face which it is generally desired to expose, and a nitrogen face.

Fabrication du composant semi-conducteurManufacturing of the semiconductor component

Le substrat 2, sous la forme d’une plaquette, est exploité pour former au moins un composant semi-conducteur. Ainsi, et comme cela a été exposé dans un passage précédent et illustré sur la , on forme par épitaxie sur la face exposée de la couche germe 2c du substrat 2, une couche tampon 3 à base de matériau III-N. Préférentiellement, la couche principale 3 est dopée pour la rendre semi-isolante. Il peut s'agir par exemple d'un dopage au carbone dont la concentration dans la couche principale peut être comprise entre 5. 10^18 et 5. 10^19 at/cm^3. Il peut s’agir également d’un autre dopage de type p, par exemple au fer ou au magnésium.The substrate 2, in the form of a wafer, is used to form at least one semiconductor component. Thus, and as has been explained in a previous passage and illustrated in the , a buffer layer 3 based on III-N material is formed by epitaxy on the exposed face of the seed layer 2c of the substrate 2. Preferably, the main layer 3 is doped to make it semi-insulating. This may for example be carbon doping, the concentration of which in the main layer may be between 5.10^18 and 5.10^19 at/cm^3. It may also be another p-type doping, for example iron or magnesium.

On peut prévoir de positionner dans la couche tampon 3 principalement en nitrure de gallium une ou des couches intercalaires, par exemple en AlGaN ou plus généralement en AlInGaN. Dans tous les cas, le paramètre de maille de la couche germe 2c et le coefficient de dilatation thermique du support en carbure de silicium polycristallin 2a sont particulièrement adaptés à la nature du matériau de la couche tampon 3 en matériau III-N. Il est en conséquence possible de former une épaisseur relativement importante de cette couche tampon 3 sur le substrat 2, par exemple une épaisseur supérieure à 3 microns, préférablement supérieure à 5 micromètres et encore plus préférablement comprise entre 5 micromètres et 10 micromètres.It is possible to provide for positioning in the buffer layer 3 mainly made of gallium nitride one or more intercalated layers, for example made of AlGaN or more generally made of AlInGaN. In all cases, the lattice parameter of the seed layer 2c and the thermal expansion coefficient of the polycrystalline silicon carbide support 2a are particularly suited to the nature of the material of the buffer layer 3 made of III-N material. It is consequently possible to form a relatively large thickness of this buffer layer 3 on the substrate 2, for example a thickness greater than 3 microns, preferably greater than 5 micrometers and even more preferably between 5 micrometers and 10 micrometers.

Dans une étape suivante de préparation du composant semi-conducteur 1, on forme une hétérojonction sur la couche tampon 3. Comme cela est bien connu en soit, une telle hétérojonction combine au moins une couche canal 5 (par exemple en GaN) et une couche barrière 6 (par exemple en AlGaN). Un gaz d’électron 2D est susceptible de se développer à l’interface de ces deux couches. Puis, on dispose une structure de source S, une structure de drain D et une structure de grille G sur l’hétérojonction 5.In a subsequent step of preparing the semiconductor component 1, a heterojunction is formed on the buffer layer 3. As is well known, such a heterojunction combines at least one channel layer 5 (e.g. GaN) and one barrier layer 6 (e.g. AlGaN). A 2D electron gas is likely to develop at the interface of these two layers. Then, a source structure S, a drain structure D and a gate structure G are arranged on the heterojunction 5.

Dans certains cas, on peut prévoir d’amincir le substrat 2, en éliminant une épaisseur du support 2a du côté de la seconde couche superficielle C2. On prendra soin toutefois à préserver une épaisseur suffisante de cette couche C2, supérieure ou égale à 10 microns.In some cases, it is possible to thin the substrate 2, by eliminating a thickness of the support 2a on the side of the second surface layer C2. However, care will be taken to preserve a sufficient thickness of this layer C2, greater than or equal to 10 microns.

Dans une étape suivante, on forme une couche métallique sur la face arrière du support 2a, en contact avec la seconde couche superficielle C2. Cette couche métallique peut être de toute nature qui convient, par exemple du titane, de l'aluminium, du nickel, de l'or ou un empilement constitué de ces matériaux. Du fait du fort dopage de la seconde couche superficielle C2 et de sa faible résistivité, le contact avec la couche métallique est de nature ohmique, sans qu’il soit nécessaire de traiter thermiquement cette interface, ce qui forme une caractéristique particulièrement avantageuse d’un support conforme à l’invention.In a next step, a metal layer is formed on the rear face of the support 2a, in contact with the second surface layer C2. This metal layer can be of any suitable nature, for example titanium, aluminum, nickel, gold or a stack made up of these materials. Due to the high doping of the second surface layer C2 and its low resistivity, the contact with the metal layer is of an ohmic nature, without it being necessary to heat treat this interface, which forms a particularly advantageous characteristic of a support according to the invention.

On forme usuellement un grand nombre de dispositifs collectivement sur le substrat 2 en forme de plaquettes. Ces dispositifs sont ensuite singularisés, par découpe de la plaquette sur laquelle ils reposent, pour former des puces de semi-conducteur. Ces puces sont mises en boitier pour former des composants semi-conducteurs 1, assemblées à un feuillet métallique M à l’aide d’un adhésif, tel qu’une pâte d’argent fritté, formant une couche d’adhésion B particulièrement fiable pour un composant de puissance.A large number of devices are usually formed collectively on the substrate 2 in the form of wafers. These devices are then singularized, by cutting the wafer on which they rest, to form semiconductor chips. These chips are packaged to form semiconductor components 1, assembled to a metal sheet M using an adhesive, such as a sintered silver paste, forming a particularly reliable adhesion layer B for a power component.

Bien entendu l'invention n'est pas limitée aux modes de mise en œuvre décrits et on peut y apporter des variantes de réalisation sans sortir du cadre de l'invention tel que défini par les revendications.Of course, the invention is not limited to the methods of implementation described and variant embodiments can be made without departing from the scope of the invention as defined by the claims.

Claims (18)

Support (2a) en carbure de silicium polycristallin pour un substrat (2) destiné à recevoir un dispositif semi-conducteur de puissance, le support comprenant une première face, désignée « face avant » et une seconde face opposée à la première et désignée « face arrière », le support comprenant :
  • une première couche superficielle (C1) disposée directement sous la face avant et présentant une résistivité supérieure ou égale à 1 ohm.cm et ;
  • une seconde couche superficielle (C2) disposée directement sous la face arrière et présentant une résistivité strictement inférieure à 1 ohm.cm.
Polycrystalline silicon carbide support (2a) for a substrate (2) intended to receive a power semiconductor device, the support comprising a first face, designated “front face” and a second face opposite the first and designated “rear face”, the support comprising:
  • a first surface layer (C1) arranged directly under the front face and having a resistivity greater than or equal to 1 ohm.cm and;
  • a second surface layer (C2) arranged directly under the rear face and having a resistivity strictly less than 1 ohm.cm.
Support (2a) en carbure de silicium polycristallin selon la revendication précédente dans lequel la seconde couche superficielle (C2) présente une épaisseur de 10 micromètres ou plus.Polycrystalline silicon carbide support (2a) according to the preceding claim, in which the second surface layer (C2) has a thickness of 10 micrometers or more. Support (2a) en carbure de silicium polycristallin selon l’une des revendications précédentes dans lequel la seconde couche superficielle (C2) présentant une concentration de dopants de type n, tel que de l’azote, supérieure à 10^20 at/cm^3.Polycrystalline silicon carbide support (2a) according to one of the preceding claims, in which the second surface layer (C2) has a concentration of n-type dopants, such as nitrogen, greater than 10^20 at/cm^3. Support (2a) en carbure de silicium polycristallin selon la revendication précédente dans lequel la concentration en dopant de type n croit de manière monotone depuis la face avant jusqu’à la seconde couche superficielle (C2).Polycrystalline silicon carbide support (2a) according to the preceding claim, in which the concentration of n-type dopant increases monotonically from the front face to the second surface layer (C2). Support (2a) en carbure de silicium polycristallin selon l’une des revendications précédentes dans lequel la première couche superficielle (C1) n’est pas intentionnellement dopée ou présente une concentration de vanadium supérieure à 10^15 at/cm^3.Polycrystalline silicon carbide support (2a) according to one of the preceding claims, in which the first surface layer (C1) is not intentionally doped or has a vanadium concentration greater than 10^15 at/cm^3. Support (2a) en carbure de silicium polycristallin selon l’une des revendications précédentes présentant une épaisseur totale, entre la première face et la seconde face, comprise entre 200 micromètres et 1 mm.Polycrystalline silicon carbide support (2a) according to one of the preceding claims having a total thickness, between the first face and the second face, of between 200 micrometers and 1 mm. Support (2a) en carbure de silicium polycristallin selon l’une des revendications précédentes se présentant sous la forme d’une plaquette circulaire, avantageusement de 200 mm de diamètre.Support (2a) made of polycrystalline silicon carbide according to one of the preceding claims, in the form of a circular plate, advantageously 200 mm in diameter. Substrat (2) destiné à recevoir un dispositif semi-conducteur comprenant un support (2a) selon l’une des revendications précédentes et une couche germe (2c) reportée sur la face avant du support (2a).Substrate (2) intended to receive a semiconductor device comprising a support (2a) according to one of the preceding claims and a seed layer (2c) transferred to the front face of the support (2a). Substrat (2) selon la revendication précédente dans laquelle la couche germe (2c) est constituée de nitrure de gallium, de carbure de silicium, de saphir ou de silicium (1,1,1).Substrate (2) according to the preceding claim in which the seed layer (2c) is made of gallium nitride, silicon carbide, sapphire or silicon (1,1,1). Substrat (2) selon l’une des deux revendications précédentes comprenant une couche diélectrique de collage (2b) disposée entre, et en contact avec, le support (2a) et la couche germe (2c), de préférence une couche diélectrique de collage (2b) en nitrure de silicium.Substrate (2) according to one of the two preceding claims comprising a dielectric bonding layer (2b) arranged between, and in contact with, the support (2a) and the seed layer (2c), preferably a dielectric bonding layer (2b) made of silicon nitride. Substrat (2) selon la revendication 8 ou 9, dans laquelle la couche germe (2c) contacte directement le support (2a).Substrate (2) according to claim 8 or 9, in which the seed layer (2c) directly contacts the support (2a). Substrat (2) selon l’une des revendications 8 à 11 comprenant une couche tampon (3) à base de nitrure de gallium, de préférence semi-isolante, disposée sur la couche germe (2c).Substrate (2) according to one of claims 8 to 11 comprising a buffer layer (3) based on gallium nitride, preferably semi-insulating, arranged on the seed layer (2c). Substrat (2) selon la revendication précédente dans laquelle la couche tampon (3) présente une épaisseur supérieure à 3 microns, préférablement supérieure à 5 micromètres et encore plus préférablement comprise entre 5 micromètres et 10 micromètres.Substrate (2) according to the preceding claim in which the buffer layer (3) has a thickness greater than 3 microns, preferably greater than 5 micrometers and even more preferably between 5 micrometers and 10 micrometers. Substrat (2) selon l’une des revendications 12 et 13 comprenant une hétérojonction disposée sur la couche tampon (3), l’hétérojonction comprenant une couche canal (5) et une couche barrière (6) et étant susceptible de former un gaz 2D d’électrons.Substrate (2) according to one of claims 12 and 13 comprising a heterojunction arranged on the buffer layer (3), the heterojunction comprising a channel layer (5) and a barrier layer (6) and being capable of forming a 2D electron gas. Composant semi-conducteur (1) comprenant un substrat (2) selon la revendication précédente et une structure de source (S), une structure de drain (D) et une structure de grille (G) disposée sur l’hétérojonction.Semiconductor component (1) comprising a substrate (2) according to the preceding claim and a source structure (S), a drain structure (D) and a gate structure (G) arranged on the heterojunction. Composant semi-conducteur (1) selon la revendication précédente comprenant un feuillet métallique (M) disposé sous la face arrière du support, en contact ohmique avec la seconde couche superficielle (C2).Semiconductor component (1) according to the preceding claim comprising a metal sheet (M) arranged under the rear face of the support, in ohmic contact with the second surface layer (C2). Composant semi-conducteur (1) selon la revendication précédente comprenant une couche d’adhésion (B), telle qu’une couche en pâte d’argent frittée, disposée entre le feuillet métallique (M) et la seconde couche superficielle (C2).Semiconductor component (1) according to the preceding claim comprising an adhesion layer (B), such as a layer of sintered silver paste, arranged between the metal sheet (M) and the second surface layer (C2). Composant semi-conducteur (1) selon l’une des deux revendications précédentes comprenant une couche métallique disposée contre la seconde couche superficielle (C2).Semiconductor component (1) according to one of the two preceding claims comprising a metal layer arranged against the second surface layer (C2).
FR2306631A 2023-06-26 2023-06-26 POLYCRYSTALLINE SILICON CARBIDE SUPPORT FOR A SUBSTRATE INTENDED TO RECEIVE POWER SEMICONDUCTOR DEVICES AND SUBSTRATE COMPRISING SUCH A SUPPORT. Pending FR3150342A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2306631A FR3150342A1 (en) 2023-06-26 2023-06-26 POLYCRYSTALLINE SILICON CARBIDE SUPPORT FOR A SUBSTRATE INTENDED TO RECEIVE POWER SEMICONDUCTOR DEVICES AND SUBSTRATE COMPRISING SUCH A SUPPORT.
PCT/EP2024/065338 WO2025002734A1 (en) 2023-06-26 2024-06-04 Polycrystalline silicon carbide carrier for a substrate intended to accommodate power semiconductor devices and substrate comprising such a carrier

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2306631 2023-06-26
FR2306631A FR3150342A1 (en) 2023-06-26 2023-06-26 POLYCRYSTALLINE SILICON CARBIDE SUPPORT FOR A SUBSTRATE INTENDED TO RECEIVE POWER SEMICONDUCTOR DEVICES AND SUBSTRATE COMPRISING SUCH A SUPPORT.

Publications (1)

Publication Number Publication Date
FR3150342A1 true FR3150342A1 (en) 2024-12-27

Family

ID=88505144

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2306631A Pending FR3150342A1 (en) 2023-06-26 2023-06-26 POLYCRYSTALLINE SILICON CARBIDE SUPPORT FOR A SUBSTRATE INTENDED TO RECEIVE POWER SEMICONDUCTOR DEVICES AND SUBSTRATE COMPRISING SUCH A SUPPORT.

Country Status (2)

Country Link
FR (1) FR3150342A1 (en)
WO (1) WO2025002734A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269671A1 (en) * 2004-06-03 2005-12-08 Bruce Faure Support for hybrid epitaxy and method of fabrication
US20130112997A1 (en) * 2010-07-06 2013-05-09 Admap Inc. Silicon carbide substrate, semiconductor device, and soi wafer
EP3351660A1 (en) * 2015-09-15 2018-07-25 Shin-Etsu Chemical Co., Ltd. MANUFACTURING METHOD OF SiC COMPOSITE SUBSTRATE

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269671A1 (en) * 2004-06-03 2005-12-08 Bruce Faure Support for hybrid epitaxy and method of fabrication
US20130112997A1 (en) * 2010-07-06 2013-05-09 Admap Inc. Silicon carbide substrate, semiconductor device, and soi wafer
EP3351660A1 (en) * 2015-09-15 2018-07-25 Shin-Etsu Chemical Co., Ltd. MANUFACTURING METHOD OF SiC COMPOSITE SUBSTRATE

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. LE: "Ohmic contacts to SiC", INTERNATIONAL JOURNAL OF HIGH SPEED ELECTRONICS AND SYSTEMS, vol. 15, no. 04, 2005, pages 781 - 820

Also Published As

Publication number Publication date
WO2025002734A1 (en) 2025-01-02

Similar Documents

Publication Publication Date Title
EP1266409B1 (en) Mos transistor with metal source and drain, and method for manufacturing the same
FR2953328A1 (en) HETEROSTRUCTURE FOR ELECTRONIC POWER COMPONENTS, OPTOELECTRONIC OR PHOTOVOLTAIC COMPONENTS
EP2736079B1 (en) Method for manufacturing a normally blocked heterojunction transistor
EP3577683B1 (en) Structure for a radio frequency application
EP1653504A1 (en) Composite structure with high thermal dissipation
EP3531444B1 (en) Integrated circuit including a substrate provided with a region rich in traps, and method for manufacturing same
EP2332171B1 (en) Process for fabricating a semiconductor structure with a buried ground plane
WO2004027878A2 (en) Quasi-vertical power semiconductor device on a composite substrate
WO2010012739A1 (en) Semiconductor-on-insulator substrate coated with intrinsic and doped diamond films
WO2025002734A1 (en) Polycrystalline silicon carbide carrier for a substrate intended to accommodate power semiconductor devices and substrate comprising such a carrier
WO2019224448A1 (en) Enhancement-mode high-electron-mobility transistor
EP1407486B1 (en) Method for making a transistor on a soi substrate
WO2018007711A1 (en) Monolithically integrated cascode device
EP4302339A1 (en) Capacitor comprising a stack of layers made of a semiconductor material having a wide bandgap
EP4169066A1 (en) Micro-electronic device with insulated substrate and associated manufacturing method
FR3118828A1 (en) Process for direct bonding of substrates
WO2020035644A1 (en) Transistor with high electron mobility
EP4287265A1 (en) P-doped gallium nitride based electronic component
FR3151701A1 (en) Detachable polycrystalline silicon carbide semiconductor substrate
EP3440692A1 (en) Semiconductor structure comprising iii-n material
WO2022008809A1 (en) Semiconductor structure comprising an electrically conductive bonding interface, and associated manufacturing method
EP1735828A1 (en) Semiconductor-on-insulator substrate comprising a buried diamond-like carbon layer and method for making same
EP4226409A1 (en) Method for producing a substrate for epitaxial growth of a gallium-based iii-n alloy layer
FR3106932A1 (en) PROCESS FOR MANUFACTURING A STRUCTURED SUBSTRATE
FR2985852A1 (en) Method for manufacturing semiconductor substrate used for manufacturing transistor, involves utilizing substrate layer to present thermal dilation coefficient near to that of semiconductor and additional semiconductor layers

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20241227