[go: up one dir, main page]

FR3060846A1 - Procede d’integration de puces de puissance et de bus barres formant dissipateurs thermiques - Google Patents

Procede d’integration de puces de puissance et de bus barres formant dissipateurs thermiques Download PDF

Info

Publication number
FR3060846A1
FR3060846A1 FR1662804A FR1662804A FR3060846A1 FR 3060846 A1 FR3060846 A1 FR 3060846A1 FR 1662804 A FR1662804 A FR 1662804A FR 1662804 A FR1662804 A FR 1662804A FR 3060846 A1 FR3060846 A1 FR 3060846A1
Authority
FR
France
Prior art keywords
blank
electronic
circuit
sections
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1662804A
Other languages
English (en)
Other versions
FR3060846B1 (fr
Inventor
Friedbald Kiel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institut Vedecom
Original Assignee
Institut Vedecom
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut Vedecom filed Critical Institut Vedecom
Priority to FR1662804A priority Critical patent/FR3060846B1/fr
Priority to CN201780078921.1A priority patent/CN110268520B/zh
Priority to JP2019533043A priority patent/JP2020515035A/ja
Priority to US16/470,516 priority patent/US10804183B2/en
Priority to EP17817810.9A priority patent/EP3555916A2/fr
Priority to PCT/FR2017/053408 priority patent/WO2018115625A2/fr
Publication of FR3060846A1 publication Critical patent/FR3060846A1/fr
Application granted granted Critical
Publication of FR3060846B1 publication Critical patent/FR3060846B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in subclass H10D
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Le procédé comprend 1) une réalisation d'une ébauche (EB1) intégrant au moins une puce électronique (MT, MD) comprise entre des couches internes isolantes et/ou conductrices stratifiées, 2) une fixation mécanique, par l'intermédiaire de portions diélectriques de préimprégné de résine (PP1, PP2, PP3), de tronçons de bus barre en métal (BB1, BB2, BB3) à des emplacements espacés prédéterminés sur des faces opposées haute et basse de l'ébauche, et 3) pour chacune des faces opposées haute et basse, une interconnexion par dépôt électrolytique de couche de métal (ME) des tronçons de bus barre fixés sur la face considérée et d'une électrode de la puce électronique, formant ainsi un circuit électronique de puissance comportant des bus barres formant dissipateurs thermiques(BBH, BBL).

Description

Titulaire(s) : INSTITUT VEDECOM.
Mandataire(s) : PEUGEOT CITROEN AUTOMOBILES SA Société anonyme.
PROCEDE D'INTEGRATION DE PUCES DE PUISSANCE ET DE BUS BARRES FORMANT DISSIPATEURS THERMIQUES.
FR 3 060 846 - A1 f5// Le procédé comprend 1) une réalisation d'une ébauche (EB1) intégrant au moins une puce électronique (MT, MD) comprise entre des couches internes isolantes et/ ou conductrices stratifiées, 2) une fixation mécanique, par l'intermédiaire de portions diélectriques de préimprégné de résine (PP1, PP2, PP3), de tronçons de bus barre en métal (BB1, BB2, BB3) à des emplacements espacés prédéterminés sur des faces opposées haute et basse de l'ébauche, et 3) pour chacune des faces opposées haute et basse, une interconnexion par dépôt électrolytique de couche de métal (ME) des tronçons de bus barre fixés sur la face considérée et d'une électrode de la puce électronique, formant ainsi un circuit électronique de puissance comportant des bus barres formant dissipateurs thermiques(BBH, BBL).
EB1
Figure FR3060846A1_D0001
Figure FR3060846A1_D0002
PROCÉDÉ D’INTÉGRATION DE PUCES DE PUISSANCE ET DE
BUS BARRES FORMANT DISSIPATEURS THERMIQUES [001] L’invention concerne de manière générale le domaine de l’électronique de puissance. Plus particulièrement, l’invention se rapporte à un procédé d’intégration de puces électroniques de puissance et d’interconnexion de bus barres formant dissipateurs thermiques dans des dispositifs électroniques de puissance tels que des convertisseurs et des modules de puissance. L’invention se rapporte aussi à des dispositifs électroniques de puissance obtenus par la mise en œuvre du procédé susmentionné.
[002] Les dispositifs électroniques de puissance, tels que les convertisseurs de puissance, sont très présents dans de nombreux domaines d’activité comme les transports, les industries, l’éclairage, le chauffage, etc. Avec la transition énergétique souhaitée vers des sources d'énergie renouvelables et moins productrices d’émissions de CO2, l’électronique de puissance est appelée à se généraliser encore davantage et devra répondre à des contraintes économiques et technologiques croissantes.
[003] Les recherches et développements actuels se concentrent sur la réduction des coûts, l'augmentation de la densité de puissance, l'augmentation de la fiabilité, la réduction des éléments parasites et le transfert thermique de l’énergie dissipée.
[004] Dans l’état actuel de la technique, il est habituel de faire appel à la technologie dite HDI, de « High Density Interconnect >> en anglais, pour augmenter le niveau d’intégration et réduire la taille des circuits de puissance. La technologie HDI implémentée généralement sur des circuits imprimés dit PCB, de « Printed Circuit Board >> en anglais, est fondée sur une optimisation de l’implantation spatiale des composants en utilisant notamment des rubans et des plaques de céramiques portant un circuit de traces en cuivre, dit « lead trames >>, pour interconnecter des composants montés en surface ou, dans une technologie plus avancée, des micro-trous dits « microvias >> remplis de cuivre pour interconnecter des composants encastrés. Il est utilisé le perçage par rayon laser ainsi que différentes techniques de soudure telles que par exemple le brasage, la soudure en phase liquide transitoire dite soudure TLP ou le frittage de poudre de nanoparticules métalliques.
[005] La technologie HDI trouve cependant ses limites face aux réductions de coût qui sont nécessaires pour des productions de masse, et à l’augmentation du niveau d’intégration et de la compacité. Le niveau d’intégration qu’il est possible d’obtenir est limité par le volume occupé par les interconnexions avec rubans et microvias. Les interconnexions avec rubans ou câbles introduisent des inductances parasites qui s’opposent à des fréquences de découpage ou de commutation plus élevées. Or l’augmentation des fréquences de commutation est généralement favorable à la compacité, notamment dans les convertisseurs de puissance. La réduction des inductances parasites est nécessaire aussi pour réduire la chaleur générée, protéger les circuits par rapport à des surtensions potentiellement destructrices et améliorer la maîtrise des rayonnements électromagnétiques.
[006] Un refroidissement performant est nécessaire pour maintenir les températures les composants actifs et passifs en dessous de valeurs critiques, pour atteindre un équilibre thermique et garantir la fiabilité des circuits de puissance. La disponibilité de puces en silicium ayant des surfaces de plus en plus réduites et les nouveaux semi-conducteurs de puissance, comme le carbure de silicium, autorisent des densités de courant supérieures et une augmentation de la fréquence de découpage, ce qui permet une compacité encore supérieure des circuits de puissance. Mais pour cela, l’architecture des circuits de puissance et la technologie utilisée doivent assurer une extraction de l’énergie dissipée au plus près des composants. Il est nécessaire d’optimiser le chemin thermique entre les sources de chaleur constituées des composants et les puits de chaleur constitués des moyens de dissipation thermique.
[007] Dans les technologies connues, la chaleur doit traverser différentes couches comme la soudure, le substrat diélectrique plaqué de cuivre, la plaque métallique de base, le matériau d'interface thermique et la masse du dissipateur de chaleur, avant d’être transférée dans l'air ou dans un liquide de refroidissement.
[008] Il apparaît aujourd’hui nécessaire de proposer une technologie nouvelle pour la fabrication de dispositifs électroniques de puissance ayant des performances supérieures de dissipation thermique et autorisant une meilleure optimisation par rapport aux différentes contraintes qui s’appliquent.
[009] Selon un premier aspect, l’invention concerne un procédé d’intégration de puces électroniques de puissance et de bus barres formant dissipateurs thermiques pour la réalisation d’un circuit électronique de puissance. Conformément à l’invention, le procédé comprend :
- une réalisation d’une ébauche intégrant au moins une puce électronique comprise entre des couches internes stratifiées isolantes et/ou conductrices ;
- une fixation mécanique, par l’intermédiaire de portions diélectriques de préimprégné de résine, de tronçons de bus barre en métal à des emplacements espacés prédéterminés sur des faces opposées haute et basse de l’ébauche ; et
- pour chacune des faces opposées haute et basse, une interconnexion par dépôt électrolytique de couche de métal des tronçons de bus barre fixés sur la face considérée et d’une électrode de la puce électronique, formant ainsi le circuit électronique de puissance comportant des bus barres formant dissipateurs thermiques.
[0010] Selon une caractéristique particulière du procédé de l’invention, la réalisation de l’ébauche comporte une étape de stratification de deux stratifiés ayant des couches diélectriques de préimprégné de résine comprenant entre elles la puce électronique, et des faces extérieures des stratifiés étant formées d’une feuille en métal.
[0011] Selon une autre caractéristique particulière, la réalisation de l’ébauche comporte une étape de retrait de matière par usinage pour réaliser au moins une cavité dans l’ébauche et dégager au moins une face de contact de la puce électronique.
[0012] Selon encore une autre caractéristique particulière, la réalisation de l’ébauche comporte une étape de dépôt électrolytique d’une couche conforme de métal.
[0013] Selon encore une autre caractéristique particulière, la réalisation de l’ébauche comporte une étape de dépôt électrolytique de remplissage de métal.
[0014] Selon encore une autre caractéristique particulière, la réalisation de l’ébauche comporte une étape de définition précise de motifs de connexion par photolithographie et gravure humide.
[0015] Selon un autre aspect, l’invention concerne un circuit électronique de puissance obtenu par la mise en œuvre du procédé tel que décrit brièvement cidessus, le métal utilisé pour les différentes étapes de fabrication du procédé étant le cuivre.
[0016] Selon encore un autre aspect, l’invention concerne un dispositif électronique de puissance comprenant au moins deux circuits tels que mentionnés ci-dessus, un premier circuit dit haut étant empilé sur un deuxième circuit dit bas, les circuits haut et bas étant liés mécaniquement et électriquement par leurs bus barres respectifs, au moins un espace central de circulation de liquide de refroidissement étant situé entre les circuits haut et bas, et l’espace central de circulation de liquide de refroidissement étant formé entre des tronçons des bus barres.
[0017] Selon une caractéristique particulière, le dispositif comprend également au moins un espace haut de circulation de liquide de refroidissement qui est situé dans une partie haute du dispositif, et l’espace haut de circulation de liquide de refroidissement étant formé entre des tronçons d’un bus barre haut du circuit haut et une couche diélectrique haute.
[0018] Selon une autre caractéristique particulière, le dispositif comprend également au moins un espace bas de circulation de liquide de refroidissement qui est situé dans une partie basse du dispositif, et l’espace bas de circulation de liquide de refroidissement étant formé entre des tronçons d’un bus barre bas du circuit bas et une couche diélectrique basse.
[0019] D’autres avantages et caractéristiques de la présente invention apparaîtront plus clairement à la lecture de la description détaillée ci-dessous de plusieurs formes de réalisation particulières de l’invention, en référence aux dessins annexés, dans lesquels :
les Figs.1 à 13 sont des vues en coupe simplifiées montrant des étapes du procédé d’intégration de puces électroniques de puissance et de bus barres formant dissipateurs thermiques selon l’invention ; et les Figs.14 et 15 sont des vues en coupe simplifiées montrant des première et deuxième formes de réalisation d’un dispositif électronique de puissance selon l’invention, avec une dissipation thermique par air et par liquide de refroidissement.
[0020] Un mode de réalisation particulier du procédé selon l’invention est maintenant décrit ci-dessus dans le cadre de la réalisation d’un dispositif ou module électronique de puissance sous la forme d’une branche de pont, ou demipont, de commutation à transistors. De manière classique, la branche de pont comprend un transistor haut et un transistor bas, dits respectivement «low side» et «high side» en anglais, et des diodes associées. De tels dispositifs peuvent être associés pour former des ponts complets de commutation ou associés en parallèle pour passer le courant voulu.
[0021] De manière générale, il est utilisé dans l’invention des techniques de fabrication connues et bien maîtrisées des circuits imprimés pour l’intégration des puces électroniques. Ainsi, il pourra être fait appel dans le procédé selon l’invention à une combinaison de différentes techniques de fabrication comprenant la stratification, la photolithographie, le dépôt électrolytique de métal et la gravure humide. Le dépôt électrolytique de métal sera notamment utilisé pour l’interconnexion des puces électroniques et des bus barres.
[0022] En référence aux Figs.1 à 13, il est maintenant décrit en détail différentes étapes de fabrication intervenant dans le procédé d’intégration de puces électroniques de puissance et d’interconnexion de bus barres selon l’invention.
[0023] Les Figs. 1 et 2 montrent une étape initiale de fabrication d’un stratifié LA1 formé d’une couche diélectrique CD1 revêtue d’une feuille métallique conductrice
FC1.
[0024] La couche diélectrique CD1 est une feuille épaisse de préimprégné 5 composée typiquement d’un diélectrique en fibres de verre tissées enduit d’une résine de type époxy et partiellement polymérisé. La feuille métallique conductrice
FC1 est typiquement une feuille de cuivre qui est stratifiée sur la couche diélectrique CD1, comme montré à la Fig.2.
[0025] A l’étape de la Fig.3, des puces de composants, par exemple, sous la 10 forme d’un transistor de puissance MT et d’une diode MD, sont reportées sur la couche diélectrique CD1 du stratifié LA1 à des emplacements prédéterminés. Des moyens d’indexation, non représentés, sont utilisés ici pour la mise en place des puces.
[0026] L’étape de la Fig.4 montre la stratification du stratifié LA1 portant les puces 15 MT et MD avec un autre stratifié LA2 obtenu par les étapes des Figs. 1 et 2. A ce stade, les couches diélectriques CD1 et CD2 ne sont encore que partiellement polymérisées. Les puces MT et MD sont alors prises en sandwich entre les stratifiés LA1 et LA2, plus précisément entres les couches diélectriques CD1 et
CD2 des stratifiés. La stratification entre eux des stratifiés LA1 et LA2 est 20 typiquement obtenue par pressage et passage au four de stratification sous vide.
[0027] En sortie du four de stratification sous vide, à la Fig.5, il est obtenu une ébauche EB1 dans laquelle les puces MT et MD sont enterrées dans une couche diélectrique CD, totalement polymérisée et provenant de la stratification des couches CD1 et CD2. Les feuilles de cuivre FC1 et FC2 constituent des faces opposées haute et basse de l’ébauche EB1.
[0028] A l’étape de la Fig.6, des opérations de retrait de matière par usinage, par exemple au laser, sont effectuées sur les faces haute et basse de l’ébauche EB1 et des cavités CA1 à CA5 sont réalisées des deux côtés de l’ébauche pour dégager des faces de contact des puces MT et MD.
[0029] A l’étape de la Fig.7, il est réalisé une couche métallique CF conforme sur les faces haute et basse usinées de l’ébauche EB1. La couche CF est typiquement une couche de cuivre réalisée par dépôt électrolytique.
[0030] A l’étape de la Fig.8, un dépôt électrolytique de remplissage est effectué pour remplir complètement de cuivre les cavités CA1 à CA5 et la totalité des faces opposées haute et basse de l’ébauche EB1. Les faces haute et basse de l’ébauche EB1 sont alors complètement planes et recouvertes de cuivre.
[0031] Les étapes des Figs.9 et 10 concernent la définition précise des motifs de connexion électrique des puces MT et MD.
[0032] A l’étape de la Fig.9, une résine photorésist PS a été enduite sur les faces haute et basse de l’ébauche EB1 et les parties de surface à attaquer en gravure humide ont ensuite été définies et dégagées de manière classique en faisant appel à un masque de sérigraphie et une exposition à un rayonnement ultraviolet. La Fig.9 montre l’ébauche EB1 prête pour la gravure humide du cuivre et des portions de cuivre CP1 à CP8 à retirer.
[0033] A l’étape de la Fig. 10, les portions de cuivre CP1 à CP8 ont été retirées par gravure humide et le motif de connexion est alors défini avec précision. Le retrait des portions de cuivre CP1 à CP8 des cavités PD1 à PD8 qui laissent apparaître des portions de la couche diélectrique CD sous-jacente.
[0034] Les Figs. 11 à 13 montrent l’interconnexion de bus barres haut BBh et bas BBl sur les faces opposées haute et basse de l’ébauche EB1. Outre leurs fonctions électriques habituelles d’alimentation électrique ou autres, les bus barres haut BBh et bas BBl sont ici destinés à former des dissipateurs thermiques implantés sur les faces opposées haute et basse de l’ébauche EB1. Les bus barres BBH, BBL sont typiquement en cuivre.
[0035] Comme montré à la Fig.11, les bus barres BBH et bas BBL sont formés chacun de plusieurs tronçons de bus BB1h, BB2h, BB3h et BB1l, BB2l, BB3Lqui ont été préalablement découpés, par exemple, par usinage mécanique, ou éventuellement obtenus par moulage.
[0036] Des portions diélectriques de préimprégné PP1h, PP2h, PP3h sont reportées sur des faces correspondantes des tronçons de bus BB1H, BB2H, BB3h destinées à être plaquées sur la face haute de l’ébauche EB1. Des portions diélectriques de préimprégné PP1|_, PP2l, PP3l sont reportées sur des faces correspondantes des tronçons de bus BB1L, BB2L, BB3|_ destinées à être plaquées sur la face basse de l’ébauche EB1. Les portions diélectriques de préimprégné PP1 h, PP2h, PP3h et PP1 l, PP2l, PP3l sont prévues pour venir remplir les cavités hautes et basses de l’ébauche EB1 et adhérer avec les portions apparentes PD1 à PD4 et PD5 à PD8 de la couche diélectrique CD sous-jacente.
[0037] L’ébauche EB1 est ainsi prise en sandwich entre les tronçons de bus BB1 h, BB2h, BB3h et BB1L, BB2|_, BB3|_. Les tronçons de bus BB1 h, BB2h, BB3h et BB1 l, BB2l, BB3l sont pressés, avec les portions diélectriques de préimprégné PP1h, PP2h, PP3h et PP1|_, PP2|_, PP3l, contre les faces haute et basse de l’ébauche EB1.
[0038] La stratification de l’ensemble est obtenue par passage au four de stratification sous vide. La Fig.12 montre l’état de l’ébauche EB1 avec les tronçons de bus assemblés, lorsque celle-ci est sortie du four de stratification sous vide. A ce stade, les tronçons de bus ont été fixés mécaniquement au circuit par la polymérisation complète des portions diélectriques. Les motifs diélectriques d’isolation du circuit sont finalisés à ce stade.
[0039] L’étape de la Fig.13 est une étape de métallisation et soudure qui permet de finaliser l’interconnexion des éléments conducteurs du circuit et des bus barres formant dissipateurs thermiques de l’ébauche EB1.
[0040] Comme montré à la Fig.13, des couches de cuivre MEh et MEl sont déposées par électrolyse sur les parties haute et basse de l’ébauche EB1.
[0041] La couche de cuivre MEH est déposée sur la partie haute de l’ébauche EB1 est interconnecte les tronçons de bus BB1h, BB2h et BB3h du bus barre BBh et des faces hautes des puces de transistor MT et de diode MD correspondant, par exemple, à des électrodes de drain et de cathode. La couche de cuivre MELl est déposée sur la partie basse de l’ébauche EB1 et interconnecte les tronçons de bus
BB1L, BB2l et BB3|_ du bus barre BBL et des faces basses des puces de transistor MT et de diode MD correspondant à des électrodes de source et d’anode.
[0042] Le procédé selon l’invention, tel que décrit plus haut en référence aux Figs.1 à 13, autorise la fabrication de briques élémentaires de circuit qui peuvent être assemblées pour constituer des dispositifs électroniques de puissance de complexité plus ou moins grande, avec une architecture en sandwich. L’assemblage des briques élémentaires est typiquement réalisé sous presse et passage au four. Les liaisons mécaniques et électriques entre les deux briques sont faites par soudure. On notera qu’une parallélisation de la fabrication est 10 possible en produisant les briques élémentaires de circuit sur plusieurs lignes de fabrication.
[0043] L’architecture des briques élémentaires de circuit selon l’invention permet un contact en cuivre direct entre les dissipateurs thermiques, formés des bus barres, et les électrodes des puces électroniques. Les dissipateurs thermiques constitués de masses de cuivre situées de part et d’autre des puces électroniques et en contact direct avec celles-ci autorise une extraction efficace des calories. De plus, les longueurs des conducteurs de connexion sont minimisées, ce qui favorise la réduction des inductances parasites et davantage de compacité.
[0044] La Fig.14 montre une première forme de réalisation EM1 d’un dispositif électronique de puissance qui est construit par empilement de deux briques élémentaires de circuit BChs et BCls· Le dispositif EM1 est ici une branche de pont de transistors composée de deux transistors MOSFET et deux diodes de roue libre.
[0045] La liaison mécanique et électrique des deux briques élémentaires empilées
BChs et BCls est réalisée au niveau d’un plan de jonction IP par assemblage des bus barres. L’assemblage pourra être fait, par exemple, par une soudure à phase liquide transitoire dite TLP ou d’autres techniques de soudure.
[0046] Le dispositif EM1 est ici une forme de réalisation à refroidissement mixte, par liquide de refroidissement et par air.
[0047] Comme montré à la Fig. 14, l’assemblage des briques élémentaires BBHs et BBLs crée en partie centrale du dispositif des espaces centraux de circulation de liquide de refroidissement, ici CCi et CC2. Ces espaces de circulation de liquide de refroidissement CC1 et CC2, situés au plus près des puces électroniques, sont prévus pour la circulation sous pression d’un liquide de refroidissement caloporteur. Dans les parties haute et basse du dispositif EM1, des profils en créneau des bus barres BBh et BBl, formant dissipateurs thermiques, augmentent les surfaces d’échange thermique avec l’air environnant et favorisent le refroidissement du dispositif.
[0048] La Fig. 15 montre une deuxième forme de réalisation EM2 d’un dispositif électronique de puissance. Le dispositif EM2 est prévu avec un refroidissement liquide complet et est adapté pour des applications de plus forte puissance que celles du dispositif EM1.
[0049] Le dispositif EM2 se distingue du dispositif EM1 en ce qu’il est équipé de circuits de commande CTRLhs et CTRLls qui sont intégrés en parties haute et basse du dispositif EM2, respectivement. Les circuits de commande CTRLhs et CTRLls sont fixés mécaniquement et isolés électriquement des parties haute et basse des briques élémentaires BChs et BCls par des couches diélectriques DLHs et DLls, respectivement. Les circuits CTRLhs et CTRLls comportent chacun plusieurs couches stratifiées, réalisées selon des techniques connues. Des composants actifs et passifs pourront si nécessaire être enfouis entre les couches internes des circuits CTRLhs et CTRLls, ou bien implantés en surface sur le circuit de manière classique par brasure ou colle conductrice.
[0050] Comme cela apparaît à la Fig. 15, l’intégration en partie haute et basse du dispositif EM2 des circuits de commande CTRLhs et CTRLls avec les couches diélectriques isolantes DLHs et DLLs permet la formation d’espaces haut et bas de circulation de liquide de refroidissement supplémentaires CH1, CH2 et CL1, CL2. Ces espaces supplémentaires CH1, CH2 et CL1, CL2 situés de part et d’autre des espaces centraux CC1 et CC2 autorisent un refroidissement accru du dispositif EM2. Les puces électroniques sont ainsi refroidies de manière plus efficace par la circulation d’un liquide caloporteur à proximité de leurs faces haute et basse.
[0051] D’autres formes de réalisation de dispositifs électroniques de puissance selon l’invention sont bien entendu possibles. Ainsi, par exemple, la partie haute et/ou la partie basse du dispositif pourra être fermée avec simplement une couche diélectrique, sans pour autant implanter un circuit de commande à cet emplacement.
[0052] L’invention ne se limite pas aux formes de réalisation particulières qui ont été décrites ici à titre d’exemple. L’homme du métier, selon les applications de l’invention, pourra apporter différentes modifications et variantes qui entrent dans la portée des revendications ci-annexées.

Claims (10)

  1. REVENDICATIONS
    1) Procédé d’intégration de puces électroniques de puissance et de bus barres formant dissipateurs thermiques pour la réalisation d’un circuit électronique de
    5 puissance, caractérisé en ce qu’il comprend :
    - une réalisation d’une ébauche (EB1) intégrant au moins une puce électronique (MT, MD) comprise entre des couches internes stratifiées isolantes et/ou conductrices ;
    - une fixation mécanique, par l’intermédiaire de portions diélectriques de 10 préimprégné de résine (PP1, PP2, PP3), de tronçons de bus barre en métal (BB1, BB2, BB3) à des emplacements espacés prédéterminés sur des faces opposées haute et basse de ladite ébauche (EB1) ; et
    - pour chacune desdites faces opposées haute et basse, une interconnexion par dépôt électrolytique de couche de métal (ME) desdits tronçons de bus barre
    15 (BB1, BB2, BB3) fixés sur la face considérée et d’une électrode de ladite puce électronique (MT, MD), formant ainsi ledit circuit électronique de puissance comportant des bus barres (BBH, BBL) formant dissipateurs thermiques.
  2. 2) Procédé selon la revendication 1, caractérisé en ce que ladite réalisation de l’ébauche (EB1) comporte une étape de stratification de deux stratifiés (LA1,
    20 LA2) ayant des couches diélectriques de préimprégné de résine (CD1, CD2) comprenant entre elles ladite puce électronique (MT, MD), des faces extérieures desdits stratifiés (LA1, LA2) étant formées d’une feuille en métal (FC1, FC2).
  3. 3) Procédé selon la revendication 1 ou 2, caractérisé en ce que ladite
    25 réalisation de l’ébauche (EB1) comporte une étape de retrait de matière par usinage pour réaliser au moins une cavité (CA1 à CA5) dans ladite ébauche (EB1) et dégager au moins une face de contact de ladite puce électronique (MT, MD).
  4. 4) Procédé selon l’une quelconque des revendications 1 à 3, caractérisé en ce que ladite réalisation de l’ébauche (EB1) comporte une étape de dépôt électrolytique d’une couche conforme de métal (CF).
  5. 5) Procédé selon l’une quelconque des revendications 1 à 4, caractérisé en ce que ladite réalisation de l’ébauche (EB1) comporte une étape de dépôt électrolytique de remplissage de métal.
  6. 6) Procédé selon l’une quelconque des revendications 1 à 5, caractérisé en ce que ladite réalisation de l’ébauche (EB1) comporte une étape de définition précise de motifs de connexion par photolithographie et gravure humide.
  7. 7) Circuit électronique de puissance, caractérisé en ce qu’il est obtenu par la mise en œuvre du procédé selon l’une quelconque des revendications 1 à 6, le métal utilisé pour les différentes étapes de fabrication du procédé étant le cuivre.
  8. 8) Dispositif électronique de puissance, caractérisé en ce qu’il comprend au moins deux circuits selon la revendication 7, un premier circuit dit haut (BChs) étant empilé sur un deuxième circuit dit bas (BCls), lesdits circuits haut et bas (BChs, BCls) étant liés mécaniquement et électriquement par leurs bus barres respectifs (BBH, BBL), et en ce qu’il comprend au moins un espace central de circulation de liquide de refroidissement (CCi, CC2) qui est situé entre lesdits circuits haut et bas (BChs, BCls), ledit espace central de circulation de liquide de refroidissement (CCi, CC2) étant formé entre des tronçons (BB1H, BB2H, BB3h; BB1 l, BB2l, BB3l) desdits bus barres (BBH, BBL).
  9. 9) Dispositif électronique de puissance selon la revendication 8, caractérisé en ce qu’il comprend également au moins un espace haut de circulation de liquide de refroidissement (CH-ι, CH2) qui est situé dans une partie haute du dispositif (EM2), ledit espace haut de circulation de liquide de refroidissement (CH-ι, CH2) étant formé entre des tronçons (BB1h, BB2h, BB3h) d’un bus barre haut (BBh) dudit circuit haut (BChs) et une couche diélectrique haute (DLhs)·
  10. 10) Dispositif électronique de puissance selon la revendication 8 ou 9, caractérisé en ce qu’il comprend également au moins un espace bas de circulation de liquide de refroidissement (CL1; CL2) qui est situé dans une partie basse du dispositif (EM2), ledit espace bas de circulation de liquide de refroidissement (CLi, CL2) étant formé entre des tronçons (BB1|_, BB2|_, BB3l) d’un bus barre bas (BBl) dudit circuit bas (BCls) et une couche diélectrique
    5 basse (DLLs)·
    1/7
    FC1
    FIG.1 CD1 LA1 FC1 t
    CD1
FR1662804A 2016-12-19 2016-12-19 Procede d’integration de puces de puissance et de bus barres formant dissipateurs thermiques Active FR3060846B1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FR1662804A FR3060846B1 (fr) 2016-12-19 2016-12-19 Procede d’integration de puces de puissance et de bus barres formant dissipateurs thermiques
CN201780078921.1A CN110268520B (zh) 2016-12-19 2017-12-06 用于集成功率芯片以及形成散热器的汇流条的方法
JP2019533043A JP2020515035A (ja) 2016-12-19 2017-12-06 パワーチップおよびヒートシンクを形成するバスバーの集積のための方法
US16/470,516 US10804183B2 (en) 2016-12-19 2017-12-06 Method for the integration of power chips and bus-bars forming heat sinks
EP17817810.9A EP3555916A2 (fr) 2016-12-19 2017-12-06 Procédé d'intégration de puces de puissance et de bus barres formant dissipateurs thermiques
PCT/FR2017/053408 WO2018115625A2 (fr) 2016-12-19 2017-12-06 Procédé d'intégration de puces de puissance et de bus barres formant dissipateurs thermiques

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1662804A FR3060846B1 (fr) 2016-12-19 2016-12-19 Procede d’integration de puces de puissance et de bus barres formant dissipateurs thermiques
FR1662804 2016-12-19

Publications (2)

Publication Number Publication Date
FR3060846A1 true FR3060846A1 (fr) 2018-06-22
FR3060846B1 FR3060846B1 (fr) 2019-05-24

Family

ID=58228263

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1662804A Active FR3060846B1 (fr) 2016-12-19 2016-12-19 Procede d’integration de puces de puissance et de bus barres formant dissipateurs thermiques

Country Status (6)

Country Link
US (1) US10804183B2 (fr)
EP (1) EP3555916A2 (fr)
JP (1) JP2020515035A (fr)
CN (1) CN110268520B (fr)
FR (1) FR3060846B1 (fr)
WO (1) WO2018115625A2 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020193876A1 (fr) * 2019-03-28 2020-10-01 Institut Vedecom Procédé de fabrication bas cout d'un élément modulaire de commutation de puissance
WO2020225499A1 (fr) * 2019-05-06 2020-11-12 Safran Procede de fabrication d'un module electronique de puissance
FR3095778A1 (fr) * 2019-05-06 2020-11-13 Safran Procede de fabrication d’un module electronique de puissance

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4135029A1 (fr) * 2021-08-11 2023-02-15 Hamilton Sundstrand Corporation Ensemble de refroidissement de semiconducteur de puissance

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160133558A1 (en) * 2013-06-11 2016-05-12 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Power Module

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US7035113B2 (en) * 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
TWI427646B (zh) * 2006-04-14 2014-02-21 Bourns Inc 具表面可裝設配置之傳導聚合物電子裝置及其製造方法
JP2011501410A (ja) * 2007-10-10 2011-01-06 テッセラ，インコーポレイテッド 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
TWI443789B (zh) * 2008-07-04 2014-07-01 Unimicron Technology Corp 嵌埋有半導體晶片之電路板及其製法
US8710669B2 (en) * 2009-05-20 2014-04-29 Nec Corporation Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
JP5577897B2 (ja) * 2010-07-02 2014-08-27 富士通株式会社 電子デバイスとその製造方法
US9159708B2 (en) * 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9728507B2 (en) * 2011-07-19 2017-08-08 Pfg Ip Llc Cap chip and reroute layer for stacked microelectronic module
US9041183B2 (en) * 2011-07-19 2015-05-26 Ut-Battelle, Llc Power module packaging with double sided planar interconnection and heat exchangers
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
JP2015005681A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
US9585241B2 (en) * 2013-09-24 2017-02-28 Infineon Technologies Ag Substrate, chip arrangement, and method for manufacturing the same
US9576926B2 (en) * 2014-01-16 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure design in fan-out package
US20150214127A1 (en) * 2014-01-24 2015-07-30 Qualcomm Incorporated Integrated device comprising a substrate with aligning trench and/or cooling cavity
JP2015220282A (ja) * 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板
US20160086930A1 (en) * 2014-09-24 2016-03-24 Freescale Semiconductor, Inc. Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor
KR102253473B1 (ko) * 2014-09-30 2021-05-18 삼성전기주식회사 회로기판
KR102268386B1 (ko) * 2014-09-30 2021-06-23 삼성전기주식회사 회로기판
US9337135B2 (en) * 2014-10-08 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pop joint through interposer
US9583472B2 (en) * 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
US10215504B2 (en) * 2015-04-06 2019-02-26 International Business Machines Corporation Flexible cold plate with enhanced flexibility
JP6430883B2 (ja) * 2015-04-10 2018-11-28 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
JP6462480B2 (ja) * 2015-04-28 2019-01-30 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6752553B2 (ja) * 2015-04-28 2020-09-09 新光電気工業株式会社 配線基板
US20170040266A1 (en) * 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
US9679801B2 (en) * 2015-06-03 2017-06-13 Apple Inc. Dual molded stack TSV package
JP2017028024A (ja) * 2015-07-17 2017-02-02 富士通株式会社 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法
US10177090B2 (en) * 2015-07-28 2019-01-08 Bridge Semiconductor Corporation Package-on-package semiconductor assembly having bottom device confined by dielectric recess

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160133558A1 (en) * 2013-06-11 2016-05-12 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Power Module

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020193876A1 (fr) * 2019-03-28 2020-10-01 Institut Vedecom Procédé de fabrication bas cout d'un élément modulaire de commutation de puissance
FR3094567A1 (fr) * 2019-03-28 2020-10-02 Institut Vedecom Procédé de fabrication bas coût d’un élément modulaire de commutation de puissance
WO2020225499A1 (fr) * 2019-05-06 2020-11-12 Safran Procede de fabrication d'un module electronique de puissance
FR3095779A1 (fr) * 2019-05-06 2020-11-13 Safran Procede de fabrication d’un module electronique de puissance
FR3095778A1 (fr) * 2019-05-06 2020-11-13 Safran Procede de fabrication d’un module electronique de puissance
WO2020225500A3 (fr) * 2019-05-06 2021-01-21 Safran Procede de fabrication d'un module electronique de puissance
US12322604B2 (en) 2019-05-06 2025-06-03 Safran Method for manufacturing an electronic power module using polymer preforms

Also Published As

Publication number Publication date
CN110268520A (zh) 2019-09-20
US10804183B2 (en) 2020-10-13
WO2018115625A2 (fr) 2018-06-28
EP3555916A2 (fr) 2019-10-23
FR3060846B1 (fr) 2019-05-24
US20190311972A1 (en) 2019-10-10
JP2020515035A (ja) 2020-05-21
CN110268520B (zh) 2023-04-07
WO2018115625A3 (fr) 2018-08-16

Similar Documents

Publication Publication Date Title
FR3060846A1 (fr) Procede d’integration de puces de puissance et de bus barres formant dissipateurs thermiques
WO2018189468A1 (fr) Module électronique de puissance et convertisseur électrique de puissance l'incorporant
CN114097077A (zh) 半导体用散热基板及其制造方法
FR3060255B1 (fr) Procede d’integration de puces de puissance parallelisable et modules electroniques de puissance
EP3555915B1 (fr) Circuits électroniques de puissance equipés de bus barres formant dissipateurs thermiques et procédé d'intégration
EP3834230B1 (fr) Circuit électrique de puissance pour convertisseur de puissance électrique
FR3060243B1 (fr) Module de commutation de puissance, convertisseur integrant celui-ci et procede de fabrication
FR3060254B1 (fr) Procede d'integration de puces de puissance et modules electroniques de puissance
FR3070093B1 (fr) Dispositif de distribution electrique dote de condensateurs enterres.
CN119676993A (zh) 一种车规级pcb板的制作方法及pcb板
WO2020193876A1 (fr) Procédé de fabrication bas cout d'un élément modulaire de commutation de puissance
FR3079664A1 (fr) Element modulaire de commutation de puissance et ensemble demontable de plusieurs elements modulaires
FR3103316A1 (fr) Cadre métallique conducteur pour module électronique de puissance et procédé de fabrication associé

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180622

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9