FR3002049A1

FR3002049A1 - Temperature compensated voltage regulator, has set of resistors, where one resistor has its terminal connected with ground, and another terminal connected between resistors, where latter terminal is connected to gates of NMOS transistors

Info

Publication number: FR3002049A1
Application number: FR1300312A
Authority: FR
Inventors: Hafid Amrani; Hubert Cordonnier
Original assignee: CDDIC SAS
Current assignee: CDDIC SAS
Priority date: 2013-02-13
Filing date: 2013-02-13
Publication date: 2014-08-15
Anticipated expiration: 2033-02-13
Also published as: FR3002049B1

Abstract

The regulator has a power source (3), and a set of NMOS transistors (4, 5), whose sources are connected to the ground, and whose gates are connected to respective drains. A PMOS transistor (2) is arranged with a source that is connected to a reference current generator (1). A set of resistors (9, 10) is arranged with a dividing bridge. One of the set of resistors has its terminal connected with the ground. Another terminal is connected between the set of resistors, where the latter terminal is connected to the gates of the NMOS transistors.

Description

- 1 - Régulateur de tension compensé en température à faible courant de consommation DESCRIPTION DE L'INVENTION Ces circuits sont destinés à réaliser des régulateurs de tension compensés en température, c'est-à-dire avec une faible variation en fonction de la température, avec un très faible courant de consommation.- 1 - Temperature compensated voltage regulator with low consumption current DESCRIPTION OF THE INVENTION These circuits are intended to produce temperature-compensated voltage regulators, that is to say with a small variation as a function of temperature, with a very low consumption current.

Ce type d'application est traditionnellement réalisé par deux circuits indépendants, dont un premier circuit de type générateur de référence de tension compensé en température qui sert de référence de tension au second circuit de type régulateur de tension. Cette invention présente un régulateur de tension compensé en température, qui a un nombre réduit de branches de polarisation, ce qui permet de réduire le courant de consommation et la taille du circuit, comparativement aux circuits traditionnels.This type of application is traditionally performed by two independent circuits, including a first temperature compensated voltage reference generator circuit which serves as a voltage reference to the second voltage regulator type circuit. This invention provides a temperature compensated voltage regulator having a reduced number of bias legs, thereby reducing the power consumption and circuit size compared to conventional circuits.

DOMAINE TECHNIQUE DE L'INVENTION Avec cette l'invention, les circuits présentés se rapportent généralement aux circuits implémentés sur une seule puce de circuits mixtes (digital et analogique), dans les nouvelles technologies (nano technologies) CMOS, et dans les technologies CMOS plus anciennes (et peu coûteuses). Plus spécifiquement mais non exclusivement, la révélation actuelle se rapporte aux circuits de gestion de la puissance sur une seule puce qui demandent des consommations de courants très faibles afin d'avoir une très grande autonomie de la batterie qui les alimente, et se rapporte plus particulièrement aux régulateurs de tension et aux références de tension de type générateur de référence de tension compensé en température à très faible courant de consommation. La description qui suit fait référence à ces champs d'application pour des facilités d'illustration uniquement.TECHNICAL FIELD OF THE INVENTION With this invention, the circuits presented generally relate to circuits implemented on a single chip of mixed circuits (digital and analog), in new technologies (nano technologies) CMOS, and in CMOS technologies more old (and inexpensive). More specifically but not exclusively, the current revelation relates to power management circuits on a single chip that require consumption of very low currents to have a very long battery life that feeds them, and relates more particularly voltage regulators and voltage references of the voltage compensated voltage reference type with very low consumption current. The following description refers to these fields of application for ease of illustration only.

Ces circuits sont destinés à réaliser des régulateurs de tension compensés en température, c'est-à-dire avec une faible variation en fonction de la température, avec un très faible courant de consommation (comparativement aux circuits traditionnels), en réduisant le nombre de branches de polarisation. ETAT DE LA TECHNIQUE ANTERIEURE Un problème majeur rencontré en concevant de tels circuits concerne l'autonomie de la batterie qui alimente ces circuits, qui est directement liée au courant de consommation de ces circuits. Un autre problème concerne la taille de ces circuits, dont la tendance et la demande est d'être de plus en plus petite, afin qu'ils puissent être intégrés dans des produits industriels. De tels circuits sont traditionnellement réalisés par deux circuits totalement indépendants, dont un premier circuit de type générateur de référence de tension compensé en température qui sert de référence de tension au second circuit de type régulateur de tension (un régulateur de tension qui peut alimenter en tension fixe d'autres circuits et leur fournir un fort courant de charge). Cette invention présente un circuit de type régulateur de tension combiné avec un générateur de référence de tension compensé en température, dans le but de réduire le nombre de branches de polarisation, et ainsi de réduire le courant de consommation et de réduire la taille du circuit, comparativement à ces deux circuits traditionnels indépendants. DESCRIPTION BREVE DE L'INVENTION Ces circuits sont destinés à réaliser des régulateurs de tension compensés en température, c'est-à-dire avec une faible variation en fonction de la température, avec un très faible courant de consommation (comparativement aux circuits traditionnels), en réduisant le nombre de branches de polarisation. - 2 - Cette invention permet ainsi de réduire le nombre de branches de polarisation, et ainsi de réduire le courant de consommation et de réduire la taille du circuit, comparativement à l'utilisation conjointe d'un circuit de type générateur de référence de tension compensé en température et d'un circuit de type régulateur de tension, ces deux circuits étant totalement indépendants.These circuits are intended to provide temperature-compensated voltage regulators, that is to say with a small variation as a function of temperature, with a very low consumption current (compared to traditional circuits), by reducing the number of polarization branches. STATE OF PRIOR ART A major problem encountered in designing such circuits relates to the autonomy of the battery which supplies these circuits, which is directly related to the consumption current of these circuits. Another problem concerns the size of these circuits, whose tendency and demand is to be smaller and smaller, so that they can be integrated into industrial products. Such circuits are traditionally made by two totally independent circuits, including a first temperature compensated voltage reference generator circuit which serves as a voltage reference to the second voltage regulator type circuit (a voltage regulator which can supply voltage fix other circuits and provide them with a strong charging current). This invention presents a voltage regulator type circuit combined with a temperature compensated voltage reference generator, in order to reduce the number of bias branches, thereby reducing the power consumption and reducing the size of the circuit, compared to these two traditional independent circuits. BRIEF DESCRIPTION OF THE INVENTION These circuits are intended to produce temperature compensated voltage regulators, that is to say with a small variation as a function of temperature, with a very low consumption current (compared to conventional circuits). , by reducing the number of polarizing branches. This invention thus makes it possible to reduce the number of polarization branches, and thus to reduce the consumption current and to reduce the size of the circuit, compared with the joint use of a compensated voltage reference generator type circuit. in temperature and a voltage regulator type circuit, these two circuits being completely independent.

BREVE PRESENTATION DES FIGURES Les figures d'accompagnement, qui sont incorporées dans ce brevet, illustrent une ou plusieurs implémentations de la présente invention et, associées avec la description détaillée, servent à expliquer les principes et les réalisations de l'invention. Dans les figures attachées: La figure 1 (FIG. 1) est un schéma électrique du nouveau circuit de régulateur de tension compensé en température, à faible courant de consommation. La figure 2 (FIG. 2) est un schéma électrique du nouveau circuit de régulateur de tension compensé en température, à faible courant de consommation, qui est une variante du schéma électrique de la figure 1. DESCRIPTION DETAILLEE DE L'INVENTION Ces circuits sont destinés à réaliser des régulateurs de tension compensés en température, c'est-à-dire avec une faible variation en fonction de la température, avec un très faible courant de consommation (comparativement aux circuits traditionnels), en réduisant le nombre de branches de polarisation. Ceux qui ont de la compétence dans ce domaine à l'état de l'art se rendront compte que la description détaillée qui suit de la présente invention est d'illustration seulement et n'est pas limitative de quelque façon. D'autres modes de réalisation de la présente invention se suggéreront aisément à de telles personnes bénéficiant des avantages de cette invention. Les références détaillent des réalisations de la présente invention, comme illustré dans les schémas joints.BRIEF DESCRIPTION OF THE FIGURES The accompanying figures, which are incorporated in this patent, illustrate one or more implementations of the present invention and, together with the detailed description, serve to explain the principles and embodiments of the invention. In the attached figures: Figure 1 (Figure 1) is a circuit diagram of the new temperature compensated voltage regulator circuit with low power consumption. Figure 2 (FIG 2) is a circuit diagram of the new low-consumption temperature compensated voltage regulator circuit, which is a variation of the circuit diagram of Figure 1. DETAILED DESCRIPTION OF THE INVENTION These circuits are intended to provide temperature-compensated voltage regulators, i.e. with a small variation as a function of temperature, with a very low consumption current (compared to conventional circuits), by reducing the number of biasing branches . Those skilled in the art will realize that the following detailed description of the present invention is illustrative only and not in any way limiting. Other embodiments of the present invention will be readily apparent to such persons benefiting from the advantages of this invention. The references detail embodiments of the present invention, as illustrated in the accompanying drawings.

Le cas échéant, les mêmes indicateurs de référence seront employés dans tous les schémas et dans la description détaillée qui suit, pour se rapporter à la même chose ou aux pièces semblables. Dans un intérêt de clarté, tous les dispositifs courants des réalisations décrites ci-dessus ne sont pas montrés et décrits. Bien entendu, dans le développement de telles implémentations, de nombreuses décisions spécifiques devront être prise selon l'application et les contraintes liées au marché, étant donné que ces buts spécifiques varieront d'une exécution à l'autre et d'un réalisateur à l'autre. D'ailleurs, un tel effort de développement pourrait être complexe et long, mais néanmoins serait une entreprise courante de ceux qui ont de la compétence dans ce domaine à l'état de l'art. En se tournant maintenant vers les figures : - La figure 1 (FIG. 1) est un schéma électrique du nouveau circuit de régulateur de tension compensé en température, à faible courant de consommation. Le circuit est constitué d'un générateur de courant de référence IREF (1) qui est constant en fonction de la température. Un transistor pmos MP3 (2), monté en diode, reçoit ce courant de référence IREF (1) et fournit une tension de référence VREF qui a un coefficient en température négatif (CN). Les 4 transistors MN1 (4) MN2 (5) MP1 (6) et MP2 (7) constituent un amplificateur différentiel de tension. Le courant 1BIAS (3) est le courant de polarisation de cet amplificateur différentiel de tension. Un rapport de taille est choisi entre les transistors de la paire - 3 - différentielle MN1 (4) et MN2 (5), et un rapport de taille est choisi entre les transistors de la charge active MP1 (6) et MP2 (7), dans le but de créer une tension en entrée (VFB-VREF) qui a un coefficient en température positif (CP). Les tailles des transistors MN1 (4) MN2 (5) MP1 (6) MP2 (7) de cet amplificateur différentiel de tension et la taille du transistor pmos MP3 (2) sont choisies afin d'avoir les coefficients en température CN et CP égaux en valeur absolue. Ainsi, la tension VFB a un coefficient en température nul (CN+CP=0), et est compensé en température. Le transistor MP4 (8) est le transistor de puissance du régulateur en tension, qui fournit le courant de charge demandé par la sortie VOUT du circuit. Les résistances R1 (9) et R2 (10) constituent un pont diviseur afin de définir la tension de sortie VOUT du circuit. Ainsi, la tension de sortie VOUT du circuit est proportionnelle à la tension VFB, et a aussi un coefficient en température nul (VOUT est compensé en température).Where appropriate, the same reference indicators will be used in all diagrams and in the detailed description that follows, to refer to the same or similar parts. For the sake of clarity, all current devices of the embodiments described above are not shown and described. Of course, in the development of such implementations, many specific decisions will have to be made depending on the application and market-related constraints, as these specific goals will vary from run to run and from developer to project. 'other. Moreover, such a development effort could be complex and time-consuming, but nevertheless would be a common undertaking of those with state-of-the-art expertise in this field. Turning now to the figures: - Figure 1 (FIG 1) is a circuit diagram of the new temperature compensated voltage regulator circuit, low consumption current. The circuit consists of a reference current generator IREF (1) which is constant as a function of temperature. A diode-mounted PMos transistor PMOS (2) receives this reference current IREF (1) and provides a reference voltage VREF which has a negative temperature coefficient (CN). The four transistors MN1 (4) MN2 (5) MP1 (6) and MP2 (7) constitute a differential voltage amplifier. The current 1BIAS (3) is the bias current of this differential voltage amplifier. A size ratio is chosen between the transistors of the differential pair MN1 (4) and MN2 (5), and a size ratio is chosen between the transistors of the active load MP1 (6) and MP2 (7), for the purpose of creating an input voltage (VFB-VREF) which has a positive temperature coefficient (CP). The sizes of the transistors MN1 (4) MN2 (5) MP1 (6) MP2 (7) of this differential voltage amplifier and the size of the PMOS transistor MP3 (2) are chosen so as to have the coefficients in temperature CN and CP equal. in ultimate value. Thus, the voltage VFB has a temperature coefficient of zero (CN + CP = 0), and is temperature compensated. The transistor MP4 (8) is the power transistor of the voltage regulator, which supplies the load current requested by the output VOUT of the circuit. The resistors R1 (9) and R2 (10) constitute a divider bridge in order to define the output voltage VOUT of the circuit. Thus, the output voltage VOUT of the circuit is proportional to the voltage VFB, and also has a coefficient in zero temperature (VOUT is compensated for in temperature).

Les équations suivantes peuvent être écrites : Nous dénommons, dans les équations suivantes, Vthp la tension de seuil du transistor pmos MP3 (2), Vthp0 la tension de seuil du transistor pmos MP3 (2) à température ambiante, Kvthp le coefficient en température de Vthp (environ 2mV/degC), L3 et W3 la longueur et la largeur du transistor pmos MP3 (2), Up la mobilité du transistor pmos MP3 (2), Up0 la mobilité du transistor pmos MP3 (2) à température ambiante, m le coefficient en température de Up (environ 1.5), Cox la capacité de l'oxyde de grille, T la température absolue, et TO la valeur de la température absolue ambiante. MP3 est polarisé en zone de saturation et n'est pas polarisé en zone de faible inversion (W3/L3 est de faible valeur). Ainsi : VREF=Vthp + RacineCarrée {(2*IREF*L3)/(Up*Cox*W3)} Vthp=Vthp0-Kvthp*T Up=Up0*[(T/T0)^(-m)] CN=dVREF/dT Les valeurs numériques des technologies cmos standard donnent des valeurs négatives du coefficient en température CN de VREF (CN<0). Les tailles W3 et L3 sont choisies de manière à ce que ce coefficient en température soit négatif et de valeur absolue faible. Ceci est obtenu si le rapport W3/L3 est faible.The following equations can be written: We denominate, in the following equations, Vthp the threshold voltage of the PMOS transistor MP3 (2), Vthp0 the threshold voltage of the PMOS transistor MP3 (2) at room temperature, Kvthp the temperature coefficient of Vthp (about 2mV / degC), L3 and W3 the length and the width of the transistor pmos MP3 (2), Up the mobility of the transistor pmos MP3 (2), Up0 the mobility of the transistor pmos MP3 (2) at room temperature, m the temperature coefficient of Up (about 1.5), Cox the capacity of the gate oxide, T the absolute temperature, and TO the value of the ambient absolute temperature. MP3 is polarized in saturation zone and is not polarized in low inversion zone (W3 / L3 is of low value). Thus: VREF = Vthp + RootRoot {(2 * IREF * L3) / (Up * Cox * W3)} Vthp = Vthp0-Kvthp * T Up = Up0 * [(T / T0) ^ (- m)] CN = dVREF / dT The numerical values of standard cmos technologies give negative values of the CN temperature coefficient of VREF (CN <0). The sizes W3 and L3 are chosen so that this coefficient in temperature is negative and of low absolute value. This is achieved if the ratio W3 / L3 is low.

Nous dénommons, dans les équations suivantes, Vgsl la tension différentielle grille-source du transistor MN1 (4), Vgs2 la tension différentielle grille-source du transistor MN2 (5), Idl le courant de drain du transistor MN1 (4), Id2 le courant de drain du transistor MN2 (5), W1 et Ll la longueur et la largeur du transistor nmos MN1 (4), W2 et L2 la longueur et la largeur du transistor nmos MN2 (5), Vthn la tension de seuil des transistors nmos MN1 (4) et MN2 (5), Vt la tension thermique, k la constante de Botzmann, q la charge électrique élémentaire, n le facteur de forme en régime faible inversion, Un la mobilité des transistors nmos MN1 (4) et MN2 (5), W6 et L6 la longueur et la largeur du transistor pmos MP1 (6), W7 et L7 la longueur et la largeur du transistor pmos MP2 (7). MN1 (4) et MN2 (5) sont polarisés en zone de saturation et en zone de faible inversion (rapport W/L de grande valeur). Ainsi: Id1=(W1/L1)*I0*exp((Vgs1-Vthn)/(n*Vt)) Id2=(W2/L2)*I0*exp((Vgs2-Vtlin)/(n*Vt)) Avec IO=Un*Cox*(n-1)*(VtA2), et Vt=k*T/q D'où les deux équations suivantes: Vgs1=Vthn + n*Vt*ln((Id 1 /I0)/(W 1 /L1)) Vgs2=Vthn + n*Vt*ln((Id2/0)/(W2/L2)) - 4 - En prenant L7=L6 et W7=B*W6, nous avons Id2=B*Idl (B est rapport du miroir de courant constitué par MP1 et MP2) En prenant L1=L2 et W1=A*W2, ta tension en entrée de l'amplificateur différentiel en tension est : Voffset=VFB-VREF=Vgs2-Vgs1=n*(k/q)*ln(A*B)*T CP= d Voffset /dT= n*(k/q)*ln(A*B) > 0 Ainsi, la tension (Voffset) en entrée de l'amplificateur différentiel en tension est proportionnel à la température absolue (tension de type PTAT). Finalement, dVFB/dT=dVREF/dT + dVoffset/dT = CN+CP Les valeurs A, B, W3 et L3 sont choisies de manière à ce que CN+CP=0, ce qui rend VFB indépendant de la température T. Et étant donné que VOUT=(1+(R1/R2))*VFB, VOUT est aussi indépendant de la température T, et la tension de sortie du régulateur est compensée en température. Ce circuit comporte: - un générateur de courant de référence (1) qui est constant en fonction de la température. - un transistor pmos (2) qui a sa source connectée au générateur de courant de référence (1), qui sa grille connectée à la masse, qui a son drain connecté à la masse, et qui n'est pas polarisé en mode de faible inversion. - une paire différentielle formée de 2 transistors nmos (4) et (5), dont leurs tailles sont différentes mais proportionnelles entre elles, qui ont leurs sources connectées à une source de courant (3). Le transistor nmos (4) a sa grille connectée à la source du transistor pmos (2). - une charge active formée de 2 transistors pmos (6) et (7), dont leurs tailles sont différentes mais proportionnelles entre elles, qui ont leurs sources connectées à l'alimentation, et leurs grilles connectées au drain du transistor pmos (7). Le transistor pmos (6) a son drain connecté au drain du transistor nmos (4). Le transistor pmos (7) a son drain connecté au drain du transistor nmos (5). - un transistor de puissance (8), dont la source est connectée à l'alimentation, dont la grille est connectée au drain du transistor nmos (4), et dont le drain est connecté à la sortie du régulateur de tension. - un pont diviseur de résistances (9) et (10). La première borne de la résistance (9) est connectée à la sortie du régulateur de tension. La première borne de la résistance (10) est connectée à la masse. Les secondes bornes des résistances (9) et (10) sont connectées entre elles et à la grille du du transistor nmos (5). - La figure 2 (FIG. 2) est un schéma électrique du nouveau circuit de régulateur de tension compensé en température, à faible courant de consommation, qui est une variante du schéma électrique de la figure 1. Dans ce circuit, le courant IBIAS (3) est généré par un miroir de courant formé de 2 transistors nmos MN3 (11) et MN4 (12). Ce miroir de courant a son transistor d'entrée MN3 (11) qui est placé entre le transistor pmos MP3 (2) et la masse, afin de recopier le courant de référence d'entrée IREF (1).We denote, in the following equations, Vgs1 the gate-source differential voltage of transistor MN1 (4), Vgs2 the gate-source differential voltage of transistor MN2 (5), Id1 the drain current of transistor MN1 (4), Id2 the drain current of the transistor MN2 (5), W1 and L1 the length and the width of the nmos transistor MN1 (4), W2 and L2 the length and the width of the nmos transistor MN2 (5), Vthn the threshold voltage of the nmos transistors MN1 (4) and MN2 (5), Vt the thermal voltage, k the Botzmann constant, q the elementary electric charge, n the low inversion regime form factor, A the mobility of the nmos transistors MN1 (4) and MN2 (4). 5), W6 and L6 the length and the width of the PMOS transistor MP1 (6), W7 and L7 the length and the width of PMOS transistor MP2 (7). MN1 (4) and MN2 (5) are polarized in saturation zone and in low inversion zone (high value W / L ratio). Thus: Id1 = (W1 / L1) * I0 * exp ((Vgs1-Vthn) / (n * Vt)) Id2 = (W2 / L2) * I0 * exp ((Vgs2-Vtlin) / (n * Vt)) With IO = A * Cox * (n-1) * (VtA2), and Vt = k * T / q Hence the two following equations: Vgs1 = Vthn + n * Vt * ln ((Id 1 / I0) / (W 1 / L1)) Vgs2 = Vthn + n * Vt * ln ((Id2 / 0) / (W2 / L2)) - 4 - Taking L7 = L6 and W7 = B * W6, we have Id2 = B * Idl (B is ratio of the current mirror constituted by MP1 and MP2) Taking L1 = L2 and W1 = A * W2, the input voltage of the differential amplifier in voltage is: Voffset = VFB-VREF = Vgs2-Vgs1 = n * (k / q) * ln (A * B) * T CP = d Voffset / dT = n * (k / q) * ln (A * B)> 0 Thus, the voltage (Voffset) at the input of the The differential voltage amplifier is proportional to the absolute temperature (PTAT voltage). Finally, dVFB / dT = dVREF / dT + dVoffset / dT = CN + CP The values A, B, W3 and L3 are chosen so that CN + CP = 0, which makes VFB independent of the temperature T. And since VOUT = (1+ (R1 / R2)) * VFB, VOUT is also independent of the temperature T, and the regulator output voltage is temperature compensated. This circuit comprises: - a reference current generator (1) which is constant as a function of the temperature. - a pmos transistor (2) which has its source connected to the reference current generator (1), which grid connected to ground, which has its drain connected to ground, and which is not polarized in low mode inversion. a differential pair formed of two nmos transistors (4) and (5), whose sizes are different but proportional to each other, which have their sources connected to a current source (3). The nmos transistor (4) has its gate connected to the source of the pmos transistor (2). an active load formed by two PMOS transistors (6) and (7), whose sizes are different but proportional to each other, which have their sources connected to the power supply, and their gates connected to the drain of the PMOS transistor (7). The pmos transistor (6) has its drain connected to the drain of the nmos transistor (4). The pmos transistor (7) has its drain connected to the drain of the nmos transistor (5). - A power transistor (8), whose source is connected to the power supply, whose gate is connected to the drain of the nmos transistor (4), and whose drain is connected to the output of the voltage regulator. a resistance divider bridge (9) and (10). The first terminal of the resistor (9) is connected to the output of the voltage regulator. The first terminal of the resistor (10) is connected to ground. The second terminals of the resistors (9) and (10) are connected to each other and to the gate of the nmos transistor (5). FIG. 2 (FIG.2) is a circuit diagram of the new low-consumption temperature-compensated voltage regulator circuit, which is a variation of the circuit diagram of FIG. 1. In this circuit, the IBIAS current (FIG. 3) is generated by a current mirror formed of two nmos transistors MN3 (11) and MN4 (12). This current mirror has its MN3 input transistor (11) which is placed between the PMOS transistor MP3 (2) and the ground, in order to copy the input reference current IREF (1).

Ainsi le transistor pmos MP3 est toujours polarisé en zone de saturation et n'est pas polarisé en zone de faible inversion, et les équations décrites dans la figure 1 sont inchangées dans les calculs du circuit de la figure 2. Cette variante de circuit permet ainsi de minimiser le nombre de branches du circuit et de réduire le courant de consommation et la taille du régulateur de tension. Ce circuit comporte donc: - un générateur de courant de référence (1) qui est constant en fonction de la température. -5- - un miroir de courant constitué de 2 transistors nmos (11) (12), dont les sources sont connectées à la masse, et dont les grilles sont connectées au drain du transistor nmos (11). - un transistor pmos (2) qui a sa source connectée au générateur de courant de référence (1), qui sa grille connectée à la masse, qui a son drain connecté au drain du transistor nmos (11), et qui n'est pas polarisé en mode de faible inversion. - une paire différentielle formée de 2 transistors nmos (4) et (5), dont leurs tailles sont différentes mais proportionnelles entre elles, qui ont leurs sources connectées au drain du transistor nmos (12). Le transistor nmos (4) a sa grille connectée à la source du transistor pmos (2). - une charge active formée de 2 transistors pmos (6) et (7), dont leurs tailles sont différentes mais proportionnelles entre elles, qui ont leurs sources connectées à l'alimentation, et leurs grilles connectées au drain du transistor pmos (7). Le transistor pmos (6) a son drain connecté au drain du transistor nmos (4). Le transistor pmos (7) a son drain connecté au drain du transistor nmos (5). - un transistor de puissance (8), dont la source est connectée à l'alimentation, dont la grille est connectée au drain du transistor nmos (4), et dont le drain est connecté à la sortie du régulateur de tension. - un pont diviseur de résistances (9) et (10). La première borne de la résistance (9) est connectée à la sortie du régulateur de tension. La première borne de la résistance (10) est connectée à la masse. Les secondes bornes des résistances (9) et (10) sont connectées entre elles et à la grille du transistor nmos (5).Thus, the PMOS transistor MP3 is always polarized in saturation zone and is not polarized in a zone of weak inversion, and the equations described in FIG. 1 are unchanged in the calculations of the circuit of FIG. to minimize the number of branches of the circuit and to reduce the consumption current and the size of the voltage regulator. This circuit therefore comprises: a reference current generator (1) which is constant as a function of the temperature. A current mirror consisting of two nmos transistors (11) (12), whose sources are connected to ground, and whose gates are connected to the drain of nmos transistor (11). - a pmos transistor (2) which has its source connected to the reference current generator (1), which gate connected to ground, which has its drain connected to the drain of nmos transistor (11), and which is not polarized in low inversion mode. - A differential pair formed of 2 nmos transistors (4) and (5), whose sizes are different but proportional to each other, which have their sources connected to the drain nmos transistor (12). The nmos transistor (4) has its gate connected to the source of the pmos transistor (2). an active load formed by two PMOS transistors (6) and (7), whose sizes are different but proportional to each other, which have their sources connected to the power supply, and their gates connected to the drain of the PMOS transistor (7). The pmos transistor (6) has its drain connected to the drain of the nmos transistor (4). The pmos transistor (7) has its drain connected to the drain of the nmos transistor (5). - A power transistor (8), whose source is connected to the power supply, whose gate is connected to the drain of the nmos transistor (4), and whose drain is connected to the output of the voltage regulator. a resistance divider bridge (9) and (10). The first terminal of the resistor (9) is connected to the output of the voltage regulator. The first terminal of the resistor (10) is connected to ground. The second terminals of the resistors (9) and (10) are connected to each other and to the gate of the nmos transistor (5).

Claims

REVENDICATIONS1. Temperature compensated voltage regulator with low consumption current, characterized in that it comprises a reduced number of branches in order to reduce its consumption current and its size compared to the traditional circuits which are made of a voltage reference generator circuit temperature-compensated circuit and a totally independent voltage regulator, characterized in that it delivers a regulated output voltage and with a small variation as a function of the temperature of the circuit, and in that it comprises: a generator of reference current (1) which is constant as a function of temperature - either a current source (3) or a current mirror consisting of 2 nmos transistors (11) (12) whose sources are connected to ground and whose the gates are connected to the drain of the nmos transistor (11) - a pmos transistor (2) which has its source connected to the reference current generator (1), which gate connect grounded, which has its drain connected either to the drain of the nmos transistor (11) or to ground, and which is not biased in low inversion mode - a differential pair formed of 2 nmos transistors (4) and 5), whose sizes are different but proportional to each other, which have their sources connected either to the drain of the nmos transistor (12) or to a current source (3), said nmos transistor (4) has its gate connected to the source of the pmos transistor (2) - an active load formed of 2 pmos transistors (6) and (7), whose sizes are different but proportional to each other, which have their sources connected to the power supply, and their gates connected to the drain of the pmos transistor (7), said pmos transistor (6) has its drain connected to the drain of the nmos transistor (4), said pmos transistor (7) has its drain connected to the drain of the nmos transistor (5) - a power transistor (8) ), whose source is connected to the power supply, whose gate is connected to the drain of the nmos transistor (4), and whose drain is connected to the output of the voltage regulator - a resistor divider bridge (9) and (10), said resistor (9) has its first terminal connected to the output of the voltage regulator, said resistor (10) has its first terminal connected to ground, said resistors (9) and (10) have their second terminal connected to each other and connected to the gate of the nmos transistor (5)