FR2984598A1 - Structure substrat sur isolant comprenant une structure electriquement isolante et procede associe - Google Patents
Structure substrat sur isolant comprenant une structure electriquement isolante et procede associe Download PDFInfo
- Publication number
- FR2984598A1 FR2984598A1 FR1161920A FR1161920A FR2984598A1 FR 2984598 A1 FR2984598 A1 FR 2984598A1 FR 1161920 A FR1161920 A FR 1161920A FR 1161920 A FR1161920 A FR 1161920A FR 2984598 A1 FR2984598 A1 FR 2984598A1
- Authority
- FR
- France
- Prior art keywords
- electrically insulating
- insulating layer
- layer
- central
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000463 material Substances 0.000 title claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 24
- 229910052814 silicon oxide Inorganic materials 0.000 title claims abstract description 24
- 239000012212 insulator Substances 0.000 title claims abstract description 11
- 239000012777 electrically insulating material Substances 0.000 title claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 238000004090 dissolution Methods 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 4
- 239000010432 diamond Substances 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910002090 carbon oxide Inorganic materials 0.000 claims description 3
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052863 mullite Inorganic materials 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 230000000087 stabilizing effect Effects 0.000 claims description 3
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 143
- 238000013467 fragmentation Methods 0.000 description 5
- 238000006062 fragmentation reaction Methods 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- JNQQEOHHHGGZCY-UHFFFAOYSA-N lithium;oxygen(2-);tantalum(5+) Chemical compound [Li+].[O-2].[O-2].[O-2].[Ta+5] JNQQEOHHHGGZCY-UHFFFAOYSA-N 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
Abstract
Structure (1) Substrat-sur-Isolant (SuOI) comprenant une structure électriquement isolante (20) intercalée entre un substrat support (10) en un premier matériau, et une couche supérieure (31) en un deuxième matériau, caractérisée en ce que la structure électriquement isolante (20) comporte une couche électriquement isolante centrale (22) d'une épaisseur comprise entre 2 et 10 nm et comprise entre une couche électriquement isolante inférieure (21) et une couche électriquement isolante supérieure (23), la couche électriquement isolante centrale (22) étant en un matériau électriquement isolant différent de celui constituant les couches inférieure (21) et supérieure (23), les couches électriquement isolantes inférieure et supérieure (21, 23) étant constituées d'oxyde de silicium, pour stabiliser la couche électriquement isolante centrale (22).
Description
STRUCTURE SUBSTRAT SUR ISOLANT COMPRENANT UNE STRUCTURE ELECTRIQUEMENT ISOLANTE ET PROCEDE ASSOCIE DOMAINE TECHNIQUE GENERAL La présente invention se rapporte au domaine des substrats de matériaux utilisés dans l'industrie électronique, optique et optoélectronique, et plus particulièrement des structures SuOl. L'invention se rapporte plus précisément au domaine des structures Su01 à BOX fin. ETAT DE L'ART Les structures Su01 (Substrate On Insulator, Substrat-sur-Isolant en terminologie anglo-saxonne) sont des structures constituées d'une couche d'isolant en sandwich entre un substrat support et une couche mince, ou entre deux couches minces. Dans le cas particulier des Se01 (Semiconductor On Insulator, Semiconducteur Sur Isolant en terminologie anglo-saxonne), la couche d'isolant est généralement constituée d'oxyde désigné - BOX » (Buried OXide, oxyde enterré en terminologie anglo-saxonne). L'oxyde est ainsi enterré. De telles structures peuvent être élaborées selon un procédé de type Smart CutTM Le procédé Smart CutTM est un procédé de fabrication de couche mince 25 qui comprend successivement des étapes : d'implantation ionique à travers une surface présentant éventuellement une couche isolante en surface, d'une plaque semi-conductrice donneur » ou - source » (à une profondeur dans la plaque allant de quelques centaines d'angstrbrns à quelques microns), 30 éventuellement de collage de la plaque sur une plaque cible au niveau de la surface d'implant, et enfin de fracture de la plaque source au niveau de la zone d'implant afin d'obtenir au final une couche mince, éventuellement collée à la plaque cible dans le cas d'une deuxième étape de collage, et le reste de la 35 plaque source.
La plaque source restante peut être ensuite réutilisée pour former d'autres couches minces par un procédé similaire, et ainsi diminuer encore les pertes en matériau par rapport à d'autres procédés de fabrication de couche mince.
La majorité des structures Su01 actuelles utilisent l'oxyde de silicium comme isolant électrique enterré. Ce matériau présente plusieurs avantages. Il est facile à réaliser soit par oxydation thermique du silicium, un tel traitement thermique se situant en général dans la fourchette 900-1200°C, ou par dépôt. L'oxyde de silicium est un bon isolant électrique. L'oxyde de silicium est en outre apte à former des couches très minces, typiquement moins de 25 nm, voire moins de 15 nm, intègres (c'est-à-dire qui demeurent homogènes et ne se décomposent pas ni ne se fragmentent) et qui restent électriquement isolantes. Par ailleurs, les interfaces entre du silicium et de l'oxyde de silicium présentent des propriétés électriques intéressantes, à savoir qu'elles sont neutres et présentent de très faibles densités de pièges d'interface. Néanmoins, pour certaines applications, il peut être désiré de constituer une couche d'isolant enterré avec un matériau différent de l'oxyde de silicium. Le document U52010044830 décrit un procédé visant à obtenir une structure équivalente électriquement à une structure Se01 à BOX en oxyde de silicium, mais en utilisant une couche d'isolant réalisée dans un matériau différent de l'oxyde de silicium. Le document W02009112894 décrit un substrat comprenant une couche centrale électriquement isolante (dans la suite de ce texte on indiquera simplement - isolante ») chargée électriquement, comprise entre un substrat base et une couche réalisée en un matériau semi-conducteur. La couche isolante est d'une épaisseur pouvant aller jusqu'à 200 nm. La couche isolante comprend une couche de confinement de charges comprise entre deux couches servant de barrières de diffusion.
Mais les Substrats-sur-Isolant dans lesquels la couche d'isolant est réalisée en un matériau autre que l'oxyde de silicium (qu'on appellera dans ce texte - substrats alterbox ») sont soumis à certains inconvénients.
Dans ces substrats, les interfaces entre la couche d'isolant et le silicium sont souvent électriquement actives et empêchent la réalisation de circuits identiques à ceux réalisés sur Se01 à BOX en oxyde de silicium. Egalement, dans un substrat alterbox si la couche d'isolant est ultra fine (épaisseur inférieure à 25 nm, voire inférieure à 15 nm) cette couche peut être instable à haute température. Elle est alors l'objet de phénomènes physiques qui altèrent sa composition et sa forme. Les phénomènes physiques peuvent être internes à la couche, par exemple une recristallisation, ou faire intervenir des éléments extérieurs, par exemple une réaction chimique avec le substrat adjacent. Il peut s'agir également de phénomènes de minimisation d'énergie de surface conduisant à la fragmentation de la couche : en effet, pour des couches très fines, les énergies de surface ne sont plus négligeables par rapport aux énergies de volume et peuvent jouer un rôle dans l'évolution de la morphologie du système.
Le déposant a ainsi observé, en tentant de mettre en oeuvre un substrat alterbox à couche d'isolant en alumine d'une épaisseur de 7nm, une fragmentation dans la couche d'isolant. La couche d'isolant n'a alors plus d'épaisseur constante. Elle a perdu son unité car l'alumine est présente sous forme de fragments dispersés dans la zone où l'alumine s'étendait en couche.
Une telle fragmentation peut être le résultat de réactions avec le substrat de phénomènes de recristallisation, ou de phénomènes de minimisation d'énergie de surface. Un objectif de l'invention est de proposer un Su01, notamment de type alterbox, et un procédé de fabrication d'une telle structure, qui permette de s'affranchir au moins dans une certaine mesure des inconvénients mentionnés ci-dessus.
DESCRIPTION DE L'INVENTION L'invention propose de remplir cet objectif. A cet effet, on propose selon un premier aspect une structure Substrat-sur-Isolant (Su01) comprenant une structure électriquement isolante intercalée entre un substrat 35 support en un premier matériau, et une couche supérieure en un deuxième matériau, la structure électriquement isolante comportant une couche électriquement isolante centrale d'une épaisseur comprise entre 2 et 10 nm et disposée entre une couche électriquement isolante inférieure et une couche électriquement isolante supérieure, la couche électriquement isolante centrale étant en un matériau électriquement isolant différent de celui constituant les couches inférieure et supérieure, les couches électriquement isolantes inférieure et supérieure étant constituées d'oxyde de silicium, pour stabiliser la couche électriquement isolante centrale. De façon complémentaire, mais facultative, l'invention selon le premier aspect peut comporter les caractéristiques suivantes, prises seules ou selon toute combinaison technique possible : la couche électriquement isolante centrale est en oxyde d'aluminium ou nitrure de silicium ou nitrure d'aluminium, ou carbone diamant, ou oxyde d'hafnium ; le deuxième matériau est constitué de silicium, et/ou saphir, et/ou molybdène, et/ou mullite, et/ou tantalate et/ou niobate de lithium ; la couche électriquement isolante supérieure et/ou la couche électriquement isolante inférieure présente(nt) une épaisseur inférieure à 5 nnn ; la structure électriquement isolante comporte une couche électriquement isolante supplémentaire entre la couche électriquement isolante supérieure et la couche supérieure et/ou entre la couche électriquement isolante inférieure et le substrat support.
Selon un second aspect, on propose un procédé de fabrication d'une structure, le procédé comprenant des étapes de : dépôt d'une couche électriquement isolante centrale d'une épaisseur comprise entre 2 et 10 nm sur un substrat support en un premier matériau recouvert d'une couche électriquement isolante inférieure ; dépôt d'une couche électriquement isolante supérieure sur la couche électriquement isolante centrale et/ou sur un substrat donneur en un deuxième matériau ; transfert d'une partie du substrat donneur sur le substrat support ; la couche électriquement isolante centrale étant en matériau électriquement isolant différent de celui constituant les couches inférieure et supérieure, les couches électriquement isolantes inférieure et supérieure étant constituées d'oxyde de silicium, pour stabiliser la couche électriquement isolante centrale. De façon complémentaire mais facultative, l'invention selon le second aspect peut comporter les caractéristiques suivantes, prises seules ou selon toute combinaison technique possible : le dépôt d'une couche électriquement isolante d'oxyde de silicium à la fois sur la couche électriquement isolante centrale et le substrat donneur, ces deux couches étant mises en contact lors de l'étape de transfert de sorte à former une couche électriquement isolante supérieure ; la couche électriquement isolante supérieure formée par mise en contact lors de l'étape de transfert a une épaisseur inférieure à 25 nm ; une étape de dissolution partielle de la couche électriquement isolante supérieure afin de l'amincir ; la couche électriquement isolante supérieure amincie par dissolution partielle a une épaisseur inférieure à 3 nm. PRESENTATION DES FIGURES D'autres aspects, buts et avantages de la présente invention apparaîtront à la lecture de la description détaillée qui suit. L'invention sera aussi mieux comprise en référence à cette description considérée conjointement avec les dessins annexés, donnés à titre d'exemples non limitatifs et sur lesquels : la figure 1 est un schéma en coupe transversale d'une structure selon l'invention, les figures 2, 3, et 4a à 4c décrivent schématiquement différentes étapes de fabrication d'une structure Su01 d'après un premier exemple de mode de réalisation de procédé selon l'invention, les figures 5a à 5d décrivent schématiquement différentes étapes de fabrication d'une structure Su01 d'après un deuxième exemple de mode de réalisation de procédé selon l'invention. la figure 6 représente schématiquement le premier exemple de mode de réalisation de procédé selon l'invention. la figure 7 représente schématiquement le deuxième exemple de mode de réalisation de procédé selon l'invention. Sur les figures, les éléments similaires portent des références numériques identiques.
DESCRIPTION DETAILLEE Exemple de structure La figure 1 est un schéma en coupe transversale d'une structure 1 selon l'invention. Il s'agit d'une structure SuOl. La structure 1 comprend une structure électriquement isolante 20. La structure électriquement isolante 20 est intercalée entre un substrat support 10 en un premier matériau, et une couche supérieure 31 en un deuxième matériau. De manière générale, les premier et deuxième matériaux peuvent être constitués de tout matériau connu de l'homme du métier apte à constituer un substrat de type SuOl. Il peut s'agir de silicium, de saphir, de molybdène, de mullite, de tantalate, de niobate de lithium. Les premier et deuxième matériaux peuvent être les mêmes comme être différents. La structure électriquement isolante 20 comporte une couche électriquement isolante centrale 22. La couche électriquement isolante centrale 22 est d'une épaisseur comprise entre 2 et 10 nm. La couche isolante centrale 22 est disposée entre une couche électriquement isolante inférieure 21 et une couche électriquement isolante supérieure 23. La couche électriquement isolante centrale 22 peut être constituée de tout matériau isolant qui soit différent de celui des couches électriquement isolantes supérieure 23 et inférieure 21. Les couches électriquement isolantes inférieure 21 et supérieure 23 sont constituées d'oxyde de silicium. Ces couches 21 et 23 peuvent chacune avoir une épaisseur inférieure à 10 nm. Elles peuvent chacune avoir une épaisseur inférieure à 5 nm. Les couches électriquement isolantes inférieure 21 et supérieure 23 peuvent chacune avoir une épaisseur de 3 nm ou inférieure à 3 nm. La couche électriquement isolante centrale 22 peut être constituée de tout matériau isolant qui soit différent de celui des couches électriquement isolantes supérieure 23 et inférieure 21. La couche électriquement isolante centrale 22 peut notamment être constituée d'oxyde d'aluminium, de nitrure de silicium, de nitrure d'aluminium, de carbone diamant, ou d'oxyde d'hafnium. Les couches 21, 22 et 23 constitutives de la structure électriquement isolante 20 peuvent avantageusement être d'une épaisseur assez faible pour qualifier la structure électriquement isolante 20 d'ultra fine (typiquement moins de 25 nm d'épaisseur). On pourrait s'attendre à ce que la couche électriquement isolante centrale 22, de par sa configuration et sa finesse, soit instable. Le déposant a cependant remarqué qu'elle conserve son intégrité lorsqu'elle est entourée de très fines couches électriquement isolantes supérieure 23 et inférieure 21 dans la configuration selon l'invention. La couche électriquement isolante centrale 22 n'est alors pas sujette à des changements tels qu'une fragmentation. Elle conserve sa forme et sa composition. Ces deux couches électriquement isolantes supérieure 23 et inférieure 21 permettent de réaliser une couche isolante centrale 22, stable thernniquennent, d'une épaisseur inférieure à 10 nm, comprise entre 2 et 10 nm, ou entre 4 et 8 nm, par exemple d'une épaisseur de 7 nm. En outre, la finesse des couches électriquement isolantes supérieure 23 et inférieure 21 permet de limiter leur impact thermique sur la structure 1. La structure électriquement isolante 20 peut comporter une couche électriquement isolante supplémentaire entre la couche électriquement isolante supérieure 23 et la couche supérieure 31. La structure électriquement isolante 20 peut également comporter une couche électriquement isolante supplémentaire entre la couche électriquement isolante inférieure 21 et le substrat support 10.
Une telle structure 1 permet d'obtenir une structure électriquement isolante 20, notamment ultra fine, et qui présente un bon comportement électrique à l'interface avec les couches superficielles que sont le substrat support 10 et la couche supérieure superficielle 31. Le choix de la couche électriquement isolante centrale 22 permet d'obtenir des effets techniques différents. Ainsi la structure électriquement isolante 20 peut être constituée d'une couche électriquement isolante centrale 22 épaisse seulement de quelques nm en oxyde d'aluminium, entourée de couches électriquement isolantes supérieure 23 et inférieure 21 en oxyde de silicium. Une telle structure présente la stabilité et la qualité électrique d'un BOX fin en termes de mobilité et de DiT (Density of Ions Trapped, densité d'ions piégés en terminologie anglo-saxonne). Mais elle présente également une charge négative importante grâce à la couche d'oxyde d'aluminium qui possède en surface une charge fixe négative de 3.1012 charges/cm2.
En outre, une couche isolante centrale 22 en oxyde d'aluminium peut constituer une barrière d'arrêt à la gravure dans la structure électriquement isolante 20. Une telle structure permet d'éviter les problèmes de perçage des couches fines au cours des étapes de gravures lors de la formation de composants.
Premier exemple de mode de réalisation du procédé Sur la figure 6 est représenté schématiquement un premier exemple de mode de réalisation de procédé selon l'invention. Les figures 2, 3, et 4a à 4c décrivent schématiquement différentes étapes de fabrication d'une structure Su01 d'après cet exemple. Il s'agit d'un procédé de fabrication d'une structure telle que décrite ci-avant. Le procédé comprend une étape 1002 de dépôt d'une couche électriquement isolante centrale 22 sur un substrat support 10 en un premier matériau recouvert d'une couche électriquement isolante inférieure 21 d'oxyde de silicium. Le substrat support 10 peut être constitué de silicium et la couche électriquement isolante inférieure 21 peut être obtenue par oxydation du substrat support 10. La couche électriquement isolante inférieure 21 est d'une épaisseur inférieure à 5 nm. La couche électriquement isolante inférieure 21 peut être d'une épaisseur inférieure à 3 nm. La structure obtenue à l'issue de cette étape 1002 de dépôt d'une couche électriquement isolante centrale 22 est représentée sur la figure 2. La couche électriquement isolante centrale 22 est d'une épaisseur comprise entre 2 et 10 nm. Selon un mode de réalisation possible, la couche électriquement isolante centrale 22 peut être constituée d'oxyde d'aluminium, de nitrure de silicium, de nitrure d'aluminium, de carbone diamant, d'oxyde d'hafnium. L'étape 1002 de dépôt d'une couche électriquement isolante centrale 22 est suivie d'une étape 1003 de dépôt d'une couche électriquement isolante supérieure temporaire 231 d'oxyde de silicium sur la couche électriquement isolante centrale 22. La couche électriquement isolante supérieure temporaire 231 déposée peut être d'une épaisseur inférieure à 5 nm. La structure obtenue à l'issue de cette étape 1003 de dépôt d'une couche électriquement isolante supérieure temporaire 231 est représentée sur la figure 3.
L'étape 1004b suivante est une étape de transfert d'un substrat donneur 30 en un deuxième matériau. Un tel substrat 30 est représenté sur la figure 4a. Le substrat donneur 30 est constitué d'au moins deux couches : une couche supérieure 31 et une couche détachable 311. Les deux couches 31 et 311 sont séparées par une zone fragilisée 312. La zone fragilisée peut être réalisée par implantation d'ions ou par tout autre moyen connu de l'homme du métier. Le transfert peut être réalisé par collage par adhésion moléculaire de la couche supérieure 31 sur la couche électriquement isolante supérieure temporaire 231, ou par tout autre moyen connu de l'homme du métier. La figure 4b représente la structure obtenue à l'issue de l'étape 1004b.
L'étape 1004c suivante est une étape de détachement de la couche détachable 311 et de la couche supérieure 31 au niveau de la zone fragilisée 312. Ce détachement peut être réalisé par clivage ou par tout autre moyen connu de l'homme du métier. La structure obtenue est représentée sur la figure 4c.
A l'issue de ce procédé, on obtient une structure telle que représentée sur la figure 1. L'étape 1004c de détachement peut être suivie d'une étape 1005 de dissolution partielle de la couche électriquement isolante supérieure temporaire 231 afin de l'amincir en une couche électriquement isolante supérieure 23 d'épaisseur inférieure à 3 nm et d'obtenir une couche supérieure 31 définitive. Cette étape 1005 de dissolution partielle permet de réaliser les étapes précédentes avec une couche électriquement isolante supérieure temporaire 231 d'une épaisseur plus importante que l'épaisseur de la couche électriquement isolante supérieure définitive 23. L'épaisseur de la couche électriquement isolante supérieure temporaire 231 peut être de 10 nm, ce qui permet l'obtention d'une couche enterrée assez épaisse lors du collage pour éviter des problèmes de cloquage.
L'étape 1003 de dépôt d'une couche électriquement isolante supérieure temporaire 231 peut être remplacée par une étape 1003' de dépôt d'une deuxième couche électriquement isolante supérieure temporaire d'oxyde de silicium 232 sur le substrat donneur 30. Le dépôt peut être réalisé par oxydation du substrat donneur 30 si ce dernier est constitué de silicium. Un tel substrat donneur 30 après l'étape 1003' est représenté sur la figure 5a. Les étapes 1004b de transfert, 1004c de détachement et 1005 de dissolution partielle peuvent être interverties.
Ce mode de réalisation du procédé selon l'invention permet une encapsulation de la couche électriquement isolante centrale 22 par des couches électriquement isolantes supérieure 23 et inférieure 21 d'oxyde de silicium. La couche électriquement isolante centrale 22 est stabilisée par l'encapsulation.
L'encapsulation empêche notamment la fragmentation, les réactions avec le substrat support 10 et la couche supérieure 31, et la recristallisation de la couche électriquement isolante centrale 22. L'encapsulation reste compatible avec le procédé Smart CutTM. Ce procédé permet d'obtenir une structure dont les couches électriquement isolantes supérieures et inférieures 21 et 23 sont très fines. Deuxième exemple de mode de réalisation du procédé Sur la figure 7 est représenté schématiquement un deuxième exemple de mode de réalisation du procédé selon l'invention. Dans le deuxième exemple, les étapes 1002 de dépôt d'une couche électriquement isolante centrale 22 et 1003 de dépôt d'une première couche électriquement isolante supérieure temporaire 231 sont réalisées de manière similaire à celles décrite ci-avant. Cependant, l'étape 1003' de dépôt d'une deuxième couche électriquement isolante supérieure temporaire 232, telle que décrite ci-avant est également réalisée. Un substrat donneur 30 à l'issue de l'étape 1003' est représenté sur la figure 5a. Le substrat donneur 30 comprend une couche supérieure temporaire 313 et une couche détachable 311, séparées par une zone fragilisée 312.
Ce deuxième exemple comporte ainsi le dépôt de première couche 231 et deuxième couche 232 électriquement isolantes supérieures temporaires d'oxyde de silicium respectivement sur la couche électriquement isolante centrale 22 et le substrat donneur 30.
Le procédé comporte également une étape 1005b de transfert au cours de laquelle les première couche 231 et deuxième couche 232 électriquement isolantes supérieures temporaires sont mises en contact de sorte à former une unique couche électriquement isolante supérieure temporaire. L'unique couche électriquement isolante supérieure temporaire peut avoir une épaisseur inférieure à 25 nm. Une telle étape 1005b peut être réalisée par collage. La structure obtenue à l'issue de l'étape 1005b est représentée sur la figure 5b. Le procédé comporte en outre une étape 1004c de détachement de la couche supérieure temporaire 313 de la couche détachable 311 au niveau de la zone fragilisée 312. Cette étape peut être mise en oeuvre comme décrit ci- avant. La structure obtenue à l'issue de l'étape 1004c est représentée figure 5c. L'étape 1004c peut être suivie d'une étape 1005 de de dissolution partielle de l'unique couche électriquement isolante supérieure afin de l'amincir en une couche électriquement isolante supérieure définitive 23 d'épaisseur inférieure à 3 nm et d'obtenir une couche supérieure définitive 31 comprenant la couche supérieure temporaire 313. A l'issue de ce procédé, on obtient une structure telle que représentée sur la figure 5d.
Claims (10)
- REVENDICATIONS1. Structure (1) Substrat-sur-Isolant (Su01) comprenant une structure électriquement isolante (20) intercalée entre un substrat support (10) en un premier matériau, et une couche supérieure (31) en un deuxième matériau, caractérisée en ce que la structure électriquement isolante (20) comporte une couche électriquement isolante centrale (22) d'une épaisseur comprise entre 2 et 10 nm et disposée entre une couche électriquement isolante inférieure (21) et une couche électriquement isolante supérieure (23), la couche électriquement isolante centrale (22) étant en un matériau électriquement isolant différent de celui constituant les couches inférieure (21) et supérieure (23), les couches électriquement isolantes inférieure et supérieure (21, 23) étant constituées d'oxyde de silicium, pour stabiliser la couche électriquement isolante centrale (22).
- 2. Structure selon la revendication précédente, dans laquelle la couche électriquement isolante centrale (22) est en oxyde d'aluminium ou nitrure de silicium ou nitrure d'aluminium, ou carbone diamant, ou oxyde d'hafnium.
- 3. Structure selon l'une quelconque des revendications précédentes, dans laquelle le deuxième matériau est constitué de silicium, et/ou saphir, et/ou molybdène, et/ou mullite, et/ou tantalate et/ou niobate de lithium.
- 4. Structure selon l'une quelconque des revendications précédentes, dans laquelle la couche électriquement isolante supérieure (23) et/ou la couche électriquement isolante inférieure (21) présente(nt) une épaisseur inférieure à 5 nm.
- 5. Structure selon l'une quelconque des revendications précédentes, dans laquelle la structure électriquement isolante (20) comporte une couche électriquement isolante supplémentaire entre la couche électriquement isolante supérieure (23) et la couche supérieure (31) et/ou entre la couche électriquement isolante inférieure (21) et le substrat support (10).35
- 6. Procédé de fabrication d'une structure selon l'une des revendications précédentes, caractérisé en ce qu'il comprend des étapes de : dépôt d'une couche électriquement isolante centrale (22) d'une épaisseur comprise entre 2 et 10 nm sur un substrat support (10) en un premier matériau recouvert d'une couche électriquement isolante inférieure (21) ; dépôt d'une couche électriquement isolante supérieure (23, 231, 232) sur la couche électriquement isolante centrale (22) et/ou sur un substrat donneur (30) en un deuxième matériau ; transfert d'une partie (313, 232) du substrat donneur (30) sur le substrat support (10) ; la couche électriquement isolante centrale (22) étant en matériau électriquement isolant différent de celui constituant les couches inférieure et supérieure (21, 23, 231, 232), les couches électriquement isolantes inférieure et supérieure (21, 23, 231, 232) étant constituées d'oxyde de silicium, pour stabiliser la couche électriquement isolante centrale (22).
- 7. Procédé selon la revendication 6, comprenant le dépôt d'une couche électriquement isolante (231, 232) d'oxyde de silicium à la fois sur la couche électriquement isolante centrale (22) et le substrat donneur (30), ces deux couches (231, 232) étant mises en contact lors de l'étape de transfert de sorte à former une couche électriquement isolante supérieure (231, 232).
- 8. Procédé selon la revendication précédente, dans laquelle la couche électriquement isolante supérieure (231, 232) formée par mise en contact lors de l'étape de transfert a une épaisseur inférieure à 25 nm.
- 9. Procédé selon l'une quelconque des revendications 6 à 8, comprenant une étape de dissolution partielle de la couche électriquement isolante supérieure (23, 231, 232) afin de l'amincir.
- 10. Procédé selon la revendication précédente, dans laquelle la couche électriquement isolante supérieure (23) amincie par dissolution partielle a une épaisseur inférieure à 3 nm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1161920A FR2984598A1 (fr) | 2011-12-19 | 2011-12-19 | Structure substrat sur isolant comprenant une structure electriquement isolante et procede associe |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1161920A FR2984598A1 (fr) | 2011-12-19 | 2011-12-19 | Structure substrat sur isolant comprenant une structure electriquement isolante et procede associe |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2984598A1 true FR2984598A1 (fr) | 2013-06-21 |
Family
ID=46044790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1161920A Withdrawn FR2984598A1 (fr) | 2011-12-19 | 2011-12-19 | Structure substrat sur isolant comprenant une structure electriquement isolante et procede associe |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2984598A1 (fr) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060035450A1 (en) * | 2004-08-12 | 2006-02-16 | International Business Machines Corporation | Semiconductor-dielectric-semiconductor device structure fabricated by wafer bonding |
| US20060118918A1 (en) * | 2004-12-08 | 2006-06-08 | Advanced Micro Devices, Inc. | Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers |
| EP1811560A1 (fr) * | 2006-01-23 | 2007-07-25 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Procédé de fabrication d'un substrat composite à propriétés électriques améliorées |
-
2011
- 2011-12-19 FR FR1161920A patent/FR2984598A1/fr not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060035450A1 (en) * | 2004-08-12 | 2006-02-16 | International Business Machines Corporation | Semiconductor-dielectric-semiconductor device structure fabricated by wafer bonding |
| US20060118918A1 (en) * | 2004-12-08 | 2006-06-08 | Advanced Micro Devices, Inc. | Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers |
| EP1811560A1 (fr) * | 2006-01-23 | 2007-07-25 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Procédé de fabrication d'un substrat composite à propriétés électriques améliorées |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3175477B1 (fr) | Structure pour applications radio-frequences | |
| EP3227905B1 (fr) | Structure pour applications radiofréquences | |
| EP1435111B1 (fr) | Procede de fabrication de couches minces contenant des microcomposants | |
| EP3577683B1 (fr) | Structure pour application radiofréquence | |
| EP2705529B1 (fr) | Procede de formation d'une fracture dans un materiau | |
| FR2855909A1 (fr) | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat | |
| FR2816445A1 (fr) | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible | |
| FR2926672A1 (fr) | Procede de fabrication de couches de materiau epitaxie | |
| EP3506341A1 (fr) | Procede de transfert d'une couche utile sur un substrat support | |
| FR3051596A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| EP3840033A1 (fr) | Procédé de fabrication d'un substrat rf-soi à couche de piégeage issue d'une transformation cristalline d'une couche enterrée | |
| EP3818561A1 (fr) | Substrat pour un dispositif integre radioafrequence et son procede de fabrication | |
| FR3051595A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
| WO2004112125A1 (fr) | Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque | |
| FR2977073A1 (fr) | Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement | |
| EP3391407B1 (fr) | Compensation d'une courbure d'arc generee dans une tranche | |
| EP3766094B1 (fr) | Procédé de préparation d'une couche mince de matériau ferroélectrique à base d'alcalin | |
| EP1786025B1 (fr) | Procédé de formation de couches non-contraintes | |
| WO2014154993A1 (fr) | Procédé de fabrication d'une structure à multijonctions pour cellule photovoltaïque | |
| FR2928031A1 (fr) | Procede de transfert d'une couche mince sur un substrat support. | |
| FR2984598A1 (fr) | Structure substrat sur isolant comprenant une structure electriquement isolante et procede associe | |
| FR3120737A1 (fr) | Procede de fabrication d’une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire | |
| FR2865850A1 (fr) | Procede de realisation d'un transistor a effet de champ et transistor ainsi obtenu | |
| EP3753047B1 (fr) | Structure démontable et procédé de démontage utilisant ladite structure | |
| EP3903341B1 (fr) | Procede de fabrication d'un substrat pour un capteur d'image de type face avant |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20130830 |