FR2953063A1 - Procede d'encapsulation de composants electroniques sur tranche - Google Patents
Procede d'encapsulation de composants electroniques sur tranche Download PDFInfo
- Publication number
- FR2953063A1 FR2953063A1 FR0958223A FR0958223A FR2953063A1 FR 2953063 A1 FR2953063 A1 FR 2953063A1 FR 0958223 A FR0958223 A FR 0958223A FR 0958223 A FR0958223 A FR 0958223A FR 2953063 A1 FR2953063 A1 FR 2953063A1
- Authority
- FR
- France
- Prior art keywords
- resin layer
- electronic components
- forming
- thinning
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
L'invention concerne un procédé d'encapsulation de composants électroniques, comprenant les étapes suivantes : former, dans une première face d'une tranche semiconductrice, des composants électroniques (12, 14) et des tranchées remplies de conducteur (16) ; former un empilement d'interconnexion (18) ; former des premiers plots d'accrochage (24) et reporter au moins une puce (28) sur lesdits premiers plots d'accrochage ; déposer une couche de résine épaisse (30) ; amincir la tranche jusqu'à laisser apparaître le fond des tranchées (16) ; former des seconds plots d'accrochage (36) sur la face inférieure de la tranche, en regard des tranchées, et former des billes de soudure (38) sur les seconds plots ; former une seconde couche de résine (40), la seconde couche de résine ne recouvrant pas les billes ; amincir la première couche de résine (30) ; coller une première bande adhésive (4 6) sur la première couche de résine ; et découper la structure en puces.
Description
B9903 - 09-T0-377 1 PROCÉDÉ D'ENCAPSULATION DE COMPOSANTS ÉLECTRONIQUES SUR TRANCHE
Domaine de l'invention La présente invention concerne un procédé d'encapsulation, avant découpe, de composants électroniques formés sur une tranche semiconductrice. Elle concerne plus particulièrement un procédé d'encapsulation de composants électroniques sur lesquels sont reportées des puces électroniques. Exposé de l'art antérieur Pour fabriquer une puce électronique encapsulée, on forme un grand nombre de composants électroniques identiques dans et sur une tranche semiconductrice. Un ou plusieurs niveaux d'interconnexion sont ensuite formés au-dessus des composants électroniques pour connecter les éléments de ces composants entre eux et à des plots de connexion. Il peut également être prévu de reporter des puces électroniques en surface de l'empi- lement d'interconnexion, sur des plots d'accrochage adaptés. Une fois ces étapes réalisées, le dispositif est encapsulé puis est découpé en puces individuelles. Pour encapsuler des composants électroniques directe- ment sur la tranche dans laquelle ils sont formés, les procédés connus prévoient des étapes intermédiaires de collage de tranches semiconductrices, encore appelées poignées, au moins d'un côté de la structure. Les poignées sont utilisées pour B9903 - 09-T0-377
2 rigidifier la structure lors des différentes étapes d'encapsulation et lors d'étapes d'amincissement de la tranche semi-conductrice dans laquelle sont formés les composants. Un inconvénient des procédés connus est que l'utilisa- tion de ces poignées est relativement coûteuse et contraignante. En effet, les poignées sont des tranches épaisses semiconductrices ou en verre qui se dégradent par suite des opérations de collage et de décollage. Un besoin existe donc d'un procédé d'encapsulation de composants électroniques, sur lesquels peuvent être fixées des puces rapportées, ne nécessitant pas l'utilisation de poignées semiconductrices tout en évitant les phénomènes de gauchisse-ment. Résumé Un objet d'un mode de réalisation de la présente invention est de prévoir un procédé d'encapsulation de composants électroniques formés dans et sur une tranche semi-conductrice, directement sur cette tranche. Un autre objet d'un mode de réalisation de la présente invention est de prévoir un procédé adapté à l'encapsulation de composants électroniques sur lesquels sont fixées des puces rapportées. Un autre objet d'un mode de réalisation de la présente invention est de prévoir un procédé évitant les problèmes de 25 gauchissement de la structure avant découpe. Ainsi, un mode de réalisation de la présente invention prévoit un procédé d'encapsulation de composants électroniques, comprenant les étapes suivantes : (a) former, dans et sur une première face d'une 30 tranche semiconductrice, des composants électroniques et des tranchées remplies de matériau conducteur ; (b) former, sur la première face de la tranche, un empilement d'interconnexion ; B9903 - 09-T0-377
3 (c) former des premiers plots d'accrochage sur l'empilement d'interconnexion et reporter au moins une puce sur lesdits premiers plots d'accrochage ; (d) déposer une première couche de résine épaisse sur 5 la structure ; (e) amincir la tranche semiconductrice jusqu'à laisser apparaître le fond des tranchées ; (f) former des seconds plots d'accrochage sur la face inférieure de la tranche, en regard des tranchées, et former des 10 billes de soudure sur les seconds plots d'accrochage ; (g) former une seconde couche de résine entre les billes de soudure, la seconde couche de résine ne recouvrant pas les billes ; (h) amincir la première couche de résine ; 15 (i) coller une première bande adhésive sur la première couche de résine ; et (j) découper la structure en puces individuelles. Selon un mode de réalisation de la présente invention, l'étape (g) est précédée d'une étape de collage d'une seconde 20 bande adhésive sur les billes de soudure et l'étape (i) est précédée d'une étape d'élimination de la seconde bande adhésive. Selon un mode de réalisation de la présente invention, la première couche de résine contient des charges d'un diamètre inférieur à 20 pm. 25 Selon un mode de réalisation de la présente invention, la première couche de résine est en un matériau présentant un module d'Young compris entre 3 et 10 GPa et un coefficient de dilatation thermique proche de celui du silicium. Selon un mode de réalisation de la présente invention, 30 la première couche de résine a une épaisseur comprise entre 400 et 800 pm. Selon un mode de réalisation de la présente invention, les premiers et seconds plots d'accrochage sont constitués d'un empilement conducteur.
B9903 - 09-T0-377
4 Selon un mode de réalisation de la présente invention, la première couche de résine est formée par moulage et par compression. Selon un mode de réalisation de la présente invention, 5 la première couche de résine est amincie par meulage. Selon un mode de réalisation de la présente invention, ladite au moins une puce est reportée sur les premiers plots d'accrochage par l'intermédiaire de billes de soudure. Brève description des dessins 10 Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : les figures 1 à 8 sont des vues en coupe illustrant 15 des résultats d'étapes d'un procédé selon un mode de réalisation de la présente invention. Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des 20 composants électroniques sur tranche, les diverses figures ne sont pas tracées à l'échelle. Description détaillée Pour éviter l'utilisation de poignées lors des étapes d'encapsulation de composants électroniques sur tranche et les 25 phénomènes de gauchissement de la structure, les inventeurs prévoient un procédé mettant en oeuvre des couches de résine rigide mises en place avant amincissement de la tranche. Les figures 1 à 8 sont des vues en coupe illustrant des résultats d'étapes d'un procédé d'encapsulation selon un 30 mode de réalisation permettant l'obtention de puces encapsulées destinées à être fixées par leurs faces arrière, c'est-à-dire du côté opposé à la face de la tranche sur laquelle sont formés les composants électroniques. Le procédé décrit ici est particulièrement adapté à la formation d'un empilement de puces électro- 35 niques encapsulées de type à montage en surface (SMT).
B9903 - 09-T0-377
A l'étape illustrée en figure 1, on part d'une structure comprenant une tranche semiconductrice épaisse 10, encore appelée substrat, par exemple en silicium, dans et sur laquelle sont formés des composants électroniques. La tranche 10 5 peut avoir une épaisseur comprise entre 500 et 900 }gym. Diverses régions dopées 12, 13, 14 sont formées en surface de la tranche semiconductrice 10. On notera que le choix des composants représentés dans et sur la tranche semiconductrice 10 est tout à fait arbitraire, et que tout composant électronique pourra être formé en surface de la tranche 10. En particulier, on pourra prévoir des composants de puissance ou de protection. De plus, contrairement à ce qui est représenté dans les figures, de nombreux composants électroniques sont formés les uns à côtés des autres dans la tranche semiconductrice 10. La partie de tranche représentée est légèrement supérieure à l'étendue d'un composant électronique. Au niveau de chaque composant électronique sont formées, dans la tranche semiconductrice 10, des tranchées 16 remplies d'un matériau conducteur. Les tranchées 16 sont destinées à constituer des vias au travers le substrat (TSV, de l'anglais "through silicon via"), une fois une étape d'amincissement de la tranche semiconductrice 10 réalisée. Pour cela, les tranchées 16 sont relativement profondes, par exemple de 100 à 200 }gym. Les structures de via TSV étant connues par ailleurs, leur formation ne sera pas décrite ici plus en détail. Une fine couche isolante est formée sur les parois des tranchées 16. En surface de la tranche semiconductrice 10 est formé un empilement d'interconnexion 18. Cet empilement comprend un ou plusieurs niveaux d'interconnexion, non représentés en détail, dans lesquels sont formées des pistes conductrices 20 connectées entre elles, et aux composants électroniques, par des vias conducteurs 21. Les pistes et les vias conducteurs sont schématisés par des traits horizontaux 20 et des traits verticaux 21 et sont entourés d'un matériau isolant. Des pistes et vias B9903 - 09-T0-377
6 conducteurs sont également prévus jusqu'au contact des tranchées conductrices 16. En surface de l'empilement d'interconnexion 18 est formée une couche isolante 22 comprenant des ouvertures de connexion avec des puces rapportées. Des régions conductrices d'accrochage ou plots 24, destinés à améliorer la connexion avec des éléments de connexion des puces rapportées, sont formés au niveau des ouvertures dans la couche 22. Les plots 24 sont par exemple constitués d'un empilement de régions métalliques d'accrochage de billes de soudure (UBM), un tel empilement comprenant au moins une couche inférieure permettant une bonne adhérence sur des pistes 20 de l'empilement d'interconnexion 18 et une couche supérieure permettant une bonne adhérence avec des éléments de connexion des puces rapportées, par exemple des billes de soudure. Les plots 24 peuvent par exemple être obtenus en formant un empilement d'accrochage sur l'ensemble de la structure puis en définissant les plots 24 par gravure au travers d'un masque. Dans l'empilement d'interconnexion 18, des pistes et nias conducteurs sont prévus pour atteindre et connecter les plots 24. On a représenté à titre d'exemple une connexion 20-21 entre une région diffusée 12 et un TSV 16, une connexion 20-21 entre une région diffusée 13 et un plot 24, et une connexion 20-21 entre une région diffusée 14 et un plot 24. A l'étape illustrée en figure 2, on a rapporté des puces sur la structure de la figure 1. Pour cela, des billes de soudure 26 sont formées sur les plots 24 et les puces électroniques 28 sont fixées par brasure sur les billes de soudure 26, ou inversement les billes de soudure peuvent avoir été liées aux puces rapportées. Les puces rapportées 28 peuvent inclure des composants électroniques actifs et/ou passifs. Les billes de soudure 26 peuvent avoir un diamètre compris entre 20 et 100 }gym et les puces rapportées 28 avoir une épaisseur comprise entre 75 et 125 }gym. On peut également reporter des puces 28 non pas par l'intermédiaire de billes de B9903 - 09-T0-377
7 soudure mais par des fils de connexion (wire bonding), ou encore par tout autre moyen de connexion connu. A l'étape illustrée en figure 3, on a déposé une couche de résine épaisse 30 sur la structure, par exemple ayant une épaisseur comprise entre 400 et 800 }gym. De préférence, la couche 30 est formée par un moulage par compression, ce qui permet d'obtenir une couche 30 présentant une surface supérieure bien plane. Pour que la résine 30 soit suffisamment rigide et résistante, on choisira de préférence une résine époxy chargée. De plus, pour que la résine pénètre convenablement dans l'espace situé entre les puces rapportées 28 et l'empilement d'inter-connexion 18, les charges de la résine ont de préférence un diamètre inférieur à 20 }gym. Pour assurer une bonne rigidité et une bonne évacuation de la chaleur produite par les composants électroniques, la résine 30 présente en outre de préférence un module d'Young compris entre 3 et 10 GPa et un coefficient de dilatation thermique proche de celui du silicium. A l'étape illustrée en figure 4, on a aminci la tranche semiconductrice 10 pour la transformer en une couche 32 sur la face inférieure de laquelle affleurent le matériau conducteur des tranchées 16. Cette étape peut être réalisée par meulage et/ou par polissage mécanique ou mécanochimique (CMP). L'amincissement de la tranche semiconductrice 10 est rendu possible par la présence de la résine 30 qui rigidifie le dispositif. A l'étape illustrée en figure 5, on a formé, sur la face inférieure de la couche semiconductrice 32, une couche de matériau isolant 34. A titre d'exemple, la couche isolante 34 peut être en oxyde de silicium, en nitrure de silicium ou en un empilement de ces matériaux. Dans la couche isolante 34 sont ménagées des ouvertures en regard des tranchées conductrices 16. Au niveau de ces ouvertures sont formées des régions conduc- trices d'accrochage ou plots 36. De la même façon que les plots 24, les plots 36 peuvent être constitués d'un empilement de B9903 - 09-T0-377
8 matériaux conducteurs permettant à la fois une bonne adhérence sur le matériau conducteur des tranchées 16 et un bon maintien de billes de soudure 38 formées ensuite sur leurs surfaces. A titre d'exemple, les billes de soudure 38 peuvent avoir un diamètre compris entre 150 et 300 pm. Dans l'intervalle entre les billes de soudure 38, une couche de résine 40 assure la protection de la face inférieure de la structure. La couche de résine 40 peut avoir une épaisseur comprise entre 75 et 125 pm. A l'étape illustrée en figure 6, la structure de la figure 5 a été fixée, par l'intermédiaire des billes de soudure 38, sur un papier ou bande adhésive 42. A l'étape illustrée en figure 7, la couche de résine 30 est amincie pour former une couche de résine 44 dont la surface supérieure est proche de la surface supérieure des puces rapportées 28. Ensuite, un second papier ou bande adhésive 46 est collé sur la face libre de la couche de résine 44. A l'étape illustrée en figure 8, le premier papier adhésif 42 a été enlevé, l'ensemble de la structure étant fixé sur le second papier adhésif 46. Ensuite, la structure est retournée (retournement non représenté) puis les puces électroniques individuelles sont séparées les unes des autres, par exemple par sciage, en des emplacements 48 sur l'ensemble de l'épaisseur du dispositif entre les puces individuelles. L'étape de la figure 8 pourra être suivie d'une étape de remplissage des ouvertures 48 par une résine puis de redécoupe de la tranche en puces électroniques individuelles, ceci permettant la protection des faces latérales des puces individuelles découpées et finalisant l'encapsulation. Les puces individuelles sont prêtes à être prises une par une pour montage sur une carte de circuit imprimé, ou autre. Le procédé présenté ici est particulièrement adapté à la formation de puces de composants électroniques encapsulées à montage en surface, destinées à être fixées du côté de la face arrière de la tranche semiconductrice sur laquelle sont formés les composants électroniques. Il est de plus particulièrement B9903 - 09-T0-377
9 adapté pour des puces encapsulées dans lesquelles des puces rapportées sont prévues sur la face avant de la tranche semi-conductrice. De plus, l'utilisation d'une couche de résine 30 épaisse pendant toutes les étapes d'encapsulation, dont l'épaisseur est réduite en fin de procédé, évite les phénomènes de gauchissement de la tranche semiconductrice. On notera que ce procédé est susceptible de nombreuses variantes. Notamment, les divers matériaux décrits dans les différentes étapes de ce procédé ne sont pas limités aux exemples donnés ici.
Claims (9)
- REVENDICATIONS1. Procédé d'encapsulation de composants électroniques, comprenant les étapes suivantes : (a) former, dans et sur une première face d'une tranche semiconductrice (10), des composants électroniques (12, 14) et des tranchées remplies de matériau conducteur (16) ; (b) former, sur la première face de la tranche, un empilement d'interconnexion (18) ; (c) former des premiers plots d'accrochage (24) sur l'empilement d'interconnexion et reporter au moins une puce (28) 10 sur lesdits premiers plots d'accrochage ; (d) déposer une première couche de résine épaisse (30) sur la structure ; (e) amincir la tranche semiconductrice (10) jusqu'à laisser apparaître le fond des tranchées (16) ; 15 (f) former des seconds plots d'accrochage (36) sur la face inférieure de la tranche, en regard des tranchées, et former des billes de soudure (38) sur lesdits seconds plots d'accrochage ; (g) former une seconde couche de résine (40) entre les 20 billes de soudure, la seconde couche de résine ne recouvrant pas les billes ; (h) amincir la première couche de résine (30) ; (i) coller une première bande adhésive (46) sur la première couche de résine ; et 25 (j) découper la structure en puces individuelles.
- 2. Procédé selon la revendication 1, dans lequel l'étape (g) est précédée d'une étape de collage d'une seconde bande adhésive (42) sur les billes de soudure et dans lequel l'étape (i) est précédée d'une étape d'élimination de la seconde 30 bande adhésive.
- 3. Procédé selon la revendication 1 ou 2, dans lequel la première couche de résine (30) contient des charges d'un diamètre inférieur à 20 }gym.B9903 - 09-T0-377 11
- 4. Procédé selon l'une quelconque des revendications 1 à 3, dans lequel la première couche de résine (30) est en un matériau présentant un module d'Young compris entre 3 et 10 GPa et un coefficient de dilatation thermique proche de celui du silicium.
- 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel la première couche de résine (30) a une épaisseur comprise entre 400 et 800 }gym.
- 6. Procédé selon l'une quelconque des revendications 1 10 à 5, dans lequel les premiers et seconds plots d'accrochage (24, 36) sont constitués d'un empilement conducteur.
- 7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel la première couche de résine (30) est formée par moulage et par compression. 15
- 8. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel la première couche de résine (30) est amincie par meulage.
- 9. Procédé selon l'une quelconque des revendications 1 à 8, dans lequel ladite au moins une puce (28) est reportée sur 20 les premiers plots d'accrochage par l'intermédiaire de billes de soudure (26).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0958223A FR2953063B1 (fr) | 2009-11-20 | 2009-11-20 | Procede d'encapsulation de composants electroniques sur tranche |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0958223A FR2953063B1 (fr) | 2009-11-20 | 2009-11-20 | Procede d'encapsulation de composants electroniques sur tranche |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2953063A1 true FR2953063A1 (fr) | 2011-05-27 |
| FR2953063B1 FR2953063B1 (fr) | 2012-08-24 |
Family
ID=42312771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0958223A Expired - Fee Related FR2953063B1 (fr) | 2009-11-20 | 2009-11-20 | Procede d'encapsulation de composants electroniques sur tranche |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2953063B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3076659A1 (fr) * | 2018-01-05 | 2019-07-12 | Stmicroelectronics (Grenoble 2) Sas | Entretoise isolante de reprise de contacts |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6338980B1 (en) * | 1999-08-13 | 2002-01-15 | Citizen Watch Co., Ltd. | Method for manufacturing chip-scale package and manufacturing IC chip |
| US20040106335A1 (en) * | 2002-11-29 | 2004-06-03 | Mitsubishi Denki Kabushiki Kaisha Kabushiki Kaisha Toshiba Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US20040188819A1 (en) * | 2003-03-31 | 2004-09-30 | Farnworth Warren M. | Wafer level methods for fabricating multi-dice chip scale semiconductor components |
| JP2008130704A (ja) * | 2006-11-20 | 2008-06-05 | Sony Corp | 半導体装置の製造方法 |
| US20080315372A1 (en) * | 2007-06-20 | 2008-12-25 | Stats Chippac, Ltd. | Wafer Level Integration Package |
-
2009
- 2009-11-20 FR FR0958223A patent/FR2953063B1/fr not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6338980B1 (en) * | 1999-08-13 | 2002-01-15 | Citizen Watch Co., Ltd. | Method for manufacturing chip-scale package and manufacturing IC chip |
| US20040106335A1 (en) * | 2002-11-29 | 2004-06-03 | Mitsubishi Denki Kabushiki Kaisha Kabushiki Kaisha Toshiba Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US20040188819A1 (en) * | 2003-03-31 | 2004-09-30 | Farnworth Warren M. | Wafer level methods for fabricating multi-dice chip scale semiconductor components |
| JP2008130704A (ja) * | 2006-11-20 | 2008-06-05 | Sony Corp | 半導体装置の製造方法 |
| US20080315372A1 (en) * | 2007-06-20 | 2008-12-25 | Stats Chippac, Ltd. | Wafer Level Integration Package |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3076659A1 (fr) * | 2018-01-05 | 2019-07-12 | Stmicroelectronics (Grenoble 2) Sas | Entretoise isolante de reprise de contacts |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2953063B1 (fr) | 2012-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2054929B1 (fr) | Procede de fabrication collective de modules electroniques 3d | |
| EP2192612B1 (fr) | Procédé pour empiler et interconnecter des circuits intégrés | |
| EP2325878B1 (fr) | Procédé d'encapsulation de composants électroniques avant découpe de la tranche | |
| FR2704690A1 (fr) | Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions. | |
| FR2917234A1 (fr) | Dispositif multi composants integres dans une matrice semi-conductrice. | |
| FR2983638A1 (fr) | Procede de formation d'un circuit integre | |
| FR2910700A1 (fr) | PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs | |
| FR2940588A1 (fr) | Ensemble multicomposant blinde a montage en surface | |
| EP3261116B1 (fr) | Procede de fabrication collective de modules electroniques 3d | |
| KR101960982B1 (ko) | 사전 절단되어 웨이퍼상에 도포된 언더필 필름 | |
| FR2720190A1 (fr) | Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu. | |
| EP0593330A1 (fr) | Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant | |
| EP3579286B1 (fr) | Puce photonique traversée par un via | |
| FR2715002A1 (fr) | Détecteur de rayonnement électromagnétique et son procédé de fabrication. | |
| FR3018953A1 (fr) | Puce de circuit integre montee sur un interposeur | |
| FR2990297A1 (fr) | Empilement de structures semi-conductrices et procede de fabrication correspondant | |
| FR2973938A1 (fr) | Procédés de formation de structures semi-conductrices collées, et structures semi-conductrices formées par ces procédés | |
| FR3093230A1 (fr) | Boîtier de puce électronique | |
| FR2953063A1 (fr) | Procede d'encapsulation de composants electroniques sur tranche | |
| EP1192592A1 (fr) | Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support | |
| WO2018073517A1 (fr) | Procede de realisation d'une puce microelectronique destinee a etre hybridee a une deuxieme puce | |
| EP3171395B1 (fr) | Realisation d'interconnexions par recourbement d'elements conducteurs sous un dispositif microelectronique tel qu'une puce | |
| JP2010073803A (ja) | 半導体装置の製造方法 | |
| EP2246890B1 (fr) | Mode de réalisation d'un module de capture d'images | |
| FR2958076A1 (fr) | Procede de formation de vias electriques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20150731 |