[go: up one dir, main page]

FR2938202A1 - Traitement de surface pour adhesion moleculaire - Google Patents

Traitement de surface pour adhesion moleculaire Download PDF

Info

Publication number
FR2938202A1
FR2938202A1 FR0857586A FR0857586A FR2938202A1 FR 2938202 A1 FR2938202 A1 FR 2938202A1 FR 0857586 A FR0857586 A FR 0857586A FR 0857586 A FR0857586 A FR 0857586A FR 2938202 A1 FR2938202 A1 FR 2938202A1
Authority
FR
France
Prior art keywords
bonding
substrate
substrates
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0857586A
Other languages
English (en)
Other versions
FR2938202B1 (fr
Inventor
Arnaud Castex
Gweltaz Gaudin
Marcel Broekaart
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0857586A priority Critical patent/FR2938202B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Priority to CN2009801445160A priority patent/CN102209692A/zh
Priority to US13/122,717 priority patent/US8202785B2/en
Priority to KR1020117008780A priority patent/KR20110085990A/ko
Priority to EP09740335A priority patent/EP2362860A1/fr
Priority to PCT/EP2009/064121 priority patent/WO2010052151A1/fr
Priority to TW098137770A priority patent/TW201023253A/zh
Publication of FR2938202A1 publication Critical patent/FR2938202A1/fr
Application granted granted Critical
Publication of FR2938202B1 publication Critical patent/FR2938202B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Element Separation (AREA)

Abstract

Procédé de collage d'un premier substrat (210) sur un deuxième substrat (220) par adhésion moléculaire comprenant les étapes suivantes: - formation sur la surface de collage (210a) du premier substrat (210) d'une couche d'isolant (212), - polissage mécano-chimique de ladite couche d'isolant (212), - activation d'au moins une des surfaces de collage d'un des deux substrats (210, 220) par traitement plasma, et - collage par adhésion moléculaire des deux substrats (210, 220), caractérisé en ce que ledit procédé comprend en outre, après l'étape de polissage mécano-chimique et avant l'étape de collage, une étape de gravure de la surface (212a) de la couche d'isolant (212) formée sur le premier substrat.

Description

Domaine technique et art antérieur La présente invention concerne le domaine du collage par adhésion moléculaire utilisé pour assembler des plaques ou substrats entre eux. Plus précisément, l'invention se rapporte au collage par adhésion moléculaire entre deux substrats dont au moins l'un d'entre eux présente une surface de collage structurée, c'est-à-dire non plane, en particulier en raison de la présence de composants, circuits, motifs, etc. partiellement ou totalement réalisés. De tels substrats sont connus sous les appellations anglo-saxonnes de "patterned substrat" et de "structured wafer". Elle peut s'appliquer au collage fort de tout substrat dont la surface nécessite d'être polie (par exemple après le dépôt d'une couche d'isolant formant après assemblage un isolant enterré), et qui ne peut être exposé à des fortes températures de consolidation (comme c'est le cas, par exemple, lors d'un transfert selon la technologie Smart Cut ou lors de la formation d'une hétérostructure).
Les figures 1A à 1E illustrent la réalisation d'une hétérostructure comprenant le collage par adhésion moléculaire d'un substrat initial 110 sur un substrat final ou substrat support 120. Comme représenté sur la figure 1A, le substrat initial 110 comporte sur sa surface de collage 110a une pluralité de circuits 111a à 111d.
De façon bien connue, le collage par adhésion moléculaire (en anglais "direct wafer bonding" ou "fusion bonding") est une technique permettant de faire adhérer l'un à l'autre deux substrats présentant des surfaces parfaitement planes ("poli-miroir"), et cela sans application d'adhésif (de type colle, glue, etc.). Le collage est typiquement initié par application locale d'une légère pression sur les deux substrats mis en contact intime. Une onde de collage se propage ensuite sur toute l'étendue des substrats en quelques secondes. Afin de permettre une mise en contact intime du substrat initial 110 sur le substrat support 120, on dépose une couche d'oxyde 112, par 35 exemple en oxyde TEOS, sur la surface 110a du premier substrat (figure 1 1B). Toutefois, comme illustrée sur la figure 1B, la couche d'oxyde déposé suit le relief des composants 111a à 111d présents à la surface 110a. La couche d'oxyde 112 est alors polie par polissage mécano-chimique (CMP) (figure 1C). La surface 112a de la couche 112 ainsi polie est ensuite nettoyée, séchée et brossée (par exemple dans un appareil connu sous le nom anglais de "scrubber") de manière à obtenir un état de surface compatible avec l'adhésion moléculaire. Par ailleurs, le substrat support est recouvert d'une couche d'oxyde thermique 121, formée par exemple par oxydation de la surface du substrat, afin de faciliter l'adhésion moléculaire avec la couche d'oxyde déposé 112 du substrat initial (figure 1B). Après la formation de la couche d'oxyde thermique 121, on prépare sa surface 121a en vue du collage. Les traitements mis en oeuvre pour la préparation de la surface 121a varient selon l'énergie de collage que l'on souhaite obtenir. Si l'on souhaite obtenir une énergie collage standard, c'est-à-dire relativement faible, la surface 121a peut être préparée en réalisant un polissage mécano-chimique suivi d'un nettoyage. Autrement, si l'on souhaite obtenir une énergie de collage importante entre les deux substrats, la préparation de la surface 121a comprend un nettoyage de type RCA (à savoir la combinaison d'un bain SC1 (NH4OH, H2O2, H2O) adapté au retrait des particules et des hydrocarbures et d'un bain SC2 (HCI, H2O2, H2O) adapté au retrait des contaminants métalliques), une activation de surface par plasma, un nettoyage supplémentaire suivi d'un brossage. Une fois préparées, les surfaces 112a et 121a sont mises en contact intime et une pression est appliquée sur l'un des deux substrats afin d'initier la propagation d'une onde de collage entre les surfaces en contact (figure 1D). Le collage est ensuite renforcé en réalisant un recuit thermique à une température comprise entre 300°C et 400°C environ. La réalisation de l'hétérostructure se poursuit par l'amincissement du substrat initial 110 de manière à former une couche transférée 113. On procède enfin au détourage de la structure afin de retirer les chanfreins ou tombées de bord (en anglais "edge roll off") présents en périphérie de la couche transférée 113. On obtient ainsi, tel que représentée sur la figure 1E, une hétérostructure 100 comprenant le substrat support 120 et la couche transférée 113.
Cependant, une telle hétérostructure est exposée à des problèmes d'écaillage (en anglais "peel off") au niveau de l'interface de collage entre la couche transférée et le substrat support, en particulier lors du détourage. Plus précisément, les problèmes d'écaillage correspondent à une délamination de la couche transférée sur certaines zones au voisinage de la périphérie de la couche. L'énergie de collage est plus faible au voisinage de la périphérie de la couche en raison de la présence des chanfreins ou tombées de bord (en anglais "edge roll off"). Par conséquent, le détourage peut entraîner à cet endroit un décollement partiel de la couche au niveau de son interface de collage avec le substrat support. Ce phénomène d'écaillage peut être limité en renforçant l'énergie de collage de l'adhésion moléculaire, par exemple en activant par plasma la surface de collage du substrat support comme décrit précédemment.
Cependant, si le renforcement de l'énergie de collage permet de limiter les problèmes d'écaillage, des défauts de types picots ont été observés au niveau de la couche transférée. Par picots, on entend des défauts qui résultent du collage et qui sont typiquement observés à la périphérie de la structure finale (généralement sous la forme d'une plaquette circulaire). De tels défauts, également connus sous la dénomination anglo-saxonne "edge void" sont des trous ou des bulles (d'un diamètre de l'ordre de 10 à 250 microns par exemple) dans la couche transférée ou à l'interface de collage qui correspondent à des zones du substrat initial non transférées sur le substrat support. Les picots apparaissent le plus souvent en bord (zone périphérique) de la structure couche mince sur substrat support (plaquette circulaire). Ils sont situés à une distance typiquement comprise entre 1 et 6 mm du bord de plaquette. Les picots sont ainsi des défauts microscopiques liés à un mauvais collage en bord de plaques. Il s'agit de défauts destructeurs car, étant donné la taille des picots, un composant électronique disposé au niveau d'au moins un picot est nécessairement défectueux. La figure 2 représente très schématiquement une structure 10 après collage et traitement thermique de renforcement de collage et dont au moins une des surfaces de collage des substrats assemblés a subi un polissage mécano-chimique. Dans le cadre de l'invention et comme illustré sur la figure 2, les défauts de types picots observés sont les défauts 12 présents à la périphérie des plaques qui semblent alignés sur des défauts résultant de l'étape de polissage (micro-rayures par exemple) à la différence des picots "standards" 11. Toutefois, ces défauts ne sont pas tous observables directement après collage et peuvent se révéler aussi après l'étape de traitement thermique de renforcement de l'interface de collage. Des méthodes ont déjà été proposées pour réduire les défauts de type picots apparaissant lors du collage par adhésion moléculaire de deux substrats. Le document US 2007/0119812 propose un procédé consistant à modifier l'état de surface, par chauffage ou par rugosification, d'au moins un des deux substrats à assembler de manière à réguler (et en particulier réduire) la vitesse de propagation de l'onde de collage.
Résumé de l'invention
Un des buts de l'invention est de remédier aux inconvénients précités en proposant une solution permettant de réaliser un bon collage par adhésion moléculaire entre deux substrats dont l'un au moins a subi un polissage mécano-chimique, et ce tout en limitant l'apparition de défauts et en particulier ceux de type picots. A cet effet, la présente invention propose un procédé de collage d'un premier substrat sur un deuxième substrat par adhésion moléculaire comprenant la formation sur la surface de collage du premier substrat d'une couche d'isolant (par exemple un oxyde), le polissage mécano-chimique de ladite couche d'isolant, l'activation d'au moins une surface de collage d'un des deux substrats par traitement plasma et le collage par adhésion moléculaire des deux substrats, procédé dans lequel, après l'étape de polissage mécano-chimique et avant l'étape de collage, on réalise, conformément à l'invention, une étape de gravure de la surface de la couche d'isolant formée sur le premier substrat. En éliminant la majorité des défauts ou en minimisant l'impact des défauts (rayures, particules, etc.) issus du polissage mécano-chimique et/ou en modifiant leur morphologie, cette étape de gravure permet de diminuer ou neutraliser les obstacles pouvant se trouver sur le chemin de propagation de l'onde de collage lors du processus d'adhésion moléculaire et, par conséquent, réduire très significativement, voire éliminer, l'apparition de défauts de type picots. Par conséquent, à l'issu de cette propagation, on obtient une interface de collage continue sur l'ensemble de la surface de mise en contact des substrats. On prévient ainsi l'apparition de défauts de type picots habituellement observés après collage ou renforcement de ce collage avec les procédés de l'art antérieur. L'épaisseur de la couche d'isolant retirée lors de la gravure est d'au moins 20 angstrôms (Â), et de préférence d'au moins 50 Â.
La gravure peut être est réalisée notamment avec une solution de SC1 (mélange contenant 1 volume d'hydroxyde d'ammonium (NH4OH), entre 5 et 22 volumes de peroxyde d'hydrogène (H202), et 5 volumes d'eau dé-ionisée (H20)) à une température de 70°C pendant une durée d'au moins 5 minutes ou encore avec une solution d'acide fluorhydrique (HF à 0,5%) à température ambiante ("room temperature" généralement évaluée à 25°C environ) pendant une durée inférieure à 1 minute, c'est-à-dire quelques secondes, par exemple 10 secondes. Selon un aspect de l'invention, la surface de collage du premier substrat, c'est-à-dire la surface exposée de la couche d'isolant formée sur le premier substrat, est activée avant collage par traitement plasma afin d'augmenter l'énergie de collage. Selon un autre aspect de l'invention, une couche d'isolant, par exemple un oxyde, est également formée sur le deuxième substrat. La surface de cette couche d'oxyde peut être activée avant collage par traitement plasma afin d'augmenter l'énergie de collage. Grâce au procédé de l'invention qui permet de préparer la surface de collage de la couche d'oxyde après CMP, l'influence de cette ou ces activations sur l'apparition de défauts de type picots est considérablement limitée, voire nulle, contrairement aux procédés antérieurs. Selon un autre aspect de l'invention, le premier substrat comporte des composants sur au moins une partie de sa surface de collage. Dans ce cas, une étape de recuit de renforcement du collage peut être réalisée après collage à une température inférieure à 500°C.
Comme le procédé de l'invention permet à la fois d'obtenir une énergie de collage entre les substrats relativement importante, notamment par activation de surface de collage, et de prévenir l'apparition de défauts de type picots, la structure obtenue par collage des deux substrats peut être détourée en minimisant les risques d'écaillage ("peel off") au niveau de l'interface de collage.
Brève description des figures D'autres particularités et avantages de l'invention ressortiront à la lecture de la description faite ci-après, à titre indicatif mais non limitatif, en référence aux dessins annexés sur lesquels : les figures 1A à 1E, sont des vues schématiques montrant la réalisation d'une hétérostructure selon l'art antérieur, la figure 2 illustre très schématiquement une structure formée par l'assemblage de deux substrats selon l'art antérieur, les figures 3A à 3G, sont des vues schématiques montrant la réalisation d'une hétérostructure mettant en oeuvre un procédé de collage selon l'invention, la figure 4 est un organigramme des étapes mises en oeuvre lors de la réalisation de la structure tridimensionnelle illustrée dans les figures 3A à 3G.
Exposé détaillé de modes de réalisation de l'invention
Le procédé de la présente invention s'applique d'une manière générale au collage par adhésion moléculaire entre deux substrats ou plaques ("wafers") dont l'un au moins des deux substrats comporte sur sa surface de collage une couche d'isolant, par exemple une couche d'oxyde, qui a été aplanie (planarisée) par polissage mécano-chimique (CMP). Le procédé de l'invention trouve une application particulière, mais non exclusive, dans le collage par adhésion moléculaire d'un substrat initial ou donneur, encore appelé "top", qui présente sur sa surface de collage un relief tel qu'il nécessite le dépôt et l'aplanissement d'une couche d'oxyde afin de permettre le collage par adhésion moléculaire. L'invention s'applique encore plus particulièrement au collage de substrats comportant sur leur surface de collage un relief issu de la formation de composants. On entend ici par "composants" tout type d'éléments réalisés avec des matériaux différents de celui de la plaque et qui sont sensibles aux hautes températures habituellement utilisées pour renforcer l'interface de collage. Ces composants correspondent notamment à des éléments formant tout ou partie d'un composant électronique ou d'une pluralité de microcomposants électroniques, tels que des circuits ou des contacts ou encore des couches actives, qui peuvent être endommagés, voire détruits, s'ils sont exposés à de hautes températures. Les substrats collés peuvent comporter des matériaux ayant des coefficients de dilatation différents entre eux et qui sont susceptibles, à haute température, de créer des dilatations différentielles pouvant déformer et/ou endommager cet assemblage. En d'autres termes, le substrat ne peut être soumis à des recuits haute température après collage, comme par exemple avec un substrat implanté lors d'un transfert de couche selon la technologie Smart Cut .
Par conséquent, l'énergie de collage entre les substrats est limitée, ce qui nécessite l'activation d'au moins une surface de collage d'un des deux substrats à assembler (substrat support et/ou du substrat "donneur") afin d'augmenter l'énergie de collage. Cette activation est réalisée par traitement plasma qui, comme expliqué précédemment, est source d'apparition de défauts de type picots pendant et après la propagation de l'onde collage. Comme bien connu en soi, le principe du collage par adhésion moléculaire, encore appelé collage direct, est basé sur la mise en contact direct de deux surfaces, c'est-à-dire sans l'utilisation d'un matériau spécifique (colle, cire, brasure, etc.). Une telle opération nécessite que les surfaces à coller soient suffisamment lisses, exemptes de particules ou de contamination, et qu'elles soient suffisamment rapprochées pour permettre d'initier un contact, typiquement à une distance inférieure à quelques nanomètres. Dans ce cas, les forces attractives entre les deux surfaces sont assez élevées pour provoquer l'adhérence moléculaire (collage induit par l'ensemble des forces attractives (forces de Van Der Waals) d'interaction électronique entre atomes ou molécules des deux surfaces à coller). Le polissage mécano-chimique, désigné ci-après polissage CMP (selon l'abréviation anglo-saxonne signifiant "Chemical-Mechanical Polishing"), est une technique de polissage ou d'aplanissement bien connue qui met en oeuvre un tissu associé à une solution de polissage contenant à la fois un agent (ex. NH4OH) apte à attaquer chimiquement la surface de la couche et des particules abrasives (ex. particules de silice) aptes à attaquer mécaniquement ladite surface. Cependant, le polissage CMP entraîne la formation de défauts tels que des particules, des rayures, etc., à la fois au-dessus et en-dessous (sur une profondeur limitée) de la surface de la couche d'oxyde polie. Ces défauts forment des obstacles sur le trajet de propagation de l'onde de collage et entraînent l'apparition de défauts de type picots tels que décrits précédemment. Il a été observé que certains picots pouvaient être présents en bord de plaque et alignés sur des défauts issus du polissage CMP de type "micro-rayures". Ces défauts semblent donc propices à la formation/nucléation des défauts de type picots.
Comme décrit en détail ci-après, l'invention propose un procédé de collage par adhésion moléculaire dans lequel, après le polissage mécano-chimique de la couche d'oxyde déposée sur la surface de collage du substrat, une gravure chimique de la surface de la couche d'oxyde est réalisée de manière à empêcher la formation de défauts de type picots lors du collage par adhésion moléculaire. Le procédé de l'invention est applicable à des substrats ou plaques réalisés en particulier les matériaux semi-conducteurs tels que le silicium, le germanium, le verre, le quartz, le saphir etc. Les substrats ou plaques à assembler peuvent notamment être d'un diamètre de 100 mm, 150 mm, 200 mm ou 300 mm. Les plaques peuvent en outre comprendre des microcomposants sur la majorité de leur surface ou seulement sur une zone limitée. On décrit, en référence aux figures 3A à 3G et 4, un procédé de réalisation d'une hétérostructure à partir d'un substrat initial 210 (Top) et d'un substrat final ou substrat support 220 (Base).
Comme représenté sur la figure 3A, le substrat initial 210 comporte sur sa surface de collage 210a une pluralité de circuits 211a à 211d formant un relief sur cette dernière. Le substrat initial peut être constitué d'une plaque ("wafer") de silicium ou d'une structure multicouche telle qu'une structure de type SOI (Silicium sur Isolant). Le substrat final 220 est constitué d'une plaque ("wafer") de silicium. Afin de permettre une mise en contact intime du substrat initial 210 sur le substrat support 220, on dépose une couche d'isolant, ici une couche d'oxyde 212, par exemple en oxyde TEOS (TetraEthoxyOrthoSilane), sur la surface 210a du premier substrat (étape S1, figure 3B). D'autres oxydes, tels que le silane ou des oxydes comprenant du bore comme le BPSG ("Boro-Phospho-Silicate Glass") par exemple, peuvent être également utilisés. La couche d'oxyde 212 est réalisée, par exemple, par dépôt chimique assisté par plasma (PECVD), ou par dépôt chimique en phase vapeur basse pression (LPCVD) comme le dépôt organométallique en phase vapeur (MOCVD). La couche 212 a une épaisseur moyenne comprise entre 0,1 micron et 10 microns environ. Comme illustrée sur la figure 3B, la couche d'oxyde déposé 212 suit le relief des composants 211a à 211d présents à la surface 210a. La couche d'oxyde 212 est alors polie par polissage mécano-chimique (CMP) (figure 3C, étape S2). Conformément à l'invention, une gravure chimique de la couche d'oxyde 212 est réalisée de manière à prévenir la formation de défauts de type picots lors du collage par adhésion moléculaire (étape S3, figure 3D).
Lors de la gravure chimique, on retire une épaisseur e (figure 3C) d'au moins 20 Â de la couche d'oxyde afin d'éliminer ou de limiter l'impact des défauts (particules, rayures, etc.) issus du polissage CMP et responsables de l'apparition des défauts de type picots après collage. Cette gravure chimique peut être réalisée par trempage de la couche 212 dans un bain contenant une solution de SC1 à une température de 70°C et pendant une durée d'au moins 5 minutes. Selon une variante, la gravure chimique est réalisée par trempage de la couche 212 dans un bain contenant une solution d'acide fluorhydrique (HF) à température ambiante ("room temperature" généralement évaluée à 25°C environ) pendant une durée inférieure à 1 minute, c'est-à-dire quelques secondes, par exemple 10 secondes. Le temps de gravure est déterminé en fonction de la nature et/ou de la concentration et/ou de la température d'utilisation de la solution de gravure (qui définissent la vitesse de gravure) utilisée. La surface 212a de la couche 212 ainsi gravée est ensuite nettoyée, séchée et brossée de manière à obtenir un état de surface compatible avec l'adhésion moléculaire (étape S4). De façon connue et comme décrit notamment dans le document US 7 235 461, le brossage de la surface 212a peut être réalisé au moyen d'une brosse rotative ayant une forme typiquement cylindrique. La brosse peut être munie d'une matière texturée, telle qu'un polymère, sur sa surface périphérique destinée à venir en contact léger avec la surface 212a de la couche 212. Pendant le brossage, le substrat initial 210 portant la couche 212 peut être mis en rotation. Le brossage peut être en outre réalisé sous un flux d'eau éventuellement complété avec de l'ammoniac (ammoniac dilué). Par ailleurs, le substrat support est recouvert d'une couche d'oxyde thermique 221, formée par exemple par oxydation de la surface du substrat, afin de faciliter l'adhésion moléculaire avec la couche d'oxyde déposé 212 du substrat initial (figure 3B, étape S5). Après la formation de la couche d'oxyde thermique 221, on prépare sa surface 221a en vue du collage (étape S6, figure 3C). Afin d'obtenir une énergie de collage importante entre les deux substrats, la surface 221a peut être activée par traitement plasma. Cette activation est particulièrement avantageuse dans le cas où la température de recuit de renforcement de collage est limitée. La surface de la couche 212 peut également en outre être activée par traitement plasma. Ainsi, on pourra exposer la ou les surfaces à des plasmas à base d'oxygène, d'azote, d'argon ou autres. Les équipements utilisés à cet effet peuvent entre autres être initialement prévus pour des gravures ioniques réactives RIE (acronyme anglo-saxon de "Reactive Ion Etching") à couplage capacitif, ou à couplage inductif ICP (acronyme anglo-saxon de "Inductively Coupled Plasma"). Pour plus de précisions, on pourra par exemple se référer au document de Sanz-Velasco et Coll. intitulé "Room temperature wafer bonding using oxygen plasma treatment in reactive ion etchers with and without inductively coupled plasma" (Journal of Electrochemical Society 150, G155, 2003).
Ces plasmas peuvent en outre être plongés dans un champ magnétique, notamment pour éviter des diffusions d'espèces électriquement chargées vers les parois du réacteur, grâce à des équipements de type MERIE (acronyme anglo-saxon de "Magnetically Enhanced Reactive Ion Etching").
La densité du plasma peut être choisie faible, moyenne ou forte (ou "HDP" de l'acronyme anglo-saxon "High-Density-Plasma"). Dans la pratique, l'activation de collage par plasma comprend en général au préalable un nettoyage chimique, tel qu'un nettoyage RCA (à savoir la combinaison d'un bain SC1 (NH4OH, H2O2r H2O) adapté au retrait des particules et des hydrocarbures et d'un bain SC2 (HCI, H2O2, H2O) adapté au retrait des contaminants métalliques), suivi de l'exposition de la surface avec un plasma pendant quelques secondes à quelques minutes. Un ou plusieurs nettoyages postérieurs à l'exposition plasma peuvent être mis en oeuvre, notamment pour retirer les contaminants introduits lors de l'exposition, tels qu'un rinçage à l'eau et/ou un nettoyage SC1, suivis éventuellement de séchage par centrifugation. Toutefois, ces nettoyages peuvent être remplacés par un brossage permettant d'éliminer une partie importante de ces contaminants. Une fois préparées, les surfaces 212a et 221a sont mises en contact intime et une pression est appliquée sur l'un des deux substrats afin d'initier la propagation d'une onde de collage entre les surfaces en contact (étape S7, figure 3E). Le collage est ensuite renforcé en réalisant un recuit thermique (étape S8). Lorsque le substrat initial comporte des composants comme dans le présent exemple, le recuit de renforcement du collage est réalisé à une température de préférence inférieure à 500°C, température à partir de laquelle certains métaux tels que l'aluminium ou le cuivre commencent à fluer. La réalisation de l'hétérostructure se poursuit par l'amincissement du substrat initial 210 de manière à former une couche transférée 213 (étape S9, figure 3F). On procède enfin au détourage de la structure afin de retirer les chanfreins ou tombées de bord (en anglais "edge roll off") présents en périphérie de la couche transférée 213 (étape S10). On obtient ainsi, tel que représentée sur la figure 3G, une hétérostructure 300 comprenant le substrat support 220 (avec sa couche d'oxyde thermique 221) et la couche transférée 213. Selon une variante de l'invention, une structure tridimensionnelle est formée par un empilement de couches, c'est-à-dire par transfert d'une ou plusieurs couches supplémentaires sur la couche supérieure. Avant chaque transfert d'une couche supplémentaire, on peut déposer sur la couche exposée une couche d'oxyde, par exemple une couche d'oxyde TEOS, afin de faciliter l'assemblage et protéger les zones détourées (pour lesquelles le matériau de la plaque sous-jacente est exposé) des attaques chimiques ultérieures. On peut appliquer alors les étapes de préparation de surface conforme à l'invention à chaque transfert de couche. Selon un mode de réalisation particulier, une des couches de microcomposants peut notamment comporter des capteurs d'images. Selon un autre mode de réalisation, des composants ont été préalablement formés dans la deuxième plaque support avant son assemblage avec la première plaque constituant la couche transférée. Dans ce cas, au lieu d'oxyder thermiquement la plaque support, ce qui ne peut être réalisé en raison de la présence des composants, on peut former cet isolant par dépôt. Selon une variante de mise en oeuvre, au lieu de procéder à l'élimination des défauts de CMP par gravure, on peut envisager de former après CMP une fine couche par dépôt, afin de s'affranchir de l'impact néfaste de ces défauts sur la qualité du collage. Il peut s'agir par exemple d'une fine couche d'oxyde ayant une épaisseur allant de quelques angstrbms à 300 nm qui est déposée, par exemple, dans une chambre plasma à haute densité ("High Density Plasma") à base d'oxygène et de silane. Cette technologie permet d'atteindre un état de surface suffisamment lisse après un dépôt fin pour envisager de coller directement cette surface sur un autre substrat sans nécessiter un polissage CMP.

Claims (13)

  1. REVENDICATIONS1. Procédé de collage d'un premier substrat (210) sur un deuxième substrat (220) par adhésion moléculaire comprenant les étapes suivantes: - formation sur la surface de collage (210a) du premier substrat (210) d'une couche d'isolant (212), - polissage mécano-chimique de ladite couche d'isolant (212), - activation d'au moins une des surfaces de collage d'un des deux substrats (210, 220) par traitement plasma, et - collage par adhésion moléculaire des deux substrats (210, 220), caractérisé en ce que ledit procédé comprend en outre, après l'étape de polissage mécano-chimique et avant l'étape de collage, une étape de gravure de la surface (212a) de la couche d'isolant (212) formée sur le premier substrat.
  2. 2. Procédé selon la revendication 1, caractérisé en ce que, lors de la gravure chimique, une épaisseur d'au moins 20 Â de la couche d'isolant (212) est retirée.
  3. 3. Procédé selon la revendication 2, caractérisé en ce que la gravure est réalisée avec une solution de SC1 à une température de 70°C pendant une durée d'au moins 5 minutes. 25
  4. 4. Procédé selon la revendication 2, caractérisé en ce que la gravure chimique est réalisée avec une solution d'acide fluorhydrique à température ambiante pendant une durée inférieure à 1 minute.
  5. 5. Procédé selon l'une quelconque des revendications 1 à 4, 30 caractérisé en ce qu'il comprend en outre, après l'étape de gravure chimique, une étape de nettoyage réalisée par brossage.
  6. 6. Procédé selon la revendication 5, caractérisé en ce que le brossage est réalisé sous un flux d'eau ou d'ammoniac dilué. 35
  7. 7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il comprend en outre, avant le collage des deux substrats, une étape de formation d'une couche d'oxyde (221) sur le deuxième substrat (220).
  8. 8. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce qu'il comprend en outre une étape d'activation par traitement plasma des surfaces de collage (212a, 221a) des premier et deuxième substrats (210, 220).
  9. 9. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le premier substrat (210) comporte des composants (211a-211d) sur au moins une partie de sa surface de collage (210a) et en ce que la couche d'isolant (212) est formée par dépôt.
  10. 10. Procédé selon la revendication 9, caractérisé en ce que le premier substrat comporte des capteurs d'images.
  11. 11. Procédé selon la revendication 9 ou 10, caractérisé en qu'il 20 comprend en outre, après collage des deux substrats (210, 220), une étape de recuit de renforcement du collage réalisée à une température inférieure à 500°C.
  12. 12. Procédé selon l'une quelconque des revendications 1 à 11, 25 caractérisé en ce que le premier substrat est une structure de type SOI.
  13. 13. Procédé selon l'une quelconque des revendications 1 à 12, caractérisé en ce qu'il comprend en outre une étape de détourage de la structure formée après collage des deux substrats (210, 220). 10 15
FR0857586A 2008-11-07 2008-11-07 Traitement de surface pour adhesion moleculaire Expired - Fee Related FR2938202B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR0857586A FR2938202B1 (fr) 2008-11-07 2008-11-07 Traitement de surface pour adhesion moleculaire
US13/122,717 US8202785B2 (en) 2008-11-07 2009-10-27 Surface treatment for molecular bonding
KR1020117008780A KR20110085990A (ko) 2008-11-07 2009-10-27 분자 결합을 위한 표면 처리
EP09740335A EP2362860A1 (fr) 2008-11-07 2009-10-27 Traitement de surface pour liaison moléculaire
CN2009801445160A CN102209692A (zh) 2008-11-07 2009-10-27 用于分子结合的表面处理
PCT/EP2009/064121 WO2010052151A1 (fr) 2008-11-07 2009-10-27 Traitement de surface pour liaison moléculaire
TW098137770A TW201023253A (en) 2008-11-07 2009-11-06 Surface treatment for molecular bonding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0857586A FR2938202B1 (fr) 2008-11-07 2008-11-07 Traitement de surface pour adhesion moleculaire

Publications (2)

Publication Number Publication Date
FR2938202A1 true FR2938202A1 (fr) 2010-05-14
FR2938202B1 FR2938202B1 (fr) 2010-12-31

Family

ID=40941355

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0857586A Expired - Fee Related FR2938202B1 (fr) 2008-11-07 2008-11-07 Traitement de surface pour adhesion moleculaire

Country Status (7)

Country Link
US (1) US8202785B2 (fr)
EP (1) EP2362860A1 (fr)
KR (1) KR20110085990A (fr)
CN (1) CN102209692A (fr)
FR (1) FR2938202B1 (fr)
TW (1) TW201023253A (fr)
WO (1) WO2010052151A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2765607A1 (fr) * 2013-02-11 2014-08-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de réalisation d'une couche semi-conductrice présentant au moins deux épaisseurs différentes
US8980702B2 (en) 2013-02-11 2015-03-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of making a transistor
US9978602B2 (en) 2013-02-11 2018-05-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of making a transistor

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2965974B1 (fr) * 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
US9540545B2 (en) 2011-09-02 2017-01-10 Schlumberger Technology Corporation Plasma treatment in fabricating directional drilling assemblies
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR3007576B1 (fr) * 2013-06-19 2015-07-10 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
US9786633B2 (en) 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
US10079224B2 (en) 2014-08-11 2018-09-18 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure
US9812429B2 (en) 2014-11-05 2017-11-07 Massachusetts Institute Of Technology Interconnect structures for assembly of multi-layer semiconductor devices
FR3028664B1 (fr) * 2014-11-14 2016-11-25 Soitec Silicon On Insulator Procede de separation et de transfert de couches
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US10658424B2 (en) 2015-07-23 2020-05-19 Massachusetts Institute Of Technology Superconducting integrated circuit
CN106409650B (zh) * 2015-08-03 2019-01-29 沈阳硅基科技有限公司 一种硅片直接键合方法
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
WO2017079417A1 (fr) 2015-11-05 2017-05-11 Massachusetts Institute Of Technology Structures d'interconnexion pour l'assemblage de structures semi-conductrices comprenant des circuits intégrés supraconducteurs
WO2018056965A1 (fr) * 2016-09-21 2018-03-29 Massachusetts Institute Of Technology Structure semi-conductrice multicouche et procédés de fabrication de structures semi-conductrices multicouches
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
CN109729668B (zh) * 2018-08-02 2021-05-14 比亚迪股份有限公司 玻璃件、壳体、显示装置以及终端设备
US10978508B2 (en) 2018-10-16 2021-04-13 L3 Cincinnati Electronics Corporation Infrared detector having a directly bonded silicon substrate present on top thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004108617A2 (fr) * 2003-05-30 2004-12-16 Lam Research Corporation Procedes de finition pour des surfaces en silice fondue et composants fabriques selon le procede
EP1566830A1 (fr) * 2002-11-29 2005-08-24 Shin-Etsu Handotai Co., Ltd Procede servant a fabriquer une tranche de silicium sur isolant
WO2006082751A2 (fr) * 2005-02-02 2006-08-10 Asahi Glass Company, Limited Procede de polissage de substrat en verre
US20070119812A1 (en) * 2005-11-28 2007-05-31 Sebastien Kerdiles Process and equipment for bonding by molecular adhesion

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
TW473942B (en) * 2000-07-14 2002-01-21 Slight Opto Eletronics Co Ltd Structural integration of image sensor
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
DE10355728B4 (de) * 2003-11-28 2006-04-13 X-Fab Semiconductor Foundries Ag Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung
US20080072926A1 (en) * 2004-09-30 2008-03-27 Shin-Etsu Handotai Co., Ltd. Method for Cleaning Soi Wafer
US7232759B2 (en) * 2004-10-04 2007-06-19 Applied Materials, Inc. Ammonium hydroxide treatments for semiconductor substrates
EP2200077B1 (fr) * 2008-12-22 2012-12-05 Soitec Procédé pour la liaison de deux substrats

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1566830A1 (fr) * 2002-11-29 2005-08-24 Shin-Etsu Handotai Co., Ltd Procede servant a fabriquer une tranche de silicium sur isolant
WO2004108617A2 (fr) * 2003-05-30 2004-12-16 Lam Research Corporation Procedes de finition pour des surfaces en silice fondue et composants fabriques selon le procede
WO2006082751A2 (fr) * 2005-02-02 2006-08-10 Asahi Glass Company, Limited Procede de polissage de substrat en verre
US20070119812A1 (en) * 2005-11-28 2007-05-31 Sebastien Kerdiles Process and equipment for bonding by molecular adhesion
WO2007060145A1 (fr) * 2005-11-28 2007-05-31 S.O.I.Tec Silicon On Insulator Technologies Procede et equipement de liaison par adherence moleculaire

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DATABASE WPI Week 200751, Derwent World Patents Index; AN 2007-526263, XP002541693 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2765607A1 (fr) * 2013-02-11 2014-08-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de réalisation d'une couche semi-conductrice présentant au moins deux épaisseurs différentes
FR3002078A1 (fr) * 2013-02-11 2014-08-15 Commissariat Energie Atomique Procede de realisation d'une couche semi-conductrice presentant au moins deux epaisseurs differentes
US8962399B2 (en) 2013-02-11 2015-02-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of making a semiconductor layer having at least two different thicknesses
US8980702B2 (en) 2013-02-11 2015-03-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of making a transistor
US9978602B2 (en) 2013-02-11 2018-05-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of making a transistor

Also Published As

Publication number Publication date
US20110189834A1 (en) 2011-08-04
EP2362860A1 (fr) 2011-09-07
CN102209692A (zh) 2011-10-05
KR20110085990A (ko) 2011-07-27
US8202785B2 (en) 2012-06-19
WO2010052151A1 (fr) 2010-05-14
TW201023253A (en) 2010-06-16
FR2938202B1 (fr) 2010-12-31

Similar Documents

Publication Publication Date Title
FR2938202A1 (fr) Traitement de surface pour adhesion moleculaire
FR2954585A1 (fr) Procede de realisation d'une heterostructure avec minimisation de contrainte
FR2938702A1 (fr) Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
EP1831923B1 (fr) Procede de detourage d'une structure obtenue par assemblage de deux plaques
FR2938975A1 (fr) Procede de realisation d'une heterostructure de type silicium sur saphir
EP1902463B1 (fr) Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR2957716A1 (fr) Procede de finition d'un substrat de type semi-conducteur sur isolant
FR2816445A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
EP2115768A1 (fr) Procede de collage de deux substrats
FR2935535A1 (fr) Procedede de detourage mixte.
EP2302671A1 (fr) Procédé de collage et de transfert d'une couche
FR2920912A1 (fr) Procede de fabrication d'une structure par transfert de couche
FR2938118A1 (fr) Procede de fabrication d'un empilement de couches minces semi-conductrices
FR2892228A1 (fr) Procede de recyclage d'une plaquette donneuse epitaxiee
EP2302666B1 (fr) Procédé de planarisation par ultrasons d'un substrat dont une surface a été libérée par fracture d'une couche enterrée fragilisée
EP1777735A2 (fr) Procédé de récyclage d'une plaquette donneuse épitaxiée
FR2913528A1 (fr) Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
EP1473765B1 (fr) Traitement par brossage d'une plaquette semiconductrice avant collage
EP2676288B1 (fr) Procede de realisation d'un support de substrat
EP4000090B1 (fr) Procédé de collage hydrophile de substrats
FR2943459A1 (fr) Procede de finition pour la fabrication de substrats dans le domaine de l'electronique
FR2842649A1 (fr) Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
FR2967295A1 (fr) Procédé de traitement d'une structure multicouche
FR2915624A1 (fr) Procedes de collage et de fabrication d'un substrat du type a couche enterree tres fine.
FR3034252A1 (fr)

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120907

ST Notification of lapse

Effective date: 20140731