[go: up one dir, main page]

FR2914447A1 - Dispositif electronique de decalage de donnees en particulier pour du codage/decodage avec un code ldpc - Google Patents

Dispositif electronique de decalage de donnees en particulier pour du codage/decodage avec un code ldpc Download PDF

Info

Publication number
FR2914447A1
FR2914447A1 FR0754102A FR0754102A FR2914447A1 FR 2914447 A1 FR2914447 A1 FR 2914447A1 FR 0754102 A FR0754102 A FR 0754102A FR 0754102 A FR0754102 A FR 0754102A FR 2914447 A1 FR2914447 A1 FR 2914447A1
Authority
FR
France
Prior art keywords
state
data
shift
stage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0754102A
Other languages
English (en)
Other versions
FR2914447B1 (fr
Inventor
Laurent Paumier
Vincent Heinrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0754102A priority Critical patent/FR2914447B1/fr
Priority to US12/046,829 priority patent/US20080243974A1/en
Publication of FR2914447A1 publication Critical patent/FR2914447A1/fr
Application granted granted Critical
Publication of FR2914447B1 publication Critical patent/FR2914447B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/762—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data having at least two separately controlled rearrangement levels, e.g. multistage interconnection networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6519—Support of multiple transmission or communication standards
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6527—IEEE 802.11 [WLAN]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6544—IEEE 802.16 (WIMAX and broadband wireless access)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • G06F5/015—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising having at least two separately controlled shifting levels, e.g. using shifting matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Logic Circuits (AREA)

Abstract

Le dispositif électronique de décalage (DDC) comprend N entrées et N sorties, un circuit à décalage à barillet (BSI) configurable connecté entre les N entrées et les N sorties. Il comprend en outre un deuxième circuit à décalage (CD2), agencé et connecté entre certaines des sorties du circuit à décalage à barillet et certaines des N sorties en fonction d'organisation prédéterminées différentes de données susceptibles d'être reçues simultanément sur certaines au moins des N entrées et configurable de façon à ce que pour une organisation considérée et quelle que soit la valeur de décalage souhaitée compatible avec ladite organisation, les données d'entrées correspondantes soient délivrées sur des sorties prédéterminées (S1-Sp), des premiers moyens de commande (MC1) aptes à configurer le circuit à décalage à barillet en fonction de la valeur de décalage souhaitée et des deuxièmes moyens de commande (MC2) aptes à configurer le deuxième circuit en fonction de l'organisation des données aptes à être effectivement reçues et en fonction de la valeur de décalage souhaitée.

Description

B06-3184FR û FZ/cec 06-GR1-324
Société Anonyme dite : STMicroelectronics SA Dispositif électronique de décalage de données en particulier pour du codage/décodage avec un code LDPC. Invention de : Laurent PAUMIER Vincent HEINRICH Dispositif électronique de décalage de données en particulier pour du codage/décodage avec un code LDPC. L'invention concerne les dispositifs de décalage de données qui sont en particulier utilisés pour effectuer une permutation cyclique des données d'entrée. De tels dispositifs sont par exemple utilisés de façon non limitative dans les dispositifs de codage de canal incluant les encodeurs utilisant des codes à base de blocs dont la matrice de parité présente une faible densité et plus connus de l'homme du métier sous la dénomination code LDPC ( Low Density Parity Check ), ou bien dans des dispositif de décodage de canal incluant les décodeurs LDPC, ou encore dans des dispositifs utilisant des turbos codes afin d'effectuer une partie de l'entrelacement de données.
De tels codes sont proposés pour de nombreuses normes (802.11n, 802.16e, DVB-S2, ...). L'émergence de ces nombreuses normes requiert une flexibilité et une reconfigurabilité matérielles de ces dispositifs de décalage de données.
Des dispositifs classiques de décalage de données sont connus par l'homme du métier sous la dénomination de circuits à décalage à barillet ( barrel shifters selon une dénomination anglo-saxonne communément utilisée par l'homme du métier). Ces circuits à décalage à barillet sont basés sur une architecture logarithmique de multiplexeurs et, lorsqu'ils sont de taille N (c'est-à-dire présentant N entrées et N sorties) ils offrent une solution simple pour effectuer un décalage cyclique de N données délivrées en entrée du circuit par un bus de taille N. Par contre, lorsque seule une partie du bus de données est utilisée, c'est-à-dire que lorsqu'on alimente le circuit à décalage à barillet avec un nombre de données inférieur à N, les sorties du circuit à décalage à barillet, sur lesquelles les données décalées sont délivrées, varient selon la valeur de décalage souhaitée. En d'autres termes, les fils de sortie réellement utilisés c'est-à-dire véhiculant les données de sortie décalées, ne sont pas les mêmes, pour une taille de bus donnée, en fonction de la valeur de décalage. Et ceci pose bien évidemment un problème lorsque l'on doit connecter un autre circuit en aval du circuit à décalage à barillet. Aussi, on voit tout de suite que ces circuits à décalage à barillet n'offrent pas une solution satisfaisante à la flexibilité et à la reconfigurabilité matérielles mentionnées ci-avant et requises pour satisfaire à l'émergence de normes différentes, sauf bien entendu à utiliser autant de circuits à décalage à barillet qu'il y a de tailles de bus à envisager, moyennant un dispositif de sélection approprié, ou bien un seul circuit à décalage à barillet présentant la taille maximale avec en aval un dispositif complexe de routage des fils configurable en fonction de la taille réelle du bus de données d'entrée. Or, ces deux solutions présentent un encombrement surfacique non négligeable et/ou des problèmes complexes de routage. Selon un mode de réalisation, il est proposé un dispositif de décalage offrant une certaine flexibilité quant au nombre de données d'entrée pouvant être reçues et ce avec un encombrement surfacique plus faible qu'une solution prévoyant l'utilisation de plusieurs circuits à décalage à barillet de tailles différentes. Selon un aspect, il est proposé un dispositif électronique de décalage, comprenant un circuit à décalage à barillet configurable connecté entre les entrées et les sorties du dispositif et des premiers moyens de commande aptes à configurer le circuit à décalage à barillet en fonction de la valeur de décalage souhaitée ; Selon une caractéristique générale de cet aspect le dispositif comprend en outre un deuxième circuit à décalage, agencé et connecté au circuit à décalage à barillet en fonction d'organisation prédéterminées différentes de données susceptibles d'être reçues simultanément sur certaines au moins des entrées du dispositif et configurable de façon à ce que pour une organisation considérée et quelle que soit la valeur de décalage souhaitée compatible avec ladite organisation, les données d'entrées correspondantes soient délivrées sur des sorties prédéterminées du dispositif. Une organisation de données d'entrée est par exemple notamment représentative du nombre de données d'entrée, c'est-à-dire de la taille réelle du bus d'entrée, mais également de la façon dont sont agencées les données d'entrée qui sont simultanément reçues sur les N entrées. Ainsi ces données peuvent par exemple être organisées en un seul groupe ou bien en plusieurs groupes. Le dispositif comporte également des deuxièmes moyens de commande aptes à configurer le deuxième circuit de décalage en fonction de l'organisation des données aptes à être effectivement reçues en entrée et en fonction de la valeur de décalage souhaitée. En d'autres termes, selon cet aspect, un deuxième circuit à décalage est connecté en aval ou en amont d'un circuit à décalage à barillet classique, et complète celui-ci pour former un unique dispositif de décalage multimodes, c'est-à-dire capable de supporter plusieurs tailles réelles de bus tout en délivrant les données de sorties sur des fils prédéterminées, et ce quelle que soit la valeur de décalage souhaitée. Et, alors que les premiers moyens de commande du circuit à décalage à barillet configurent ce circuit à décalage à barillet de façon classique en fonction uniquement de la valeur de décalage souhaitée mais, indépendamment de l'organisation des données présentes en entrée (nombre de données, organisation en un seul groupe, en plusieurs groupes...), les deuxièmes moyens de commande sont aptes à configurer le deuxième circuit non seulement en fonction de la valeur de décalage souhaitée, mais aussi en fonction de l'organisation des données aptes à être effectivement reçues. Selon une variante, dans laquelle le dispositif comporte N entrées et N sorties et les données susceptibles d'être reçues simultanément en entrée du dispositif sont organisées en un seul groupe dont la taille est choisie parmi la taille N et au moins une taille intermédiaire prédéterminée différente de N et supérieure à 1, le deuxième circuit à décalage est agencé et connecté en fonction de ladite ou desdites tailles intermédiaires prédéterminées, et les deuxièmes moyens de commande sont aptes à configurer le deuxième circuit en fonction de la taille choisie du groupe de données aptes à être effectivement reçues et en fonction de la valeur de décalage souhaitée. Selon un mode de réalisation valable quel que soit le placement en aval ou en amont du deuxième circuit de décalage, le deuxième circuit de décalage comporte un nombre d'étages de décalage égal au nombre de tailles intermédiaires prédéterminées, chaque étage de décalage étant associé à une taille intermédiaire prédéterminée. Selon un mode de réalisation correspondant à une connexion du deuxième circuit à décalage en aval du circuit à barillet, le deuxième circuit à décalage est connecté entre certaines des sorties du circuit à décalage à barillet et certaines des sorties du dispositif en fonction desdites organisations prédéterminées différentes de données susceptibles d'être reçues simultanément sur certaines au moins des entrées.
Selon un mode de réalisation compatible avec une connexion en aval, chaque étage de décalage possède un premier état dans lequel il est configuré pour effectuer un décalage d'au moins une donnée et un deuxième état dans lequel il est configuré pour ne décaler aucune données, et les deuxièmes moyens de commande sont aptes à configurer dans son premier état l'étage de décalage associé à la taille intermédiaire du groupe de données aptes à être effectivement reçues et à configurer les éventuels autres étages de décalage dans leur deuxième état, ou à configurer chaque état de décalage dans son deuxième état si la taille du groupe de données aptes à être effectivement reçues est égal à 1 ou à N.
Selon un autre mode possible de réalisation, chaque étage de décalage possède un premier état dans lequel il est configuré pour effectuer un décalage d'au moins une donnée, un deuxième état dans lequel il est configuré pour ne décaler aucune donnée et/ou un troisième état dans lequel il est configuré pour n'effectuer aucun décalage de certaines au moins des données, et les deuxièmes moyens de commande sont aptes à configurer dans son premier état l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu, à configurer dans son deuxième ou son troisième état les éventuels autres étages de décalage, ou à configurer chaque état de décalage dans son deuxième état si la taille du groupe de données apte à être effectivement reçu est égal à 1 ou à N. Par exemple l'étage de décalage associé à une valeur p de taille intermédiaire prédéterminée comporte p-1 moyens de multiplexage commandables de façon individualisée, chaque moyen de multiplexage possédant une sortie connectée à l'une des N sorties du dispositif, une première entrée connectée à la sortie du circuit à décalage à barillet ayant le même rang que ladite sortie du dispositif et une deuxième entrée connectée à une autre sortie du circuit à décalage à barillet, chaque moyen de multiplexage possédant un premier état dans lequel sa sortie est connectée à sa deuxième entrée et un deuxième état dans lequel sa sortie est connectée à sa première entrée, et au moins un moyen de multiplexage est dans son premier état lorsque l'étage de décalage est dans son premier état tandis que tous les moyens de multiplexage de l'étage sont dans leur deuxième état lorsque l'étage de décalage est dans son deuxième état. Le cas échéant certains au moins des moyens de multiplexage peuvent être dans leur deuxième état lorsque l'étage de décalage est dans son troisième état. Selon un mode de réalisation correspondant à une connexion du deuxième circuit à décalage en amont du circuit à barillet, le deuxième circuit à décalage est connecté entre certaines des entrées du dispositif et certaines des entrées du circuit à décalage à barillet en fonction desdites organisations prédéterminées différentes de données susceptibles d'être reçues simultanément sur certaines au moins des entrées. Selon un mode de réalisation compatible avec une connexion en amont, chaque étage de décalage possède un premier état dans lequel il est configuré pour effectuer un décalage d'au moins une donnée, un deuxième état dans lequel il est configuré pour ne décaler aucune donnée et/ou un troisième état dans lequel il est configuré pour n'effectuer aucun décalage de certaines au moins des données. En fait dans ce troisième état les autres données éventuelles peuvent être décalées ou non car ceci n'a pas d'importance puisque ces données seront, compte tenu de la commande du circuit à barillet, aiguillées vers des sorties du dispositif autres que lesdites sorties prédéterminées. Par ailleurs les deuxièmes moyens de commande sont aptes à configurer dans son premier état l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu, à configurer dans son deuxième état chaque état de décalage disposé entre les entrées du dispositif et l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu en entrée du dispositif, à configurer dans son deuxième ou son troisième état chaque étage de décalage disposé entre l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu en entrée du dispositif et le circuit à décalage à barillet, ou à configurer chaque étage de décalage dans son deuxième état si la taille du groupe de données apte à être effectivement reçu est égal à 1 ou à N. Par exemple, l'étage de décalage associé à une valeur p de taille intermédiaire prédéterminée comporte p-1 moyens de multiplexage commandables de façon individualisée, chaque moyen de multiplexage possédant une première entrée connectée à une entrée du dispositif, une sortie connectée à l'entrée du circuit à barillet ayant le même rang que ladite entrée du dispositif et une deuxième entrée connectée à une autre entrée du dispositif. Chaque moyen de multiplexage possède un premier état dans lequel sa sortie est connectée à sa deuxième entrée et un deuxième état dans lequel sa sortie est connectée à sa première entrée, et au moins un moyen de multiplexage est dans son premier état lorsque l'étage de décalage est dans son premier état, tous les moyens de multiplexage de l'étage sont dans leur deuxième état lorsque l'étage de décalage est dans son deuxième état et certains au moins des moyens de multiplexage sont dans leur deuxième état lorsque l'étage de décalage est dans son troisième état. Quel que soit le placement du deuxième circuit à décalage par rapport au circuit à barillet, les deuxièmes moyens de commande sont avantageusement aptes à commander de façon individualisée chaque moyen de multiplexage d'un étage de décalage en fonction de la valeur de décalage souhaitée. Si les données d'entrées sont codées sur un seul bit, chaque moyen de multiplexage est en fait un multiplexeur. Par contre, si les données d'entrées sont codées sur plusieurs bits, chaque moyen de multiplexage est un ensemble de plusieurs multiplexeurs connectés en parallèle et respectivement associés aux bits de données. Chaque ensemble de multiplexeurs est commandable de façon individualisée et tous les multiplexeurs d'un même ensemble sont commandés de façon identique. Selon une autre variante de l'invention dans laquelle le dispositif 35 comporte N entrées et N sorties et les données susceptibles d'être reçues simultanément en entrée du dispositif sont organisées en un seul groupe de taille N ou en plusieurs groupes ayant chacun une taille intermédiaire identique choisie parmi au moins une des tailles intermédiaires prédéterminées différente de N et supérieure à 1, le deuxième circuit à décalage est agencé et connecté en fonction de ladite ou desdites tailles intermédiaires prédéterminées et du nombre g de groupes, et les deuxièmes moyens de commande sont aptes à configurer le deuxième circuit en fonction de la taille choisie du ou des groupes de données aptes à être effectivement reçues et en fonction de la valeur de décalage souhaitée identique en cas de plusieurs groupes. Selon un mode de réalisation, le deuxième circuit de décalage comporte un nombre d'étages de décalage égal au nombre de tailles intermédiaires prédéterminées, chaque étage de décalage étant associé à une taille intermédiaire prédéterminée.
Selon un mode de réalisation compatible avec une connexion du deuxième circuit à décalage en aval du circuit à barillet chaque étage de décalage possède un premier état dans lequel il est configuré pour effectuer un décalage d'au moins une donnée par groupe et un deuxième état dans lequel il est configuré pour ne décaler aucune donnée, et les deuxièmes moyens de commande sont aptes à configurer dans son premier état l'étage de décalage associé à la taille intermédiaire de chaque groupe de données aptes à être effectivement reçues et à configurer les éventuels autres étages de décalage dans leur deuxième état, ou à configurer chaque état de décalage dans son deuxième état si les données simultanément reçues forment un seul groupe de taille N. Selon un autre mode possible de réalisation, chaque étage de décalage possède un premier état dans lequel il est configuré pour effectuer un décalage d'au moins une donnée par groupe, un deuxième état dans lequel il est configuré pour ne décaler aucune donnée et/ou un troisième état dans lequel il est configuré pour n'effectuer aucun décalage de certaines au moins des données de chaque groupe, et les deuxièmes moyens de commande sont aptes à configurer dans son premier état l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu, à configurer dans son deuxième ou son troisième état les autres étages de décalage, ou à configurer chaque étage de décalage dans son deuxième état si la taille du groupe de données apte à être effectivement reçu est égal à 1 ou à N. Par exemple l'étage de décalage associé à une valeur p de taille intermédiaire prédéterminée comporte g groupes de p-1 moyens de multiplexage commandables de façon individualisée, chaque moyen de multiplexage possédant une sortie connectée à l'une des N sorties du dispositif, une première entrée connectée à la sortie du circuit à décalage à barillet ayant le même rang que ladite sortie du dispositif et une deuxième entrée connectée à une autre sortie du circuit à décalage à barillet, chaque moyen de multiplexage possédant un premier état dans lequel sa sortie est connectée à sa deuxième entrée et un deuxième état dans lequel sa sortie est connectée à sa première entrée, et au moins un moyen de multiplexage est dans son premier état lorsque l'étage de décalage est dans son premier état tandis que tous les moyens de multiplexage de l'étage sont dans leur deuxième état lorsque l'étage de décalage est dans son deuxième état. Le cas échéant certains au moins des moyens de multiplexage sont dans leur deuxième état lorsque l'étage de décalage est dans son troisième état. Selon un mode de réalisation compatible avec une connexion du deuxième circuit à décalage en amont du circuit à barillet, chaque étage de décalage possède un premier état dans lequel il est configuré pour effectuer un décalage d'au moins une donnée par groupe, un deuxième état dans lequel il est configuré pour ne décaler aucune donnée et/ou un troisième état dans lequel il est configuré pour n'effectuer aucun décalage de certaines au moins des données de chaque groupe, et les deuxièmes moyens de commande sont aptes à configurer dans son premier état l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu, à configurer dans son deuxième état chaque état de décalage disposé entre les entrées du dispositif et l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu en entrée du dispositif, à configurer dans son deuxième ou son troisième état chaque étage de décalage disposé entre l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu en entrée du dispositif et le circuit à décalage à barillet, ou à configurer chaque étage de décalage dans son deuxième état si la taille du groupe de données apte à être effectivement reçu est égal à 1 ou à N. Par exemple, l'étage de décalage associé à une valeur p de taille intermédiaire prédéterminée comporte g groupes de p-1 moyens de multiplexage commandables de façon individualisée, chaque moyen de multiplexage possédant une première entrée connectée à une entrée du dispositif, une sortie connectée à l'entrée du circuit à barillet ayant le même rang que ladite entrée du dispositif et une deuxième entrée connectée à une autre entrée du dispositif, chaque moyen de multiplexage possédant un premier état dans lequel sa sortie est connectée à sa deuxième entrée et un deuxième état dans lequel sa sortie est connectée à sa première entrée, et au moins un moyen de multiplexage est dans son premier état lorsque l'étage de décalage est dans son premier état, tous les moyens de multiplexage de l'étage sont dans leur deuxième état lorsque l'étage de décalage est dans son deuxième état et certains au moins des moyens de multiplexage sont dans leur deuxième état lorsque l'étage de décalage est dans son troisième état. Quel que soit le placement du deuxième circuit à décalage par rapport au circuit à barillet, les deuxièmes moyens de commande sont avantageusement aptes à commander individuellement chaque moyen de multiplexage d'un groupe en fonction de la valeur de décalage souhaitée et à commander de façon identique les multiplexeurs homologues des g groupes. Le dispositif de décalage peut être par exemple réalisé sous la 25 forme d'un circuit intégré. Selon un autre aspect, il est également proposé un dispositif de codage de canal, en particulier apte à effectuer un encodage avec un code LDPC, incorporant un dispositif de décalage tel que défini ci-avant. Selon un autre aspect, il est aussi proposé un dispositif de 30 décodage de canal, en particulier apte à effecteur un décodage de blocs encodés avec un code LDPC, incorporant un dispositif de décalage tel que défini ci-avant. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation, nullement 35 limitatifs, et des dessins annexés sur lesquels : - la figure 1 illustre schématiquement un mode de réalisation d'un dispositif de décalage de données, - les figures 2 à 5 illustrent schématiquement un mode de réalisation et un exemple de fonctionnement d'un circuit à décalage à barillet incorporé dans le dispositif de décalage de données de la figure 1, - les figures 6 à 28 illustrent différents modes de réalisation et de fonctionnement d'un dispositif de décalage de données, - la figure 29 illustre schématiquement la structure interne d'une chaîne de communication, par exemple d'un appareil sans fil, incorporant des moyens de codage et de décodage de canal, et, - la figure 30 illustre plus en détails mais toujours de façon schématique un mode de réalisation d'un décodeur LDPC incorporant un dispositif de décalage de données.
Sur la figure 1, la référence DDC désigne un dispositif électronique de décalage comportant N entrées E l ù EN et N sorties S1 - SN. Le dispositif DDC est apte à recevoir des données Wi en provenance d'un bus d'entrées BSE, et à délivrer des données décalées 20 sur un bus de sortie BSS. Comme on le verra plus en détails ci-après, l'organisation de ces données aptes à être effectivement reçues en entrée du dispositif DDC, peut être différente et est choisie parmi un certain nombre d'organisations prédéterminées. 25 Ainsi, par exemple, le dispositif DDC peut recevoir simultanément N données W 1 ù WN organisées par exemple en un seul groupe, ou bien un groupe de données dont la taille est supérieure à 1 et inférieure à N et choisie parmi certaines tailles prédéterminées. Les données d'entrée peuvent être également organisées en 30 plusieurs groupes reçus simultanément en entrée du dispositif DDC. En d'autres termes, le dispositif DDC est ici un dispositif multimodes en ce sens qu'il est capable de traiter le cas d'un bus BSE de taille N, c'est-à- dire recevoir simultanément N données en entrée, ou bien le cas de bus de taille intermédiaire, c'est-à-dire recevoir en entrée 35 un nombre de données inférieur à N pris parmi des nombres ou modes prédéterminés. Le dispositif est également capable de traiter des données organisées en plusieurs groupes de données reçus simultanément. Et, quelle que soit l'organisation des données d'entrée, le dispositif DDC va délivrer les données de sortie décalées sur des sorties prédéterminées du dispositif DDC, et ce quelle que soit la valeur de décalage envisagée compatible avec l'organisation des données d'entrée. Ainsi, un exemple de valeur de décalage compatible avec une organisation d'entrée est une valeur de décalage inférieure à la taille du groupe de données reçues ou des différents groupes de données simultanément reçus. Le dispositif de décalage de données DDC comporte ici un circuit à décalage à barillet BS1, de structure classique et connue en soi. Ce circuit à décalage à barillet BS1 est ici de taille N c'est-à-dire qu'il comporte N entrées et N sorties. I1 est configurable et configuré par des premiers moyens de commande MC1 délivrant pour chaque étage du circuit à décalage à barillet des signaux de commande cdei (figure 2). L'architecture d'un circuit à décalage à barillet est basée sur une architecture logarithmique. Plus précisément, le nombre de multiplixeurs d'un circuit BS1 de taille N est égal à ceil(log2(N))*N, dans laquelle la fonction ceil désigne la partie entière supérieure. La figure 2 illustre plus en détails l'architecture interne d'un circuit à décalage à barillet BS1 de taille 8 comportant par conséquent trois étages de multiplexeurs ETO, ET1, ET2. Comme illustré sur la figure 3, chaque multiplexeur MUX comporte une première entrée EM1, une deuxième entrée EM2 et une sortie SM. La première entrée EM1 de chaque multiplexeur de l'étage ETO est connectée à l'entrée Ei ayant un rang i égal au rang du multiplexeur MUX. La deuxième entrée EM2 est connectée quant à elle à une autre entrée.
En fait, comme illustré sur la figure 2, le circuit à décalage à barillet est ici un circuit à décalage à gauche c'est-à-dire que le premier étage ETO est susceptible de décaler d'un rang (2 rang) les données présentes en entrée tandis que l'étage suivant ET1 est susceptible de décaler de 2' rangs les données. Le troisième étage ET2 est susceptible de décaler de 22 rangs les données à gauche. D'une façon plus générale, comme il est bien connu par l'homme du métier, l'étage de rang r (r débutant à 0), est susceptible de décaler à gauche les données de 2r rangs. Les multiplexeurs MUX comportent chacun une sortie SM qui peut être reliée soit à la première entrée EM1 soit à la deuxième entrée EM2 en fonction de la valeur du signal de commande correspondant. Si la sortie SM est reliée à la première entrée EM1, le multiplexeur ne décale pas la donnée tandis que si la sortie est reliée à l'entrée EM2, le multiplexeur décale la donnée.
En fait, comme il est bien connu dans les circuits à décalage à barillet, il existe un signal de commande par étage du circuit à barillet, ce signal de commande cdei commandant de façon identique tous les multiplexeurs de l'étage. En fait, comme il est illustré plus précisément sur la figure 5 sur laquelle on reviendra plus en détails ci-après, le signal cdei est ici un signal binaire prenant soit la valeur 0 soit la valeur 1 et permettant de placer le multiplexeur soit dans son premier état soit dans son deuxième état. Dans le cas illustré sur la figure 2, le signal de commande SC émis par les moyens de commande MC1, qui peuvent être aisément réalisés par exemple sous la forme de circuits logiques, est donc composé d'un mot de 3 bits cde0, cdel, cde2. La figure 5 illustre le décalage des données d'entreé DI pour obtenir les données de sortie DO en fonction de la valeur de décalage (signal de commande SC) formée ici de 3 bits. La valeur de décalage SC varie donc dans le cas présent de 0 (000) à 7 (111). I1 est également possible de représenter la configuration et la connexion interne et externe du circuit à barillet BS1 sous la forme d'un graphe comme illustré sur la figure 4, sur laquelle chaque multiplexeur est représenté par un carré. Cette représentation sous forme de graphe sera celle qui sera utilisée dans la suite de la description, à des fins de simplification. Outre le circuit à décalage à barillet BS1, le dispositif de décalage de données DDC comporte un deuxième circuit à décalage CD2 dont un exemple de réalisation est illustré sur la figure 6. En fait, le deuxième circuit à décalage est connecté entre certaines des
sorties du circuit à décalage à barillet BS1, c'est-à-dire aux sorties SM de certains des multiplexeurs MUX du circuit BS1, et certaines des N sorties du dispositif de décalage, en fonction des organisations prédéterminées différentes de données susceptibles d'être reçues simultanément sur certaines au moins des N entrées du dispositif de décalage de données. Par ailleurs, ce deuxième circuit à décalage est configurable de façon à ce que pour une organisation considérée et quelle que soit la valeur de décalage souhaitée compatible avec ladite organisation, les données d'entrée de ladite organisation soient délivrées sur des sorties prédéterminées. Par ailleurs, des deuxièmes moyens de commande MC2, qui peuvent également être réalisés par exemple sous forme de circuits logiques, sont aptes à configurer le deuxième circuit en fonction de l'organisation des données aptes à être effectivement reçues en entrée ainsi qu'en fonction de la valeur de décalage souhaitée. On peut d'ores et déjà noter que, alors que les premiers moyens de commande MC1 vont configurer le circuit à décalage à barillet BS1 uniquement en fonction de la valeur de décalage souhaitée, et ce indépendamment de l'organisation des données reçues en entrée du dispositif (par exemple leur organisation en un groupe et ce quelle que soit la taille du groupe, ou bien leur organisation en plusieurs groupes simultanés), les deuxièmes moyens de commande vont quant à eux configurer le deuxième circuit CD2 non seulement en fonction de la valeur de décalage souhaitée, mais également en fonction de l'organisation des données qui vont être effectivement reçues en entrée. Plusieurs exemples de configuration possibles vont maintenant être décrits mais on peut d'ores et déjà énoncer quelques caractéristiques générales concernant le deuxième circuit à décalage CD2. Tout d'abord, ce deuxième circuit à décalage est également composé de multiplexeurs MUX (figure 7), analogues aux multiplexeurs MUX du circuit à décalage à barillet BS1, et possédant donc une première entrée EM1, une deuxième entrée EM2 et une sortie SM1.
On verra ci-après que le circuit CD2 comporte au moins un étage de multiplexeurs. Mais, à la différence du circuit à décalage à barillet BS1, les multiplexeurs MUX de chaque étage du circuit CD2 sont commandables de façon individualisée par les moyens de commande MC2 alors que pour le circuit à décalage à barillet, tous les multiplexeurs d'un même étage sont commandés de façon identique. On suppose maintenant que les données susceptibles d'être reçues simultanément en entrée du dispositif DDC sont organisées en un seul groupe dont la taille est choisie parmi la taille N et au moins une taille intermédiaire prédéterminée différente de N et supérieure à 1. En effet, si la taille N n'est pas une des tailles prédéterminées capable d'être traitée par le dispositif DDC, il n'est pas nécessaire de prévoir un dispositif à N entrées. On choisira alors un dispositif de taille moindre dont la taille est en fait égale à la taille maximale du groupe de données susceptibles d'être reçues en entrée. Le deuxième circuit à décalage CD2 est alors agencé et connecté en fonction de ladite ou desdites tailles intermédiaires prédéterminées et les deuxièmes moyens de commande MC2 sont aptes à configurer le deuxième circuit CD2 en fonction de la taille choisie du groupe de données aptes à être effectivement reçues en entrée et en fonction de la valeur de décalage souhaitée. Plus précisément, le deuxième circuit de décalage CD2 comporte un nombre d'étages de décalage égal au nombre de tailles intermédiaires prédéterminées.
Chaque étage de décalage est associé à une taille intermédiaire prédéterminée et possède un premier état dans lequel il est configuré pour effectuer un décalage d'au moins une donnée et un deuxième état dans lequel il est configuré pour ne décaler aucune donnée. Ainsi, les deuxièmes moyens de commande sont aptes à configurer dans son premier état, l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu et à configurer alors par exemple les éventuels autres étages de décalage dans leur deuxième état (ou bien dans un troisième état comme explicité plus en détails ci-après), ou bien à configurer chaque étage de décalage dans son deuxième état si la taille du groupe de données aptes à être effectivement reçues est égal à 1 ou à N. En effet, si la taille du groupe de données est égale à N, c'est alors le circuit à décalage à barillet seul qui effectue le décalage des données en fonction de la valeur de décalage souhaitée, le deuxième circuit à décalage n'effectuant alors aucun décalage et se contentant de laisser passer les données. De même, si dans un cas, certes théorique, le groupe de données ne comporte qu'une seule donnée en entrée, il est bien évident qu'aucun décalage n'est effectué pour cette donnée que ce soit par le circuit à décalage à barillet ou par le deuxième circuit de décalage CD2. Le nombre de multiplexeurs individuellement commandables de chaque étage de décalage du deuxième circuit CD2 dépend de la taille intermédiaire prédéterminée. En effet, chaque étage de décalage du deuxième circuit CD2 est associé à une valeur p de taille intermédiaire prédéterminée et comporte alors p-1 multiplexeurs individuellement commandables (commandables de façon individualisée). La sortie SM de chaque multiplexeur est connectée directement, ou indirectement par l'intermédiaire d'un multiplexeur d'un autre étage, 20 à l'une des N sorties du dispositif. Par ailleurs, la première entrée EM1 de chaque multiplexeur est connectée (directement ou indirectement par l'intermédiaire d'un autre multiplexeur d'un autre étage) à la sortie du circuit à décalage à barillet ayant le même rang que ladite sortie du dispositif à laquelle est 25 connectée la sortie SM du multiplexeur. En fait, ladite sortie du circuit à décalage à barillet considérée est la sortie SM du dernier multiplexeur de rang correspondant du dernier étage du circuit à décalage à barillet. La deuxième entrée EM2 de chaque multiplexeur MUX du circuit CD2 est connectée quant à elle à une autre sortie du circuit à décalage à 30 barillet, c'est-à-dire à une autre sortie SM d'un multiplexeur du dernier étage du circuit à décalage à barillet. Ainsi, chaque multiplexeur possède un premier état ETT1 (figure 7) dans lequel sa sortie SM est connectée à sa deuxième entrée EM2 ce qui lui permet d'effectuer un décalage de données et un deuxième état ETT2 dans lequel sa sortie est connectée à sa première entrée EM1 ce qui lui permet de n'effectuer aucun décalage de données. De ce fait, lorsqu'un étage de décalage du circuit CD2 est dans son premier état, c'est-à-dire lorsqu'il est amené à décaler au moins une donnée, au moins un multiplexeur MUX de cet étage est dans son premier état. Par contre, lorsque l'étage de décalage est dans son deuxième état, c'est-à-dire qu'il se contente de laisser passer les données sans les décaler, tous les multiplexeurs de cet étage sont dans leur deuxième état.
On se réfère maintenant de nouveau plus particulièrement à la figure 6 qui illustre le cas particulier d'un circuit DDC capable de traiter trois tailles de bus prédéterminées différentes (en plus du cas théorique d'une taille égale à 1), à savoir une taille intermédiaire p égale à 3, une taille intermédiaire p égale à 6 et une taille égale à N, en l'espèce à 8.
En d'autres termes, le bus de données qui est relié aux huit entrées El à E8 peut délivrer simultanément un groupe de huit données, ou bien un groupe de trois données, ou bien un groupe de six données. Par ailleurs, dans le cas illustré sur la figure 6, le dispositif est configuré pour un décalage à gauche, les p données d'entrées sont reçues sur les p entrées E l -Ep de rangs 1 à p et les p données de sortie (correspondant à la taille du groupe) sont délivrées, quelle que soit la valeur de décalage envisagée, sur les p sorties S1 à Sp. Bien entendu si la taille est égale à N, les N données sont reçues sur les entrées El àEN et les N données de sortie sont délivrées sur les sorties S1 à SN.
Le deuxième circuit à décalage CD2 comporte par conséquent deux étages de décalage ET1 et ET2 puisqu'il est capable de traiter deux tailles intermédiaires différentes, à savoir la taille 3 et la taille 6. Le premier étage ET1 est associé à la taille 6 et comporte par conséquent cinq multiplexeurs MUX11 à MUX15.
Le deuxième étage de décalage ET2 est associé quant à lui à la taille intermédiaire égale à 3 et comporte par conséquent deux multiplexeurs MUX21 et MUX22. Dans le cas présent, puisqu'il s'agit d'un décalage à gauche et que les sorties prédéterminées sont les sorties S1 à Sp, les p-l multiplexeurs de chaque étage sont reliés aux p-1 sorties prédéterminées Si à Sp-1. Par ailleurs, les sorties des (min(2p-1, N)-p) multiplexeurs de rang p+l à min (2p-1,N) du dernier étage du circuit à barillet BS1 sont respectivement reliées aux deuxièmes entrées des (min (2p-1, N)ûp) mutiplexeurs de rang 1 à (min (2p-1,N) ûp) de chaque étage du circuit CD2 (min (a,b) désigne ici le minimum de a et de b). Par ailleurs, si N est inférieur à 2p-1, les deuxièmes entrées EM2 des 2p-N-1 autres multiplexeurs de l'étage sont respectivement reliées directement ou indirectement aux sorties des 2p-N-1 multiplexeurs de rang 1 à 2p-N-1 du dernier étage du circuit à décalage à barillet BS1. Ainsi, dans le cas présent, les deuxièmes entrées EM2 des multiplexeurs MUX11 et MUX12 sont reliées aux deux derniers multiplexeurs de rang 7 et 8 du dernier étage du circuit à barillet BS1 tandis que les multiplexeurs MUX13 à MUX15 sont respectivement reliés aux sorties des trois premiers multiplexeurs de rang 1 à 3 du dernier étage du circuit à barillet BS1. En ce qui concerne l'étage ET2, puisque dans le cas présent p est égal à 3, les deux seuls multiplexeurs MUX21 et MUX22 de cet étage ET2 sont reliés indirectement par l'intermédiaire des multiplexeurs MUX14 et MUX15 aux multiplexeurs de rangs 4 et 5 du dernier étage du circuit BS1. En ce qui concerne la commande des différents multiplexeurs du circuit CD2, lorsque le dispositif de décalage DDC est en mode 6, c'est- à-dire lorsque le dispositif est destiné à recevoir des groupes successifs de six données, les moyens de commande MC2 vont placer l'étage ET2 dans son deuxième état et vont commander de façon individualisée les multiplexeurs MUX11 à MUX15 de l'étage ET1, et ce en fonction de la valeur de décalage S souhaitée.
Bien entendu, les premiers moyens de commande MC 1 vont quant à eux configurer le circuit à décalage à barillet BS1 en fonction de cette valeur de décalage souhaitée. En ce qui concerne la commande des multiplexeurs de l'étage ET1 du circuit CD2, elle est, dans l'exemple de la figure 6, la suivante : - pour une valeur de décalage S égale à 0, les multiplexeurs MUX11 à MUX15 sont dans leur deuxième état c'est-à-dire qu'ils ne décalent pas. - pour une valeur de décalage S égale à 1, seul le multiplexeur MUX11 est dans son premier état c'est-à-dire que sa sortie est reliée à sa deuxième entrée EM2 (c'est-à-dire l'entrée qui reçoit une donnée en biais). - lorsque la valeur de décalage S est égale à 2, seuls les multiplexeurs MUX11 et MUX12 sont dans leur premier état et ainsi de suite jusqu'à une valeur de décalage S égale à 5 pour laquelle tous les multiplexeurs MUX11 à MUX15 sont dans leur premier état. En fait, pour une telle configuration, pour une valeur de décalage S donnée inférieure à la valeur p de la taille intermédiaire considérée, tous les multiplexeurs de l'étage sont dans leur deuxième état pour une valeur S nulle et seuls les multiplexeurs de rang S sont dans leur premier état pour une valeur S non nulle. Si maintenant le dispositif de décalage DDC est en mode 3, c'est-à-dire que la taille des groupes de données successivement reçues en entrée est égale à 3, seul l'étage ET2 va être actif c'est-à-dire que tous les multiplexeurs de l'étage ET1 vont être dans leur deuxième état. Et, les deux multiplexeurs MUX21 et MUX22 de l'étage ET2 vont être commandés de façon individualisée en fonction de la valeur de décalage souhaitée (qui dans le cas présent peut être égale à 0, 1 ou 2) selon le même principe que celui qui vient d'être annoncé ci-avant.
D'autres exemples de configuration et de commande du circuit DDC vont maintenant être décrits en référence aux figures 8 et suivantes, pour lesquelles, pour une taille intermédiaire p, les données d'entrées sont là encore reçues sur les entrées El à Ep. Sur la figure 8, le dispositif DDC a une taille maximale N égale à 30 6 et il est agencé de façon à pouvoir également traiter une taille intermédiaire p égale à 4 L'étage CD2 ne comporte donc qu'un seul étage avec trois multiplexeurs.
Dans l'exemple de la figure 8, les sorties prédéterminées sont là encore les sorties S1 à S4 lorsque la taille intermédiaire 4 est effectivement choisie, et ce quelle que soit la valeur de décalage. Dans l'exemple illustré sur la figure 8, la valeur de décalage S est égale à 3 et la partie droite de la figure 8 illustre en caractère gras les différents états des différents multiplexeurs permettant le décalage des données d'entrée W1-W4 de façon à délivrer sur la sortie S4 la donnée Wl et sur les sorties S3 à Si les données W4, W3 et W2. Sur l'exemple de la figure 9, le dispositif DDC a encore une taille maximale N égale à 6. Par contre, il est configuré pour pouvoir également traiter une taille intermédiaire p égale à 5. Le circuit CD2 ne comporte par conséquent qu'un seul étage avec quatre multiplexeurs. Là encore, les p sorties prédéterminées sont les sorties S1 à S5. Et, pour une valeur de décalage S égale à 1 les circuits BS1 et CD2 sont configurés comme illustré avec les traits en gras sur la figure 9. La disposition des étages de décalage au sein du deuxième circuit CD2 n'a aucune importance. En effet, comme illustré sur la figure 10, il est possible d'inverser l'ordre des étages ET1 et ET2 par rapport à la configuration illustrée sur la figure 6, moyennant bien entendu les mêmes connexions entre les différents multiplexeurs, ce qui est le cas sur la figure 10. Par ailleurs, alors que sur la figure 10, certains des multiplexeurs de l'étage ET1, en l'espèce les multiplexeurs MUX13 et MUX14, ont leur deuxième entrée connectée aux sorties des deux multiplexeurs de rang 1 et 2 du dernier étage du circuit BS1, par l'intermédiaire des deux multiplexeurs de l'étage ET2, il serait possible comme illustré sur la figure 11, de connecter les deuxièmes entrées de ces multiplexeurs MUX13 et MUX14 directement aux sorties des multiplexeurs des rangs 1 et 2 du dernier étage du circuit à décalage à barillet BS1, c'est-à-dire sans passer par les multiplexeurs de l'étage ET2. La figure 12 illustre cette fois-ci un exemple de dispositif de décalage DDC multi-modes, capable de traiter des bus de taille 8, 6, 4, 3 et bien entendu 1. Par conséquent, comme expliqué ci-avant, le deuxième circuit 35 CD2 va cette fois-ci comporter trois étages de décalage respectivement associés aux tailles intermédiaires 3, 4 et 6. On retrouve donc les deux étages ET1 et ET2 respectivement associés aux tailles 6 et 3. Par contre, le circuit CD2 comporte maintenant un autre étage, en l'espèce l'étage ET3, associé à la taille intermédiaire 4 et comportant par conséquent trois multiplexeurs. Puisque là encore, les sorties prédéterminées sur lesquelles vont être délivrées les données décalées sont, pour une taille p donnée, les sorties S1 à Sp, les trois multiplexeurs de l'étage ET3 sont connectés et commandés selon le même principe que celui indiqué ci-avant pour la figure 6. Bien entendu, là encore, l'ordre de disposition des étages ET1 à ET3 est sans importance. En effet, on peut adopter l'ordre et la connexion illustrés sur la figure 13 sur laquelle les étages sont rangés dans l'ordre croissant du nombre de multiplexeurs. Dans les exemples qui viennent d'être décrits, le deuxième circuit de décalage CD2 était connecté en aval du circuit à décalage à barillet BS1. Cela étant, il est tout à fait envisageable comme illustré par exemple sur les figures 14 à 19, de connecter le circuit à décalage CD2 en amont du circuit à décalage à barillet BS1. En d'autres termes, dans ce cas, le deuxième circuit à décalage CD2 est connecté entre certaines des entrées El à EN du dispositif DDC et certaines des entrées du circuit à décalage à barillet en fonction des organisations prédéterminées différentes de données susceptibles d'être reçues simultanément sur certaines au moins des entrées du dispositif de décalage DDC. En fait, dans un tel placement en amont, seuls l'agencement et les connexions du deuxième circuit à décalage CD2 sont modifiés en fonction notamment de l'organisation des données d'entrée. Par contre, ce qui a été expliqué ci-avant pour le nombre d'étages de décalage relativement aux tailles intermédiaires, ainsi que pour le nombre de multiplexeurs par étage de décalage, reste valable pour un tel placement en amont. Plus précisément, comme illustré par exemple sur la figure 14, chaque moyen de multiplexage MUX possède une première entrée EM1 connecté à une entrée du dispositif, une sortie SM connectée à l'entrée du circuit à barillet BS1 ayant le même rang que ladite entrée du dispositif et une deuxième entrée EM2 connectée à une autre entrée du dispositif DDC, c'est-à-dire connectée de biais sur la représentation de la figure 14. Dans le cas illustré sur la figure 14, les p données d'entrée correspondant à une taille intermédiaire p sont délivrées sur les p entrées El-Ep de rangs 1 à p. Par ailleurs, les p données de sortie sont là encore délivrés sur les p sorties prédéterminées Sl-Sp. Bien entendu, là encore, si la taille du bus d'entrée est effectivement égale à N, les N données d'entrée sont reçues sur les entrées E l à EN et les N données de sortie sont délivrées sur les sorties si à SN. Par ailleurs, un étage de décalage associé à la taille intermédiaire p comporte p-1 multiplexeurs dont les premières entrées EM1 sont respectivement reliées aux p-1 entrées du dispositif DDC de rang N à N-p+2. Par ailleurs, les deuxièmes entrées EM2 de chaque multiplexeur sont respectivement reliées aux p-1 entrées du dispositif DDC de rangs p à 2. Ainsi, dans l'exemple de la figure 14 qui illustre un dispositif DDC de taille maximale N, capable d'effectuer un décalage à gauche, et capable de traiter, outre la taille théorique 1, deux tailles intermédiaires p respectivement égales à 6 et 3, le dispositif DDC comporte deux étages de décalage ET1 et ET2. Les premières entrées EM1 des cinq multiplexeurs MUX18- MUX14 de cet étage sont respectivement reliées aux entrées E8 à E4. Par ailleurs, leurs deuxièmes entrées EM2 sont respectivement reliées aux entrées E6 à E2. Leurs sorties sont reliées directement ou indirectement aux entrées du circuit à décalage à barillet BS1 ayant les rangs 8 à 4.
De même, les deux multiplexeurs MUX28 et MUX27 de l'étage ET2 sont placés au niveau des rangs 8 et 7 et leurs deuxièmes entrées EM2 sont respectivement reliées aux entrées E3 et E2 du dispositif DDC. Les deuxièmes moyens de commande MC2 qui n'ont pas été représentés sur la figure 14 à des fins de simplification, vont commander les multiplexeurs d'un étage ETi associé à la taille intermédiaire p de la façon suivante : - pour une valeur de décalage S donnée inférieure à la valeur p, seuls les multiplexeurs de rang N à N-S+1 sont dans leur premier état, c'est-à-dire dans leur état de décalage (ils prennent la donnée d'entrée de biais). -les éventuels multiplexeurs de rang p-S à 2 sont dans leur deuxième état, c'est-à-dire qu'ils ne décalent pas. L'état des éventuels autres multiplexeurs de l'étage de décalage est sans importance car de toute façon, compte tenu de la commande du circuit à décalage à barillet, les données transitant éventuellement par ces multiplexeurs ne seront pas délivrées sur les sorties S1 à Sp. En ce qui concerne les autres étages éventuels du circuit CD2, la commande de leurs multiplexeurs dépend en fait du placement de cet étage par rapport à celui de l'étage associé à la taille intermédiaire du groupe de données qui est effectivement reçu en entrée du circuit DDC. En effet, si cet autre étage est placé entre les entrées du dispositif DDC et l'étage associé à la taille intermédiaire p du groupe effectivement reçu, on placera généralement cet autre étage dans son deuxième état c'est-à-dire dans un état où tous les multiplexeurs ne décalent pas. Par contre, si cet autre étage, par exemple l'étage ET2 du circuit DDC est disposé entre l'étage associé à la taille intermédiaire p du groupe effectivement reçu et le circuit à barillet BS1, on peut placer cet autre étage soit dans son deuxième état (dans lequel tous les multiplexeurs ne décalent pas) ou bien dans un troisième état (dans lequel certains seulement des multiplexeurs ne décalent pas sachant que l'état des autres multiplexeurs est alors sans importance puisque les données transitant éventuellement par ces multiplexeurs seront de toute façon aiguillés vers des sorties autres que les sorties prédéterminées). Et, en général, on placera dans leur deuxième état au moins les multiplexeurs de cet étage dont la première entrée EM1 est reliée à la sortie des multiplexeurs de l'étage précédent par lequel ont effectivement transité les données d'entrée.
Des exemples de fonctionnement du dispositif DDC de la figure 14 vont maintenant être décrits en référence aux figures 15 à 19. Sur les figures 15 à 17, la taille intermédiaire du groupe de données simultanément reçues en entrée est égale à 6. Les données W l à W6 sont reçues sur les entrées El à E6 et les données des sorties sont délivrées sur les sorties S1 à S6. Sur ces trois figures, il s'agit d'un décalage à gauche. Sur la figure 15, la valeur du décalage S est égale à 1. De ce fait, seul le multiplexeur MUX18 est dans son état de décalage tandis que les multiplexeurs MUX14 et MUX15 ne décalent pas. L'état des autres multiplexeurs de l'étage ET1 est sans importance. De même, seul le multiplexeur MUX28 de l'étage ET2 ne doit pas décaler. Par contre, l'état du multiplexeur MUX27 est sans importance. L'étage ET2 est donc dans son troisième état.
Sur la figure 16, la valeur de décalage est égale à 2. En conséquence, les multiplexeurs MUX17 et MUX18 sont dans leur premier état (état de décalage) tandis que le multiplexeur MUX14 est dans son deuxième état (il ne décale pas). Les deux multiplexeurs MUX28 et MUX27 de l'étage ET2 doivent être quant à eux dans leur deuxième état (c'est-à-dire ne pas décaler). L'étage ET2 est donc dans son deuxième état. Sur la figure 17, la valeur de décalage S est égale à 3. Par rapport à la configuration de la figure 16, le seul changement réside ici dans le fait que le multiplexeur MUX16 de l'étage ET1 est 25 également dans son état de décalage. Sur les figures 18 et 19, la taille intermédiaire du groupe de données simultanément reçues en entrée est cette fois-ci égale à 3. I1 s'agit là encore d'un décalage à gauche. Sur la figure 18, la valeur de décalage S est égale à 1. 30 De ce fait, seul le multiplexeur MUX28 de l'étage ET2 est dans son premier état de décalage. L'état du multiplexeur MUX27 est sans importance. Sur la figure 19, la valeur de décalage S est égale à 2. Dans ce cas, les deux multiplexeurs MUX27 et MUX28 du deuxième étage ET2 35 sont dans leur premier état de décalage.
Dans le cas présent, puisque seulement trois données sont reçues en entrée du dispositif DDC, l'état des multiplexeurs de l'étage ET1 est sans importance. Par contre, si des données devaient transiter par cet étage, et puisque celui-ci est placé entre les entrées du dispositif et l'étage de décalage effectivement associé à la taille intermédiaire du groupe de données qui est reçu, cet étage serait avantageusement placé dans son deuxième état, c'est-à-dire qu'il ne décalerait aucune des données. Alors que l'on vient de décrire des dispositifs de décalage de données configurés pour effectuer des décalages à gauche, il est bien entendu possible de prévoir des dispositifs de décalage de données DDC capables d'effectuer des décalages à droite. Un exemple d'une telle configuration est illustré sur la figure 20. La structure et la configuration d'un circuit à décalage à barillet BS1 capable de décaler à droite est là encore bien connu et classique et ne sera pas décrit plus en détails ici. En ce qui concerne le second circuit à décalage CD2 qui est connecté ici en aval du circuit BS1, les caractéristiques relatives au nombre d'étages à décalage ainsi qu'au nombre de multiplexeurs sont analogues à celles qui viennent d'être décrites pour un décalage à gauche. En fait, seules la connexion et la commande des multiplexeurs changent en fonction bien entendu notamment du choix des sorties prédéterminées sur lesquelles vont être délivrées les données décalées.
Sur l'exemple de la figure 20, le dispositif DDC a une taille maximale égale à 8 et est capable de traiter en outre deux tailles intermédiaires respectivement égales à 6 et à 3. Les sorties prédéterminées sont là encore pour une taille intermédiaire p, les sorties si à Sp, et les données d'entrée sont reçues sur les entrées El à Ep.
Cela étant, pour une configuration de décalage à droite, et compte tenu du choix des sorties prédéterminées, les p-1 multiplexeurs d'un étage de décalage du circuit CD2 sont respectivement connectés sur les sorties de rangs 2 à p.
Par ailleurs, les deuxièmes entrées des multiplexeurs de l'étage de décalage correspondant sont respectivement connectées aux sorties des p-1 multiplexeurs de rang N-p+2 à N. La commande des multiplexeurs se fait également de façon individualisée. A titre d'exemple, la figure 21 illustre une configuration et une commande des multiplexeurs d'un circuit à décalage DDC apte à décaler à droite, ayant une taille maximale N = 6 et traitant une taille intermédiaire égale à 4 avec une valeur de décalage S égale à 3.
Sur la figure 22, est illustrée une configuration d'un dispositif de décalage de données apte à effectuer un décalage à droite, ayant une taille maximale égale à 6 et traitant un bus de taille intermédiaire 5 avec une valeur de décalage égale à 1. La figure 23 illustre un exemple de réalisation d'un dispositif DDC capable d'effectuer un décalage à droite mais avec cette fois-ci un deuxième circuit de décalage CD2 placé en amont du circuit à barillet BS1. Là encore, les données sont reçues sur les entrées El à Ep, pour une taille intermédiaire p donnée, et les sorties prédéterminées sont les sorties S1 à Sp. Les premières entrées EM1 des p1 multiplexeurs de chaque étage ETi sont respectivement connectées aux au p-1 entrées de rang p+l et suivants avec, dans le cas où la valeur N est atteinte, une connexion aux rangs 1 et suivants.
Par ailleurs, les deuxièmes entrées EM2 de ces p-1 multiplexeurs sont respectivement reliées aux entrées de rangs 1 à p-l. Ainsi, dans le cas illustré sur la figure 23 l'étage ET1, associé à la taille intermédiaire p = 6 comporte cinq multiplexeurs MUX11, MUX12, MUX13, MUX17, MUX18.
Les premières entrées EM1 des multiplexeurs MUX17 et MUX18 sontrespectivement reliées aux entrées E7 et E8 tandis que les premières entrées EM1 des multiplexeurs MUX11 à MUX13 sont respectivement reliées aux entrées El à E3.
Les deuxièmes entrées EM2 des multiplexeurs MUX17, MUX18, MUX11, MUX12 et MUX13 sont respectivement reliées aux entrées El, E2, E3, E4 et E5. En ce qui concerne l'étage ET2, qui est associé à la taille intermédiaire p = 3, il comporte deux multiplexeurs MUX24 et MUX25 dont les premières entrées EM1 sont connectées aux entrées E4 et E5 et dont les deuxièmes entrées EM2, c'est-à-dire ici les entrées de biais sont reliées indirectement, par l'intermédiaire des sorties des multiplexeurs MUX11 et MUX12, aux entrées El et E2.
En ce qui concerne la commande des multiplexeurs de façon individualisée, celle-ci dépend de la valeur de décalage désirée. Plus cette valeur de décalage est importante, plus le nombre de multiplexeurs de l'étage considéré, placés dans leur premier état (état de décalage), est important.
Ainsi, pour une valeur de décalage S = 1, seul le multiplexeur de rang p+l sera dans son état de décalage tandis que pour une valeur S = 2, les multiplexeurs de rang p+l et p+2 seront dans leur état de décalage et ainsi de suite. Ceci est illustré plus particulièrement sur les figures 24 à 26.
Sur la figure 24, la valeur de décalage à droite est égale à 1. De ce fait, seul le multiplexeur MUX17 est dans son premier état de décalage. Les autres multiplexeurs de l'étage ET1 sont dans leur deuxième état excepté ceux connectés aux entrées E l et E8 dont l'état est sans importance.
Par ailleurs, tous les multiplexeurs de l'étage ET2, qui voient transiter des données reçues en entrée sont dans leur deuxième état (c'est-à-dire qu'ils ne décalent pas). Sur la figure 25, la valeur de décalage S est égale à 2. Donc, les multiplexeurs MUX17 et MUX18 sont dans leur état de décalage.
Sur la figure 26, la valeur de décalage est égale à 3 et par conséquent les multiplexeurs MUX11, MUX17 et MUX18 sont dans leur état de décalage. Dans tout ce qui a été décrit ci-avant, on a supposé que les données étaient codées sur un seul bit. Cela étant, l'invention s'applique également à des données codées d'une façon plus générale sur plusieurs bits. Dans ce cas, si les données sont codées sur un nombre nbit, chaque multiplexeur MUX est en fait remplacé par un ensemble de nbit multiplexeurs en parallèle et connectés chacun de façon identique.
Le nombre de multiplexeurs du circuit à décalage DDC est égal à NbMUX qui est donné par la formule suivante : i NbMUX = nbit x ceil(log2(N))xN+ L (k -1) Ke mod e, k≠N Dans cette formule, le terme mode désigne en fait l'ensemble des tailles intermédiaires susceptibles d'être traitées par le dispositif. Ainsi, si le dispositif est destiné à traiter toutes les tailles de 1 à
N, le nombre de multiplexeurs est alors donné par la formule suivante ( Nxceil(log2(N))+ (Nû1)x(Nû2)'xnbit i En fait, comme on l'a vu précédemment, l'agencement et la configuration ainsi que la commande des différents multiplexeurs du deuxième circuit à décalage dépendent non seulement du nombre de tailles intermédiaires susceptibles d'être traitées, mais également du choix des entrées sur lesquelles sont reçues les p données d'entrée et du choix des sorties prédéterminées du dispositif de décalage pour une taille intermédiaire p. En effet, on peut tout à fait envisager de faire sortir les données pour une taille intermédiaire p sur p sorties certes prédéterminées quelle que soit la valeur de décalage souhaitée, mais différentes des sorties S1 à Sp. De même on peut faire recevoir les p données d'entrée sur p entrées différentes des entrées El à Ep.
De même la notion de troisième état pour un étage de décalage, qui été décrite ci-avant dans le cas d'une connexion du circuit CD en amont du circuit à barillet, peut également s'appliquer dans le cas d'une connexion en aval. Par exemple dans la configuration illustrée sur la figure 10 et avec une taille p égale à 3, l'étage ET2 est dans son premier état tandis que l'étage ET1 peut être dans son troisième état car deux multiplexeurs de cet étage ET1 ont un état indifférent. Seuls les multiplexeurs de cet étage ET1 par lesquels transitent les données sont dans leur deuxième état. D'une façon plus générale, la commande des étages dans leur deuxième ou leur troisième état dépend notamment des tailles intermédiaires mais aussi des dispositions relatives des différents étages. L'homme du métier saura donc configurer au cas par cas le deuxième circuit à décalage et le connecter au circuit BS1 en fonction de l'application envisagée moyennant bien entendu les principes généraux évoqués ci-avant et relatifs au nombre d'étages de décalage, ainsi qu'au nombre de multiplexeurs par étage de décalage, et moyennant bien entendu une commande des multiplexeurs du second circuit à décalage CD2, de façon individualisée. Dans les exemples qui viennent d'être décrits, on a supposé que les données simultanément reçues en entrée du dispositif DDC étaient organisées en un seul groupe dont la taille pouvait être choisie parmi un certain nombre de tailles prédéterminées. I1 est tout à fait possible, en variante, que ces données soient organisées selon des organisations différentes. Ainsi, comme illustré par exemple sur les figures 27 à 28 qui concernent une connexion du circuit CD2 en aval du circuit BS1, les données susceptibles d'être reçues simultanément en entrée du dispositif peuvent être organisées soit en un seul groupe de taille N ou en plusieurs groupes ayant chacun une taille intermédiaire identique choisie parmi au moins une des tailles intermédiaires prédéterminées différente de N et supérieure à 1.
Le deuxième circuit à décalage CD2 est alors agencé et connecté en fonction de ladite ou desdites tailles intermédiaires prédéterminées et du nombre g de groupe. Les deuxièmes moyens de commande sont alors aptes à configurer le deuxième circuit en fonction de la taille choisie du ou des groupes de données aptes à être effectivement reçues et en fonction de la valeur de décalage souhaitée, qui est identique en cas de plusieurs groupes de données simultanément reçus. En fait, les principes généraux qui ont été décrits ci-avant en référence aux figures précédentes pour l'organisation en un seul groupe de données, s'appliquent ici d'une façon sensiblement analogue. Plus précisément, l'étage de décalage associé à une valeur p de taille intermédiaire comporte g groupes de p-1 multiplexeurs commandables de façon individualisée et les moyens de commande sont aptes à commander de façon individualisée chaque multiplexeur d'un groupe de l'étage de décalage considéré en fonction de la valeur de décalage souhaitée et à commander de façon identique les multiplexeurs homologues des g groupes. Bien entendu, la somme des données de chaque groupe ne doit pas excéder N et le nombre de données de chaque groupe est identique pour tous les groupes.
L'exemple de la figure 27 est un circuit de décalage de données apte à effectuer un décalage à gauche et qui présente une taille N = 9. Ce circuit est donc capable de traiter un groupe de neuf données ou bien comme illustré sur cet exemple trois groupes de trois données, la taille intermédiaire étant donc ici égale à 3.
La valeur de décalage, identique pour les trois groupes, est comprise entre 0 et 2. Et les trois groupes de données peuvent être décalés simultanément avec la même valeur de décalage. Le premier groupe Gl de données de décalée est donc délivré sur les sorties prédéterminées S7 à S9 tandis que le deuxième G2 est délivré sur les sorties S4 à S6 et le troisième groupe sur les sorties Si à S3. Là encore, l'homme du métier saura établir la loi de contrôle des multiplexeurs en fonction de la valeur de décalage souhaitée. Le deuxième exemple décrit est illustré sur la figure 28. I1 concerne un dispositif de décalage de données de taille N = 9 capable d'effectuer un décalage à droite et capable de traiter également deux groupes de quatre données. I1 comporte donc un seul étage de décalage comportant deux groupes de trois multiplexeurs (ou ensembles de multiplexeurs dans le cas où les données sont codées sur nbit). Le premier groupe Gl est délivré sur les sorties S6 à S9 quelle que soit la valeur de décalage et le deuxième groupe G2 est délivré sur les sorties S2 à S5 quelle que soit la valeur de décalage. Avec une telle organisation, le nombre de multiplexeurs est donné par la formule ci-dessous : NbMUX = nbit x(ceil(log2(N))xN+nb_groupsx(kù1 dans laquelle nb_groups désigne le nombre de groupes. Bien entendu, il est tout à fait possible, même lorsque l'on a plusieurs groupes de données, de placer le deuxième circuit à décalage CD2 en amont du circuit à barillet. Dans ces conditions, on appliquera les mêmes principes que ceux qui viennent d'être décrits en référence aux figures 27 et 28 en ce qui concerne les groupes de multiplexeurs, et on appliquera également par analogie les principes de commande et de connexion des multiplexeurs qui ont été décrits en référence aux figures 14 à 19 pour un décalage à gauche et 23 à 26 pour un décalage à droite. L'invention peut trouver une application intéressante dans le cadre de systèmes fonctionnant selon des normes de transmission sans fil comme par exemple la norme IEEE 802.16e destinée aux systèmes désignés sous la dénomination anglo-saxonne Fixed and Mobile Broadland Wireless Access Systems ou bien la norme IEEE 802.1 ln concernant les réseaux désignés sous la dénomination anglo-saxonne Local and Metropolitan Networks . On peut encore citer la norme DVB-S2 en particulier pour les transmissions par satellite.
De tels systèmes utilisent des moyens de codage et de décodage de canal qui peuvent incorporer avantageusement des dispositifs de décalage tels que décrits ci-avant. Plus précisément, sur la figure 29, la référence WAP désigne un appareil sans fil utilisable dans un système de communication conforme à 25 la norme DVB-S2. L'appareil sans fil WAP comporte une chaîne de transmission TXCH capable de transmettre sur un canal de transmission CH, par exemple l'air, des informations codées et modulées. Par ailleurs, cet appareil WAP comporte également une chaîne de 30 réception RXCH capable de recevoir et de décoder des informations en provenance du canal de transmission CH. La chaîne de transmission TXCH comporte de façon classique et connue en soi des moyens de codage de source SCM recevant des données d'application APP pour notamment les comprimer de façon à 35 réduire le débit de données.
La chaîne de transmission comporte également des moyens de codage de canal dont la fonction est notamment d'ajouter de la redondance pour pouvoir par la suite corriger les erreurs potentielles en réception dues au bruit du canal de transmission. Ces moyens de codage de canal comportent par exemple des moyens de codage LDPC. La chaîne de transmission comporte également des moyens de modulation MDM de façon à adapter le signal au canal de transmission (canal satellite ou canal radio, par exemple). La chaîne de réception RXCH comporte des moyens homologues effectuant les fonctions inverses. Plus précisément, on trouve des moyens de démodulation DMDM, suivis de moyens de décodage de canal CHDCM comportant par exemple un décodeur LDPC, suivis de moyens de décodage de source SDCM délivrant à l'utilisateur les données d'utilisateur DUT correspondant aux données d'application APP.
Le code LDPC est un code à base de blocs. L'encodeur traite des blocs de K bits et délivre des blocs de N bits. Ainsi, N-K bits de redondance sont ajoutés. Ces N-K bits sont appelés bits de parité . Le taux de codage ( Code rate , en langue anglaise) est défini par le rapport K/N. Plus le taux de codage est bas, plus le nombre de bits de redondance est élevé et ainsi plus grande est la protection contre le bruit du canal de transmission. Ces N-K bits sont calculés à l'aide d'une matrice de parité H. Le code LDPC est donc également un code basé sur une matrice. Cette matrice a N-K lignes et N colonnes et est composée de 1 et de 0 avec un nombre de 1 faible par rapport au nombre de 0 . C'est la raison pour laquelle ce type de codes basés sur une telle matrice sont dénommés codes LDPC , c'est-à-dire des codes à faible densité. Le bloc encodé BLC, de N bits, est calculé en résolvant l'équation HBLCT = 0, où H désigne la matrice de parité, et T la fonction transposée . Du côté du décodeur, la correction des bits erronés est effectuée à partir des relations entre les informations codées du bloc. Ces relations sont données par la matrice de parité H. Le décodeur utilise des métriques internes correspondant aux 1 de la matrice H. La matrice H correspond au graphe de Tanner du code LDPC comportant des noeuds dits de contrôle ( check nodes ) et des noeuds d'information ( bit nodes ) reliés entre eux par le chemin des graphes représentatifs des messages échangés itérativement entre les noeuds ainsi reliés. Ces métriques sont mises à jour par lignes (mise à jour des noeuds de contrôle) en prenant en compte les métriques internes d'une même ligne. Ensuite, le décodeur met à jour ces métriques par colonnes (mise à jour des noeuds d'information) en prenant en compte les métriques internes sur une même colonne ainsi que l'information correspondante en entrée du décodeur et provenant du canal de transmission. Une itération correspond à la mise à jour des noeuds de contrôle pour toutes les métriques internes suivie de la mise à jour des noeuds d'information pour toutes les métriques internes. Le décodage d'un bloc nécessite plusieurs itérations. Les valeurs des bits décodés, également appelées décisions dures ( Hard decisions , en langue anglaise) sont obtenues en additionnant les métriques internes par colonnes avec les informations reçues et en prenant le signe du résultat. En d'autres termes, le signe du résultat fournit la valeur 0 ou 1 du bit tandis que la valeur absolue du résultat donne une indication de confiance (probabilité) pour cette valeur logique 0 ou 1 . Les codes du type LDPC sont intéressants car ils permettent d'obtenir un taux d'erreurs de bits (BER : Bit Error Rate , en langue anglaise) très bas, en raison du caractère itératif de l'algorithme de décodage. Plusieurs algorithmes itératifs de décodage existent pour décoder des codes LDPC. On pourra notamment citer l'algorithme classique dit à propagation de croyance et bien connu de l'homme du métier sous la dénomination anglosaxonne Belief Propagation (BP). Si l'on se réfère maintenant plus particulièrement à la figure 30, on voit qu'un exemple de décodeur LDPC, référencé DEC, comporte essentiellement et schématiquement des moyens de mémoire d'entrée MMCH, des moyens de décodage MDCD, des moyens de mémoire de sortie MMHD ainsi que des moyens de contrôle MCTL. Les moyens de mémoire d'entrée MMCH reçoivent une succession de blocs BLC; encodés avec un code LDPC. Chaque bloc comporte un nombre prédéterminé d'informations codées, 64 800 dans la norme DVB-S2. Ces informations sont en fait des rapports de probabilités et sont généralement connues par l'homme du métier sous leur dénomination anglosaxonne de LLR ( Log Likelihood Ratio ). Ces informations sont codées sur n bits. Le signe de chaque information est représentatif de sa valeur logique tandis que sa valeur absolue est représentative de la confiance que la valeur logique de cette information soit la bonne. Chaque bloc reçu BLC; est décodé dans les moyens de décodage MDCD comportant dans cet exemple F processeurs fonctionnant en parallèle, F étant égal à 360 dans une application de norme DVB-S2. La batterie de F processeurs effectue la mise à jour des noeuds de contrôle et des noeuds d'information. Une mémoire de métriques MMT contient les métriques internes (en un nombre égal au nombre de 1 dans la matrice de parité). Un dispositif de décalage DDC tel que celui décrit ci-avant permet de placer les bonnes données en face des bons processeurs. Lors du décodage itératif, les informations de canal, initialisées par les informations du bloc à décoder, sont mises à jour à l'aide des métriques mises à jour. Enfin, à l'issue du décodage, les processeurs délivrent dans la mémoire MMHD, les décisions dures correspondant aux valeurs logiques décodées du bloc BLC;. Ces décisions dures sont en fait les signes des informations de canal mises à jour à la dernière itération.
L'utilisation d'un dispositif de décalage DDC tel que décrit ci-avant, que ce soit au sein des moyens de codage de canal ou de moyens de décodage de canal, permet de réduire l'encombrement surfacique et le nombre de multiplexeurs. En effet, à titre d'exemple, dans la norme 802.1ln les tailles de bus devant être capables d'être traitées sont égales à 81, 54 et 27. L'utilisation d'un circuit à décalage à barillet classique de taille 81 conduit à un nombre de multiplexeurs égal à 3402 avec des données codées sur 6bits. Un circuit à décalage à barillet de taille 54 comporte 1944 35 multiplexeurs.
Un circuit à décalage à barillet de taille 27 a 810 multiplexeurs. En conséquence, une option consistant à prévoir trois circuits à décalage à barillet classiques ayant respectivement une taille égale à 81, 54 et 27 pour pouvoir supporter les trois tailles requises par la norme 802.1ln conduit à un nombre total de multiplexeurs égal à 6156 auquel il faut ajouter un circuit de sélection. Par contre, un dispositif à décalage de données selon un mode de réalisation de l'invention présentant une taille maximale égale à 81 et capable de traiter les deux tailles intermédiaires 54 et 27 à l'aide du second circuit à décalage CD2 conduit à un nombre total de multiplexeurs de 3876 (avec des données codées sur 6bits). En ce qui concerne la norme 802.16e, le nombre de modes est beaucoup plus important, typiquement égal à 19. Plus précisément, la taille du bus de données peut varier de 24 à 96.
Et, à titre indicatif, avec des données codées sur 6 bits, la taille d'un circuit à barillet standard de taille 96 donc capable de ne couvrir qu'un seul mode à savoir le mode maximal, a un nombre au total de multiplexeurs égal à 4032. A titre de comparaison, un dispositif de décalage de données tel que celui qui a été décrit ci-avant et qui serait capable de couvrir tous les 19 modes possibles de la norme 802.16e aurait un encombrement surfacique à peine trois fois plus important que celui du circuit à barillet classique capable de traiter un seul mode et un nombre de multiplexeurs inférieur à trois fois le nombre de multiplexeurs du même circuit à barillet classique.

Claims (24)

REVENDICATIONS
1. Dispositif électronique de décalage, comprenant un circuit à décalage à barillet configurable (BS1) connecté entre les entrées et les sorties du dispositif et des premiers moyens de commande (MC1) aptes à configurer le circuit à décalage à barillet (BS1) en fonction de la valeur de décalage souhaitée, caractérisé par le fait qu'il comprend en outre un deuxième circuit à décalage (CD2), agencé et connecté au circuit à décalage à barillet (BS1) en fonction d'organisation prédéterminées différentes de données susceptibles d'être reçues simultanément sur certaines au moins des entrées du dispositif et configurable de façon à ce que pour une organisation considérée et quelle que soit la valeur de décalage souhaitée compatible avec ladite organisation, les données d'entrées correspondantes soient délivrées sur des sorties prédéterminées (Sl-Sp) du dispositif, et des deuxièmes moyens de commande (MC2) aptes à configurer le deuxième circuit en fonction de l'organisation des données apte à être effectivement reçues et en fonction de la valeur de décalage souhaitée.
2. Dispositif selon la revendication 1, dans lequel le dispositif comporte N entrées et N sorties, les données susceptibles d'être reçues simultanément en entrée du dispositif sont organisées en un seul groupe dont la taille est choisie parmi la taille N et au moins une taille intermédiaire prédéterminée différente de N et supérieure à 1, le deuxième circuit à décalage (CD2) est agencé et connecté en fonction de ladite ou desdites taille intermédiaire prédéterminée, et les deuxièmes moyens de commande (MC2) sont aptes à configurer le deuxième circuit en fonction de la taille choisie du groupe de données apte à être effectivement reçues et en fonction de la valeur de décalage souhaitée.
3. Dispositif selon la revendication 2, dans lequel le deuxième circuit de décalage (CD2) comporte un nombre d'étages de décalage (ETC) égal au nombre de tailles intermédiaires prédéterminées, chaque étage de décalage (ETC) étant associé à une taille intermédiaire prédéterminée.
4. Dispositif selon l'une des revendications précédentes, dans lequel le deuxième circuit à décalage (CD2) est connecté entre certaines des sorties du circuit à décalage à barillet (BS1) et certaines des sorties du dispositif en fonction desdites organisations prédéterminées différentes de données susceptibles d'être reçues simultanément sur certaines au moins des entrées.
5. Dispositif selon les revendications 3 et 4 prises en combinaison, dans lequel chaque étage de décalage possède un premier état dans lequel il est configuré pour effectuer un décalage d'au moins une donnée et un deuxième état dans lequel il est configuré pour ne décaler aucune donnée, et les deuxièmes moyens de commande (MC2) sont aptes à configurer dans son premier état l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu et à configurer les éventuels autres étages de décalage dans leur deuxième état, ou à configurer chaque étage de décalage dans son deuxième état si la taille du groupe de données apte à être effectivement reçu est égal à 1 ou à N.
6. Dispositif selon les revendications 3 et 4 prises en combinaison, dans lequel chaque étage de décalage possède un premier état dans lequel il est configuré pour effectuer un décalage d'au moins une donnée, un deuxième état dans lequel il est configuré pour ne décaler aucune donnée et/ou un troisième état dans lequel il est configuré pour n'effectuer aucun décalage de certaines au moins des données, et les deuxièmes moyens de commande (MC2) sont aptes à configurer dans son premier état l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu, à configurer dans son deuxième ou son troisième état les éventuels autres étages de décalage, ou à configurer chaque état de décalage dans son deuxième état si la taille du groupe de données apte à être effectivement reçu est égal à 1 ou à N.
7. Dispositif selon la revendication 5 ou 6, dans lequel l'étage de décalage (ETC) associé à une valeur p de taille intermédiaire prédéterminée comportent p-1 moyens de multiplexage (MUX) commandables de façon individualisée, chaque moyen de multiplexage (MUX) possédant une sortie connectée à l'une des N sortiesdu dispositif, une première entrée (EM1) connectée à la sortie du circuit à décalage à barillet ayant le même rang que ladite sortie du dispositif et une deuxième entrée (EM2) connectée à une autre sortie du circuit à décalage à barillet, chaque moyen de multiplexage (MUX) possédant un premier état (ETTl) dans lequel sa sortie (SM) est connectée à sa deuxième entrée (EM2) et un deuxième état (ETT2) dans lequel sa sortie (SM) est connectée à sa première entrée (EM1), et au moins un moyen de multiplexage est dans son premier état lorsque l'étage de décalage est dans son premier état tandis que tous les moyens de multiplexage de l'étage sont dans leur deuxième état lorsque l'étage de décalage est dans son deuxième état, et certains au moins des moyens de multiplexage sont dans leur deuxième état lorsque l'étage de décalage est dans son troisième état.
8. Dispositif selon l'une des revendications 1 à 3, dans lequel le deuxième circuit à décalage (CD2) est connecté entre certaines des entrées du dispositif et certaines des entrées du circuit à décalage à barillet (BS1) en fonction desdites organisations prédéterminées différentes de données susceptibles d'être reçues simultanément sur certaines au moins des entrées.
9. Dispositif selon les revendications 3 et 8 prises en combinaison, dans lequel chaque étage de décalage possède un premier état dans lequel il est configuré pour effectuer un décalage d'au moins une donnée, un deuxième état dans lequel il est configuré pour ne décaler aucune donnée et/ou un troisième état dans lequel il est configuré pour n'effectuer aucun décalage de certaines au moins des données, et les deuxièmes moyens de commande (MC2) sont aptes à configurer dans son premier état l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu, à configurer dans son deuxième état chaque état de décalage disposé entre les entrées du dispositif et l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu en entrée du dispositif, à configurer dans son deuxième ou son troisième état chaque état de décalage disposé entre l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu en entrée du dispositif et le circuit àdécalage à barillet, ou à configurer chaque étage de décalage dans son deuxième état si la taille du groupe de données apte à être effectivement reçu est égal à 1 ou à N.
10. Dispositif selon la revendication 9, dans lequel l'étage de décalage (ETC) associé à une valeur p de taille intermédiaire prédéterminée comporte p-1 moyens de multiplexage (MUX) commandables de façon individualisée, chaque moyen de multiplexage (MUX) possédant une première entrée (EM1) connectée à une entrée du dispositif, une sortie connectée l'entrée du circuit à barillet (BS1) ayant le même rang que ladite entrée du dispositif et une deuxième entrée (EM2) connectée à une autre entrée du dispositif, chaque moyen de multiplexage (MUX) possédant un premier état (ETT1) dans lequel sa sortie (SM) est connectée à sa deuxième entrée (EM2) et un deuxième état (ETT2) dans lequel sa sortie (SM) est connectée à sa première entrée (EM1), et au moins un moyen de multiplexage est dans son premier état lorsque l'étage de décalage est dans son premier état, tous les moyens de multiplexage de l'étage sont dans leur deuxième état lorsque l'étage de décalage est dans son deuxième état, et certains au moins des moyens de multiplexage sont dans leur deuxième état lorsque l'étage de décalage est dans son troisième état.
11. Dispositif selon l'une des revendications 7 ou 10, dans lequel les deuxièmes moyens de commande (MC2) sont aptes à commander de façon individualisée chaque moyen de multiplexage d'un étage de décalage en fonction de la valeur de décalage souhaitée.
12. Dispositif selon la revendication 1, dans lequel le dispositif comporte N entrées et N sorties, les données susceptibles d'être reçues simultanément en entrée du dispositif sont organisées en un seul groupe de taille N ou en plusieurs groupes ayant chacun une taille intermédiaire identique choisie parmi au moins une des tailles intermédiaire prédéterminée différente de N et supérieure à 1, le deuxième circuit à décalage (CD2) est agencé et connecté en fonction de ladite ou desdites taille intermédiaire prédéterminée et du nombre g de groupes (Gi), et les deuxièmes moyens de commande (MC2) sont aptes à configurer le deuxième circuit en fonction de la taille choisie du ou des groupes dedonnées apte à être effectivement reçues et en fonction de la valeur de décalage souhaitée identique en cas de plusieurs groupes.
13. Dispositif selon la revendication 12, dans lequel le deuxième circuit de décalage comporte un nombre d'étages de décalage (ETC) égal au nombre de tailles intermédiaires prédéterminées, chaque étage de décalage étant associé à une taille intermédiaire prédéterminée.
14. Dispositif selon l'une des revendications 12 ou 13, dans lequel le deuxième circuit à décalage (CD2) est connecté entre certaines des sorties du circuit à décalage à barillet (BS1) et certaines des sorties du dispositif en fonction desdites organisations prédéterminées différentes de données susceptibles d'être reçues simultanément sur certaines au moins des entrées.
15. Dispositif selon les revendications 13 et 14 prises en combinaison, dans lequel chaque étage de décalage possède un premier état dans lequel il est configuré pour effectuer un décalage d'au moins une donnée par groupe et un deuxième état dans lequel il est configuré pour ne décaler aucune donnée, et les deuxièmes moyens de commande sont aptes à configurer dans son premier état l'étage de décalage associé à la taille intermédiaire de chaque groupe de données apte à être effectivement reçues et à configurer les éventuels autres étages de décalage dans leur deuxième état, ou à configurer chaque état de décalage dans son deuxième état si les données simultanément reçues forment un seul groupe de taille N.
16. Dispositif selon les revendications 13 et 14 prises en combinaison, dans lequel chaque étage de décalage possède un premier état dans lequel il est configuré pour effectuer un décalage d'au moins une donnée par groupe, un deuxième état dans lequel il est configuré pour ne décaler aucune donnée et/ou un troisième état dans lequel il est configuré pour n'effectuer aucun décalage de certaines au moins des données de chaque groupe, et les deuxièmes moyens de commande (MC2) sont aptes à configurer dans son premier état l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu, à configurer dans son deuxième ou son troisième état les autres étages de décalage, ou à configurer chaque étage de décalage dans sondeuxième état si la taille du groupe de données apte à être effectivement reçu est égal à 1 ou à N.
17. Dispositif selon la revendication 15 ou 16, dans lequel l'étage de décalage associé à une valeur p de taille intermédiaire prédéterminée comportent g groupes de p-1 moyens de multiplexage commandables de façon individualisée, chaque moyen de multiplexage (MUX) possédant une sortie (SM) connectée à l'une des N sorties du dispositif, une première entrée (EM1) connectée à la sortie du circuit à décalage à barillet ayant le même rang que ladite sortie du dispositif et une deuxième entrée (EM2) connectée à une autre sortie du circuit à décalage à barillet, chaque moyen de multiplexage possédant un premier état dans lequel sa sortie est connectée à sa deuxième entrée et un deuxième état dans lequel sa sortie est connectée à sa première entrée, et au moins un moyen de multiplexage est dans son premier état lorsque l'étage de décalage est dans son premier état tandis que tous les moyens de multiplexage de l'étage sont dans leur deuxième état lorsque l'étage de décalage est dans son deuxième état, et certains au moins des moyens de multiplexage sont dans leur deuxième état lorsque l'étage de décalage est dans son troisième état.
18. Dispositif selon l'une des revendications 12 ou 13, dans lequel le deuxième circuit à décalage (CD2) est connecté entre certaines des entrées du dispositif et certaines des entrées du circuit à décalage à barillet (BS1) en fonction desdites organisations prédéterminées différentes de données susceptibles d'être reçues simultanément sur certaines au moins des entrées.
19. Dispositif selon les revendications 13 et 18 prises en combinaison, dans lequel chaque étage de décalage possède un premier état dans lequel il est configuré pour effectuer un décalage d'au moins une donnée par groupe, un deuxième état dans lequel il est configuré pour ne décaler aucune donnée et/ou un troisième état dans lequel il est configuré pour n'effectuer aucun décalage de certaines au moins des données de chaque groupe, et les deuxièmes moyens de commande (MC2) sont aptes à configurer dans son premier état l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivementreçu, à configurer dans son deuxième état chaque état de décalage disposé entre les entrées du dispositif et l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu en entrée du dispositif, à configurer dans son deuxième ou son troisième état chaque état de décalage disposé entre l'étage de décalage associé à la taille intermédiaire du groupe de données apte à être effectivement reçu en entrée du dispositif et le circuit à décalage à barillet, ou à configurer chaque étage de décalage dans son deuxième état si la taille du groupe de données apte à être effectivement reçu est égal à 1 ou à N.
20. Dispositif selon la revendication 19, dans lequel l'étage de décalage associé à une valeur p de taille intermédiaire prédéterminée comportent g groupes de p-1 moyens de multiplexage commandables de façon individualisée, chaque moyen de multiplexage (MUX) possédant une première entrée (EM1) connectée à une entrée du dispositif, une sortie connectée l'entrée du circuit à barillet (BS1) ayant le même rang que ladite entrée du dispositif et une deuxième entrée (EM2) connectée à une autre entrée du dispositif, chaque moyen de multiplexage possédant un premier état dans lequel sa sortie est connectée à sa deuxième entrée et un deuxième état dans lequel sa sortie est connectée à sa première entrée, et au moins un moyen de multiplexage est dans son premier état lorsque l'étage de décalage est dans son premier état, tous les moyens de multiplexage de l'étage sont dans leur deuxième état lorsque l'étage de décalage est dans son deuxième état et certains au moins des moyens de multiplexage sont dans leur deuxième état lorsque l'étage de décalage est dans son troisième état.
21. Dispositif selon la revendication 17 ou 20, dans lequel les deuxièmes moyens de commande (MC2) sont aptes à commander de façon individualisée chaque moyen de multiplexage d'un groupe en fonction de la valeur de décalage souhaitée et à commander de façon identique les multiplexeurs homologues des g groupes.
22. Dispositif selon l'une des revendications précédentes, réalisé sous la forme d'un circuit intégré.
23. Dispositif de codage de canal, en particulier apte à effectuer un encodage avec un code LDPC, caractérisé par le fait qu'il incorpore un dispositif de décalage (DDC) selon l'une des revendications précédentes.
24. Dispositif de décodage de canal, en particulier apte à effectuer un décodage de blocs encodés avec un code LDPC, caractérisé par le fait qu'il incorpore un dispositif de décalage (DDC) selon l'une des revendications 1 à 22.
FR0754102A 2007-03-28 2007-03-28 Dispositif electronique de decalage de donnees en particulier pour du codage/decodage avec un code ldpc Expired - Fee Related FR2914447B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0754102A FR2914447B1 (fr) 2007-03-28 2007-03-28 Dispositif electronique de decalage de donnees en particulier pour du codage/decodage avec un code ldpc
US12/046,829 US20080243974A1 (en) 2007-03-28 2008-03-12 Electronic data shift device, in particular for coding/decoding with an ldpc code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0754102A FR2914447B1 (fr) 2007-03-28 2007-03-28 Dispositif electronique de decalage de donnees en particulier pour du codage/decodage avec un code ldpc

Publications (2)

Publication Number Publication Date
FR2914447A1 true FR2914447A1 (fr) 2008-10-03
FR2914447B1 FR2914447B1 (fr) 2009-06-26

Family

ID=38739968

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0754102A Expired - Fee Related FR2914447B1 (fr) 2007-03-28 2007-03-28 Dispositif electronique de decalage de donnees en particulier pour du codage/decodage avec un code ldpc

Country Status (2)

Country Link
US (1) US20080243974A1 (fr)
FR (1) FR2914447B1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8285766B2 (en) * 2007-05-23 2012-10-09 The Trustees Of Princeton University Microprocessor shifter circuits utilizing butterfly and inverse butterfly routing circuits, and control circuits therefor
JP5320964B2 (ja) * 2008-10-08 2013-10-23 ソニー株式会社 サイクリックシフト装置、サイクリックシフト方法、ｌｄｐｃ復号装置、テレビジョン受像機、及び、受信システム
US8713399B1 (en) * 2013-10-10 2014-04-29 Antcor S.A. Reconfigurable barrel shifter and rotator
TWI566094B (zh) * 2015-02-04 2017-01-11 慧榮科技股份有限公司 資料儲存裝置及其資料更新方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3350692A (en) * 1964-07-06 1967-10-31 Bell Telephone Labor Inc Fast register control circuit
JPH02197919A (ja) * 1989-01-27 1990-08-06 Matsushita Electric Ind Co Ltd 異種サイズ対応ローテータとシフタ
US5991786A (en) * 1997-12-19 1999-11-23 Advanced Micro Devices, Inc. Circuit and method for shifting or rotating operands of multiple size
US6393446B1 (en) * 1999-06-30 2002-05-21 International Business Machines Corporation 32-bit and 64-bit dual mode rotator
WO2004044731A2 (fr) * 2002-11-12 2004-05-27 International Business Machines Corporation Dispositif et procede permettant d'effectuer des operations de decalage/rotation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4653019A (en) * 1984-04-19 1987-03-24 Concurrent Computer Corporation High speed barrel shifter
JPS6382513A (ja) * 1986-09-26 1988-04-13 Toshiba Corp バレルシフタ
US5896305A (en) * 1996-02-08 1999-04-20 Texas Instruments Incorporated Shifter circuit for an arithmetic logic unit in a microprocessor
US20070088772A1 (en) * 2005-10-17 2007-04-19 Freescale Semiconductor, Inc. Fast rotator with embedded masking and method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3350692A (en) * 1964-07-06 1967-10-31 Bell Telephone Labor Inc Fast register control circuit
JPH02197919A (ja) * 1989-01-27 1990-08-06 Matsushita Electric Ind Co Ltd 異種サイズ対応ローテータとシフタ
US5991786A (en) * 1997-12-19 1999-11-23 Advanced Micro Devices, Inc. Circuit and method for shifting or rotating operands of multiple size
US6393446B1 (en) * 1999-06-30 2002-05-21 International Business Machines Corporation 32-bit and 64-bit dual mode rotator
WO2004044731A2 (fr) * 2002-11-12 2004-05-27 International Business Machines Corporation Dispositif et procede permettant d'effectuer des operations de decalage/rotation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RONSE C: "ON ROTATORS AND SHIFTERS", PHILIPS JOURNAL OF RESEARCH, ELSEVIER, AMSTERDAM, NL, vol. 42, no. 4, 23 November 1987 (1987-11-23), pages 451 - 479, XP000716532, ISSN: 0165-5817 *

Also Published As

Publication number Publication date
FR2914447B1 (fr) 2009-06-26
US20080243974A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
FR2905210A1 (fr) Procede et dispositif de decodage par couches d'une succession de blocs encodes avec un code ldpc
EP0735696B1 (fr) Procédé de décodage itératif, module de décodage et décodeur correspondants
EP1332557B1 (fr) Module, dispositif et procede de decodage a haut debit, d'un code concatene
FR2815199A1 (fr) Procedes de turbocodage circulaire de grande distance minimale, et systemes pour leur mise en oeuvre
FR2900294A1 (fr) Chargement de la memoire d'entree d'un decodeur ldpc avec des donnees a decoder
EP2198523B1 (fr) Codage et décodage de codes LDPC non binaires
EP1841078B1 (fr) Circuit de réception double canaux
EP0848501A1 (fr) Système et procédé de transmission numérique comportant un code produit combiné à une modulation multidimensionnelle
WO2008059160A2 (fr) Codage et decodage d'un signal de donnees en fonction d'un code correcteur
FR2896359A1 (fr) Procede d'encodage et de decodage rapides et dispositifs associes.
FR2914447A1 (fr) Dispositif electronique de decalage de donnees en particulier pour du codage/decodage avec un code ldpc
FR2944660A1 (fr) Decodeur ldpc
EP2330745A1 (fr) Procédé et dispositif de décodage d'une succession de blocs encodés avec un code de correction d'erreur et corrélés par un canal de transmission
FR2782425A1 (fr) Procede et dispositif de codage correcteur d'erreurs et procede et dispositif de decodage correspondant
EP1864382A1 (fr) Procede et dispositif de decodage de codes a roulettes
EP4367796B1 (fr) Mise a l'echelle adaptative des messages de contrôle de parité pour le decodage ldpc
EP4367795B1 (fr) Optimisation du calcul des messages de controle de parite dans un processus de decodage ldpc du type min-sum
FR2805418A1 (fr) Procede de transmission numerique de type a codage correcteur d'erreurs
FR2838581A1 (fr) Procede de codage et/ou de decodage de codes correcteurs d'erreurs, dispositifs et signal correspondants
FR2891419A1 (fr) Decodage d'une pluralite de flux d'informations codees selon un algorithme de codage par blocs.
FR2916110A1 (fr) Dispositif electronique de decalage de donnees multimodes, en particulier pour du codage/decodage avec un code ldpc.
FR2922699A1 (fr) Decodage iteratif dans un reseau maille, procede et systeme correspondants
FR2853164A1 (fr) Procede de codage correcteur d'erreur utilisant au moins deux fois un meme code elementaire, procede de codage, dispositifs de codage et de decodage correspondants
FR2890804A1 (fr) Traitement de blocs dans un dispositif de decodage par blocs
FR2913836A1 (fr) Codage et decodage de signaux de donnees de rendements variables

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20131129