[go: up one dir, main page]

FR2899382A1 - Procede de fabrication de structures soi avec limitation des lignes de glissement - Google Patents

Procede de fabrication de structures soi avec limitation des lignes de glissement Download PDF

Info

Publication number
FR2899382A1
FR2899382A1 FR0651082A FR0651082A FR2899382A1 FR 2899382 A1 FR2899382 A1 FR 2899382A1 FR 0651082 A FR0651082 A FR 0651082A FR 0651082 A FR0651082 A FR 0651082A FR 2899382 A1 FR2899382 A1 FR 2899382A1
Authority
FR
France
Prior art keywords
base substrate
silicon
soi
silicon wafer
dka
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0651082A
Other languages
English (en)
Other versions
FR2899382B1 (fr
Inventor
Walter Schwarzenbach
Sidonie Odoul
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR0651082A priority Critical patent/FR2899382B1/fr
Publication of FR2899382A1 publication Critical patent/FR2899382A1/fr
Application granted granted Critical
Publication of FR2899382B1 publication Critical patent/FR2899382B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Procédé de fabrication d'une plaque SOI comprenant au moins les étapes suivantes :a) préparation d'un substrat de base en silicium,b) implantation d'espèces à travers une surface d'une tranche de silicium donneuse,c) collage de ladite tranche de silicium donneuse sur ledit substrat de base au niveau de sa surface implantée,d) détachement de la tranche de silicium donneuse au niveau de la zone fragilisée par l'implantation,caractérisé en ce que, dans l'étape a), le substrat de base est formé d'une tranche de silicium n'ayant subit aucun traitement thermique de type recuit DKA.

Description

PROCÉDÉ DE FABRICATION DE STRUCTURES SOI AVEC LIMITATION DES LIGNES DE
GLISSEMENT
Domaine technique et art antérieur La présente invention concerne la fabrication de plaques, également dénommées "wafer", et notamment celles de type SOI (acronyme de l'expression anglo-saxonne "Silicon On Insulator" pour "silicium sur isolant").
De façon bien connue, le procédé de fabrication d'une plaque SOI mettant en oeuvre la technologie Smart CutTM (décrite dans le document US 5 374 564 ou dans l'article de A.J. Auberton-Hervé et al. intitulé "Why can Smart-Cut Change the future of microelectronics Int. Journal of High Speed Electronics and Systems, Vol.10, Nol, 2000, p.131-146) fait appel à une opération de transfert entre une tranche mince de silicium donneuse qui est préalablement oxydée, implantée et collée sur une tranche de silicium acceptante formant le substrat de base. Une fois ce transfert effectué, la plaque SOI ainsi obtenue entre dans un processus de finition qui aura pour but principal de parfaire la stabilisation de son interface de collage, d'améliorer la rugosité de sa surface, et de réduire son épaisseur à celles souhaitées sur le produit final. Ce processus de finition fait appel, sans que cela puisse en exclure d'autres techniques, à des procédés de traitement thermique. A la suite de ces traitements thermiques, et plus particulièrement ceux réalisés à hautes températures (haute température s'entendant dans une acceptation générale comme étant supérieure à 1000 C), des défauts de type "slip lines" (ce terme de "slip lines" étant dans le présent texte considéré comme l'équivalent de "lignes de glissement" en français) peuvent être observées sur les plaques.
Ces slip lines sont susceptibles d'apparaître sur toute la surface de la plaque, notamment au niveau de la périphérie de la plaque et des éléments supportant la plaque dans le four de recuit. Ces défauts rendent impropres l'utilisation des plaques SOI pour la fabrication de circuits. La figure 1 présente une vue observée au microscope électronique (SEM) d'une slip line 10 sur une plaque SOI, la slip line 10 traversant la couronne depuis le bord de la plaque (à gauche de la vue). Pour la fabrication des plaques SOI, la tranche de silicium acceptante formant le substrat de base est préalablement préparée avant la fabrication de la structure SOI. Cette préparation comprend typiquement comme illustré sur la figure 2, des étapes S1 à S12 correspondant respectivement à : - S1: tirage d'un lingot de silicium, - S2: sciage de tranches de silicium dans le lingot, - S3: traitement mécanique des tranches, - S4: traitement chimique des tranches, - S5: nettoyage des tranches, - S6: recuit DKA des tranches, - S7: polissage bordure des tranches, - S8: polissage des tranches, - S9: nettoyage des tranches, - S10: inspection des tranches, - S11: conditionnement des tranches, et - S12: expédition des tranches chez le fabriquant de plaques SOI. Parmi ces étapes, l'étape S6 correspond à la mise en oeuvre d'un 25 Recuit dit "Donor Killer Anneal" (ci-après appelé "recuit DKA") ou encore "Thermal Donor killer". Le recuit DKA consiste en une opération de traitement thermique. Il peut s'agir en l'occurrence soit d'un traitement à basse température (le terme de basse température s'entendant ici de l'ordre de 500 à 700 C) 30 dans un four de type Batch pendant une durée de quelques dizaines de minutes, soit d'un traitement de type RTP ("Rapid Thermal Process") à plus haute température (ce terme s'entendant ici comme supérieur à 700 C) et pour des durées plus courtes (de quelques secondes à quelques minutes). Il a pour vocation de supprimer les atomes d'oxygène donneurs de charge inclus dans le matériau, en les convertissant d'un état "susbtitutionnel" à un état "intersticiel". Résumé de l'invention
L'invention a pour but de proposer une solution de fabrication de 10 plaques SOI qui permet de diminuer l'apparition des défauts de type slip lines dans les plaques sans affecter les autres caractéristiques de la plaque SOI finale (macro défauts, caractéristiques électriques, nano-topologie, défectivité particulaire, etc.). Ce but est atteint avec un procédé de fabrication d'une plaque 15 SOI comprenant au moins les étapes suivantes: a) préparation d'un substrat de base en silicium, b) implantation d'espèces à travers une surface d'une tranche de silicium donneuse, c) collage de ladite tranche de silicium donneuse sur ledit 20 substrat de base au niveau de sa surface implantée, d) détachement de la tranche de silicium donneuse au niveau de la zone fragilisée par l'implantation, caractérisé en ce que, dans l'étape a), le substrat de base est formé d'une tranche de silicium n'ayant subit aucun traitement thermique 25 de type recuit DKA. Ainsi, l'invention propose d'utiliser des substrats de base pour la fabrication de plaques SOI qui n'ont pas subit de traitement thermique de type DKA, à savoir un traitement thermique à une température supérieure ou égale à environ 500 C pendant plusieurs minutes ou à une 30 température d'au moins 700 C sur une durée de quelques secondes à quelques minutes.5 Comme démontré plus loin, la suppression du recuit de type DKA lors de la préparation du substrat de base pour la fabrication d'une plaque SOI, et en particulier une plaque SOI de diamètre de 300 mm, permet de réduire largement la défectivité de type slip lines dans la plaque SOI finale sans dégrader les autres caractéristiques de la plaque SOI. Cette suppression permet en particulier d'éliminer les slip lines dans la plaque aux endroits correspondant aux portions de en contact avec le support ("boat") utilisé dans le four de recuit DKA lors de la préparation du substrat de base standard.
La présente invention concerne également un substrat de base pour la fabrication d'une plaque SOI conformément au procédé décrit précédemment, caractérisé en ce qu'il est formé d'une tranche de silicium n'ayant subit aucun traitement thermique de type recuit DKA.
Brève description des figures
- la figure 1 est une photographie prise au microscope électronique (SEM) montrant un défaut de type slip lines sur une plaque 20 SOI, - la figure 2 est un ordinogramme illustrant les étapes mises en oeuvre dans la préparation d'un substrat de base de l'art antérieur utilisé pour la fabrication d'une plaque SOI, - la figure 3 est une cartographie obtenue en mesurant une 25 plaque de SOI finale avec un équipement de type KLA Tencor SPI ou SP2 montrant les défauts de type slip lines présents sur la plaque SOI fabriquée avec un substrat de base ayant subit un recuit DKA au cours de sa préparation, - la figure 4 est une cartographie obtenue en mesurant une 30 plaque de SOI finale avec un équipement de type KLA Tencor SPI ou SP2 montrant les positions relatives des points de contacts du support utilisé pour le recuit DKA avec les défauts de type slip lines observés sur la plaques SOI finale, et - la figure 5 est un graphe montrant la diminution de la longueur moyenne des défauts de type slip lines sur des plaques SOI finales réalisées avec des substrats de base n'ayant pas subit de recuit DKA au cours de leur préparation.
Exposé détaillé de modes de réalisation de l'invention La méthode de la présente invention s'applique d'une manière générale à la réalisation de plaques (wafers) SOI par la technologie Smart CutTM. L'invention propose de supprimer le recours au recuit DKA (étape 15 S6 dans la figure 2) dans la préparation des substrats de base utilisés pour la fabrication des plaques SOI, en démontrant que cette suppression améliore la défectivité de type slip lines sans impacter les autres paramètres des plaques SOI fabriquées. De façon bien connue, la fabrication d'une plaque SOI suivant la 20 technologie SmartCutTM comprend les étapes suivantes : -implantation d'espèces gazeuses, (H, He,... seule ou en combinaison) dans un premier substrat de silicium oxydé pour former une zone de fragilisation dans celui-ci délimitant une tranche de silicium donneuse, 25 - collage, par exemple par adhésion moléculaire, du premier substrat de silicium sur un deuxième substrat en silicium correspondant au substrat de base préparé comme décrit précédemment, - détachement par clivage ("splitting") (thermiquement ou 30 mécaniquement) de la tranche de silicium donneuse au niveau de la zone fragilisée par l'implantation, et éventuellement10 finition par gravure chimique, polissage/planarisation, et/ou traitement thermique. On obtient ainsi une plaque SOI comprenant un substrat de base avec une couche d'oxyde (SiO2) enterrée et un film mince silicium obtenu 5 par le report de la tranche de silicium donneuse. Dans le cadre d'une plaque SOI, les défauts de type slip lines sont typiquement reliés aux caractéristiques du substrat de base. Inversement, les caractéristiques du substrat de base peuvent prédisposer la défectivité slip lines observée sur les plaques SOI finales. Généralement, 10 dans la plaque SOI, le substrat de base a pour principale fonction de supporter mécaniquement la couche mince de silicium transférée. Les propriétés du matériau formant le substrat de base sont généralement moins étudiées que ceux du matériau de la couche mince. La figure 3 montre la défectivité slip lines (reproductible dans sa 15 position) observée sur des plaques SOI produites à partir de substrats de base préparés spécifiquement avec un recuit de type DKA. Cette figure correspond à la cartographie obtenue en mesurant la plaque SOI finale sur un équipement d'inspection automatique de type KLA Tencor SPI ou SP2, avec une recette de mesure adaptée à ce type de défectivité et des seuils 20 de l'ordre de 0,2 ou 0,15 pm. Les slip lines considérées correspondent aux slip lines 21 et 22 encadrées sur le bord de la plaque 20. La position de ces slip lines corrèle avec les points de contact du support ("boat") utilisé dans le four de recuit DKA lors de la préparation du substrat de base. Les positions des points de contact du support sont 25 repérées sur la figure 4 par des cercles 23, 24 et 25. L'avantage principal sur le produit SOI final de la suppression du recuit DKA dans la préparation du substrat de base ayant servi à sa fabrication se trouve dans l'amélioration de la défectivité de type slip lines. La figure 5 montre la longueur moyenne des slip lines mesurées sur des 30 plaques SOI de 300 mm de diamètre, les plaques étant toutes produites suivant le même procédé comme décrit précédemment, avec comme seule différence la présence ou non d'un recuit DKA dans la préparation du substrat de base utilisé. On constate que les plaques SOI fabriquées avec des substrats de base préparés sans recuit DKA ("Sans DKA Type A", "Sans DKA Type B" et "Sans DKA Type C" sur la figure 5) présentent une défectivité slip lines très largement réduite par rapport aux plaques SOI réalisées avec un substrat de base préparé avec un recuit DKA ("Avec DKA Type C" sur la figure 5). Plus précisément, sans recuit DKA du substrat de base, la plaque SOI présente une longueur moyenne de slip lines au moins inférieure à 3000 microns ("Sans DKA Type C" sur la figure 5) alors qu'avec un recuit DKA du substrat de base elle présente une longueur moyenne de slip lines supérieure à 8500 microns ("Avec DKA Type C" sur la figure 5). Par ailleurs, la demanderesse a constaté que la suppression du recuit DKA dans la préparation du substrat de base n'induit aucune autre variation dans les caractéristiques de la plaque SOI finale. On peut citer en 15 particulier : - Absence d'impact sur la caractérisation des macro-défauts (BMD pour "Bulk Micro-Defect", principalement issus de la précipitation d'oxygène du substrat au cours des différents traitements thermiques que subit le substrat) inclus dans les 20 matériaux constitutifs de la plaque SOI (Densité de l'ordre de 1.108 défauts/cm3), Absence d'impact sur la caractérisation électrique (mobilité des électrons, mobilité des trous, densité de sites de piégeage aux interfaces (DIT)) des plaques SOI produites, 25 - Absence d'impact sur la nano-topologie finale des plaques SOI produites, - Absence d'impact sur la défectivité particulaire observée sur les plaques par un équipement de type KLA Tencor SPI ou SP2, à l'exception des slip lines mentionnées ci-dessus. 30

Claims (6)

REVENDICATIONS
1. Procédé de fabrication d'une plaque SOI comprenant au moins 5 les étapes suivantes: a) préparation d'un substrat de base en silicium, b) implantation d'espèces à travers une surface d'une tranche de silicium donneuse, c) collage de ladite tranche de silicium donneuse sur ledit 10 substrat de base au niveau de sa surface implantée, d) détachement de la tranche de silicium donneuse au niveau de la zone fragilisée par l'implantation, caractérisé en ce que, dans l'étape a), le substrat de base est formé d'une tranche de silicium n'ayant subit aucun traitement thermique 15 de type recuit DKA.
2. Procédé selon la revendication 1, caractérisé en ce que, dans l'étape a), la tranche de silicium formant le substrat de base n'a pas été soumise à des traitements thermiques supérieurs à 500 C.
3. Procédé selon la revendication 1 ou 2, caractérisé en ce qu'on élimine les défauts de type slip lines aux endroits de la plaque SOI correspondant aux portions de contact du substrat de base avec un support utilisé dans un four lors d'un recuit DKA.
4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la plaque SOI à un diamètre de 300 mm.
5. Procédé selon la revendication 4, caractérisé en ce que la 30 plaque SOI présente une longueur moyenne de slip lines inférieure à 3000 microns. 20 25
6. Substrat destiné à former un substrat de base pour la fabrication d'une plaque SOI conformément au procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce qu'il est formé d'une tranche de silicium n'ayant subit aucun traitement thermique de type recuit DKA.
FR0651082A 2006-03-29 2006-03-29 Procede de fabrication de structures soi avec limitation des lignes de glissement Expired - Fee Related FR2899382B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0651082A FR2899382B1 (fr) 2006-03-29 2006-03-29 Procede de fabrication de structures soi avec limitation des lignes de glissement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0651082A FR2899382B1 (fr) 2006-03-29 2006-03-29 Procede de fabrication de structures soi avec limitation des lignes de glissement

Publications (2)

Publication Number Publication Date
FR2899382A1 true FR2899382A1 (fr) 2007-10-05
FR2899382B1 FR2899382B1 (fr) 2008-08-22

Family

ID=37076272

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0651082A Expired - Fee Related FR2899382B1 (fr) 2006-03-29 2006-03-29 Procede de fabrication de structures soi avec limitation des lignes de glissement

Country Status (1)

Country Link
FR (1) FR2899382B1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094990A1 (en) * 2002-11-05 2005-05-05 S.O.I. Tec Silicon On Insulator Technologies S.A., A French Corporate Heat treatment for edges of multilayer semiconductor wafers
EP1542275A1 (fr) * 2003-12-10 2005-06-15 S.O.I.TEC. Silicon on Insulator Technologies S.A. Méthode d'amélioration de la qualité d'une structure hétérogène
FR2867607A1 (fr) * 2004-03-10 2005-09-16 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094990A1 (en) * 2002-11-05 2005-05-05 S.O.I. Tec Silicon On Insulator Technologies S.A., A French Corporate Heat treatment for edges of multilayer semiconductor wafers
EP1542275A1 (fr) * 2003-12-10 2005-06-15 S.O.I.TEC. Silicon on Insulator Technologies S.A. Méthode d'amélioration de la qualité d'une structure hétérogène
FR2867607A1 (fr) * 2004-03-10 2005-09-16 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant

Also Published As

Publication number Publication date
FR2899382B1 (fr) 2008-08-22

Similar Documents

Publication Publication Date Title
EP1208593B1 (fr) Procede de traitement de substrats pour la micro-electronique
EP1331663B1 (fr) Procédé de clivage de couches d'une tranche de matériau
FR2903808A1 (fr) Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
WO2003005434A2 (fr) Procede de diminution de la rugosite de surface d'une tranche semicondutrice
FR3062238A1 (fr) Support pour une structure semi-conductrice
FR2938119A1 (fr) Procede de detachement de couches semi-conductrices a basse temperature
FR2907966A1 (fr) Procede de fabrication d'un substrat.
FR2903809A1 (fr) Traitement thermique de stabilisation d'interface e collage.
FR2938118A1 (fr) Procede de fabrication d'un empilement de couches minces semi-conductrices
FR2936356A1 (fr) Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
FR3051968A1 (fr) Procede de fabrication d'un substrat semi-conducteur a haute resistivite
EP4091197A1 (fr) Procédé de fabrication d'un capteur d'image
FR3061988A1 (fr) Procede de lissage de surface d'un substrat semiconducteur sur isolant
FR2851848A1 (fr) Relaxation a haute temperature d'une couche mince apres transfert
FR2899382A1 (fr) Procede de fabrication de structures soi avec limitation des lignes de glissement
EP4176463B1 (fr) Substrat support pour structure soi et procede de fabrication associe
FR3118828A1 (fr) Procédé de collage direct de substrats
EP4000090A1 (fr) Procédé de collage hydrophile de substrats
FR3102608A1 (fr) Procédé de transfert d’une couche mince à l’aide d’un polymère précéramique chargé
WO2024251417A1 (fr) Substrat comprenant une couche dielectrique enterree epaisse et procede de preparation d'un tel substrat
WO2024170757A1 (fr) Procédé de réduction de la concentration en bore d'une couche semi-conductrice
FR3132384A1 (fr) Procede de transfert d’une couche mince sur un substrat support
WO2023186595A1 (fr) Procede de transfert d'une couche mince sur un substrat support
WO2021234280A1 (fr) Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences
FR3034565A1 (fr) Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20101130