[go: up one dir, main page]

FR2893447A1 - Dispositif semi-conducteur a puce de temperature - Google Patents

Dispositif semi-conducteur a puce de temperature Download PDF

Info

Publication number
FR2893447A1
FR2893447A1 FR0511575A FR0511575A FR2893447A1 FR 2893447 A1 FR2893447 A1 FR 2893447A1 FR 0511575 A FR0511575 A FR 0511575A FR 0511575 A FR0511575 A FR 0511575A FR 2893447 A1 FR2893447 A1 FR 2893447A1
Authority
FR
France
Prior art keywords
electrical connection
semiconductor device
chip
electrically connected
connection wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0511575A
Other languages
English (en)
Inventor
Cyrille Celerien
Pierre Bormann
Olivier Delalande
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0511575A priority Critical patent/FR2893447A1/fr
Publication of FR2893447A1 publication Critical patent/FR2893447A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Dispositif semi-conducteur comprenant une plaque munie de moyens de connexion électrique, au moins une puce principale de circuits intégrés montée sur ladite plaque et reliée électriquement auxdits moyens de connexion électrique, comprenant en outre au moins une puce secondaire (12) de circuits intégrés dédiés spécifiquement pour être sensibles à la température, portée par ladite plaque (2) ou ladite puce principale (8), ladite puce principale de circuits intégrés étant reliée électriquement à certains desdits moyens de connexion (3) et ladite puce secondaire de circuits intégrés étant reliée électriquement à d'autres desdits moyens de connexion dédiés spécifiquement pour délivrer des signaux de température.

Description

Dispositif semi-conducteur à puce de température La présente invention
concerne le domaine des dispositifs semi-conducteurs à puces de circuits intégrés. Il est courant de fabriquer des dispositifs semi-conducteurs qui comprennent des puces de circuits intégrés montés sur les plaques support et de connexion électrique des puces et des blocs d'encapsulation des puces, généralement obtenus par moulage par injection. Il a pu être constaté que la durée de vie de tels dispositifs dépend en particulier des températures et des variations de température lors de leur fonctionnement.
Pour l'obtention d'informations relatives à leur température de fonctionnement, différentes solutions sont aujourd'hui proposées. D'une part, on propose d'utiliser un appareil de mesure comprenant une sonde de mesure de température à distance qui capte à distance l'émission thermique rayonnée par le bloc d'encapsulation. Il ne peut s'agir là que de mesures locales, temporaires et expérimentales. D'autre part, on propose de réaliser un trou dans le bloc d'encapsulation et d'y incorporer une sonde de température que l'on relie à la plaque de connexion électrique par un fil. Une telle solution ne peut pas être réalisée dans une production à grandes séries car les montages de la sonde et la connexion électrique du fil ci-dessus constituent des opérations incompatibles avec les opérations de fabrication des dispositifs sur les chaînes de production habituelles. La présente invention a pour but de proposer une solution de mesure de température simple, économique et susceptible d'être mise en oeuvre sur les chaînes de production habituelles. Le dispositif semi-conducteur comprend une plaque munie de moyens de connexion électrique, au moins une puce principale de circuits intégrés montée sur ladite plaque et reliée électriquement auxdits moyens de connexion électrique. Selon l'invention, le dispositif semi-conducteur comprend en outre au moins une puce secondaire de circuits intégrés dédiés spécifiquement pour être sensibles à la température, portée par ladite plaque ou ladite puce principale, ladite puce principale de circuits intégrés étant reliée électriquement à certains desdits moyens de connexion et ladite puce secondaire de circuits intégrés étant reliée électriquement à d'autres desdits moyens de connexion dédiés spécifiquement pour délivrer des signaux de température. Selon l'invention, ladite puce principale et ladite puce secondaire de circuits intégrés sont de préférence reliées auxdits autres moyens de connexion par des fils de connexion électrique. Selon l'invention, le dispositif semi-conducteur comprend de préférence un bloc d'encapsulation desdites puces. Des modes particuliers de réalisation de dispositif semi-conducteur selon la présente invention vont maintenant être décrits à titre d'exemples non limitatifs et illustrés par le dessin, sur lequel : La figure 1 représente une coupe d'un premier dispositif semi-conducteur selon l'invention ; - La figure 2 représente une vue de dessus du premier dispositif semi-conducteur de la figure 1 ; La figure 3 représente une coupe d'un second dispositif semi-conducteur selon l'invention ; Et la figure 4 représente une vue de dessus du second dispositif semiconducteur de la figure 1 ; En se reportant aux figures 1 et 2, on peut voir que le dispositif semi-conducteur 1 représenté comprend une plaque support 2, multicouches, munie de moyens de connexion électrique 3 qui comprennent des lignes de connexion électrique 4 reliant une multiplicité de plots avant 5 et une multiplicité de plots arrière 6 situés sur une face avant 7 et une face arrière 7a de la plaque 2. Le dispositif semi-conducteur 1 comprend en outre une puce principale de circuits intégrés 8 collée sur la face avant 7 de la plaque 2 et électriquement reliée aux moyens de connexion électrique 3 par l'intermédiaire de fils de connexion électrique 9 qui sont sélectivement d'une part soudés sur des plots avant 10 de la face avant 11 de la puce 8 et d'autre part soudés sur des plots avant 5a choisis parmi certains des plots 5 de ces moyens 3. Le dispositif semi-conducteur 1 comprend également, selon une variante, une puce secondaire 12 de circuits intégrés dédiés spécifiquement pour être sensibles à la température, qui est fixée sur la face avant 11 de la puce principale 8 et qui est électriquement reliée aux moyens de connexion électrique 3 par l'intermédiaire de fils de connexion électrique 13 qui sont sélectivement d'une part soudés sur des plots avant 14 de la puce 8 et d'autre part sur des plots avant 5b choisis parmi certains autres des plots 5 de ces moyens 3. Sur la face avant 7 de la plaque 2, le dispositif semi-conducteur 1 comprend enfin un bloc d'encapsulation 16 qui enrobe les puces 8 et 12 ainsi que les fils de connexion électrique 9 et 13. En se reportant aux figures 3 et 4, on peut voir qu'on a représenté un dispositif semi-conducteur 16 qui comprend une plaque support 17 sur la face avant 18 de laquelle sont collées deux puces principales de circuits intégrés 19 et 20 situées à distance l'une de l'autre et reliées électriquement, sélectivement, à des moyens de connexion électrique 21 de la plaque 17 par des fils de connexion électrique 22 et 23. Le dispositif semi-conducteur 16 comprend en outre, selon une autre variante, une puce secondaire 24 de circuits intégrés dédiés spécifiquement pour être sensibles à la température, qui est collée sur la face avant 18 de la plaque 17, par exemple entre et à distance des deux puces principales 19 et 20, et qui est reliée électriquement, sélectivement, aux moyens de connexion électrique 21 par des fils de connexion électrique 25. Sur la face avant 18 de la plaque 17, le dispositif semi-conducteur 1 comprend enfin un bloc d'encapsulation 26 qui enrobe les puces 19, 20 et 24 ainsi que les fils de connexion électrique 22, 23 et 25.
Les dispositifs semi-conducteurs qui viennent d'être décrits présentent l'avantage de pouvoir être fabriqués sur les chaînes de production en grandes séries habituelles. En effet, dans une première étape, on monte les puces principales et les puces secondaires de mesure de température sur les plaques supports, aux endroits choisis. Dans une seconde étape, on monte les fils de connexion électrique en les connectant sélectivement aux moyens de connexion électrique des plaques. Enfin, dans une troisième étape, on procède classiquement aux moulages par injection des blocs d'encapsulation.
Ils présentent en même temps l'avantage de délivrer, sur les plots arrière dédiés à cet effet, des signaux électriques issus des puces secondaires, représentatifs de la température à laquelle ces puces secondaires sont soumises. Compte tenu de la localisation de ces puces secondaires en contact ou proches des puces principales et noyées dans les blocs d'encapsulation, ces signaux sont représentatifs de la température de fonctionnement des puces principales. Il est ainsi possible de disposer en continu d'informations relatives aux températures de fonctionnement des puces principales pour en déduire par exemple des informations relatives à leur durée de vie, des informations de surchauffe éventuelle, ou des informations de commande et de contrôle d'organes auxiliaires pour leur refroidissement.

Claims (3)

REVENDICATIONS
1. Dispositif semi-conducteur comprenant une plaque munie de moyens de connexion électrique, au moins une puce principale de circuits intégrés montée sur ladite plaque et reliée électriquement auxdits moyens de connexion électrique, caractérisé par le fait qu'il comprend en outre au moins une puce secondaire (12) de circuits intégrés dédiés spécifiquement pour être sensibles à la température, portée par ladite plaque (2) ou ladite puce principale (8), ladite puce principale de circuits intégrés étant reliée électriquement à certains desdits moyens de connexion (3) et ladite puce secondaire de circuits intégrés étant reliée électriquement à d'autres desdits moyens de connexion dédiés spécifiquement pour délivrer des signaux de température.
2. Dispositif semi-conducteur selon la revendication 1, caractérisé par le fait que ladite puce principale et ladite puce secondaire de circuits intégrés sont reliées auxdits autres moyens de connexion (3) par des fils de connexion électrique (9, 13).
3. Dispositif semi-conducteur selon la revendication 1, caractérisé par le fait qu'il comprend un bloc d'encapsulation (16) desdites puces.
FR0511575A 2005-11-15 2005-11-15 Dispositif semi-conducteur a puce de temperature Pending FR2893447A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0511575A FR2893447A1 (fr) 2005-11-15 2005-11-15 Dispositif semi-conducteur a puce de temperature

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0511575A FR2893447A1 (fr) 2005-11-15 2005-11-15 Dispositif semi-conducteur a puce de temperature

Publications (1)

Publication Number Publication Date
FR2893447A1 true FR2893447A1 (fr) 2007-05-18

Family

ID=36647355

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0511575A Pending FR2893447A1 (fr) 2005-11-15 2005-11-15 Dispositif semi-conducteur a puce de temperature

Country Status (1)

Country Link
FR (1) FR2893447A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0067752A1 (fr) * 1981-06-05 1982-12-22 Compagnie D'electronique Et De Piezo-Electricite - C.E.P.E. Cellule de couplage thermique et enceinte thermostatée comportant une telle cellule
EP0350015A2 (fr) * 1988-07-08 1990-01-10 Siemens Aktiengesellschaft MOSFET de puissance avec détecteur de température
FR2741232A1 (fr) * 1995-11-10 1997-05-16 Thomson Hybrides Composant microelectronique pour applications en large gamme de temperatures ambiantes
US5831333A (en) * 1996-05-14 1998-11-03 Sun Microsystems, Inc. Integrated junction temperature sensor/package design and method of implementing same
WO2002054489A2 (fr) * 2000-12-29 2002-07-11 Advanced Micro Devices, Inc. Systeme et procede de mesure de la temperature

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0067752A1 (fr) * 1981-06-05 1982-12-22 Compagnie D'electronique Et De Piezo-Electricite - C.E.P.E. Cellule de couplage thermique et enceinte thermostatée comportant une telle cellule
EP0350015A2 (fr) * 1988-07-08 1990-01-10 Siemens Aktiengesellschaft MOSFET de puissance avec détecteur de température
FR2741232A1 (fr) * 1995-11-10 1997-05-16 Thomson Hybrides Composant microelectronique pour applications en large gamme de temperatures ambiantes
US5831333A (en) * 1996-05-14 1998-11-03 Sun Microsystems, Inc. Integrated junction temperature sensor/package design and method of implementing same
WO2002054489A2 (fr) * 2000-12-29 2002-07-11 Advanced Micro Devices, Inc. Systeme et procede de mesure de la temperature

Similar Documents

Publication Publication Date Title
US7755030B2 (en) Optical device including a wiring having a reentrant cavity
JP2019513318A (ja) カメラモジュール及びその感光性部品並びにその製造方法
WO2007005263A3 (fr) Boitier de puce semi-conductrice et son procede de fabrication
JP5805331B2 (ja) オプトエレクトロニクス半導体部品の製造方法
SG150557A1 (en) System and method pertaining to semiconductor dies
JP2018515918A5 (fr)
TW200822313A (en) Sensor type semiconductor package and fabrication method thereof
EP2985786A1 (fr) Puce de circuit intégré sans dérive en température
CN106548123A (zh) 指纹感测装置及其制造方法
FR2851374A1 (fr) Boitier-semi-conducteur a puce de circuits integres portee par les pattes de connexion electrique
US11536617B2 (en) Sensor arrangement for measurement of the temperature of a pane, in particular a windscreen
CN104149244A (zh) 用于制造光学半导体模块的方法和模具
FR2893447A1 (fr) Dispositif semi-conducteur a puce de temperature
WO2007009027A3 (fr) Dispositif a semi-conducteurs et procede pour la fabrication d'un dispositif a semi-conducteurs
WO2001033638A1 (fr) Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
US20070272291A1 (en) Thermoelectric module device
SG130061A1 (en) Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US10028411B2 (en) Electronic controller with laser weld sealed housing
FR3079068A1 (fr) Dispositifs electroniques et procedes de fabrication
WO2008078237A3 (fr) Support et dispositif optique semi-conducteur basé sur ce support
JP2668267B2 (ja) 集積回路及びその製造方法
JP4079730B2 (ja) 半導体レーザ固定装置および半導体レーザ固定方法
ATE357741T1 (de) Leistungshalbleitermodul mit sensorikbauteil
US6847665B2 (en) Semiconductor laser device and method for producing the same
EP0412197B1 (fr) Bloc individuel de jonction pour la compensation de soudure froide d'un couple thermoélectrique