[go: up one dir, main page]

FR2879348A1 - Protection d'un condensateur integre - Google Patents

Protection d'un condensateur integre Download PDF

Info

Publication number
FR2879348A1
FR2879348A1 FR0452963A FR0452963A FR2879348A1 FR 2879348 A1 FR2879348 A1 FR 2879348A1 FR 0452963 A FR0452963 A FR 0452963A FR 0452963 A FR0452963 A FR 0452963A FR 2879348 A1 FR2879348 A1 FR 2879348A1
Authority
FR
France
Prior art keywords
capacitor
electrode
electrodes
conductive
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0452963A
Other languages
English (en)
Inventor
Gerard Auriel
Philippe Merceron
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0452963A priority Critical patent/FR2879348A1/fr
Priority to US11/304,336 priority patent/US20060126254A1/en
Publication of FR2879348A1 publication Critical patent/FR2879348A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

L'invention concerne un dispositif de protection d'au moins un condensateur intégré contre d'éventuelles décharges électrostatiques, comportant deux électrodes conductrices (32, 42) respectivement reliées aux électrodes (21, 51) du condensateur et séparées l'une de l'autre par un intervalle (g) d'air.

Description

PROTECTION D'UN CONDENSATEUR INTEGRE
Domaine de l'invention La présente invention concerne de façon générale la microélectronique et plus particulièrement les circuits intégrés comprenant au moins un condensateur qu'il s'agisse d'un circuit intégrant uniquement des composants passifs (généralement désigné par la dénomination commerciale "IPD") ou d'un circuit intégrant des composants actifs et passifs ("IPAD").
Exposé de l'art antérieur La plupart des condensateurs réalisés sous forme intégrée sont sensibles aux décharges électrostatiques (ESD). De telles décharges sont susceptibles d'endommager le diélectrique du condensateur y compris pour des tensions électrostatiques relativement faibles (quelques centaines de volts, voire moins de 100 volts).
Pour protéger les condensateurs et plus généralement des composants électroniques intégrés, on connaît des dispositifs constitués de diodes de protection connectées en parallèle sur les condensateurs pour évacuer une éventuelle décharge électrostatique vers la masse.
Toutefois, la mise en place de ces composants sur des substrats portant un ou plusieurs condensateurs s'effectue généralement après que les condensateurs aient été fabriqués. Or, le risque de décharge électrostatique est présent dès que les deux électrodes d'un condensateur dont l'une est connectée à la masse (plus généralement à un contact. susceptible d'évacuer une décharge) sont réalisées.
Un problème est que les condensateurs ne sont pas protégés pendant la fabrication et notamment pendant les manipulations successives des plaquettes tant qu'un composant intégré de protection n'a pas été disposé sur chaque substrat.
Ce problème est particulièrement sensible pour des substrats en verre servant à réaliser des composants monolithiques à éléments passifs, le composant de protection de type diode ne pouvant pas être intégré sur un substrat en verre autrement que par la mise en place d'une puce de silicium ou autre substrat semiconducteur.
Par ailleurs, les composants intégrés de protection de type diode présentent l'inconvénient d'avoir un courant de fuite qui peut entraîner une consommation permanente non souhaitable dans certaines applications.
Résumé de l'invention La présente invention vise à proposer un dispositif de protection de condensateurs intégrés qui pallie tout ou partie des inconvénients des dispositifs connus.
L'invention vise plus particulièrement à proposer un dispositif de protection intégrable avec le condensateur à 25 protéger.
La présente invention vise également à proposer une solution permettant de protéger le condensateur sans qu'il soit nécessaire d'attendre la mise en place d'un composant de protection sur silicium, et préférentiellement dès que la fabrication du condensateur est terminée.
L'invention vise également à proposer une solution compatible avec les procédés actuels de fabrication de circuits intégrés à éléments passifs et qui ne requiert pas d'étape supplémentaire de fabrication.
Selon un premier aspect, l'invention vise à proposer un dispositif de protection intégré qui protège le condensateur pendant la vie du circuit.
Selon un deuxième aspect, l'invention vise à proposer un dispositif de protection du condensateur pendant sa fabrication qui n'engendre aucun encombrement supplémentaire par rapport à l'encombrement du condensateur.
Pour atteindre tout ou partie de ces objets ainsi que d'autres, la présente invention prévoit un dispositif de protec- tion d'au moins un condensateur intégré contre d'éventuelles décharges électrostatiques, comportant deux électrodes conductrices respectivement reliées aux électrodes du condensateur et séparées l'une de l'autre par un intervalle d'air.
Selon un mode de réalisation de la présente invention, les électrodes conductrices sont réalisées dans un même niveau conducteur qu'une des électrodes du condensateur à protéger.
Selon un mode de réalisation de la présente invention, le dispositif de protection est réalisé dans les chemins de découpe des circuits intégrés.
Selon un mode de réalisation de la présente invention, le dispositif de protection est réalisé dans la surface du circuit intégré contenant le condensateur à protéger.
Selon un mode de réalisation de la présente invention, le dispositif de protection est réalisé dans un niveau de métal- lisation de réception de conducteurs de raccordement du circuit intégré.
La présente invention prévoit aussi un procédé de protection d'au moins un condensateur en circuit intégré, consistant à connecter les électrodes du condensateur à deux électrodes d'un éclateur comportant un intervalle d'air.
Selon un mode de réalisation de la présente invention, on forme, en même temps qu'une première électrode du condensateur, deux électrodes d'un éclateur à air.
Selon un mode de réalisation de la présente invention, 35 une électrode de l'éclateur à air est connectée, par une piste conductrice, à une deuxième électrode du condensateur, ladite piste étant formée en même temps que cette deuxième électrode.
Selon un mode de réalisation de la présente invention, une électrode de l'éclateur à air est reliée électriquement à une deuxième électrode du condensateur en même temps que la formation d'une reprise de contact de cette deuxième électrode vers l'extérieur du circuit.
Brève description des dessins
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1 représente le schéma électrique d'un 15 montage d'un dispositif de protection selon un mode de réalisation de l'invention; les figures 2A, 2B, 2C, 2D, 2E et 2F représentent, de façon partielle et schématique, des vues en coupe d'un circuit intégré à composants passifs à différentes étapes d'un premier 20 mode de mise en oeuvre de l'invention; les figures 3A, 3B, 3C, 3D, 3E et 3F sont des vues partielles de dessus aux étapes respectives illustrées par les figures 2A, 2B, 2C, 2D, 2E et 2F; les figures 4A, 4B et 4C illustrent, vues de dessus et en coupes, des variantes de mise en oeuvre de l'invention; la figure 5 représente, de façon très schématique et en coupe, une structure intégrant des éléments passifs dont un condensateur et son dispositif de protection selon un deuxième mode de mise en oeuvre de l'invention; et les figures 6A et 6B représentent, respectivement en coupe et vu de dessus, un troisième mode de oeuvre de l'invention.
Description détaillée
Par souci de clarté, de mêmes éléments ont été 35 désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. En outre, seuls les étapes et éléments utiles à la compréhension de l'invention ont été représentés aux figures et seront décrits par la suite. En particulier, les différents éléments, notamment actifs, susceptibles d'être intégrés avec un ou plusieurs condensateurs protégés par le dispositif de l'invention n'ont pas été détaillés, l'invention étant compatible avec toute réalisation classique de tels éléments actifs ou passifs. De plus, les techniques de réalisation (dépôt, gravure, etc.) des différents constituants qui seront exposés par la suite n'ont pas été détaillées, l'invention étant compatible avec les techniques de fabrication classiques des condensateurs et autres éléments passifs sur un substrat, qu'il soit en verre ou en matériau semiconducteur.
La figure 1 représente le schéma électrique d'un montage associant un condensateur C à un dispositif de protection 1 selon un mode de réalisation de l'invention. Le dispositif 1 est connecté en parallèle avec le condensateur C. Dans l'exemple représenté, une première électrode 2 du condensateur est connectée à la masse M, sa deuxième électrode 5 étant destinée à être connectée à un élément (non représenté) interne ou externe.
Le dispositif 1 est un éclateur à air dont les deux électrodes 3 et 4 sont, dans l'exemple de la figure 1, connec- tées aux électrodes 5 et 2 du condensateur C. L'électrode 5 du condensateur est celle susceptible de recevoir une décharge électrostatique, le cas échéant par l'intermédiaire d'un contact auquel elle est reliée.
En variante, l'une des électrodes du condensateur est connectée à un contact d'évacuation d'une décharge électrostatique (par exemple, un contact accessible pendant la fabrication ou destiné à être relié à une ligne d'alimentation) tandis que l'autre reste accessible le cas échéant indirectement.
Selon une autre variante, aucune électrode du conden- sateur n'est, en fin de fabrication, reliée à une ligne suscep- tible d'évacuer directement des charges. Dans ce cas, le condensateur ne risque en principe pas de claquage en fonctionnement. Toutefois, on peut l'équiper d'un dispositif de protection pour le cas où, accidentellement, une de ses électrodes serait reliée, même temporairement, à la masse (par exemple, pendant la fabrication).
Le cas échéant, un même dispositif de protection 1 protège plusieurs condensateurs connectés en parallèle (en figure 1, le condensateur C et un condensateur C' représentés en pointillés) ou en série.
Le fait de réaliser un éclateur à air présente l'avantage (notamment, par rapport à l'utilisation d'un éclateur à diélectrique solide) qu'il peut être utilisé plusieurs fois.
L'éclateur de l'invention est dimensionné, en particu- lier en ce qui concerne l'écart "g" entre ses électrodes 3 et 4, pour que sa tension de claquage soit inférieure à la tension de claquage du diélectrique du condensateur C à protéger.
La variation de la tension de claquage dans l'air en fonction de la distance inter-électrodes d'un éclateur à air est de l'ordre de 50 V/pm entre 0 et environ 6 pm. Cette tension de claquage varie ensuite avec une pente de l'ordre de 3 V/pm pour des écarts supérieurs à environ 6 pm. Cette propriété est décrite, par exemple, dans les articles "Fiel- induced breakdown ESD damage of magnetoresistive recording heads" de A. Wallash et M. Honda, ESD/EOS Symposium proceedings 1997, pp 382-385 et "Electromagnetic interference damage to giant magnetoresistive recording heads" de A. Wallash et D. Smith, ESD/EOS symposium 1998, pp. 368-374.
Ainsi un éclateur à air avec un intervalle g inférieur à environ 6 pm aura une tension de claquage comprise entre 0 et environ 300 volts (environ 100 volts pour un intervalle g d'environ 2 pm).
Les figures 2A, 2B, 2C, 2D, 2E et 2F sont des vues partielles en coupe d'un circuit intégré à composants passifs dont un condensateur et son éclateur à air à différentes étapes d'un mode de mise en oeuvre d'un procédé selon l'invention.
Les figures 3A, 3B, 3C, 3D, 3E et 3F sont des vues partielles de dessus du condensateur et de son éclateur à air aux étapes respectives illustrées par les figures 2A à 2F, dont les coupes sont effectuées selon les lignes A-A' des figures 3A à 3F.
L'invention sera décrite par la suite en relation avec un exemple de réalisation d'un circuit intégré à composants passifs sur substrat en verre. Elle s'applique toutefois plus généralement à un circuit intégré à composants actifs et passifs et quelle que soit la nature du substrat. Dans le cas d'un substrat semiconducteur (par exemple en silicium) à composants actifs, ces composants sont réalisés avant les étapes qui seront décrites ci-après.
Cotiuue l'illustrent les figures 2A et 3A, dans une première étape, une couche conductrice est déposée sur un substrat 10 et est gravée pour laisser subsister au moins un motif 21 correspondant à la première électrode 2 du condensateur.
L'électrode 2 du condensateur est destinée à être connectée (soit directement, soit au moyen de vias ou analogue) à un contact de masse M (ou à un contact d'alimentation) au moyen d'une piste conductrice 12 réalisée dans le même niveau conducteur que le motif 21. En variante (par exemple, pour le cas où le condensateur est destiné à être par la suite à un potentiel flottant), le motif 21 de l'électrode 2 du condensateur C est relié électriquement à une zone conductrice susceptible de recevoir ou d'évacuer (par exemple, par un contact avec l'extérieur), pendant ou après la fabrication, une décharge électrostatique.
Dans le mode de réalisation représenté de l'invention, on réalise, en même temps que l'électrode 2, deux plots conduc- teurs 31 et 41. Le plot 41 est soit relié directement à la masse M soit, comme l'illustre la figure 3A, relié à l'électrode 2 du condensateur par la piste 12 (elle- même reliée ou non à la masse M). Le plot 31 est relié, par une piste 34, à un autre plot 35 qui servira par la suite à contacter la deuxième électrode 5 du condensateur. En variante, le plot 35 est un prolongement du plot 31.
En partie gauche de la figure 2A ont été représentés deux plots 61 et 62 de définition des bornes d'un élément résistif intégré (optionnel).
La couche conductrice constitutive des zones 12, 21, 31, 34, 35, 41, 61 et 62 est, par exemple, en aluminium.
Comme l'illustrent les figures 2B et 3B, dans une deuxième étape, un deuxième niveau conducteur est déposé sur la structure et est gravé pour former au moins un motif 22 de l'électrode 2 du condensateur et des motifs 32 et 42 en contact respectif avec les plots 31 et 41. Les motifs 32 et 42 définis- sent l'intervalle g de l'éclateur à air. Par ailleurs, l'élément résistif est formé dans ce niveau conducteur par une piste 63 reliant les plots 61 et 62.
La couche constitutive des zones 22, 32, 42 et 63 est, par exemple, du nitrure de tantale (TaN). Le cas échéant, une zone de nitrure de tantale (non représentée) est également déposée sur le plot 35. Sur la région 21 et sur les plots 31 et 41, cette couche sert à améliorer la planéité en vue des dépôts ultérieurs. Un avantage de réaliser l'éclateur entre des pistes de TaN plutôt que d'aluminium est que le nitrure de tantale peut être déposé sur une épaisseur plus fine et peut être gravé avec plus de précision. De plus le nitrure de tantale est moins sujet à corrosion que l'aluminium.
Couine l'illustrent les figures 2C et 3C, dans une troisième étape, on dépose une couche isolante 11 au moins sur l'électrode 2 (21, 22) du condensateur formée à l'étape précé- dente de façon à constituer son diélectrique. La couche isolante 11 est, par exemple, déposée sur l'ensemble de la structure et gravée au-dessus de la zone de l'éclateur. On définit ainsi une fenêtre 16 (figure 3C) dans la couche 11 découvrant l'ensemble de l'éclateur à air (électrodes 3 et 4 et intervalle g). De préférence, la couche 11 est également ouverte (motif 36) à l'aplomb du plot 35 en préparation d'une reprise de contact vers l'électrode 5 du condensateur qui sera réalisée ultérieurement. L'épaisseur de la couche 11 dépend de l'épaisseur de diélec- trique souhaitée pour le condensateur C. Comme l'illustrent les figures 2D et 3D, dans une quatrième étape, une fois le diélectrique réalisé, on dépose une couche conductrice, de préférence métallique (par exemple, en aluminium), que l'on grave pour laisser subsister au moins le motif 51 de la deuxième électrode 5 du condensateur.
Selon un mode de mise en oeuvre préféré, l'électrode 5 du condensateur est reliée à l'électrode 3 de l'éclateur par le niveau conducteur de formation de cette électrode 5. Pour cela, une piste conductrice 53 est formée dans le même métal que le motif 51 pour le relier au plot. 35 (en variante, directement au plot 32).
Un avantage est que le condensateur se trouve alors protégé dès la fin de la réalisation de sa deuxième électrode 5. En effet, il suffit qu'un contact de masse soit pris, ce qui est généralement le cas lors de la manipulation des plaquettes en cours de fabrication, pour que l'éclateur joue son rôle de protection.
Comme l'illustrent les figures 2E et 3E, dans une cinquième étape, une couche isolante 13 (généralement plus épaisse que la couche 11) est déposée sur l'ensemble de la structure et est gravée selon des motifs de reprises de contact de l'électrode 5 et d'au moins une première borne (plot 61) de l'élément résistif. Puis, une métallisation est réalisée pour former une reprise de contact 54 de l'électrode 5 en même temps qu'une reprise de contact 64 de la première borne de l'élément résistif. Dans l'exemple représenté, on suppose que l'autre extrémité 62 de la résistance est reliée par une piste conductrice (non représentée) à une autre reprise de contact ou à un autre élément du circuit.
Coitme l'illustrent les figures 2F et 3F, dans une sixième étape, la couche isolante 13 est ouverte à l'aplomb de l'éclateur pour créer un puit 14 de remise à l'air de l'intervalle g.
Dans le mode de réalisation décrit ci-dessus, la seule étape pendant laquelle l'éclateur rie peut pas fonctionner est la cinquième étape où il est comblé par la couche isolante 13. En variante, le puit 14 sera réalisé dans la cinquième étape en même temps que les ouvertures de reprise de contacts, un capot étant alors prévu pour recouvrir le puit avant dépôt de la métallisation afin d'enfermer une quantité d'air.
Les figures 4A, 4B et 4C illustrent, respectivement par une vue de dessus et par des vues en coupe selon les lignes B-B' et C-C' de la figure 4A, des variantes de réalisation d'un condensateur associé à un éclateur à air. Ces figures sont à rapprocher des figures 2F et 3F et représentent la structure obtenue après formation de la reprise de contact 54 de l'électrode 5 du condensateur.
Une première variante illustrée est l'absence de couche de nitrure de tantale. Les électrodes 2, 3 et 4 sont formées dans un seul niveau conducteur (par exemple, en aluminium), l'écart entre les plots 31 et 41 définissant l'intervalle g de l'éclateur.
Une deuxième variante illustrée est la réalisation du contact entre la deuxième électrode 5 (motif 51) du condensateur et l'électrode 3 de l'éclateur par la métallisation (par exemple, en cuivre) de reprise de contact 54 de l'électrode 5. La couche isolante 13 est alors ouverte à l'aplomb du plot 35 (figure 4C) et une reprise de contact 38 est réalisée dans la métallisation. Les reprises de contact 54 et 38 sont reliées par une piste 39 dans le même niveau.
Ici, dès que le contact est établi entre l'électrode 5 et le plot 35, le condensateur est protégé contre les décharges électrostatiques au moyen de l'éclateur 1.
La figure 5 représente, par une vue en coupe schématique, un deuxième mode de mise en oeuvre de la présente invention et illustre aussi l'intégration d'autres composants passifs avec le condensateur C à protéger.
On part d'un substrat 10 (par exemple, en verre) sur lequel sont réalisés la première électrode 2 (motif 21) du condensateur ainsi que des plots conducteurs 31 et 41 de l'éclateur 1. Dans l'exemple de la figure 5, on suppose l'existence d'un plan conducteur de masse M en face arrière du substrat 10 auquel sont connectés le motif 21 et le plot 41 par des vias 12' et 12".
Connue précédemment, une couche 11 constitutive du diélectrique du condensateur 2 est déposée sur la structure ainsi obtenue et est ouverte au droit de l'éclateur 1. Puis, la reprise de contact 54 de l'électrode 5 du condensateur est formée après dépôt et ouverture d'une couche isolante 13.
Dans ce mode de réalisation, un élément inductif (enroulement plan) est réalisé dans un niveau conducteur (par exemple, en cuivre) déposé sur une couche isolante 13 recouvrant la structure, de façon à former une inductance 65. Un contact d'extrémité de l'inductance est repris au moyen d'un contact 66 réalisé après dépôt d'un autre niveau isolant 17, l'autre extrémité de l'inductance étant reliée à un autre contact ou à un autre élément intégré (non représenté).
Dans ce mode de réalisation de l'invention, tous les niveaux isolants 13, 15 et 17 sont ouverts (puit 14) au droit de l'éclateur 1. De plus, des plots 36 et 46 sont formés dans le niveau conducteur ayant servi à former l'inductance 65 pour constituer, au-dessus des plots 31 et 41, les deux électrodes 3 et 4 de l'éclateur.
En variante, on utilisera le niveau conducteur dans lequel a été formée la reprise de contact 54 de l'électrode 5 du condensateur pour réaliser les plots 36 et 46, de façon à permettre une protection du condensateur plus tôt dans le cycle de fabrication.
Le fait de réaliser les électrodes de l'éclateur dans un niveau métallique (par exemple, le cuivre de reprise de contacts) relativement épais par rapport au(x) niveau(x) (par exemple, l'aluminium et/ou le nitrure de tantale) de base permet de conférer par gravure aux plots 36 et 46 la forme d'une pyramide tronquée. Un avantage est que cela écarte le lieu de l'arc électrique du substrat 10.
L'éclateur à air qu'il soit réalisé selon le premier ou le deuxième mode de mise en oeuvre peut être placé dans les chemins de découpe des puces de circuit intégré. Un avantage est que les éclateurs à air qui servent à protéger les condensateurs pendant les manipulations qui suivent leur fabrication en plaquette entière n'engendrent aucun encombrement supplémentaire dans les circuits réalisés. Ce mode de réalisation est plus particulièrement destiné au cas où un circuit actif de protection est par la suite reporté sur la structure réalisée. En effet, un tel circuit actif étant. généralement disposé sur la plaquette avant découpe, les condensateurs se trouvent alors protégés par les circuits actifs.
L'éclateur à air peut aussi être disposé au sein du circuit. Un avantage est alors que cet éclateur peut être utilisé pendant la vie du circuit intégré. Pour cela, un capot (non représenté) est rapporté sur la fenêtre réalisée au droit de l'intervalle g de l'éclateur de façon à préserver un volume d'air.
Les figures 6A et 6B illustrent, respectivement par une vue en coupe et par une vue de dessus, un troisième mode de mise en oeuvre de l'invention, la coupe étant réalisée selon la ligne A-A' de la figure 6B.
Selon ce mode de mise en oeuvre, un éclateur à air est réalisé en utilisant des bossages conducteurs de raccordement du circuit.
Pour simplifier la représentation des figures, les différents constituants intégrés dans le circuit n'ont pas été représentés. Seul le condensateur C à protéger a été représenté de façon très schématique dans le substrat 70. On suppose que des zones 72 et 75 de reprise de contacts de masse M et de l'électrode 5 du condensateur ont été réalisées dans un niveau métallique. Dans l'exemple des figures 6A et 6B, une troisième zone 76 illustrant un autre contact à sortir du circuit a été représentée partiellement. Après dépôt d'une première couche isolante 71 ouverte à l'aplomb des zones 72, 75 et 76, une deuxième couche isolante 73 plus épaisse est déposée puis ouverte au droit des reprises de contact 72, 75 et 76. Une couche conductrice est ensuite déposée et est gravée selon le motif de zones 83, 84 et 87 de réception de bossages conducteurs 82, 85 et 86, par exemple en étain.
Dans ce mode de mise en oeuvre de l'invention, l'une et/ou l'autre des zones 83 et 84 comporte un prolongement 80 en direction de la zone voisine. Il en découle un intervalle d'air réduit entre les zones conductrices des bossages 82 et 85. Cet intervalle g constitue un éclateur à air de protection du condensateur C contre des décharges électrostatiques.
Le mode de mise en oeuvre illustré par les figures 6A et 6B peut être combiné avec l'un des modes de mise en oeuvre précédents de façon à protéger le condensateur C d'une part pendant sa fabrication puis de façon permanente au moyen d'un éclateur à air externe 1. Par exemple, ce mode de réalisation peut être combiné avec un éclateur à air réalisé dans les chemins de découpe, ce qui présente alors l'avantage de protéger le condensateur à la fois pendant la fabrication puis pendant son fonctionnement, sans accroître l'encombrement du circuit intégré.
Un avantage de la présente invention est que le 30 dispositif de protection réalisé est bidirectionnel.
Un autre avantage de l'invention est que le dispositif de protection n'engendre aucun courant de fuite à la différence d'un circuit de protection de type diode.
Un autre avantage de la présente invention est qu'elle 35 ne nécessite aucune étape de fabrication supplémentaire par rapport aux étapes normales de fabrication d'un circuit intégré à éléments passifs et éventuellement actifs. En effet, elle ne requiert ni masque supplémentaire ni dépôt supplémentaire.
La présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art.
En particulier, le choix des dimensions de l'éclateur à air est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus.
De plus, la mise en oeuvre de l'invention, que ce soit sur un substrat isolant ou semi-conducteur, avec ou sans composant(s) actif (s) est à la portée de l'homme du métier en utilisant des techniques de fabrication habituelles en microélectronique, notamment pour choisir les procédés de dépôt, définition de motifs, gravure, etc. adaptés ainsi que d'éventuelles étapes intermédiaires (couche d'accrochage, d'arrêt de gravure, passages de marches, etc.).

Claims (9)

REVENDICATIONS
1. Dispositif (1) de protection d'au moins un condensateur (C) intégré contre d'éventuelles décharges électrostatiques, caractérisé en ce qu'il comporte deux électrodes conductrices (3, 4; 80, 84) respectivement reliées aux électrodes du condensateur et séparées par un intervalle (g) d'air.
2. Dispositif selon la revendication 1, dans lequel lesdites électrodes conductrices (3, 4) sont réalisées dans un même niveau conducteur qu'une (2) des électrodes (5, 2) du condensateur (C) à protéger.
3. Dispositif de protection selon la revendication 1, réalisé dans les chemins de découpe des circuits intégrés.
4. Dispositif de protection selon la revendication 1, réalisé dans la surface du circuit intégré contenant le condensateur (C) à protéger.
5. Dispositif de protection selon la revendication 1, réalisé dans un niveau (80, 84) de métallisation de réception de bossages conducteurs (82, 85, 86) de raccordement du circuit intégré.
6. Procédé de protection d'au moins un condensateur (C) en circuit intégré, caractérisé en ce qu'il consiste à connecter les électrodes (5, 2) du condensateur à deux électrodes (3, 4; 80, 84) d'un éclateur (1) comportant un intervalle d'air (g).
7. Procédé de réalisation d'un dispositif (1) de pro- tection intégré d'au moins un condensateur (C), caractérisé en ce qu'il consiste à former, en même temps qu'une première électrode (2) du condensateur, deux électrodes (3, 4) d'un éclateur à air (1).
8. Procédé selon la revendication 7, dans lequel une électrode (3) de l'éclateur à air est connectée, par une piste conductrice (53), à une deuxième électrode (5) du condensateur (C), ladite piste étant formée en même temps que cette deuxième électrode.
9. Procédé selon la revendication 8, dans lequel une électrode (3) de l'éclateur à air est reliée électriquement à une deuxième électrode (5) du condensateur (C) en même temps que la formation d'une reprise de contact (54) de cette deuxième 5 électrode vers l'extérieur du circuit.
FR0452963A 2004-12-14 2004-12-14 Protection d'un condensateur integre Withdrawn FR2879348A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0452963A FR2879348A1 (fr) 2004-12-14 2004-12-14 Protection d'un condensateur integre
US11/304,336 US20060126254A1 (en) 2004-12-14 2005-12-14 Protection of an integrated capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0452963A FR2879348A1 (fr) 2004-12-14 2004-12-14 Protection d'un condensateur integre

Publications (1)

Publication Number Publication Date
FR2879348A1 true FR2879348A1 (fr) 2006-06-16

Family

ID=34953206

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0452963A Withdrawn FR2879348A1 (fr) 2004-12-14 2004-12-14 Protection d'un condensateur integre

Country Status (2)

Country Link
US (1) US20060126254A1 (fr)
FR (1) FR2879348A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183593B2 (en) * 2009-10-16 2012-05-22 Oracle America, Inc. Semiconductor die with integrated electro-static discharge device
WO2011078867A1 (fr) * 2009-12-23 2011-06-30 Skyworks Solutions, Inc. Eclateur monté en surface
FR2961345A1 (fr) * 2010-06-10 2011-12-16 St Microelectronics Tours Sas Circuit integre passif
TWI445971B (zh) * 2012-07-20 2014-07-21 Wistron Corp 信號量測系統
US9893048B2 (en) * 2015-09-14 2018-02-13 Qualcomm Incorporated Passive-on-glass (POG) device and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794437A (en) * 1986-08-11 1988-12-27 General Electric Company ARC gap for integrated circuits
JPH065784A (ja) * 1992-04-24 1994-01-14 Sumitomo Electric Ind Ltd 入力保護回路
US6355958B1 (en) * 1998-02-20 2002-03-12 Mitel Corporation Spark gap for hermetically packaged integrated circuits

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804490A (en) * 1987-10-13 1989-02-14 Energy Conversion Devices, Inc. Method of fabricating stabilized threshold switching material
SE9701195L (sv) * 1997-04-02 1998-10-03 Ericsson Telefon Ab L M Anordning för skydd mot elektrostatisk urladdning i elektriska apparater
IL124696A (en) * 1998-05-29 2007-05-15 Rafael Advanced Defense Sys Compact multistage spark-gap switch
US6002569A (en) * 1998-06-29 1999-12-14 Hewlett-Packard Company Electrostatic discharge protection apparatus
US6368514B1 (en) * 1999-09-01 2002-04-09 Luminous Intent, Inc. Method and apparatus for batch processed capacitors using masking techniques

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794437A (en) * 1986-08-11 1988-12-27 General Electric Company ARC gap for integrated circuits
JPH065784A (ja) * 1992-04-24 1994-01-14 Sumitomo Electric Ind Ltd 入力保護回路
US6355958B1 (en) * 1998-02-20 2002-03-12 Mitel Corporation Spark gap for hermetically packaged integrated circuits

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
COHEN S H ET AL: "AN IMPROVED INPUT PROTECTION CIRCUIT FOR C-MOS/SOS ARRAYS", IEEE TRANSACTIONS ON ELECTRON DEVICES, IEEE INC. NEW YORK, US, vol. 25, no. 8, 1 August 1978 (1978-08-01), pages 926 - 932, XP000567086, ISSN: 0018-9383 *
PATENT ABSTRACTS OF JAPAN vol. 018, no. 199 (E - 1534) 7 April 1994 (1994-04-07) *
WALLASH N J; HUGHBANKS T H: "Capacitive coupling effects in spark-gap devices", ELECTRICAL OVERSTRESS/ELECTROSTATIC DISCHARGE SYMPOSIUM PROCEEDINGS, 27 September 1994 (1994-09-27) - 29 September 1994 (1994-09-29), New York, NY, USA, pages 273 - 278, XP008050371 *

Also Published As

Publication number Publication date
US20060126254A1 (en) 2006-06-15

Similar Documents

Publication Publication Date Title
EP0133125B1 (fr) Boîtier de composant électronique muni d'un condensateur
FR2992467A1 (fr) Procede de realisation d'un composant a contact electrique traversant et composant obtenu
WO1995005677A1 (fr) Procede d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en resultant
FR2930840A1 (fr) Procede de reprise de contact sur un circuit eclaire par la face arriere
FR2911006A1 (fr) Puce de circuit electronique integre comprenant une inductance
FR2717308A1 (fr) Dispositif de protection contre des surtensions dans des circuits intégrés.
EP0299894B1 (fr) Procédé et structure de prise de contact sur des plots de circuit intégré
FR2879348A1 (fr) Protection d'un condensateur integre
FR2817399A1 (fr) Puce electronique multifonctions
FR2849538A1 (fr) Composant discret comprenant des diodes hf en serie et a cathode commune
FR3093230A1 (fr) Boîtier de puce électronique
EP1298732A1 (fr) Périphérie haute tension
FR2820875A1 (fr) Structure d'inductance integree
EP3494594B1 (fr) Procédé de fabrication d'un module de puissance tridimensionnel
FR2766294A1 (fr) Procede de fabrication d'une capacite metal-metal au sein d'un circuit integre, et circuit integre correspondant
EP0166634B1 (fr) Dispositif de répartition de potentiel électrique, et boîtier de composant électronique incorporant un tel dispositif
EP1958258A1 (fr) Resistance dans un circuit integre
FR2495837A1 (fr) Embase de microboitier d'encapsulation et microboitier comportant une telle embase
EP3618106A1 (fr) Boîtier de puce semi-conducteur
FR3110769A1 (fr) Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride
EP3037810B1 (fr) Capteur d'humidite ameliore
EP3586360B1 (fr) Composant electronique muni d'un transistor et de doigts interdigites pour former au moins une partie d'un composant capacitif au sein du composant electronique
FR2823377A1 (fr) Ligne conductrice haute frequence sur un circuit integre
EP1054446B1 (fr) Procédé de mise en boítier d'une puce semiconductrice
FR3093592A1 (fr) Circuit intégré comportant un condensateur tridimensionnel

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20060831