FR2851095A1 - Boucle a verrouillage de phase integree de taille reduite - Google Patents
Boucle a verrouillage de phase integree de taille reduite Download PDFInfo
- Publication number
- FR2851095A1 FR2851095A1 FR0301623A FR0301623A FR2851095A1 FR 2851095 A1 FR2851095 A1 FR 2851095A1 FR 0301623 A FR0301623 A FR 0301623A FR 0301623 A FR0301623 A FR 0301623A FR 2851095 A1 FR2851095 A1 FR 2851095A1
- Authority
- FR
- France
- Prior art keywords
- phase
- signal
- signals
- multiplexer
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
L'invention concerne une boucle à verrouillage de phase comportant un comparateur (2) produisant une tension de commande (Vcom) dépendant du déphasage entre un signal de référence (REF) et un signal de réaction (FDBK), un oscillateur (6) commandé par la tension de commande (Vcom), produisant plusieurs signaux (OUT0, OUT1, OUT2, OUT3) déphasés de même période (Tout) dont l'un (OUT0) constitue le signal de sortie de la boucle à verrouillage de phase, un multiplexeur (12) propre à fournir l'un quelconque des signaux déphasés (OUT0, OUT1, OUT2, OUT3) en entrée d'un diviseur (8) dont la sortie constitue le signal de réaction (FDBK), et un moyen (14) commandant au multiplexeur (12) de fournir successivement des fractions des signaux déphasés (OUT0, OUT1, OUT2, OUT3), de manière que le diviseur (8) reçoive un signal (INT) ayant une période moyenne (Tint) égale à une fraction réelle de la période des signaux déphasés (OUT0, OUT1, OUT2, OUT3).
Description
BOUCLE VERROUILLAGE DE PHASE INTEGREE DE TAILLE REDUITE
La présente invention concerne le domaine des boucles à verrouillage de phase, et en particulier celui des boucles à verrouillage de phase de synthétiseurs de fréquence réalisés sous forme de circuit intégré.
La figure 1 représente schématiquement un exemple de boucle à verrouillage de phase d'un synthétiseur de fréquence.
Un oscillateur à quartz 1 produit un signal de référence REF ayant une fréquence de référence Fref. Un comparateur 2 comporte un détecteur de phase 3 recevant le signal REF et un signal de 10 réaction FDBK. Une pompe de charge 4 est couplée à la sortie du détecteur 3. La pompe de charge 4 produit un courant Icom dépendant du déphasage entre les signaux reçus par le détecteur 3. Le courant Icom est filtré et transformé en une tension de commande Vcom par un filtre 5 de type RC. Un oscillateur 6 à fréquence 15 variable (VCO) commandé par la tension de commande Vcom produit un signal de sortie OUT ayant une fréquence Fout. Un diviseur de fréquence 8 produit à partir du signal OUT le signal de réaction FDBK ayant une fréquence égale à la fréquence Fout divisée par une valeur N entière programmable. Lorsque la boucle à 20 verrouillage de phase est stabilisée, les fréquences des signaux Fref et FDBK sont égales et on a Fout = N.Fref Il est souhaitable dans un synthétiseur de fréquence de pouvoir régler la fréquence Fout avec précision dans une plage de valeurs étendue. Il est en outre souhaitable que la fréquence Fref soit la plus élevée possible, afin de réduire la 5 taille des condensateurs du filtre 5 du comparateur 2. Des condensateurs de taille importante sont en effet coteux dans un circuit intégré.
Une solution consiste à modifier périodiquement la valeur N selon un motif de modulation sigma/delta de telle 10 manière que le diviseur 8 divise en moyenne la fréquence du signal OUT par une valeur réelle comprise entre la valeur N et une valeur N+1. Une telle modulation cependant introduit sur le signal de réaction FDBK une erreur de phase qui doit être corrigée dans le comparateur 2 en utilisant dans le filtre 5 des 15 condensateurs dont la taille reste importante. En outre, une telle modulation introduit une gigue indésirable dans la boucle à verrouillage de phase.
Une autre solution pour accroître la précision de la boucle à verrouillage de phase consiste à multiplier la fré20 quence du signal de sortie OUT de la boucle par une valeur réelle programmable avec précision. Une telle multiplication peut être réalisée par un multiplexeur recevant sur une pluralité d'entrées une pluralité de répliques déphasées du signal OUT. Le multiplexeur est commandé selon un motif de modulation 25 sigma/delta pour fournir en sortie du multiplexeur un signal dont la période moyenne est égale à la période du signal OUT multipliée par un nombre fractionnaire réel programmable. La modulation sigma/delta introduit cependant sur le signal de sortie du multiplexeur une gigue et une erreur de phase qui 30 rendent une telle solution inutilisable pour un grand nombre d'applications.
Un objet de la présente invention est de prévoir une boucle à verrouillage de phase produisant une fréquence Fout réglable avec précision sur une plage de fréquence étendue, et 35 utilisant des condensateurs de faible taille.
Un autre objet de la présente invention est de prévoir une telle boucle à verrouillage de phase produisant une fréquence Fout avec une faible gigue.
Pour atteindre ces objets, la présente invention pré5 voit une boucle à verrouillage de phase comportant un comparateur produisant une tension de commande dépendant du déphasage entre un signal de référence prédéterminé et un signal de réaction, un oscillateur commandé par la tension de commande, produisant une pluralité de signaux déphasés de même période, 10 l'un des signaux déphasés constituant le signal de sortie de la boucle à verrouillage de phase, un multiplexeur propre à fournir l'un quelconque des signaux déphasés en entrée d'un diviseur dont la sortie constitue le signal de réaction, et un moyen de commande commandant au multiplexeur de fournir successivement 15 des fractions prédéterminées de certains des signaux déphasés, de manière que le diviseur reçoive un signal ayant une période moyenne égale à une fraction réelle de la période des signaux déphasés.
Selon un mode de réalisation de l'invention, l'oscil20 lateur commandé en tension produit un nombre n de signaux déphasés de même période Tout de telle manière que le signal déphasé constituant le signal de sortie de la boucle est en avance sur chacun des autres signaux déphasés d'une durée égale à un multiple entier d'une durée Tout/n, chacun des signaux 25 déphasés consistant en une impulsion périodique de durée inférieure à la durée Tout/n.
Selon un mode de réalisation de l'invention, le moyen de commande est un modulateur sigma/delta commandant le multiplexeur de telle manière que le diviseur reçoit un signal dont 30 la période moyenne est égale à la somme de la durée Tout/n multipliée par un premier nombre entier programmable M compris entre O et n-1 et de la durée Tout/n multipliée par un deuxième nombre entier programmable x codé sur un nombre u de bits et divisée par 2u.
Selon un mode de réalisation de l'invention, la période des signaux produits par l'oscillateur dépend de la tension de commande.
Selon un mode de réalisation de l'invention, le compa5 rateur comprend un détecteur de phase recevant en entrée le signal de référence et le signal de réaction, une pompe de charge couplée en sortie du détecteur de phase, produisant un signal en courant dépendant de la différence de phase entre les signaux de référence et de réaction, et un filtre produisant la tension de 10 commande à partir du signal en courant.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes 15 parmi lesquelles: la figure 1, précédemment décrite, représente schématiquement une boucle à verrouillage de phase classique; la figure 2 représente schématiquement une boucle à verrouillage de phase selon la présente invention; et la figure 3 illustre la commande du multiplexeur de la figure 2.
De mêmes références représentent de mêmes éléments aux différentes figures. Seuls les éléments nécessaires à la compréhension de la présente invention ont été représentés.
La figure 2 représente schématiquement une boucle à verrouillage de phase selon la présente invention, comportant comme en figure 1 un quartz 1 produisant un signal de référence REF et un comparateur 2 produisant une tension de commande Vcom dépendant du déphasage entre le signal de référence REF et un 30 signal FDBK produit par un diviseur 8. Le comparateur 2 comprend comme en figure 1 un détecteur de phase 3, une pompe de charge 4 et un filtre 5. Selon la présente invention, on utilise un oscillateur 10 commandé par la tension de commande Vcom et comportant un nombre n de bornes de sortie déphasées de 2n/n les 35 unes par rapport aux autres. Une première borne de sortie produit un signal OUT0 de sortie de la boucle. La période Tout du signal OUT0 dépend de la tension de commande Vcom. Un multiplexeur 12 reçoit les n sorties de l'oscillateur 10. La borne de sortie du multiplexeur 12 fournit un signal INT à l'entrée du 5 diviseur 8. Un modulateur sigma/delta 14 est relié aux bornes de commande du multiplexeur 12. Le modulateur 14 reçoit depuis un moyen de commande non représenté une valeur programmable M comprise entre 0 et n-l et une valeur programmable x codée sur un nombre u de bits, et fonctionne de manière synchrone avec le 10 signal INT.
L'oscillateur 10 produit sur ses bornes de sortie OUT1, OUT2, ...OUTn_1 des signaux de même période Tout que le signal OUT0, déphasés respectivement de durées égales à T/n, 2T/n, ... (n-l)T/n par rapport au signal OUT0. Le modulateur 14 15 commande le multiplexeur 12 selon un motif de modulation sigma/delta de telle manière que le signal INT a une période moyenne égale à la somme de la durée T/n multipliée par la valeur M et de la durée T/n multipliée par la valeur x/2u. Si Tint est la période moyenne du signal INT, on a ainsi: 20 Tint = (M+x/2u).Tout/n, (1) d'o il découle, si Fint est la fréquence moyenne du signal INT, et Fout la fréquence du signal de sortie, que: Fint = Fout.n/(M+x/2u) Comme on le verra par la suite, les variations de la 25 période instantanée du signal INT introduisent une erreur de phase dans le comparateur 2. Cette erreur de phase est amortie par le filtre 5, et lorsque la boucle est stabilisée, on peut considérer que l'on a: Fref = Fint/N, d'o il découle que: Fout = Fref.N.(M+x/2u)/n (2) Il apparaît à la lecture de la formule (2) précédente que la plus petite variation possible AFout de la fréquence Fout, qui définit la précision de la boucle de phase, est de: 35 AFout = Fref.N/(n.2u) Un choix approprié de la valeur N, du nombre de sorties n de l'oscillateur et du nombre de bits u sur lequel est codée la valeur x permet ainsi de faire varier la fréquence Fout avec précision sur une plage de valeurs étendue tout en conservant une fréquence Fref élevée.
La figure 3 illustre un exemple de commande du multiplexeur 12 de la figure 2 par le modulateur 14. Pour des raisons de clarté, on considère en figure 3 que l'oscillateur commandé en tension 10 comporte quatre sorties seulement et que le modu10 lateur 14 effectue une modulation sigma/delta dite d'ordre 1. En pratique, l'oscillateur comportera un plus grand nombre de sorties, par exemple 32, et la modulation sigma/delta sera d'ordre plus élevé. L'oscillateur produit respectivement sur ses quatre sorties quatre signaux OUT0, OUT1, OUT2 et OUT3 de même 15 période Tout. Les signaux OUT1, OUT2 et OUT3 sont respectivement retardés de Tout/4, 2Tout/4 et 3Tout/4 par rapport au signal OUT0. Chacun des signaux OUT0, OUT1, OUT2 et OUT3 consiste en une impulsion périodique de durée inférieure à la durée Tout/4.
La période moyenne Tint du signal INT produit par le 20 multiplexeur 12 est, selon l'équation (1) précédente: Tint = Tout.(M+x/2u)/4 La cinquième ligne de la figure 3 illustre un premier exemple dans lequel Tint = 3. Tout/4. Le modulateur 14 a été programmé avec les valeurs M = 3 et x = 0. Le multiplexeur 12 25 est ainsi commandé pour fournir une première impulsion, ici une impulsion du signal OUT0, puis pour fournir l'impulsion de celui des signaux OUT0, OUT1, OUT2 et OUT3 qui est retardé d'une durée égale à Tout.3/4 par rapport au signal OUTO0, ici le signal OUT3.
De même, le multiplexeur 12 est ensuite successivement commandé 30 pour fournir une impulsion du signal OUT2, puis OUT1, puis OUTO0 de nouveau, et ainsi de suite.
La sixième ligne de la figure 3 illustre un deuxième exemple dans lequel Tint = (3,2).Tout/4. Le modulateur a été programmé avec les valeurs M = 3 et x telle que 35 x/2u = 0,2 = 1/5. Le multiplexeur 12 est ainsi commandé pour fournir quatre fois sur cinq des impulsions de signaux retardés entre eux d'une durée égale à 3Tout/4, et une fois sur cinq une impulsion d'un signal retardé d'une durée égale à 4Tout/4 par rapport au signal fourni précédent. Le multiplexeur fournit 5 ainsi par exemple successivement des séries d'impulsions provenant des signaux OUT0, OUT3, OUT2, OUT1 et OUT1.
Le bruit, aussi appelé "jitter structurel", introduit par la modulation sigma/delta dans le comparateur 2 dépend de l'ordre de modulation utilisé. Pour une modulation d'ordre 1 10 telle qu'illustrée en figure 3, la période du signal INT prend, lorsque la boucle à verrouillage de phase est stabilisée, soit la valeur instantanée Tout.M/n, soit la valeur instantanée Tout. (M+l)/n. La gigue J maximum introduite dans la boucle est ainsi égale à : J = Tout/n, c'est-à-dire si l'on se reporte à la 15 formule (2) précédente à : J = Tref/(N.(M+x/2u)) De même, l'erreur de phase s introduite dans le comparateur 2 sera telle que: -Tout/n ≤ s ≤ O On peut montrer que pour une modulation sigma/delta d'ordre 2, dans laquelle la période du signal INT prend l'une des valeurs instantanées Tout.(M-1)/n, Tout.M/n, Tout.(M+1)/n ou Tout. (M+2)/n, la gigue J introduite en entrée du comparateur 2 est égale à : J = 3.Tref/(N. (M+x/2u)) On peut également montrer que pour une telle modulation l'erreur de phase ú introduite dans le comparateur 2 sera telle que: -2.Tout/n ≤ ú ≤ Tout/n Si l'on effectue la comparaison d'une boucle à verrouillage de phase selon l'invention avec une boucle à verrouillage de phase classique telle que représentée en figure 1, dans laquelle la valeur N varie selon une modulation sigma/delta d'ordre 2, on montre que, pour une précision égale 35 et pour une fréquence de sortie égale, la gigue introduite dans une boucle à verrouillage de phase selon l'invention est n fois moins importante que la gigue introduite dans la boucle classique. On montre également que la variation de la tension de commande introduite par l'erreur de phase s est n fois moins 5 importante pour une boucle à verrouillage de phase selon l'invention que pour la boucle classique. Il découle de cela que le comparateur 2 de la boucle à verrouillage de phase selon l'invention comporte un filtre dont les condensateurs peuvent être sensiblement n fois plus petits que dans la boucle 10 classique.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, la présente invention a été décrite en relation avec des modulations sigma/delta d'ordre 1 ou 2, mais 15 elle s'adaptera sans difficulté à des modulations d'ordre supérieur.
Une boucle à verrouillage de phase selon la présente invention a été décrite comme comprenant certains éléments particuliers, mais la présente invention s'adaptera sans difficulté 20 à des boucles à verrouillage de phase comprenant des éléments équivalents. A titre d'exemple, l'oscillateur commandé en tension ayant plusieurs sorties déphasées de la figure 2 peut être remplacé par un oscillateur fournissant une seule sortie à une ligne à retard produisant les sorties déphasées. De même, 25 l'oscillateur commandé en tension et le multiplexeur commandé par un modulateur sigma/delta peuvent être remplacés par un multiplieur de fréquence ayant un fonctionnement équivalent.
La présente invention a été décrite en relation avec un modulateur sigma/delta programmé par deux valeurs repré30 sentant respectivement la partie entière et la partie décimale du facteur de la multiplication de fréquence commandée par le modulateur, mais elle s'adaptera sans difficulté à un modulateur sigma/delta programmé par une seule valeur de commande représentant directement une valeur entière du facteur de la multi35 plication de fréquence commandée par le modulateur.
La présente invention a été décrite en relation avec un oscillateur commandé en tension produisant un nombre n de signaux déphasés consistant en une impulsion périodique de durée inférieure à la durée Tout/n, mais l'homme du métier adaptera 5 sans difficulté la présente invention à un oscillateur commandé en tension produisant un nombre n de signaux déphasés consistant en une impulsion périodique de durée supérieure.
Claims (5)
1. Boucle à verrouillage de phase comportant un comparateur (2) produisant une tension de commande (Vcom) dépendant du déphasage entre un signal de référence prédéterminé (REF) et un signal de réaction (FDBK) ; un oscillateur (6) commandé par la tension de commande (Vcom), produisant une pluralité de signaux (OUTO, OUT1, OUT2, OUT3) déphasés de même période (Tout), l'un des signaux déphasés (OUTO) constituant le signal de sortie de la boucle à verrouillage de phase; un multiplexeur (12) propre à fournir l'un quelconque des signaux déphasés (OUTO, OUT1, OUT2, OUT3) en entrée d'un diviseur (8) dont la sortie constitue le signal de réaction (FDBK) ; et un moyen de commande (14) commandant au multiplexeur 15 (12) de fournir successivement des fractions prédéterminées de certains des signaux déphasés (OUTO, OUT,, OUT2, OUT3), de manière que le diviseur (8) reçoive un signal (INT) ayant une période moyenne (Tint) égale à une fraction réelle de la période des signaux déphasés (OUTO, OUT1, OUT2, OUT3).
2. Boucle à verrouillage de phase selon la revendication 1, dans laquelle l'oscillateur (6) commandé en tension produit un nombre n de signaux déphasés de même période Tout de telle manière que le signal déphasé (OUTO) constituant le signal de sortie de la boucle est en avance sur chacun des autres 25 signaux déphasés (OUT1, OUT2, OUT3) d'une durée égale à un multiple entier d'une durée Tout/n, chacun des signaux déphasés consistant en une impulsion périodique de durée inférieure à la durée Tout/n.
3. Boucle à verrouillage de phase selon la revendi30 cation 2, dans laquelle le moyen de commande (14) est un modulateur sigma/delta commandant le multiplexeur (12) de telle manière que le diviseur (8) reçoit un signal (INT) dont la période moyenne (Tint) est égale à la somme de la durée Tout/n multipliée par un premier nombre entier programmable M compris entre O et n-1 et de la durée Tout/n multipliée par un deuxième nombre entier programmable x codé sur un nombre u de bits et divisée par 2u.
4. Boucle à verrouillage de phase selon la revendi5 cation 1, dans laquelle la période (Tout) des signaux produits par l'oscillateur (6) dépend de la tension de commande (Vcom).
5. Boucle à verrouillage de phase selon la revendication 1, dans laquelle le comparateur (2) comprend: un détecteur de phase (3) recevant en entrée le signal 10 de référence (REF) et le signal de réaction (FDBK) ; une pompe de charge (4) couplée en sortie du détecteur de phase (3), produisant un signal en courant (Icom) dépendant de la différence de phase entre les signaux de référence (REF) et de réaction (FDBK) ; et un filtre (5) produisant la tension de commande (Vcom) à partir du signal en courant (Icom).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0301623A FR2851095B1 (fr) | 2003-02-11 | 2003-02-11 | Boucle a verrouillage de phase integree de taille reduite |
| US10/776,931 US6943598B2 (en) | 2003-02-11 | 2004-02-11 | Reduced-size integrated phase-locked loop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0301623A FR2851095B1 (fr) | 2003-02-11 | 2003-02-11 | Boucle a verrouillage de phase integree de taille reduite |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2851095A1 true FR2851095A1 (fr) | 2004-08-13 |
| FR2851095B1 FR2851095B1 (fr) | 2005-10-21 |
Family
ID=32731951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0301623A Expired - Fee Related FR2851095B1 (fr) | 2003-02-11 | 2003-02-11 | Boucle a verrouillage de phase integree de taille reduite |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6943598B2 (fr) |
| FR (1) | FR2851095B1 (fr) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8126779B2 (en) * | 1999-04-11 | 2012-02-28 | William Paul Wanker | Machine implemented methods of ranking merchants |
| US7302429B1 (en) * | 1999-04-11 | 2007-11-27 | William Paul Wanker | Customizable electronic commerce comparison system and method |
| FR2841405B1 (fr) * | 2002-06-19 | 2004-08-06 | Commissariat Energie Atomique | Boucle a verrouillage de retard |
| DE10257181B3 (de) * | 2002-12-06 | 2004-07-15 | Infineon Technologies Ag | Phasenregelkreis mit Modulator |
| JP4469628B2 (ja) * | 2004-02-18 | 2010-05-26 | セイコーＮｐｃ株式会社 | 分散変調型クロック発生回路 |
| US7782988B2 (en) * | 2005-05-02 | 2010-08-24 | Multigig Inc. | Digital frequency synthesizer |
| US7173462B1 (en) * | 2005-10-27 | 2007-02-06 | Mediatek Inc. | Second order delay-locked loop for data recovery |
| WO2007109744A2 (fr) * | 2006-03-21 | 2007-09-27 | Multigig Inc. | Double boucle à phase asservie pour filtrage des bruits de phase |
| US7545188B1 (en) * | 2006-08-04 | 2009-06-09 | Integrated Device Technology, Inc | Multiphase clock generator |
| TWI332320B (en) * | 2007-03-20 | 2010-10-21 | Etron Technology Inc | Spread spectrum clock generator |
| DE102007031127A1 (de) * | 2007-06-29 | 2009-01-02 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | PLL-Schaltung für Frequenzverhältnisse mit nichtganzzahligen Werten |
| TWI339948B (en) * | 2007-11-19 | 2011-04-01 | Faraday Tech Corp | Pll base timing generator and method of generating timing signal |
| US20090138329A1 (en) * | 2007-11-26 | 2009-05-28 | William Paul Wanker | Application of query weights input to an electronic commerce information system to target advertising |
| US8076978B2 (en) * | 2008-11-13 | 2011-12-13 | Infineon Technologies Ag | Circuit with noise shaper |
| US9838026B2 (en) * | 2015-09-24 | 2017-12-05 | Analog Devices, Inc. | Apparatus and methods for fractional-N phase-locked loops with multi-phase oscillators |
| US11545984B2 (en) | 2020-06-10 | 2023-01-03 | Sandisk Technologies Llc | Charge pump with wide current range |
| US10979057B1 (en) * | 2020-09-17 | 2021-04-13 | Winbond Electronics Corp. | Delay lock loop and phase locking method thereof |
| CN116938251B (zh) * | 2023-09-18 | 2023-12-19 | 厦门电科星拓科技有限公司 | 提升时间数字转换器展频跟踪能力的方法、电路及系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010005408A1 (en) * | 1999-12-15 | 2001-06-28 | Neukom Simon Markus | Electronic device with a frequency synthesis circuit |
| US20020033737A1 (en) * | 2000-04-20 | 2002-03-21 | Staszewski Robert B. | System and method for time dithering a digitally-controlled oscillator tuning input |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59811948D1 (de) * | 1998-05-28 | 2004-10-21 | Landis & Gyr Ag Zug | Verfahren zur Ableitung einer Frequenz eines Taktsignals |
| KR100360995B1 (ko) * | 2000-03-03 | 2002-11-23 | 닛본 덴기 가부시끼가이샤 | 위상 동기 루프 회로 및 위상 동기 루프 회로에서의주파수 변조 방법 |
-
2003
- 2003-02-11 FR FR0301623A patent/FR2851095B1/fr not_active Expired - Fee Related
-
2004
- 2004-02-11 US US10/776,931 patent/US6943598B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010005408A1 (en) * | 1999-12-15 | 2001-06-28 | Neukom Simon Markus | Electronic device with a frequency synthesis circuit |
| US20020033737A1 (en) * | 2000-04-20 | 2002-03-21 | Staszewski Robert B. | System and method for time dithering a digitally-controlled oscillator tuning input |
Also Published As
| Publication number | Publication date |
|---|---|
| US6943598B2 (en) | 2005-09-13 |
| FR2851095B1 (fr) | 2005-10-21 |
| US20040212410A1 (en) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2851095A1 (fr) | Boucle a verrouillage de phase integree de taille reduite | |
| EP0641083B1 (fr) | Synthétiseur de fréquence à boucle à vérrouillage de phase numérique comprenant un diviseur de fréquence à rapport fractionnel | |
| US8957796B2 (en) | System clock jitter correction | |
| US9337852B2 (en) | Removing deterministic phase errors from fractional-N PLLs | |
| US7940098B1 (en) | Fractional delay-locked loops | |
| FR2687522A1 (fr) | Synthetiseur de frequence a nombre n fractionnaire employant plusieurs accumulateurs avec recombinaison en serie, procede de mise en óoeuvre, et radiotelephone l'utilisant. | |
| EP2996249B1 (fr) | Boucle à verrouillage de phase à degrés de liberté multiples et son procédé de conception et de fabrication | |
| FR2715012A1 (fr) | Synthèse en fréquence par fractions N à correction d'erreur résiduelle et procédé associé. | |
| GB2329288A (en) | Frequency synthesizers | |
| FR2787651A1 (fr) | Detecteur numerique de frequence de phase | |
| EP0142440A2 (fr) | Dispositif de génération d'une fréquence fractionnaire d'une fréquence de référence | |
| EP0753941B1 (fr) | Synthétiseur de fréquences | |
| FR2793091A1 (fr) | Dispositif d'asservissement de frequence | |
| FR2497425A1 (fr) | Synthetiseur de frequence a multiplicateur fractionnaire | |
| EP1624575B1 (fr) | Architecture de synthétiseur de fréquence | |
| EP1367723B1 (fr) | Modulateur sigma-delta numérique-numérique et synthetiseur de fréquence numérique l'incorporant | |
| EP1193878B1 (fr) | Synthétiseur de fréquence et procédé de synthèse de fréquence à faible bruit | |
| FR2689342A1 (fr) | Boucle à verrouillage de fréquence. | |
| WO2002098005A1 (fr) | Synthetiseur n fractionnaire et procede de synchronisation de la phase du signal de sortie | |
| CN107612546B (zh) | 一种基于神经网络的锁相环电路 | |
| CN105763187A (zh) | 调制器及其延时自动校准电路及延时控制模块 | |
| EP1710916B1 (fr) | Boucle à asservissement de phase | |
| EP3048730B1 (fr) | Dispositif de synthèse de fréquence à boucle de rétroaction | |
| EP3764546B1 (fr) | Dispositif de synthèse de fréquence à boucle de rétroaction | |
| EP4155835A1 (fr) | Convertisseur temps numérique et boucle à verrouillage de phase |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20071030 |