FR2824424A1

FR2824424A1 - HIGH FREQUENCY INTEGRATED CIRCUIT

Info

Publication number: FR2824424A1
Application number: FR0114218A
Authority: FR
Inventors: Kousei Maemura; Kazutomi Mori
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-05-01
Filing date: 2001-11-02
Publication date: 2002-11-08
Anticipated expiration: 2021-11-02
Also published as: FR2824424B1; JP2002330030A

Abstract

Un circuit intégré de haute fréquence comprend : des sections d'amplification de signal de haute fréquence (S1, S2); une multiplicité de transistors bipolaires (T11, T21-T25) disposés en parallèle dans les sections d'amplification; et des circuits de polarisation (N11, N21, N22) pour générer de multiples tensions de polarisation pouvant être commandées individuellement (Vb21, Vb22) destinées à être appliquées aux bases des transistors bipolaires. Lorsque de grands signaux sont appliqués en entrée, une tension d'état conducteur est fixée pour les tensions de base, pour obtenir une puissance de sortie élevée en rendant tous les transistors conducteurs. Lorsque de petits signaux sont appliqués en entrée, une tension d'état conducteur est fixée pour une seule des tensions de base pour minimiser la consommation de courant sans diminuer le gain.A high frequency integrated circuit includes: high frequency signal amplifying sections (S1, S2); a multiplicity of bipolar transistors (T11, T21-T25) arranged in parallel in the amplification sections; and bias circuits (N11, N21, N22) for generating multiple individually controllable bias voltages (Vb21, Vb22) for application to the bases of the bipolar transistors. When large signals are inputted, a conductive state voltage is set for the base voltages, to achieve high output power by making all transistors conductive. When small signals are inputted, a conductive state voltage is set for only one of the base voltages to minimize current consumption without decreasing gain.

Description

CIRCUIT INTEGRE DE HAUTE FREQUENCEHIGH FREQUENCY INTEGRATED CIRCUIT

La présente invention concerne un circuit intégré de haute fré- The present invention relates to a high frequency integrated circuit.

quence, et plus particulièrement un circuit intégré de haute fréquence dont la section d'amplification est constituée par des transistors bipolaires (par exemple des transistors bipolaires à hétérojonction). quence, and more particularly a high frequency integrated circuit whose amplification section is constituted by bipolar transistors (for example bipolar heterojunction transistors).

Un amplificateur de puissance devient habituellement un dispo- A power amplifier usually becomes a dispo-

sitif de grande taille lorsqu'on désire obtenir une puissance de sortie éle- large size when you want high power output

vée. Du fait que le produit d'une tension et d'un courant détermine la puissance, si la tension est constante, un dispositif dans lequel un cou rant élevé peut circuler est exigé pour obtenir une puissance de sortie Vee. Since the product of a voltage and a current determines the power, if the voltage is constant, a device in which a high current can flow is required to obtain an output power

élevée. Dans la plupart des dispositifs, du fait que le courant qu'un dispo- high. In most devices, the fact that the current available

sitif peut faire circuler est proportionnel à la taille du dispositif, un dispo- sitive can circulate is proportional to the size of the device, a provision

sitif de grande taille est exigé pour obtenir une puissance de sortie éle- large size is required to obtain high power output

vée. Par exemple, un transistor bipolaire exige une grande taille d'émet Vee. For example, a bipolar transistor requires a large emitter size

teur pour obtenir une puissance de sortie élevée. tor to obtain a high output power.

Dans un téléphone cellulaire du système AMRC (Accès Multiple par Répartition par Code), on doit faire varier la puissance émise par une In a CDMA (Multiple Access by Distribution by Code) cell phone, the power emitted by a

antenne dans une plage de 50 dB ou plus. Par conséquent, dans l'amplifi- antenna in a range of 50 dB or more. Therefore, in the amplifi-

cateur de puissance utilisé dans le téléphone cellulaire, la puissance de sortie au moment auquel des signaux de haute fréquence sont appliqués power cator used in cell phone, the power output at the time when high frequency signals are applied

en entrée doit également varier de 50 dB ou plus. D'autre part, pour pro- input must also vary by 50 dB or more. On the other hand, to pro-

longer la durée de vie de la batterie pour un téléphone cellulaire, il est important que la puissance consommée par l'amplificateur de puissance soit maintenue à un niveau faible. Pour atteindre ce but, il est nécessaire To extend the life of the battery for a cell phone, it is important that the power consumed by the power amplifier is kept at a low level. To achieve this goal, it is necessary

d'augmenter le rendement de puissance en réduisant le courant de polari- to increase the power efficiency by reducing the polarity current

sation dans le mode d'attente ou similaire, lorsque des signaux de haute sation in standby mode or similar, when high signal

fréquence ne sont pas appliqués en entrée. frequency are not applied as input.

Cependant, dans un amplificateur de puissance qui utilise des transistors bipolaires ayant une grande taille d'émetteur, si le courant de polarisation est réduit lorsque des signaux de haute fréquence ne sont However, in a power amplifier that uses bipolar transistors with a large emitter size, if the bias current is reduced when high frequency signals are not

pas appliqués en entrée, le gain au moment auquel un petit signal est ap- not applied as input, the gain when a small signal is heard

pliqué en entrée est diminué. Ceci vient du fait que le gain en courant d'un transistor bipolaire dépend de la densité de courant de l'émetteur, et bien que le gain en courant soit pratiquement constant et ne varie pas input input is decreased. This is because the current gain of a bipolar transistor depends on the current density of the emitter, and although the current gain is practically constant and does not vary

lorsque la densité de courant est supérieure ou égale à une valeur déter- when the current density is greater than or equal to a deter-

minée, le gain en courant diminue lorsque la densité de courant est ex- mined, the current gain decreases when the current density is ex-

cessivement diminuée. Par conséquent, si la densité de courant lorsque continually decreased. Therefore, if the current density when

des signaux de haute fréquence ne sont pas appliqués en entrée est ex- high frequency signals are not applied as input is ex-

cessivement réduite, les signaux sont notablement dégradés dans le cas continuously reduced, the signals are markedly degraded in the case

o de petits signaux sont appliqués en entrée. o small signals are applied as input.

D'autre part, pour obtenir des puissances de sortie élevées en réalisant un amplificateur avec des transistors bipolaires, on a habituel On the other hand, to obtain high output powers by producing an amplifier with bipolar transistors, we usually have

lement employé un circuit de polarisation produisant une tension de pola- A polarization circuit producing a polarization voltage is also used.

risation constante. Dans cette structure, si la puissance d'entrée de haute constant risation. In this structure, if the input power of high

fréquence est augmentée, ie courant de base est augmenté de façon cor- frequency is increased, ie base current is increased cor-

respondante, ce qui entrane un courant de collecteur accru. En d'autres termes, du fait que la densité de courant de l'émetteur augmente ainsi, le gain en courant est augmenté. Dans ce cas, si la densité de courant de l'émetteur au stade initial est faible, le gain de l'amplificateur varie sous corresponding, which results in an increased collector current. In other words, because the current density of the transmitter thus increases, the current gain is increased. In this case, if the current density of the transmitter at the initial stage is low, the gain of the amplifier varies under

l'effet de la puissance d'entrée.the effect of the input power.

La présente invention a été faite pour résoudre de tels problè- The present invention was made to solve such problems.

mes, et un but de la présente invention est d'obtenir une puissance de sortie élevée lorsque de grands signaux sont appliqués en entrée, et de maintenir la consommation de puissance à une valeur faible sans abaisser mes, and an object of the present invention is to obtain a high output power when large signals are applied to the input, and to keep the power consumption at a low value without lowering

le gain lorsque de petits signaux sont appliqués en entrée. gain when small signals are applied as input.

Un autre but de la présente invention est de diminuer la dégra- Another object of the present invention is to reduce the degradation

dation en haute fréquence lorsque de petits signaux sont appliqués en high frequency dation when small signals are applied in

entrée.Entrance.

Un autre but de la présente invention est de réduire une diffé- Another object of the present invention is to reduce a difference

rence de gain entre des cas dans lesquels des grands signaux et de petits rence of gain between cases in which large signals and small

signaux sont appliqués en entrée.signals are applied as input.

Selon un aspect de la présente invention, un circuit intégré de haute fréquence comprend des sections d'amplification de signal de haute According to one aspect of the present invention, a high frequency integrated circuit includes high signal amplification sections.

fréquence, une multiplicité de transistors bipolaires incorporés en paral- frequency, a multiplicity of bipolar transistors incorporated in parallel-

lèle dans les sections d'amplification, et un circuit de polarisation pour lele in the amplification sections, and a bias circuit for

générer une multiplicité de tensions de polarisation devant être appli- generate a multiplicity of bias voltages to be applied

quées aux bases de la multiplicité de transistors bipolaires. Il est possible de commander individuellement la multiplicité de tensions de polarisation. D'autres caractéristiques et avantages de l'invention seront quées at the bases of the multiplicity of bipolar transistors. The multiplicity of bias voltages can be individually controlled. Other characteristics and advantages of the invention will be

mieux compris à la lecture de la description qui va suivre de modes de better understood on reading the following description of modes of

réalisation, donnés à titre d'exemples non limitatifs. La suite de la des- embodiment, given by way of nonlimiting examples. The rest of the

cription se réfère aux dessins annexés, dans lesquels: La figure 1 est un schéma montrant un exemple de configuration d'un circuit intégré de haute fréquence conforme à un premier mode de réalisation de la présente invention; La figure 2 est un schéma montrant un exemple de configuration d'un circuit de polarisation pour obtenir des tensions de base conformé ment au premier mode de réalisation de la présente invention; La figure 3 est une représentation graphique caractéristique montrant la dépendance du degré d'amplification de courant d'un transis tor vis-à-vis de la densité de courant; La figure 4 est une représentation graphique caractéristique montrant la relation entre la puissance d'entrée et le gain d'un amplifica teur, et la densité de courant du transistor; La figure 5 est une représentation graphique montrant les ca ractéristiques de l'amplificateur lorsqu'un second signal de référence est une tension d'état conducteur et une tension d'état bloqué, conformément au premier mode de réalisation de la présente invention; La figure 6 est une représentation graphique montrant la carac téristique de l'amplificateur lorsque le second signal de référence est une tension d'état conducteur et une tension d'état bloqué, conformément au premier mode de réalisation de la présente invention; La figure 7 est un schéma montrant un exemple de configuration d'un circuit intégré de haute fréquence conforme à un second mode de réalisation de la présente invention; La figure 8 est un schéma montrant un exemple de configuration d'un circuit intégré de haute fréquence conforme à un troisième mode de réalisation de la présente invention; La figure 9 est un schéma montrant un exemple d'une configu ration d'un circuit intégré de haute fréquence conforme à un quatrième description refers to the accompanying drawings, in which: FIG. 1 is a diagram showing an example of configuration of a high frequency integrated circuit according to a first embodiment of the present invention; FIG. 2 is a diagram showing an exemplary configuration of a bias circuit for obtaining base voltages in accordance with the first embodiment of the present invention; FIG. 3 is a characteristic graphical representation showing the dependence of the degree of current amplification of a transistor on the current density; FIG. 4 is a characteristic graphical representation showing the relationship between the input power and the gain of an amplifier, and the current density of the transistor; FIG. 5 is a graphical representation showing the characteristics of the amplifier when a second reference signal is a conductive state voltage and a blocked state voltage, in accordance with the first embodiment of the present invention; FIG. 6 is a graphical representation showing the characteristic of the amplifier when the second reference signal is a conductive state voltage and a blocked state voltage, in accordance with the first embodiment of the present invention; FIG. 7 is a diagram showing an example of configuration of a high frequency integrated circuit according to a second embodiment of the present invention; FIG. 8 is a diagram showing an example of configuration of a high frequency integrated circuit according to a third embodiment of the present invention; FIG. 9 is a diagram showing an example of a configuration of a high frequency integrated circuit conforming to a fourth

mode de réalisation de la présente invention. embodiment of the present invention.

Premier mode de réalisation La figure 1 est un schéma montrant un exemple de configuration d'un circuit intogré de haute fréquence conforme au Premier Mode de Réalisation de la présente invention. Le circuit intégré de haute fréquence représenté sur la figure 1 est constitué par deux étages de sections d'am First embodiment FIG. 1 is a diagram showing an example of configuration of a high frequency integrated circuit in accordance with the First embodiment of the present invention. The high frequency integrated circuit shown in Figure 1 consists of two stages of amps

plification consistant en amplificateurs bipolaires connectés verticalement. Plication consisting of bipolar amplifiers connected vertically.

Sur la figure 1, Pin est une borne d'entrée pour des signaux de haute fréquence; Po est une borne de sortie pour des signaux amplifiés; Vcc est une borne de tension de source d'alimentation; N11, N21, N22 sont des circuits de polarisation pour générer des tensions de base; M11, M12, M21 à M23 sont des circuits d'adaptation; T11 et T21 à T25 sont des transistors bipolaires; C1, C21, C22 sont des condensateurs; S1 est une section d'amplification de premier étage; et S2 est une section d'amplifi cation de dernier étage. Bien que chacun des transistors bipolaires T11 et T21 à T25 soit représenté par un seul symbole, il peut être constitué par In Figure 1, Pin is an input terminal for high frequency signals; Po is an output terminal for amplified signals; Vcc is a power source voltage terminal; N11, N21, N22 are bias circuits for generating base voltages; M11, M12, M21 to M23 are adaptation circuits; T11 and T21 to T25 are bipolar transistors; C1, C21, C22 are capacitors; S1 is a first stage amplification section; and S2 is a top stage amplification section. Although each of the bipolar transistors T11 and T21 to T25 is represented by a single symbol, it can be constituted by

une multiplicité de transistors.a multiplicity of transistors.

Dans le premier mode de réalisation, la section d'amplification de premier étage S1 comprend un transistor bipolaire T11. La base du transistor bipolaire T11 est connectée au premier circuit de polarisation In the first embodiment, the first stage amplification section S1 comprises a bipolar transistor T11. The base of the bipolar transistor T11 is connected to the first bias circuit

de base N11.basic N11.

La section d'amplification de dernier étage S2 comprend cinq transistors bipolaires T21 à T25 disposés en parallèle. La base de chacun des transistors bipolaires T21 à T25 est connectée à deux circuits de po larisation de base N21 et N22. Ainsi, la base du premier transistor bipo laire T21 est connectée au second circuit de polarisation de base N21, et les bases des quatre autres transistors bipolaires T22 à T25 sont con The last stage amplification section S2 includes five bipolar transistors T21 to T25 arranged in parallel. The base of each of the bipolar transistors T21 to T25 is connected to two basic polarization circuits N21 and N22. Thus, the base of the first bipolar transistor T21 is connected to the second basic bias circuit N21, and the bases of the other four bipolar transistors T22 to T25 are con

nectées au troisième circuit de polarisation de base N22. connected to the third basic bias circuit N22.

La taille totale de la section d'amplification de dernier étage S2 The total size of the top stage amplification section S2

est la somme de toutes les tailles des transistors bipolaires T21 à T25. is the sum of all the sizes of the bipolar transistors T21 to T25.

Par conséquent, par exemple, s'il faut 10 000 um2 pour l'aire totale d'une section d'émetteur afin d'obtenir 1 W pour la puissance de sortie de la section d'amplification de dernier étage S2, déterminée par la puissance de sortie maximale exigée par un amplificateur, la taille d'émetteur de Therefore, for example, if 10,000 um2 is required for the total area of a transmitter section in order to obtain 1 W for the output power of the last stage amplification section S2, determined by the maximum output power required by an amplifier, the transmitter size of

chacun des transistors bipolaires T21 à T25 est de 2000 um2. each of the bipolar transistors T21 to T25 is 2000 um2.

Le premier circuit de polarisation N11 et le second circuit de polarisation N21 génèrent et fournissent la première tension de base Vb11 et la seconde tension de base Vb21, à partir du même premier si- gnal de référence Vref1. Le troisième circuit de polarisation V22 génère et fournit la troisième tension de polarisation Vb22 à partir du second signal de référence Vref2 qui diffère du premier signal de référence Vref1. Par conséquent, dans la section d'amplification de dernier étage S2, la ten sion de base du premier transistor T21 diffère de la tension de base des The first bias circuit N11 and the second bias circuit N21 generate and supply the first base voltage Vb11 and the second base voltage Vb21, from the same first reference signal Vref1. The third bias circuit V22 generates and supplies the third bias voltage Vb22 from the second reference signal Vref2 which differs from the first reference signal Vref1. Consequently, in the last stage amplification section S2, the base voltage of the first transistor T21 differs from the base voltage of the

quatre autres transistors T22 à T25. four other transistors T22 to T25.

La figure 2 est un schéma montrant un exemple de configuration d'un circuit de polarisation pour obtenir les tensions de base Vb11, Vb21 et Vb22. Sur la figure 2, D41 et D42 sont des diodes, R41 et R42 sont des résistances, et T41 est un transistor. La résistance R41 et deux diodes FIG. 2 is a diagram showing an example of configuration of a bias circuit for obtaining the base voltages Vb11, Vb21 and Vb22. In Figure 2, D41 and D42 are diodes, R41 and R42 are resistors, and T41 is a transistor. Resistor R41 and two diodes

D41 et D42 sont connectées en série entre la borne de signal de réfé- D41 and D42 are connected in series between the reference signal terminal

rence Vref et la masse, et en parallèle sur ce circuit série, le transistor rence Vref and ground, and in parallel on this series circuit, the transistor

T41 et la résistance R42 sont connectés en série entre la borne de ten- T41 and resistor R42 are connected in series between the voltage terminal

sion de source d'alimentation Vcc et la masse. La base du transistor T41 est connectée entre la résistance R41 et la diode D41. De plus, I'émetteur Vcc power source and ground. The base of transistor T41 is connected between resistor R41 and diode D41. In addition, the transmitter

du transistor T41 fournit la tension de base Vb. of transistor T41 provides the base voltage Vb.

La figure 3 est une représentation graphique caractéristique Figure 3 is a typical graphical representation

montrant la dépendance du facteur d'amplification de courant d'un tran- showing the dependence of the current amplification factor of a tran-

sistor vis-à-vis de la densité de courant. Comme le montre la figure 3, le sistor vis-à-vis the current density. As shown in Figure 3, the

facteur d'amplificateur de courant (gain en courant) d'un transistor bipo- current amplifier factor (current gain) of a bipo- transistor

iaire augmente brusquement sous l'effet de l'augmentation de la densité de courant de l'émetteur (O à Jc1), et il devient pratiquement une valeur constante,B1 dans une certaine plage de courant (Jc1 à Jc2). Cependant, dans la condition de Jc3 dans laquelle la densité de courant est faible, le iaire increases suddenly under the effect of the increase in the current density of the emitter (O to Jc1), and it becomes practically a constant value, B1 in a certain current range (Jc1 to Jc2). However, in the condition of Jc3 in which the current density is low, the

facteur d'amplification de courant prend une valeur,B3 inférieure à la va- current amplification factor takes a value, B3 less than the value

leur constante,B1.their constant, B1.

La figure 4 est une représentation graphique caractéristique Figure 4 is a typical graphical representation

montrant la relation entre la puissance d'entrée et le gain d'un amplifica- showing the relationship between the input power and the gain of an amplifier

teur, et la densité de courant du transistor. Lorsqu'on fait fonctionner le circuit de polarisation représenté sur la figure 2 de façon que la tension de base Vb de l'amplificateur devienne constante, le courant de base augmente et la densité de courant de l'élément augmente sous l'effet d'une augmentation de la puissance d'entrée des signaux de haute fré quence. Lorsque la densité de courant de l'élément augmente ainsi sous I'effet de l'augmentation de la puissance d'entrée, I'amplification de cou rant de l'élément est augmentée, et le gain augmente sous l'effet de tor, and the current density of the transistor. When the bias circuit shown in FIG. 2 is operated so that the base voltage Vb of the amplifier becomes constant, the base current increases and the current density of the element increases under the effect of an increase in the input power of high frequency signals. When the current density of the element thus increases under the effect of the increase in the input power, the amplification of current of the element is increased, and the gain increases under the effect of

l'augmentation de la puissance d'entrée. increased input power.

Pour maintenir une consommation de courant faible lorsque de petits signaux sont appliqués en entrée, il est nécessaire de diminuer le courant circulant dans un transistor dans la condition dans laquelle aucun signal de haute fréquence n'est appliqué en entrée. Cependant, pour ob tenir une puissance de sortie maximale, on utilise un transistor qui a une aire d'émetteur de 10 000 um2, par exemple. Si le courant circulant dans ce transistor est de 100 mA, la densité de courant à ce moment est de 1000 A/cm2. Cependant, si la densité de courant est de 1000 A/cm2 ou moins, le gain de l'amplificateur diminue de 5 dB ou plus lorsque le cou To maintain a low current consumption when small signals are applied to the input, it is necessary to reduce the current flowing in a transistor in the condition in which no high frequency signal is applied to the input. However, to obtain maximum output power, a transistor is used which has an emitter area of 10,000 um2, for example. If the current flowing in this transistor is 100 mA, the current density at this time is 1000 A / cm2. However, if the current density is 1000 A / cm2 or less, the gain of the amplifier decreases by 5 dB or more when the neck

rant d'entrée est faible.input rant is low.

Bien que le premier mode de réalisation représenté sur la figure 1 utilise cinq transistors dans la section d'amplification de dernier étage S2, une seconde tension de base Vb21 est appliquée à un transistor T21, et une troisième tension de base Vb22 est appliquée à tous les autres transistors T22 à T25. La seconde tension de base Vb21 est commandée par un premier signal de référence Vref1, et la troisième tension de base Although the first embodiment shown in Figure 1 uses five transistors in the last stage amplifier section S2, a second base voltage Vb21 is applied to a transistor T21, and a third base voltage Vb22 is applied to all the other transistors T22 to T25. The second base voltage Vb21 is controlled by a first reference signal Vref1, and the third base voltage

Vb22 est commandée par un second signal de référence Vref2. Vb22 is controlled by a second reference signal Vref2.

Dans la configuration de la figure 1, lorsqu'une puissance de sortie maximale est exigée pour la puissance de sortie de l'amplificateur, un courant est fourni à la base de chacun des transistors T11 et T21 à T25 en appliquant en entrée une tension d'état conducteur (par exemple 2,8 V pour un transistor bipolaire à hétérojonction à base de GaAs (qu'on dési gne ci-après en abrégé par HBT)) pour les premier et second signaux de In the configuration of FIG. 1, when a maximum output power is required for the output power of the amplifier, a current is supplied to the base of each of the transistors T11 and T21 to T25 by applying an input voltage d conductive state (for example 2.8 V for a GaAs-based heterojunction bipolar transistor (hereinafter abbreviated as HBT)) for the first and second signal

référence Vref1 et Vref2 pour les circuits de polarisation N11, N12 et N22. reference Vref1 and Vref2 for the polarization circuits N11, N12 and N22.

Dans ce cas, on applique pour les première à troisième tensions de base Vb11, Vb21 et Vb22 des tensions qui permettent à chacun des transistors T11 et T21 à T25 dans la section d'amplification de dernier étage S2 d'amplifier un courant. Les tensions de base Vb11, Vb21 et Vb22 sont d'environ 0,7 V ou plus pour un transistor bipolaire consistant en Si, et d'environ 1,3 V ou plus pour un HBT qui utilise AlGaAs ou In this case, for the first to third base voltages Vb11, Vb21 and Vb22, voltages are applied which allow each of the transistors T11 and T21 to T25 in the last stage amplification section S2 to amplify a current. The base voltages Vb11, Vb21 and Vb22 are approximately 0.7 V or more for a bipolar transistor consisting of Si, and approximately 1.3 V or more for a HBT which uses AlGaAs or

InGaP pour l'émetteur.InGaP for the transmitter.

Comme décrit ci-dessus, lorsqu'une tension d'état conducteur est appliquée pour les premier et second signaux de référence Vref1 et Vref2, du fait que les cinq transistors T21 à T25 effectuent tous une am plification de courant, les trarsistors T11 et T21 à T25 effectuent tous une amplification de puissance, et on peut obtenir une puissance de sortie maximale. Si le gain total des transistors T21 à T25 dans la section d'am plification de dernier étage S2 est de 12 dB, et la perte dans le circuit d'atténuation M21 disposé entre la section d'amplification de premier étage S1 et la section d'amplification de dernier étage S2 est de 2 dB, la puissance de sortie exigée pour la section d'amplification de premier étage S1 peut être inférieure de 10 dB (= 12 dB - 2 dB) à la puissance de sortie de la section d'amplification de dernier étage S2. En d'autres ter mes, la puissance de sortie de la section d'amplification de premier étage S1 peut être le dixième de la puissance de sortie de la section d'amplifi As described above, when a conductive state voltage is applied for the first and second reference signals Vref1 and Vref2, since the five transistors T21 to T25 all carry out a current amplification, the trarsistors T11 and T21 at T25 all perform power amplification, and maximum output power can be obtained. If the total gain of the transistors T21 to T25 in the last stage amplification section S2 is 12 dB, and the loss in the attenuation circuit M21 arranged between the first stage amplification section S1 and the section d last stage amplification S2 is 2 dB, the output power required for the first stage amplification section S1 can be 10 dB lower (= 12 dB - 2 dB) than the output power of the first section last stage amplification S2. In other words, the output power of the first stage amplifier section S1 can be one tenth of the output power of the amplifier section

cation de dernier étage S2.last stage cation S2.

Ceci signifie que si la taille totale des transistors T21 à T25 dans la section d'amplification de dernier étage S2 est de 10 000,um2, la taille du transistor T11 dans la section d'amplification de premier étage S1 peut être égale au dixième de la taille totale des transistors T21 à T25. Ainsi, la taille du transistor T11 dans la section d'amplification de premier étage S1 peut être de 1000 um2. Ici, si la section d'amplification de dernier étage S2 est constituée par un transistor d'une taille de 000,um2, comme dans un circuit intégré de haute fréquence classique, pour éviter que le gain diminue lorsque la puissance d'entrée est faible, ii est nécessaire de faire circuler un courant de: 1000 Alcm2 x 11 000,um2 = 110 mA Cependant, dans la configuration représentee sur la figure 1, du fait que le transistor dans la section d'amplification de dernier étage S2 est divisé en cinq transistors T21 à T25, et la tension de base à appliquer en entrée est également divisée en deux tensions de base Vb21 et Vb22, un seul transistor T21 peut être placé à l'état conducteur et les quatre autres transistors T22 à T25 peuvent être bloqués. En d'autres termes, un seul transistor T21 peut être utilisé pour l'amplification, en appliquant une tension d'état conducteur pour le premier signal de référence Vref1, et une tension d'état bloqué (tension basse telle que O V) pour le second This means that if the total size of the transistors T21 to T25 in the last stage amplification section S2 is 10,000, um2, the size of the transistor T11 in the first stage amplification section S1 can be equal to one tenth of the total size of the transistors T21 to T25. Thus, the size of the transistor T11 in the first stage amplification section S1 can be 1000 um2. Here, if the last stage amplification section S2 is constituted by a transistor with a size of 000, um2, as in a conventional high frequency integrated circuit, to avoid that the gain decreases when the input power is low , it is necessary to circulate a current of: 1000 Alcm2 x 11,000, um2 = 110 mA However, in the configuration shown in FIG. 1, because the transistor in the last stage amplification section S2 is divided into five transistors T21 to T25, and the base voltage to be applied at the input is also divided into two base voltages Vb21 and Vb22, a single transistor T21 can be placed in the conducting state and the other four transistors T22 to T25 can be blocked . In other words, a single transistor T21 can be used for amplification, by applying a conductive state voltage for the first reference signal Vref1, and a blocked state voltage (low voltage such as OV) for the second

signal de référence Vref2.reference signal Vref2.

Ainsi, la taille de la région qui fonctionne dans la section d'am- So the size of the region that operates in the am section

plification de dernier étage S2, lorsque la puissance d'entrée est faible, peut être seulement de 2000,um2. Par conséquent, le courant exigé pour que le gain ne soit pas diminué, même lorsqu'un petit signal est appliqué en entrée, est 1000 Alcm2 x 3000 %m2 = 30 mA Par conséquent, le courant lorsqu'un petit signal est appliqué en entrée peut être le quart du courant lorsqu'un seul grand transistor est utilisé last stage plification S2, when the input power is low, may be only 2000, um2. Therefore, the current required so that the gain is not reduced, even when a small signal is applied to the input, is 1000 Alcm2 x 3000% m2 = 30 mA Therefore, the current when a small signal is applied to the input can be a quarter of the current when only one large transistor is used

pour constituer la section d'amplification de dernier étage S2. to constitute the last stage amplification section S2.

Dans l'amplificateur représenté sur ia figure 1, des signaux de haute fréquence appliqués à partir de la borne d'entrée Pin traversent le circuit d'adaptation M21 à partir de la section d'amplification de premier étage S1, traversent en outre des condensateurs C21 et C22, et sont ap pliqués à la section d'amplification de dernier étage S2. Dans ce cas, si une tension d'état bloqué est appliquée pour le second signal de réfé rence Vref2, de façon à bloquer les quatre transistors T22 à T25 dans la section d'amplification de dernier étage S2, la tension de base des tran In the amplifier shown in FIG. 1, high frequency signals applied from the input terminal Pin pass through the adaptation circuit M21 from the first stage amplification section S1, also pass through capacitors C21 and C22, and are applied to the last stage amplification section S2. In this case, if a blocked state voltage is applied for the second reference signal Vref2, so as to block the four transistors T22 to T25 in the last stage amplification section S2, the base voltage of the tran

sistors T22 à T25 connectés au condensateur C22 est diminuée. sistors T22 to T25 connected to capacitor C22 is decreased.

Par conséquent, I'impédance des transistors T22 à T25 devient supérieure à l'impédance du transistor T21 connecté au condensateur C21, et presque toute la puissance traverse le condensateur C21 et est appliquée au transistor T21. Pendant ce temps, bien que les signaux qui sont émis par le transistor T21 soient appliqués au circuit d'adaptation M23 et aux collecteurs des transistors T22 à T25, la majeure partie des signaux traverse le circuit d'adaptation M23 et est émise sous la forme de puissance de sortie, du fait que l'impédance des transistors T22 à T25 est élevée. D'autre part, les circuits d'adaptation M11, M12 et M21 à M23 de l'amplificateur représenté sur la figure 1 sont optimisés dans l'état dans lequel une tension d'état conducteur est appliquée pour les premier et se cond signaux de référence Vref1 et Vref2 pour faire passer à l'état conducteur tous les transistors T21 à T25 dans la section d'amplification de dernier étage S2. Bien que l'adaptation soit perdue lorsque les quatre Consequently, the impedance of the transistors T22 to T25 becomes greater than the impedance of the transistor T21 connected to the capacitor C21, and almost all the power passes through the capacitor C21 and is applied to the transistor T21. During this time, although the signals which are emitted by the transistor T21 are applied to the adaptation circuit M23 and to the collectors of the transistors T22 to T25, the major part of the signals crosses the adaptation circuit M23 and is emitted in the form output power, because the impedance of transistors T22 to T25 is high. On the other hand, the adaptation circuits M11, M12 and M21 to M23 of the amplifier shown in FIG. 1 are optimized in the state in which a conductive state voltage is applied for the first and cond signals. reference Vref1 and Vref2 to switch all the transistors T21 to T25 to the conductive state in the last stage amplification section S2. Although adaptation is lost when all four

transistors T21 à T25 sont bloqués, le gain est diminué seulement d'envi- transistors T21 to T25 are blocked, the gain is only reduced by approx.

ron 2 dB.ron 2 dB.

La figure 5 est une représentation graphique montrant les ca ractéristiques de l'amplificateur lorsque le second signal de référence Vref2 est une tension d'état conducteur et une tension d'état bloqué. Sur la figure 5, lorsque la puissance de sortie est dans une plage comprise entre Po2 et Pomax, le second signal de référence Vref2 et fixé à une tension d'état conducteur; et lorsque la puissance de sortie est Po1 (Po2 c Po1 Pomax) ou moins, le second signal de référence Vref2 est fixé à FIG. 5 is a graphical representation showing the characteristics of the amplifier when the second reference signal Vref2 is a conductive state voltage and a blocked state voltage. In FIG. 5, when the output power is in a range between Po2 and Pomax, the second reference signal Vref2 and fixed at a conductive state voltage; and when the output power is Po1 (Po2 c Po1 Pomax) or less, the second reference signal Vref2 is set to

une tension d'état bloqué.a blocked state voltage.

Les caractéristiques présentent une hystérésis entre les puis- The characteristics show a hysteresis between the

sances de sortie Po1 et Po2 dans le but de minimiser la variation de gain, lorsque le système peut utiliser initialement une puissance de sortie de Pomax, et ensuite diminuer progressivement la puissance de sortie. En d'autres termes, du fait que la variation de gain lorsque le second signal de référence Vref2 est commuté d'une tension d'état conducteur à une tension d'état bloqué peut occasionner des problèmes, le second signal de référence Vref2 peut être soit une tension d'état conducteur soit une tension d'état bloqué à l'intérieur d'une plage dans laquelle la puissance Po1 and Po2 output sessions in order to minimize the gain variation, when the system can initially use Pomax output power, and then gradually decrease the output power. In other words, since the gain variation when the second reference signal Vref2 is switched from a conductive state voltage to a blocked state voltage can cause problems, the second reference signal Vref2 can be either a conductive state voltage or a blocked state voltage within a range in which the power

de sortie est intermédiaire, afin de résoudre de tels problèmes. output is intermediate, in order to solve such problems.

Avec la configuration pour commuter l'état de conduction/blocage du second signal de référence Vref2 en fonction du niveau de puissance de sortie, on obtient la caractéristique représentée sur la figure 6. Par conséquent, le courant lorsque de petits signaux sont appliqués en entrée With the configuration for switching the conduction / blocking state of the second reference signal Vref2 as a function of the output power level, the characteristic shown in FIG. 6 is obtained. Consequently, the current when small signals are applied to the input

peut être notablement réduit, à environ 1t4. can be significantly reduced, to around 1t4.

Second mode de réalisation La figure 7 est un schéma montrant un exemple de configuration d'un circuit intégré de haute fréquence conforme à un second mode de réalisation de la présente invention. Le circuit intégré de haute fréquence représenté sur la figure 7 a la même configuration que le premier mode de réalisation auquel un circuit inverseur de signal N31 pour inverser le second signal de référence Vref2, et une inductance L1 et un transistor T3 pour commander la troisième tension de base Vb22 sont ajoutés. Dans le premier mode de réalisation décrit ci-dessus, lorsqu'une tension d'état bloqué est appliquée pour le second signal de référence Vref2, la troisième tension de base Vb22 devient la tension pour bloquer le courant de base de chacun des transistors T22 à T25, ce qui élève Second embodiment FIG. 7 is a diagram showing an example of configuration of a high frequency integrated circuit according to a second embodiment of the present invention. The high frequency integrated circuit shown in FIG. 7 has the same configuration as the first embodiment in which a signal inverting circuit N31 to invert the second reference signal Vref2, and an inductance L1 and a transistor T3 to control the third voltage basic Vb22 are added. In the first embodiment described above, when a blocked state voltage is applied for the second reference signal Vref2, the third base voltage Vb22 becomes the voltage to block the base current of each of the transistors T22 to T25, which elevates

I'impédance de chaque transistor T22 à T25. The impedance of each transistor T22 to T25.

Ainsi, si le circuit de polarisation est constitué de la manière représentée sur la figure 2, et le signal de référence Vref est fixé à O V, I'impedance de sortie du circuit de polarisation devient pratiquement identique à la valeur de la résistance 42. La valeur de la résistance 42 est aussi élevée que possible (par exemple plusieurs centaines d'ohms) pour diminuer la consommation de puissance du circuit de polarisation. Par conséquent, l'impédance de sortie du troisième circuit de polarisation N22 lorsque le second signal de référence Vref2 est au niveau de blocage, Thus, if the bias circuit is constituted in the manner shown in FIG. 2, and the reference signal Vref is fixed at OV, the output impedance of the bias circuit becomes practically identical to the value of the resistor 42. The value of the resistor 42 is as high as possible (for example several hundred ohms) to reduce the power consumption of the bias circuit. Consequently, the output impedance of the third bias circuit N22 when the second reference signal Vref2 is at the blocking level,

devient la valeur de la résistance 42 de plusieurs centaines d'ohms. becomes the value of resistor 42 by several hundred ohms.

Ainsi, comme décrit dans le premier mode de réalisation, lors que le second signal de référence Vref2 est au niveau de blocage, l'impé dance des transistors T22 à T25 est augmentée, et le signal provenant de la section d'amplification de premier étage S1 est appliqué au transistor T21 ayant une plus faible impédance. Cependant, si l'impédance de sortie du troisième circuit de polarisation N22 est élevée, des signaux de haute fréquence peuvent faire varier la tension de base des transistors T22 à T25, et les transistors T22 à T25 peuvent fonctionner en occasionnant Thus, as described in the first embodiment, when the second reference signal Vref2 is at the blocking level, the impedance of the transistors T22 to T25 is increased, and the signal coming from the first stage amplification section S1 is applied to transistor T21 having a lower impedance. However, if the output impedance of the third bias circuit N22 is high, high frequency signals can vary the base voltage of the transistors T22 to T25, and the transistors T22 to T25 can operate by causing

une dégradation de l'opération d'amplification. a degradation of the amplification operation.

Dans le second mode de réalisation, pour éviter de tels incon vénients, une inductance L1 et un transistor T3 sont intercalés en série entre la base de chacun des transistors T22 à T25 et la masse, et le si gnal inversé par rapport au second signal de référence Vref2 est appliqué à la base du transistor T3. Ainsi, lorsque le second signal de référence Vref2 est une tension d'état bloqué, le transistor T3 devient conducteur pour abaisser l'impédance en courant continu de chacun des transistors 1 1 T22 à T25. Cependant, du fait que l'inductance L1 est intercalée pour des fréquences élevées, I'impédance de chacun des transistors T22 à T25 dans la région de haute fréquence est élevee, et des signaux de haute In the second embodiment, to avoid such drawbacks, an inductance L1 and a transistor T3 are inserted in series between the base of each of the transistors T22 to T25 and the ground, and the signal if inverted with respect to the second signal. reference Vref2 is applied to the base of transistor T3. Thus, when the second reference signal Vref2 is a blocked state voltage, the transistor T3 becomes conductive to lower the direct current impedance of each of the transistors 1 1 T22 to T25. However, because the inductance L1 is interposed for high frequencies, the impedance of each of the transistors T22 to T25 in the high frequency region is high, and signals of high

fréquence traversent le transistor T21 et sont émis. frequency pass through transistor T21 and are emitted.

Conformément au second mode de réalisation, comme décrit ci dessus, si chacun des transistors T22 à T25 est bloqué, I'impédance de chaque transistor T22 à T25 pour le courant continu peut être diminuée, et la variation de la tension de base sous l'effet de signaux de haute fré In accordance with the second embodiment, as described above, if each of the transistors T22 to T25 is blocked, the impedance of each transistor T22 to T25 for direct current can be reduced, and the variation of the base voltage under the high fr signal effect

quence peut être matrisée pour réduire la dégradation. quence can be mastered to reduce degradation.

Troisième mode de réalisation La figure 8 est un schéma montrant un exemple de configuration d'un circuit intégré de haute fréquence conforme au troisième mode de réalisation de la présente invention. Dans le circuit intégré de haute fré quence représenté sur la figure 8, la section d'amplification de premier étage S1 comprend deux transistors bipolaires T11 et T12 qui sont con nectés en parallèle. Les bases de ces transistors bipolaires T11 et T12 sont respectivement connectées aux premier et quatrième circuits de po Third embodiment FIG. 8 is a diagram showing an example of configuration of a high frequency integrated circuit according to the third embodiment of the present invention. In the high frequency integrated circuit shown in FIG. 8, the first stage amplification section S1 comprises two bipolar transistors T11 and T12 which are connected in parallel. The bases of these bipolar transistors T11 and T12 are respectively connected to the first and fourth po circuits.

larisation de base N11 et N12.base N11 and N12.

Avec ces deux circuits de polarisation N11 et N12, les transis tors bipolaires T11 et T12 peuvent être commandés respectivement par des signaux de référence Vref1 et Vref2. En d'autres termes, le premier circuit de polarisation N11 et le quatrième circuit de polarisation N12 gé nèrent la première tension de base Vb11 et la quatrième tension de base Vb12 à partir des signaux de référence respectifs Vref1 et Verf2, et ils les émettent pour la tension de base des transistors T11 et T12 dans la sec With these two bias circuits N11 and N12, the bipolar tors transis T11 and T12 can be controlled respectively by reference signals Vref1 and Vref2. In other words, the first bias circuit N11 and the fourth bias circuit N12 generate the first base voltage Vb11 and the fourth base voltage Vb12 from the respective reference signals Vref1 and Verf2, and they transmit them for the basic voltage of transistors T11 and T12 in the sec

tion d'amplification de premier étage S1. S1 first stage amplification.

La secti on d' a m pl ification de de rn ier étag e S2 co m pre nd tro is transistors bipolaires T21 à T23 qui sont connectés en parallèle. Les ba ses de ces trois transistors T21 à T23 sont respectivement connectées à trois circuits de polarisation de base N21, N22 et N23. Plus précisément, la base du premier transistor bipolaire T21 est connectée au second cir cuit de polarisation de base N21; la base du second transistor bipolaire T22 est connectée au troisième circuit de polarisation de base N22; et la base du troisième transistor bipolaire T23 est connectée au cinquième The a m pl ification secti on of the last stage S2 includes three bipolar transistors T21 to T23 which are connected in parallel. The bases of these three transistors T21 to T23 are respectively connected to three basic bias circuits N21, N22 and N23. More specifically, the base of the first bipolar transistor T21 is connected to the second base bias circuit N21; the base of the second bipolar transistor T22 is connected to the third base bias circuit N22; and the base of the third bipolar transistor T23 is connected to the fifth

circuit de polarisation de base N23. basic bias circuit N23.

Avec ces trois circuits de polarisation N21, N22 et N23, les transistors T21, T22 et T23 peuvent être commandés respectivement par les signaux de référence Vref1, Vref2 et Vref3. En d'autres termes, le se cond circuit de polarisation N21, le troisième circuit de polarisation N22 et le cinquième circuit de polarisation N23 génèrent les seconde, troisième et cinquième tensions de base Vb21, Vb22 et Vb23 à partir des signaux de référence respectifs Vref1, Vref2 et Vref3, et il les émettent pour la tension de base des transistors T21, T22 et T23 dans la section d'amplifi With these three bias circuits N21, N22 and N23, the transistors T21, T22 and T23 can be controlled respectively by the reference signals Vref1, Vref2 and Vref3. In other words, the second bias circuit N21, the third bias circuit N22 and the fifth bias circuit N23 generate the second, third and fifth base voltages Vb21, Vb22 and Vb23 from the respective reference signals Vref1. , Vref2 and Vref3, and it emits them for the base voltage of the transistors T21, T22 and T23 in the amplifier section

cation de dernier étage S2.last stage cation S2.

Dans ce cas, les aires des transistors T11 et T12 dans la sec tion d'amplification de premier étage S1, et les aires des transistors T21, T22 et T23 da ns la section d' a m pl ifi cation de dern ie r étage S2 peuvent avoir des rapports d'aires choisis. Par exemple, le rapport des aires des transistors T21, T22 et T23 dans la section d'amplification de dernier étage S2 peut être 1:4:20. Le rapport des aires des transistors T11 et T12 In this case, the areas of the transistors T11 and T12 in the first stage amplification section S1, and the areas of the transistors T21, T22 and T23 in the last stage amplification section S2 can have selected area reports. For example, the ratio of the areas of the transistors T21, T22 and T23 in the last stage amplification section S2 can be 1: 4: 20. The ratio of the areas of transistors T11 and T12

dans la section d'amplification de premier étage S1 est de préférence 1:1. in the first stage amplification section S1 is preferably 1: 1.

Dans ce cas, de façon similaire au premier mode de réalisation, si l'aire totale de la section d'amplification de dernier étage S2 est de 000,um2, et l'aire totale de la section d'amplification de premier étage S1 est de 1000,um2, c'est-à-dire le dixième de l'aire totale de la section d'amplification de dernier étage S2, I'aire de chacun des transistors T11 et T12 dans la section d'amplification de premier étage S1 est de 500 m2, et les aires des transistors T21, T22 et T23 dans la section d'ampli fication de dernier étage S2 sont respectivement de 400,um2, 1600 m2 et In this case, similarly to the first embodiment, if the total area of the last stage amplification section S2 is 000, um2, and the total area of the first stage amplification section S1 is of 1000, um2, i.e. one tenth of the total area of the last stage amplification section S2, the area of each of the transistors T11 and T12 in the first stage amplification section S1 is 500 m2, and the areas of transistors T21, T22 and T23 in the last stage amplification section S2 are 400, um2, 1600 m2 and

8000 m2.8000 m2.

Dans le second mode de réalisation, pour obtenir une puissance de sortie maximale de l'amplificateur, des tensions d'état conducteur sont établies pour la totalité des premier à troisième signaux de référence Vref1 à Vref3. De plus, pour obtenir une puissance de sortie moyenne égale à la puissance de sortie maximale moins 10 dB, des tensions d'état conducteursont établies seulement pour les premier et second signaux de référence Vref1 et Vref2, et pour obtenir une puissance de sortie faible égale à la puissance de sortie maximale moins 20 dB, des tensions d'état conducteur sont établies seulement pour le premier signal de référence In the second embodiment, to obtain a maximum output power of the amplifier, conductive state voltages are established for all of the first to third reference signals Vref1 to Vref3. In addition, to obtain an average output power equal to the maximum output power minus 10 dB, conductive state voltages are established only for the first and second reference signals Vref1 and Vref2, and to obtain a low output power equal at maximum output power minus 20 dB, conductive state voltages are established only for the first reference signal

Vref 1.Vref 1.

Par la commande décrite ci-dessus, il est possible de réduire notablement la consommation de courant lorsque de petits signaux don nant une puissance de sortie inférieure de 20 dB à la puissance de sortie maximale, sont appliqués en entrée. Plus précisément, Iorsque seul le premier signal de référence Vref1 est une tension d'état conducteur, et les second et troisième signaux de référence Vref2 et Vref3 sont des ten sions d'état bloqué, les aires d'émetteur des transistors en fonctionne ment sont de 500,um2 pour la section d'amplification de premier étage S1, et de 400,um2 pour la section d'amplification de dernier étage S2. Par conséquent, la valeur de courant peut être réduite à: 1000 A/cm2 x 900, um2 = 9 mA La raison pour laquelle ie rapport d'aires des transistors T11 et T12 dans ia section d'amplification de premier étage S1 est 1: 1, est la suivante: si le rapport d'aires est 1:5, et le transistor ayant l'aire la plus grande est bloqué, I'impédance d'entrée de la section d'amplification de By the control described above, it is possible to significantly reduce the current consumption when small signals giving an output power lower than 20 dB to the maximum output power, are applied as input. More precisely, when only the first reference signal Vref1 is a conductive state voltage, and the second and third reference signals Vref2 and Vref3 are blocked state voltages, the emitter areas of the transistors in operation are 500, um2 for the first stage amplification section S1, and 400, um2 for the last stage amplification section S2. Therefore, the current value can be reduced to: 1000 A / cm2 x 900, um2 = 9 mA The reason why the area ratio of the transistors T11 and T12 in the first stage amplification section S1 is 1: 1, is as follows: if the area ratio is 1: 5, and the transistor with the largest area is off, the input impedance of the amplification section of

premier étage S1 change fortement, et peut occasionner des problèmes. first stage S1 changes greatly, and can cause problems.

Si le rapport d'aires est 1:1, même si un transistor est bloqué, le change ment d'impédance est au maximum dans un rapport de deux, et il n'occa sionne normalement aucun problème. Cependant, si un mécanisme de commande d'impédance est incorporé du côté d'entrée pour effectuer une commande visant à minimiser les problèmes, même lorsque le transistor ayant une pius grande aire est bloqué, le rapport d'aires des transistors If the area ratio is 1: 1, even if a transistor is blocked, the impedance change is at most in a ratio of two, and it normally does not cause any problem. However, if an impedance control mechanism is incorporated on the input side to perform control to minimize problems, even when the transistor having a larger area is off, the area ratio of the transistors

T11 et T12 peut être par exemple de 1:5. T11 and T12 can be for example 1: 5.

Quatrième mode de réalisation La figure 9 est un schéma montrant un exemple de configuration d'un circuit intégré de haute fréquence conforme au quatrième mode de réalisation de la présente invention. Le circuit intégré de haute fréquence représenté sur la figure 9 a la même configuration que le premier mode de réalisation représenté sur la figure 1, à laquelle des résistances R51 et R52 et un transistor T51 sont ajoutés, à titre de circuit pour commander la Fourth embodiment FIG. 9 is a diagram showing an example of configuration of a high frequency integrated circuit according to the fourth embodiment of the present invention. The high frequency integrated circuit shown in Figure 9 has the same configuration as the first embodiment shown in Figure 1, to which resistors R51 and R52 and a transistor T51 are added, as a circuit for controlling the

seconde tension de base Vb21.second base voltage Vb21.

Plus précisément, une résistance R51 et un transistor T51 sont connectés en série entre la base du transistor T21 dans la section d'am plification de dernier étage S2 et la masse. De plus, une résistance R52 est connectee à la base du transistor T51, à laquelle le second signal de More specifically, a resistor R51 and a transistor T51 are connected in series between the base of the transistor T21 in the last stage amplification section S2 and the ground. In addition, a resistor R52 is connected to the base of the transistor T51, to which the second signal of

référence Vref2 est appliqué par l'intermédiaire de la résistance R52. reference Vref2 is applied via the resistor R52.

Sur la figure 9, lorsque le premier signal de référence Vref1 est une tension d'état conducteur, la seconde tension de base Vb21 est une tension déterminée pour permettre au transistor T21 d'effectuer une am plification de courant. A ce moment, lorsque le second signal de référence Vref2 est une tension d'état conducteur, une tension de base est appli quée au transistor T51 par l'intermédi-aire de la résistance R52, et le col lecteur et l'émetteur du transistor T51 deviennent conducteurs. Ainsi, une différence de potentiel est produite entre la seconde tension de base Vb21 et la masse, et un courant circule à travers la résistance R52 et le In FIG. 9, when the first reference signal Vref1 is a conductive state voltage, the second base voltage Vb21 is a voltage determined to allow the transistor T21 to carry out a current amplification. At this moment, when the second reference signal Vref2 is a conductive state voltage, a base voltage is applied to the transistor T51 by the intermediary of the resistor R52, and the reader neck and the emitter of the transistor T51 become conductors. Thus, a potential difference is produced between the second base voltage Vb21 and the ground, and a current flows through the resistor R52 and the

transistor T51.transistor T51.

Ce courant est choisi de façon à avoir la même valeur que le courant qui entre dans la base du transistor T21. Par conséquent, la se conde tension de base Vb21 diminue. Même si cette diminution de tension se produit, le second circuit de polarisation N21 est constitué de façon à This current is chosen so as to have the same value as the current which enters the base of the transistor T21. Consequently, the basic voltage Vb21 decreases. Even if this voltage drop occurs, the second bias circuit N21 is constituted so as to

générer une tension déterminée pour la seconde tension de base Vb21. generate a determined voltage for the second base voltage Vb21.

Par conséquent, lorsque les premier et second signaux de référence Vref1 et Vref2 sont to us deux des tension s d'état cond u cte u r, les caractéristi ques de l'amplificateur sont les mêmes que lorsque les résistances R51, Consequently, when the first and second reference signals Vref1 and Vref2 are all two of the conductive state voltages, the characteristics of the amplifier are the same as when the resistors R51,

R52 et le transistor T51 ne sont pas présents. R52 and transistor T51 are not present.

D'autre part, lorsque le second signal de référence devient une tension d'état bloqué, la troisième tension de base Vb22 correspond à I'état bloqué, et chacun des transistors T22 à T25 est bloqué. Par consé quent, I'impédance depuis le circuit d'adaptation M21 jusqu'à la section On the other hand, when the second reference signal becomes a blocked state voltage, the third basic voltage Vb22 corresponds to the blocked state, and each of the transistors T22 to T25 is blocked. Consequently, the impedance from the adaptation circuit M21 to the section

d'amplification de dernier étage S2 augmente légèrement. last stage amplification S2 increases slightly.

Cependant, dans le quatrième mode de réalisation, le second signal de référence Vref2 est appliqué au transistor T51 par l'intermé diaire de la résistance R52. Lorsque le second signal de référence Vref2 est une tension d'état bloqué, le transistor T51 est bloqué, et aucun cou rant ne circule à travers la résistance R51 et le transistor T51. Par consé quent, il n'y a pas de diminution de tension due à la consommation par ce However, in the fourth embodiment, the second reference signal Vref2 is applied to the transistor T51 via the resistor R52. When the second reference signal Vref2 is a blocked state voltage, the transistor T51 is blocked, and no current flows through the resistor R51 and the transistor T51. Consequently, there is no decrease in voltage due to consumption by this

circuit, et la seconde tension de base Vb21 est légèrement augmentée. circuit, and the second base voltage Vb21 is slightly increased.

Ainsi, le premier signal de référence Vref1 devient une tension d'état conducteur, I'impédance du transistor T21 conducteur diminue, et l'élévation de l'impédance lorsque d'autres transistors T22 à T25 sont Thus, the first reference signal Vref1 becomes a conducting state voltage, the impedance of the conducting transistor T21 decreases, and the rise in the impedance when other transistors T22 to T25 are

bloqués peut étre compensée. Du fait que la densité de courant du tran- blocked can be compensated. Because the current density of the tran-

sistor T21 augmente, le gain du transistor T21 est augmenté, et il est possible d'éviter une diminution du gain à cause du retard de variation de l'impédance. Par conséquent, même lorsqu'un petit signal est appliqué en entrée, on peut obtenir le gain qui équivaut au gain à la puissance de sistor T21 increases, the gain of transistor T21 is increased, and it is possible to avoid a decrease in gain due to the delay in variation of the impedance. Therefore, even when a small signal is applied to the input, you can get the gain which is equivalent to the gain at the power of

sortie maximale.maximum output.

Dans la configuration de circuit représentée sur la figure 9, du In the circuit configuration shown in Figure 9, the

fait que le courant qui entre dans le transistor T21 lorsque le second si- causes the current entering transistor T21 when the second if-

gnal de référence Vref2 est une tension d'état bloqué, est égal au double du courant lorsque le second signal de référence Vref2 est une tension d'état conducteur, le courant nominal devient: 1000 A/cm2 x (1000 um2 + 2000 um2 x 2) = 50 mA Dans les modes de réalisation 1 à 4 décrits cidessus, bien qu'un amplificateur bipolaire soit établi en connectant verticalement deux étages de sections d'amplification S1 et S2, le nombre d'étages de sec general reference Vref2 is a blocked state voltage, is equal to twice the current when the second reference signal Vref2 is a conductive state voltage, the nominal current becomes: 1000 A / cm2 x (1000 um2 + 2000 um2 x 2) = 50 mA In embodiments 1 to 4 described above, although a bipolar amplifier is established by vertically connecting two stages of amplification sections S1 and S2, the number of dry stages

tions d'amplification connectées verticalement n'est pas limité à deux. Amplification operations connected vertically is not limited to two.

De plus, dans les modes de réalisation 1, 2 et 4 décrits ci dessus, bien que cinq transistors T21 à T25 soient incorporés dans la section d'amplification de dernier étage S2, et que ces transistors soient In addition, in embodiments 1, 2 and 4 described above, although five transistors T21 to T25 are incorporated in the last stage amplification section S2, and these transistors are

divisés dans le rapport 1:4, le nombre et le rapport de division des tran- divided in the ratio 1: 4, the number and the division ratio of the trans-

sistors ne sont pas limités respectivement à cinq et 1:4. sistors are not limited to five and 1: 4, respectively.

En outre, dans le troisième mode de réalisation décrit ci-dessus, Furthermore, in the third embodiment described above,

les transistors sont divisés en trois dans la section d'amplification de der- the transistors are divided into three in the amplification section of der-

nier étage S2. Le nombre correspondant à la division n'est cependant pas deny floor S2. The number corresponding to the division is however not

limité à cette division en trois.limited to this division into three.

Les modes de réalisation 1 à 4 décrits ci-dessus sont seulement des exemples pour la mise en oeuvre de la présente invention, et on ne Embodiments 1 to 4 described above are only examples for the implementation of the present invention, and it is not

doit pas considérer qu'ils limitent le cadre technique de la présente in- should not consider that they limit the technical scope of this information.

vention. La présente invention peut être mise en oeuvre sous diverses vention. The present invention can be implemented under various

formes sans sortir de son esprit et de ses caractéristiques. forms without departing from its spirit and its characteristics.

On peut résumer de la façon suivante les caractéristiques et We can summarize the characteristics and

avantages de la présente invention. advantages of the present invention.

Selon un aspect de l'invention, dans un circuit intagré de haute fréquence, toutes les tensions de polarisation sont fixées à la tension pour laquelle tous les transistors d'une multiplicité de transistors bipolai res peuvent effectuer une amplification de courant. On peut donc obtenir une puissance de sortie désirée. Au moins une tension de polarisation parmi une multiplicité de tensions de polarisation est fixée de façon à être une tension qui bloque le courant de base du transistor bipolaire. Par conséquent, il est possible d'obtenir une puissance de sortie inférieure à la puissance de sortie désirée, et de réduire la consommation de courant, According to one aspect of the invention, in an integrated high frequency circuit, all the bias voltages are fixed at the voltage for which all the transistors of a multiplicity of bipolar transistors can carry out a current amplification. We can therefore obtain a desired output power. At least one bias voltage among a multiplicity of bias voltages is set so as to be a voltage which blocks the base current of the bipolar transistor. Consequently, it is possible to obtain an output power lower than the desired output power, and to reduce the current consumption,

sans diminuer le gain.without reducing the gain.

Selon un autre aspect, dans le circuit intégré de haute fré quence, lorsqu'une puissance de sortie inférieure à la puissance de sortie désirée doit étre obtenue, la base du transistor bipolaire dont le courant de base est bloqué est directement mise à la masse, même lorsque au moins une tension de polarisation est fixée à la tension qui bloque le cou rant de base du transistor bipolaire. Par conséquent, I'impédance peut étre maintenue à une valeur faible, la variation de la tension de base sous l'effet de signaux de haute fréquence est évitée, et la dégradation de According to another aspect, in the high frequency integrated circuit, when an output power lower than the desired output power must be obtained, the base of the bipolar transistor whose base current is blocked is directly grounded, even when at least one bias voltage is attached to the voltage which blocks the base current of the bipolar transistor. Consequently, the impedance can be kept at a low value, the variation of the base voltage under the effect of high frequency signals is avoided, and the degradation of

I'amplification peut être empêchée. Amplification can be prevented.

Selon un autre aspect, dans le circuit intégré de haute fré quence, une multiplicité de transistors bipolaires sont incorporés dans chacun de multiples étages de sections d'amplification, et une multiplicité de tensions de polarisation appliquées à la multiplicité de transistors bi polaires sont commandées individuellement dans chaque section d'amplifi cation. Par conséquent, il est possible de réduire la consommation de courant de chaque section d'amplification lorsqu'on doit obtenir une puis sance de sortie inférieure à la puissance de sortie désirée, et il est possi According to another aspect, in the high-frequency integrated circuit, a multiplicity of bipolar transistors are incorporated in each of multiple stages of amplification sections, and a multiplicity of bias voltages applied to the multiplicity of bi-polar transistors are controlled individually. in each amplification section. Consequently, it is possible to reduce the current consumption of each amplification section when it is necessary to obtain an output power less than the desired output power, and it is possible to

ble de diminuer la consommation de courant totale. ble to reduce the total current consumption.

Selon un autre aspect, dans le circuit intégFé de haute fré quence, la puissance de sortie peut être commandée en trois étages. La consommation de courant peut donc être dim in uée en correspondance In another aspect, in the high frequency integrated circuit, the output power can be controlled in three stages. Current consumption can therefore be reduced in correspondence

avec chaque puissance de sortie.with each output power.

Selon un autre aspect, dans le circuit intégré de haute fréquence, même si une tension pour bloquer le courant de base du transistor bipo laire est fixée pour au moins une tension de polarisation, afin d'obtenir According to another aspect, in the high frequency integrated circuit, even if a voltage to block the basic current of the bipolar transistor is set for at least one bias voltage, in order to obtain

une puissance de sortie inférieure à la puissance de sortie désirée, I'élé- an output power lower than the desired output power, the

vation d'impédance qui l'accompagne est compensée par une diminution de l'impédance du transistor auquel est appliquée une tension pour ef fectuer une amplification de courant, et la tension de base du transistor considéré peut être plus élevée en comparaison avec le cas dans lequel vation of impedance which accompanies it is compensated by a reduction in the impedance of the transistor to which a voltage is applied to effect a current amplification, and the base voltage of the transistor considered can be higher in comparison with the case in which

on doit obtenir la puissance de sortie désirée. Par conséquent, il est pos- the desired output power must be obtained. Therefore, it is pos-

sible d'éviter la réduction du gain due au retard de variation d'impédance, et même si on doit obtenir une faible puissance de sortie, on obtient le sible to avoid the reduction of the gain due to the delay of variation of impedance, and even if one must obtain a low output power, one obtains the

gain qui équivaut au gain dans le cas de la puissance de sortie désirée. gain which is equivalent to the gain in the case of the desired output power.

Dans le circuit intégré de haute fréquence, de multiples étages In the high frequency integrated circuit, multiple stages

des sections d'amplification peuvent de préférence être connectés verti- amplification sections can preferably be connected vertically

calement. Le circuit de polarisation peut commander individuellement une multiplicité de tensions de polarisation appliquées aux bases d'une multi plicité de transistors bipolaires connectés en parallèle au moins dans la cally. The bias circuit can individually control a multiplicity of bias voltages applied to the bases of a multiplicity of bipolar transistors connected in parallel at least in the

section d'amplification de dernier étage. top floor amplification section.

Dans le circuit intégré de haute fréquence, lorsqu'on doit obtenir In the high frequency integrated circuit, when it is necessary to obtain

une puissance de sortie inférieure à une puissance de sortie prédétermi- an output power lower than a predetermined output power

née ou désirée, une tension pour bloquer le courant de base des transis tors bipolaires peut être fixée pour au moins une tension de polarisation de la multiplicité de tensions de polarisation, et une tension à laquelle les transistors bipolaires effectuent une amplification de courant peut être born or desired, a voltage to block the base current of the bipolar tors transisors can be fixed for at least one bias voltage of the multiplicity of bias voltages, and a voltage at which the bipolar transistors carry out a current amplification

fixée pour d'autres tensions de polarisation. set for other bias voltages.

Dans le circuit intégré de haute fréquence, la multiplicité de transistors bipolaires peut comprendre de préférence un transistor auquel une première tension de polarisation est appliquée, et un ou plusieurs In the high frequency integrated circuit, the multiplicity of bipolar transistors may preferably include a transistor to which a first bias voltage is applied, and one or more

transistors auxquels une seconde tension de polarisation est appliquée. transistors to which a second bias voltage is applied.

Lorsqu'on doit obtenir la puissance de sortie inférieure à la puissance de sortie prédéterminée ou désirée, une tension à laquelle le transistor con When it is necessary to obtain the output power lower than the predetermined or desired output power, a voltage at which the transistor con

sidéré effectue une amplification de courant peut être fixée pour la pre- flabbergasted performs a current boost can be fixed for the pre-

mière tension de polarisation, et une tension pour bloquer le courant de base du ou des autres transistors peut être fixée pour la seconde tension first bias voltage, and a voltage to block the base current of the other transistor (s) can be set for the second voltage

de polarisation.of polarization.

Le circuit intégré de haute fréquence peut en outre comprendre un circuit pour mettre à la masse la base du transistor bipolaire dont le courant de base est bloqué, lorsqu'une tension pour bloquer le courant de base des transistors bipolaires est fixée pour au moins une tension de polarisation de la multiplicité de tensions de polarisation, pour obtenir la puissance de sortie inférieure à la puissance de sortie prédéterminée ou désirée. Dans le circuit integré de haute fréquence, le circuit pour mettre The high frequency integrated circuit may further comprise a circuit for grounding the base of the bipolar transistor whose base current is blocked, when a voltage for blocking the base current of the bipolar transistors is fixed for at least one voltage polarization of the multiplicity of polarization voltages, to obtain the output power lower than the predetermined or desired output power. In the high frequency integrated circuit, the circuit for

à la masse la base du transistor bipolaire dont le courant de base est blo- to earth the base of the bipolar transistor whose base current is blocked

qué, peut comprendre de préférence une inductance et un transistor bi- qué, can preferably include an inductor and a bi-transistor

polaire qui sont connectés en série entre la base et la masse, et un circuit inverseur de signal pour inverser le signal de référence devant être la source d'une tension de polarisation pour bloquer ie courant de base, et pour appliquer le signal de référence inversé à la base des transistors polar which are connected in series between the base and the ground, and a signal inverter circuit to invert the reference signal to be the source of a bias voltage to block the base current, and to apply the inverted reference signal at the base of the transistors

bipolaires connectés en série.bipolar connected in series.

Dans ie circuit intégré de haute fréquence, de multiples étages In the high frequency integrated circuit, multiple stages

calement. Le circuit de polarisation peut commander individueilement une multiplicité de tensions de polarisation qui sont appliquées aux bases d'une multiplicité de transistors bipolaires incorporés en parallèle dans la section d'amplification de premier étage, et peut également commander cally. The bias circuit can individually control a multiplicity of bias voltages which are applied to the bases of a multiplicity of bipolar transistors incorporated in parallel in the first stage amplification section, and can also control

individuellement une multiplicité de tensions de polarisation qui sont ap- individually a multiplicity of bias voltages which are ap-

pliquées aux bases d'une multiplicité de transistors bipolaires incorporés plicated at the bases of a multiplicity of incorporated bipolar transistors

en parallèle dans la section d'amplification de dernier étage. in parallel in the top floor amplification section.

Dans le circuit intégré de haute fréquence, la multiplicité de transistors bipolaires peut comprendre de préférence un premier transis tor auquel une première tension de polarisation est appliquée, un second transistor auquel une seconde tension de polarisation est appliquée, et un In the high-frequency integrated circuit, the multiplicity of bipolar transistors may preferably include a first tor transistor to which a first bias voltage is applied, a second transistor to which a second bias voltage is applied, and a

troisième transistor auquel une troisième tension de polarisation est ap- third transistor to which a third bias voltage is applied

pliquée. Lorsqu'une puisse de sortie maximale doit être obtenue, une t: sion à laquelle les premier à troisième transistors effectuent tous une am pliquée. When a maximum output power must be obtained, a voltage at which the first to third transistors all perform an am

plification de courant peut être établie pour les première à troisième ten- current charging can be established for the first to third voltage

sions de polarisation. Lorsqu'une puissance de sortie moyenne doit être polarization ions. When an average output power must be

obtenue, une tension à laquelle les premier et second transistors effec- obtained, a voltage at which the first and second transistors effect

tuent une amplification de courant peut être établie pour les première et seconde tensions de polarisation. Lorsqu'une puissance de sortie mini male doit être obtenue, une tension à laquelle le premier transistor effec tue une amplification de courant peut être établie pour la première tension kill a current boost can be established for the first and second bias voltages. When a minimum output power is to be obtained, a voltage at which the first transistor performs a current amplification can be established for the first voltage.

de polarisation.of polarization.

Dans le circuit intégré de haute fréquence, lorsqu'une tension qui bloque le courant de base des transistors bipolaires est établie pour au moins une tension de polarisation de la multiplicité de tensions de polarisation, pour obtenir une puissance de sortie inférieure à la puissance de sortie prédéterminée ou désirée, un circuit peut être incorporé pour augmenter la tension de base d'autres transistors bipolaires auquel la tension de polarisation pour effectuer l'amplification de courant est appli In the high frequency integrated circuit, when a voltage which blocks the base current of the bipolar transistors is established for at least one bias voltage of the multiplicity of bias voltages, to obtain an output power lower than the output power predetermined or desired, a circuit can be incorporated to increase the base voltage of other bipolar transistors to which the bias voltage to effect current amplification is applied

quée, en comparaison avec le cas dans lequel la puissance de sortie pré- compared to the case where the output power pre-

déterminée ou désirée doit être obtenue. determined or desired must be obtained.

Dans le circuit intégré de haute fréquence, le circuit pour aug- In the high frequency integrated circuit, the circuit for increasing

menter la tension de base des autres transistors bipolaires, en comparai- ment the base voltage of the other bipolar transistors, in comparison

son avec le cas dans lequel la puissance de sortie prédéterminée ou dési rée doit être obtenue, peut comprendre de préférence une résistance et sound with the case in which the predetermined or desired output power is to be obtained, may preferably include a resistor and

un transistor bipolaire connectés en série entre les bases des autres tran- a bipolar transistor connected in series between the bases of the other trans-

sistors bipolaires et la masse. Les transistors bipolaires connectés en sé- bipolar sistors and ground. Bipolar transistors connected in se-

rie peuvent fonctionner en utilisant pour le signal d'entrée de base un si- can operate using the basic input signal if

gnal de référence qui est la source d'une tension de polarisation pour bloquer le courant de base lorsqu'une puissance de sortie inférieure à la general reference which is the source of a bias voltage to block the base current when an output power lower than the

puissance de sortie prédéterminée ou désirée doit être obtenue. predetermined or desired output power must be obtained.

Il va de soi que de nombreuses modifications peuvent être ap- It goes without saying that many modifications can be made.

portées au dispositif décrit et représenté, sans sortir du cadre de l'inven- brought to the device described and shown, without departing from the scope of the invention

tion.tion.

Claims

1. High frequency integrated circuit characterized in that it comprises: high frequency signal amplification sections (S1, S2); a multiplicity of bipolar transistors (T11, T21-T25) arranged in parallel in the amplification sections (S1, S2); and a bias circuit (N11, N21, N22) for generating multiple bias voltages (Vb11, Vb21, Vb22) intended to be applied to the bases of the multiplicity of bipolar transistors, the multiple bias voltages

can be ordered individually.

2. High frequency integrated circuit according to claim 1, characterized in that multiple stages of the amplification sections (S1, S2) are connected vertically; and the bias circuit individually controls multiple base voltages (Vb21, Vb22) applied to the bases of a multiplicity of bipolar transistors (T21-T25) arranged in parallel at least in the last amplification section

floor (S2).

3. High frequency integrated circuit according to one of claims 1 or 2, characterized in that when an output power less than a predetermined output power is to be obtained, a voltage to block the basic current of the bipolar transistors (T21-T25) is set for at least one bias voltage among the multiple bias voltages, and a voltage at which the bipolar transistors perform current amplification is set for other bias voltages.

4. High frequency integrated circuit according to claim 3, characterized in that the multiplicity of bipolar transistors comprises a transistor (T21) to which a first bias voltage (Vb21) is applied, and one or more other transistors (T22-T25) to which a second bias voltage (Vb22) is applied; and a voltage at which the aforementioned transistor (T21) performs a current amplification is fixed for the first bias voltage (Vb21), and a voltage for blocking the base current of the other transistor (s) (T22-T25)

is set for the second bias voltage (Vb22).

5. High frequency integrated circuit according to claim 3, characterized in that it further comprises a circuit (N31, L1, T3) for grounding the base of the bipolar transistor whose base current is blocked, when a voltage to block the basic current of the bipolar transistors (T22-T25) is fixed for at least one pola voltage

risation (Vb22) among the multiple polarization voltages.

6. High frequency integrated circuit according to claim 5, characterized in that the circuit for grounding the base of the bipolar transistor tran whose basic current is blocked, comprises: an inductance (L1) and a bipolar transistor ( T3) which are connected in series between the base and the ground; and a signal inverting circuit (N31) for inverting the reference signal (Vref2) which constitutes the source of a bias voltage for blocking the base current, and for applying the inverted reference signal to the base of the transistor bipolar (T3) connected

serial.

7. High frequency integrated circuit according to claim 1, characterized in that multiple stages of the amplification sections (S1, S2) are connected vertically; and the bias circuit (N11, N21, N22, N23) individually controls a plurality of bias voltages (Vb11, Vb12) applied to the bases of a plurality of bipolar transistors (T11, T12) incorporated in parallel in the section of first stage amplification (S1), and also individually controls a multiplicity of bias voltages (Vb21, Vb22, Vb23) applied to the bases of a multiplicity of bipolar transistors (T21, T22, T23) incorporated in parallel in section d amplification of

top floor (S2).

8. High frequency integrated circuit according to claim 1, characterized in that the multiplicity of bipolar transistors comprises: a first transistor (T21) to which a first bias voltage (Vb21) is applied; a second transistor (T22) to which a second bias voltage (Vb22) is applied; and a third transistor (T23) to which a third bias voltage (Vb23) is applied; and when a maximum output power is to be obtained, a voltage at which all the first to third transistors (T21-T23) carry out current amplification is fixed for the first to third bias voltages (Vb21-Vb23), when an average output power must be obtained, a voltage at which the first and second transistors

(T21, T22) carry out a current amplification is fixed for the pre-

first and second bias voltages (Vb21, Vb22), and when a minimum output power is to be obtained, a voltage at which the first transistor (T21) performs current amplification is set for the first bias voltage (Vb21) .

9. Integrated circuit according to claim 3, characterized in that when a voltage (Vref2) which blocks the base current of the bipolar transistors (T22-T25) is fixed for at least one bias voltage among the eight multiple bias voltages, a circuit (R51, T51) is incorporated to increase the base voltage of other bipolar transistors

(T21) to which the base voltage to carry out the amplification of

rant is applied, in comparison with the case where the power

of predetermined or desired output must be obtained.

10. High frequency integrated circuit according to claim 9, characterized in that the circuit for increasing the base voltage of

other bipolar transistors (T21), in comparison with the case in-

what the predetermined or desired output power should be obtained, includes a resistor (R51) and a bipolar transistor (T51) connected in series between the bases of these other bipolar transistors (T21) and the ground, and the bipolar transistor connected in series (T51) operates by using as a basic input signal a reference signal (Vref2) which is the source of a bias voltage to block the current