FR2805686A1 - Dispositif pour eliminer les effets des reflexions entre un circuit de commande et plusieurs recepteurs - Google Patents
Dispositif pour eliminer les effets des reflexions entre un circuit de commande et plusieurs recepteurs Download PDFInfo
- Publication number
- FR2805686A1 FR2805686A1 FR0014653A FR0014653A FR2805686A1 FR 2805686 A1 FR2805686 A1 FR 2805686A1 FR 0014653 A FR0014653 A FR 0014653A FR 0014653 A FR0014653 A FR 0014653A FR 2805686 A1 FR2805686 A1 FR 2805686A1
- Authority
- FR
- France
- Prior art keywords
- receiver
- receivers
- control circuit
- circuit
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/10—Compensating for variations in line balance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
Dispositif pour éliminer les effets des réflexions dans un système de transmission de signaux (10) comprenant un circuit de commande (12) et n récepteurs (14 et 16) dans lequel les signaux sont émis selon une topologie multipoint par le circuit de commande vers les récepteurs. Chaque récepteur a une capacité interne et renvoie des signaux de réflexion à la commande à chaque fois que celle-ci émet un signal. Ce dispositif comprend un circuit grâce auquel le signal résultant des réflexions successives dues à un récepteur donné et ensuite dues au circuit de commande est de même magnitude mais de signe opposé que la somme de tous les signaux reçus dans le récepteur du fait des réflexions dues à tous les récepteurs. De plus, la liaison réseau du circuit de commande avec chaque récepteur comprend des moyens de temporisation permettant un temps de propagation du signal transmis par la commande aux récepteurs identique pour chaque récepteur, de façon à ce que la somme de tous les signaux de réflexion parvenant au récepteur en même temps soit égale à zéro.
Description
Domaine technique Cette invention concerne la transmission des signaux
d'un circuit de commande vers un ou plusieurs récepteurs sur une carte électronique utilisée dans une unité de traitement, et plus particulièrement un dispositif permettant d'éliminer les effets des réflexions entre un circuit de commande et des
récepteurs sur une carte.
Etat de la technique antérieure Des cartes électroniques sont utilisées dans les divers éléments des réseaux de transmission de données pour transmettre des signaux à grande vitesse. Ces cartes peuvent comprendre plusieurs circuits de commande ("drivers" en anglais) dont chacun est connecté au travers un réseau à un ou plusieurs récepteurs. Par conséquent, chaque réseau comprend trois parties: le circuit de commande caractérisé par son impédance de sortie équivalente à une résistance, le circuit de transmission caractérisé son impédance caractéristique, son délai de propagation et sa topologie (point par point, guirlande multipoint ou étoile multipoint) et le récepteur caractérisé par son impédance d'entrée équivalente à une capacité.
2 2805686
Le problème à résoudre dans les réseaux entre circuit de commande et récepteurs est d'obtenir une haute intégrité des signaux au niveau de l'entrée de chaque récepteur, et par conséquent de supprimer dans toute la mesure du possible les réflexions entre le circuit de commande et chaque récepteur. Malheureusement, les cartes sont conçues en tenant compte de contraintes dimensionnelles qui imposent une certaine disposition des composants sur la carte. Par conséquent, il n'est pas possible de placer les récepteurs n'importe o sur
la carte, et notamment, il n'est pas possible de les grouper.
Ces contraintes conduisent à optimiser le choix de la
topologie à utiliser.
Dans les réseaux o la vitesse est un paramètre critique, seules les topologies point par point avec une résistance
terminale permettent de résoudre le problème des réflexions.
Une résistance est introduite à la sortie de la commande de façon à ce que la résistance de sortie totale soit égale à l'impédance caractéristique du réseau et il est ajouté une résistance terminale dotée d'une valeur égale à l'impédance
caractéristique du réseau.
Cependant, pour réduire le nombre total de composants sur la carte, un seul circuit de commande doit pouvoir contrôler plusieurs récepteurs avec les exigences suivantes: délai de propagation minimum sur le circuit de transmission, temps de transition minimum dans la région seuil du récepteur, aucun signal transitoire autorisé dans la région seuil du récepteur et dépassement par le haut/bas limité en dehors de la région seuil. Pour répondre à ces exigences, il faut éviter les structures en étoile multipoint à résistances terminales car une résistance à l'extrémité de chaque récepteur impliquerait
une consommation d'énergie très importante pour la commande.
3 2805686
La meilleure solution serait d'utiliser un réseau multipoint en guirlande avec résistance terminale. Mais une solution qui consiste à utiliser une résistance terminale dont la valeur est égale à l'impédance caractéristique du réseau aboutit toujours à une importante consommation d'énergie. De plus il subsiste des réflexions lors de la transmission de signaux à haute vitesse provoquées par la capacité d'entrée parasite des récepteurs. Résumé de 1'invention La présente invention a pour objet un dispositif destiné à éliminer les effets des réflexions dans un réseau à topologie multipoint, dans lequel un circuit de commande transmet des
signaux de données à grande vitesse à plusieurs récepteurs.
L'invention concerne donc un dispositif destiné à éliminer les effets des réflexions dans un système de transmission de signaux comprenant un circuit de commande et plusieurs récepteurs et dans lequel les signaux sont transmis selon une topologie multipoint dudit circuit de commande vers les récepteurs, lesdits récepteurs ayant une capacité interne et renvoyant des signaux de réflexion au circuit de commande chaque fois que celui-ci émet un signal. Ce dispositif comprend un circuit grâce auquel le signal résultant des réflexions successives dues à un récepteur donné puis à la commande est de même magnitude mais de signe opposé que la somme de tous les signaux reçus dans le récepteur du fait des réflexions dues à tous les récepteurs. De plus, la liaison réseau de la commande avec chaque récepteur comprend des moyens de temporisation permettant un temps de propagation du signal transmis par la commande aux récepteurs identique pour chaque récepteur de façon à ce que la somme de tous les signaux de réflexion parvenant au récepteur en même temps soit
égale à zéro.
4 2805686
Brève description des dessins
On comprendra mieux les caractéristiques et avantages de la
presente invention à la lecture de la description détaillée
ci-dessous, et en se référant aux dessins suivants: La figure 1 représente un schéma simplifié d'une carte comprenant un circuit de commande et deux récepteurs, le problème de réflexion étant résolu de façon classique en
utilisant une résistance terminale.
La figure 2 représente un schéma simplifié d'une carte comprenant un circuit de commande et deux récepteurs et sur laquelle le dispositif qui fait l'objet de l'invention est
utilisé pour éliminer les effets des réflexions.
La figure 3 représente schématiquement le cuicuit de commande et les deux récepteurs de la carte représentée à la figure 2 et montre la façon dont les effets des réflexions
sont éliminés pour chacun des deux récepteurs.
Description détaillée de l'invention
Comme représenté à la figure 1, la carte 10 comprend un circuit de commande D 12 transmettant des impulsions de données au récepteur Ri 14 et au récepteur R2 16. Le circuit de commande 12 est caractérisé par sa résistance de sortie 18 d'une valeur ROUT, le récepteur 14 est caractérisé par sa capacité interne 20 d'une valeur CR1 et le récepteur 16 est caractérisé par sa capacité interne 22 d'une valeur CR2. On admet que le circuit de transmission 24 qui relie la commande 12 au récepteur 14 a une impédance caractéristique Z0 et le circuit de transmission 26 qui relie le récepteur 14 au récepteur 16 a aussi une impédance caractéristique Z0. Pour améliorer l'intégrité des signaux, une résistance 28 est connectée à la sortie du circuit de commande 12; sa valeur est
2805686
telle que la somme des résistances 28 et 18 est égale à Z0. Il est facile de contrôler que l'intégrité du signal est optimale lorsque les capacités internes CRi et CR2 des récepteurs ne sont pas prises en compte, grâce à une résistance terminale RL égale à Z0. Cependant, lorsque le signal transmis par le circuit de commande aux récepteurs, a une vitesse de montée élevée (high slew rate en anglais), le postulat selon lequel la capacité interne n'affecte pas le signal devient erroné. Ainsi, pour un signal doté d'un temps de montée de 0,35 ns, une capacité interne de 3 pF possède une impédance d'environ 50 Ohms, du même ordre de magnitude que la résistance terminale. Cela signifie qu'un signal doté d'une vitesse de montée élevée produit des réflexions lorsqu'il atteint une capacité de 3 pF et une impédance caractéristique Z0 en parallèle. Une première réflexion se produit lorsque le signal incident atteint le récepteur Rl à cause de l'écart d'impédance générée par la capacité interne du récepteur CR1. Une autre réflexion se produit lorsque le signal incident atteint le récepteur R2 à cause de la présence de la capacité interne CR2 en parallèle avec la résistance RL. La terminaison n'est par conséquent plus adaptée (égale à Z0) et le signal réfléchi est renvoyé au
récepteur Rl.
Enfin, après un délai qui est égal à deux fois le délai de transmission entre les récepteurs Rl et R2 (après que le signal incident ait atteint Ri), une impulsion négative est ajoutée au signal incident. L'intégrité des signaux n'est plus garantie puisqu'un certain fléchissement apparaît durant un certain laps de temps pendant ou après la phase transitoire de
montée sur le récepteur Ri.
De manière surprenante, la solution au problème ci-dessus ne consiste pas à éliminer les réflexions mais à éliminer les effets de ces réflexions. La solution, objet de la présente invention, est décrite ici sur la figure 2. La figure 2
6 2805686
représente la carte 10 avec les mêmes composants que sur la figure 1, c'est à dire le système de commande D 12 avec sa résistance 18, le récepteur Ri 14 avec sa capacité interne 20
et le récepteur R2 16 avec sa capacité interne 22.
Cependant, à la différence de l'assemblage représenté sur la figure 1, les connexions entre le circuit de commande et les deux récepteurs n'ont pas une topologie en guirlande mais en étoile multipoint. Le circuit de transmission 32 du récepteur 14 et le circuit de transmission 34 du récepteur 16 sont tous les deux connectés à la sortie du circuit de commande 12 par l'intermédiaire d'une résistance dont la valeur est définie
comme indiqué ci-après.
Comme le montre schématiquement la figure 3, les effets des
réflexions reçues par le récepteur 14 sont les suivants.
D'abord, le signal incident I1 transmis par le circuit de commande 12 au récepteur 16 est une fraction Po du signal source X transmis par le circuit de commande 12, autrement dit Il = po.X Po étant un coefficient qui dépend principalement de la résistance 36 (dans l'exemple donné, on peut admettre que Po
= 2/3).
Une fraction PR2 du signal incident reçu par le récepteur 16 est réfléchie par ce dernier et le signal résultant de cette réflexion est par conséquent:
7 2805686
I2 = - PR2.Il
I2 = - PR2.PO-X
PR2 étant le coefficient de réflexion du récepteur 16. Le
signal est inversé (signe -) à cause de la réflexion.
En atteignant le noeud entre la résistance 36 et les circuits de transmission 32 et 34, une fraction PD2 du signal I2 est transmise au récepteur 14 par le circuit de transmission 32, donnant un signal I3
I3 = PD2. I2
I3 = - PD2.PR2.PO.X (1)
La valeur du coefficient de transmission PD2 est alors: 2R
PD2 = 2R+Z0
ZO étant l'impédance caractéristique du circuit de transmission et R la somme de la valeur RADD de la résistance 36 et de la
valeur de résistance Rout du circuit de commande 12.
Un autre signal est dû à la réflexion directe par le récepteur 14 du signal incident J1 transmis par le circuit de commande 12 au récepteur 14. Comme nous l'avons déjà vu, ce signal
8 2805686
incident est une fraction P0 du signal source X transmis par le circuit de commande 12, à savoir
J1 = P0.X
Une fraction PR, du signal incident reçu par le récepteur 14 est réfléchie par le récepteur 16 et le signal résultant de cette réflexion est par conséquent:
J2 = - PR1. J1
J2 = -PR2. PO. X
PR2 étant le coefficient de réflexion du récepteur 14. Le
signal est inversé (signe -) à cause de la réflexion.
En atteignant le noeud entre la résistance 36 et les circuits de transmission 32 et 34, une fraction PD du signal est à nouveau réfléchie par le noeud vers le récepteur 14, générant un signal
M
J3 = - PD.J2
J3 = + PD.PR.PPO.X (2)
La valeur du coefficient de réflexion PD est alors zo PD- 2R+Zo
9 2805686
Zo étant l'impédance caractéristique des circuits de transmission et R la somme de la valeur ROUT, de la résistance du circuit de commande et de la valeur RADD de la résistance 36. La présente invention ayant pour objet l'élimination des perturbations dues aux réflexions, les conditions suivantes doivent être réunies: 1. les signaux 13 and J3 doivent être de signes opposés mais avoir la même valeur absolue, 2. les signaux I3 and J3 doivent arriver en même temps dans
le récepteur 14.
La première condition est réalisée si
II31 = IJ31
PD2.PR2.PO. X = PD.PR1.PO.X (3)
PD2. PR2 = PD. PRl (4) Pour obtenir des coefficients de réflexion identiques dans les deux récepteurs, une capacité 38 est ajoutée en parallèle à l'entrée du récepteur 14 de sorte que la capacité interne 20 et la capacité ajoutée 38 combinées entre elles soient égales à la capacité interne 22 du récepteur 16, en admettant que la
capacité interne 22 soit supérieure à la capacité interne 20.
On notera qu'une capacité serait ajoutée à l'entrée du récepteur 16 si la capacité interne 20 du récepteur 14 était
supérieure à la capacité interne 22 du récepteur 16.
2805686
Si PR1 = PR2, l'équation ci-dessus (4) devient
PD2 = PD (5)
2R Zo 2R+Zo - 2R+Zo (6) 2R = Zo zo
R = ROUT +RADD =- 2 (7)
Par conséquent, il faut ajouter à la sortie du circuit de commande 12 une résistance dont la valeur est z0
RADD= 2 - ROUT
Il est évident que, lorsque les deux conditions ci-dessus sont réunies, ceci revient à avoir deux circuits de transmission de
même longueur et deux récepteurs de même capacité.
L'assemblage est symétrique ce qui a pour conséquence d'éliminer les effets des réflexions reçues par le récepteur 16. La seconde condition est réalisée si les longueurs des deux circuits de transmission sont identiques. Si le réseau entre le circuit de commande 12 et le récepteur 14 est plus court que le réseau entre le circuit de commande 12 et le récepteur 16, un réseau supplémentaire 40 est ajouté au réseau 32 de manière à ce que la longueur du circuit de transmission entre le circuit de commande 12 et le récepteur 14 soit égale à la longueur du circuit de transmission entre le circuit de commande 12 et le récepteur 16. On notera que cette condition peut aussi être réalisée en introduisant des moyens de
temporisation dans le circuit de transmission le plus court.
Dans tous les cas, les moyens de temporisation (tels qu'un réseau supplémentaire) doivent avoir une impédance
caractéristique égale à Z0.
Il 2805686 Le principe ci-dessus peut être appliqué de manière plus générale à une carte comprenant plus de deux récepteurs. Sur un circuit à n récepteurs (n est généralement inférieur à 5), la première condition est réalisée lorsque la valeur absolue du signal J3 reçu par le récepteur Rl est égale à la valeur absolue de la somme algébrique de tous les signaux réfléchis par tous les autres récepteurs R2, R3....Rn. Il serait facile de démontrer que l'équation (6) devient alors nR _ Zo nR+Zo - nR+ Zo (6) nR=Zo Zo R =-RouT +RADD - n (7') Par conséquent, il faut ajouter à la sortie du circuit de commande 12 une résistance dont la valeur est Z0 RADD = n -ROUT ainsi qu'une capacité à l'entrée de n - 1 récepteurs pour ajuster la capacité totale de chaque récepteur de manière à ce que tous les récepteurs aient la même capacité. On notera que le circuit de commande a une résistance de sortie Rout qui doit Z0 être aussi faible que possible pour être inférieure à n La seconde condition est facilement réalisée en ajoutant un réseau supplémentaire aux n - 1 circuits de transmission de manière à ce que chacun d'entre eux atteigne la longueur du
circuit de transmission le plus long.
D'une manière générale, la méthode à utiliser pour éliminer les effets des réflexions sur une carte comprenant un circuit de commande connecté à n récepteurs comprend les étapes suivantes:
12 2805686
l.déterminer le circuit de transmission entre le circuit de commande et le récepteur doté de la plus grande longueur Lmax et ajouter un réseau supplémentaire à chacun des autres circuits de transmission de manière à ce que le réseau final entre le circuit de commande et chacun des récepteurs soit de même longueur que le circuit de transmission le plus long. On notera que le même résultat pourrait être obtenu en introduisant des moyens de temporisation dans chaque circuit de transmission à l'exception du plus long, de manière à ce que le temps de propagation soit le même pour tous les circuits de transmission. 2.déterminer le récepteur doté de la plus grande capacité interne Cmax et ajouter une capacité connectée à la terre à l'entrée de chacun des autres récepteurs, de manière à ce
que la capacité totale de chacun soit égale à Cmax.
3. ajouter à la sortie du circuit de commande une résistance dont la valeur est Z0 RADD = n - ROUT Z0 étant l'impédance caractéristique des circuits de transmission et RouT la résistance de sortie du circuit de commande.
13 2805686
Claims (7)
1. Dispositif pour éliminer les effets des réflexions dans un système de transmission de signaux (10) comprenant un circuit de commande (12) et n récepteurs (14 et 16), dans lequel les signaux sont émis selon une topologie multipoint par ledit circuit de commande vers lesdits récepteurs, chaque récepteur ayant une capacité interne et renvoyant des signaux de réflexion audit circuit de commande à chaque fois que celui-ci émet un signal, caractérisé par le fait que ledit dispositif comprend un circuit grâce auquel le signal résultant des réflexions successives dues à un récepteur donné puis audit circuit de commande est de même magnitude mais de signe opposé à la somme de tous les signaux reçus dans ledit récepteur du fait des réflexions dues à tous les récepteur, et la liaison réseau dudit circuit de commande avec chaque récepteur comprend des moyens de temporisation (40) permettant un temps de propagation du signal transmis par ledit circuit de commande aux récepteurs identique pour chaque récepteur, la somme algébrique de tous les signaux de réflexion parvenant audit récepteur en même temps étant égale à zero.
2. Dispositif conforme à la revendication 1, dans lequel tous les circuits de transmission entre ledit circuit de commande (12) et lesdits récepteurs (14 et 16), ainsi que lesdits moyens de temporisation (40) ont une impédance
caractéristique égale à Z0.
14 2805686
3. Dispositif conforme à la revendication 2, dans lequel lesdits moyens de temporisation sont constitués par un réseau supplémentaire (40) dont la longueur est définie de manière à ce que la longueur totale du circuit de transmission, lorsque ledit réseau supplémentaire a été ajouté, soit égale à la longueur du circuit de transmission (34) le plus long parmi les circuits de transmission reliant ledit circuit de commande aux dits récepteurs.
4. Dispositif conforme à la revendication 1, 2 ou 3, dans lequel ledit circuit comprend une capacité (38) connectée entre l'entrée de chaque récepteur (14) et la terre lorsque ledit récepteur (16) n'est pas celui doté de la plus grande capacité interne (22), de sorte que la capacité totale de chaque récepteur, composée de sa capacité interne (20) et de la capacité ajoutée, soit
égale à la capacité interne la plus grande.
5. Dispositif conforme à la revendication 4, dans lequel ledit circuit comprend une résistance supplémentaire (36) insérée à la sortie dudit circuit de commande (12), la valeur de ladite résistance supplémentaire étant égale à z0 RADD - n -ROUT Z0 étant ladite impédance caractéristique des circuits de transmission et ROUT la résistance interne dudit circuit de
commande.
2805686
6. Dispositif conforme à la revendication 5, dans lequel la
valeur de Z0 est égale à 50 ohms.
7. Méthode pour éliminer les effets des réflexions dans un système de transmission de signaux (10) comprenant un circuit de commande (12) et n récepteurs (14 et 16) dans lequel les signaux sont émis selon une topologie multipoint par ledit circuit de commande vers lesdits récepteurs, chaque récepteur ayant une capacité interne et renvoyant des signaux de réflexion audit circuit de commande à chaque fois que celui-ci émet un signal, ladite méthode étant caractérisée par le fait qu'elle comprend les étapes suivantes: détermination du circuit de transmission entre le circuit de commande et le récepteur doté de la plus grande longueur Lmax et ajout d'un réseau supplémentaire à chacun des autres circuits de transmission de manière à ce que le réseau final entre le circuit de commande et chacun des récepteurs soit de même longueur que le circuit de transmission le plus long. On notera que le même résultat pourrait être obtenu en introduisant des moyens de temporisation dans chaque circuit de transmission à l'exception du plus long, de manière à ce que le temps de propagation soit le même pour chaque circuit de transmission, détermination du récepteur doté de la plus grande capacité interne Cmax et ajout d'une capacité connectée à la terre à l'entrée de chacun des autres récepteurs, de manière à ce que la capacité totale de chacun soit égale à Cmax, et ajout à la sortie du circuit de commande d'une résistance dont la valeur est RADD 0 n - RouT RADD- = -- Rout
16 2805686
Z0 étant l'impédance caractéristique des circuits de transmission ROUT la résistance de interne du circuit de commande.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00480025 | 2000-02-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2805686A1 true FR2805686A1 (fr) | 2001-08-31 |
| FR2805686B1 FR2805686B1 (fr) | 2004-11-12 |
Family
ID=8174221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0014653A Expired - Fee Related FR2805686B1 (fr) | 2000-02-29 | 2000-11-14 | Dispositif pour eliminer les effets des reflexions entre un circuit de commande et plusieurs recepteurs |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6384622B2 (fr) |
| FR (1) | FR2805686B1 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248636B2 (en) * | 2004-04-20 | 2007-07-24 | Hewlett-Packard Development Company, L.P. | Systems and methods for adjusting an output driver |
| US8009763B2 (en) * | 2008-04-02 | 2011-08-30 | Oracle America, Inc. | Method and apparatus for equalizing a high speed serial data link |
| US8737492B1 (en) * | 2011-07-13 | 2014-05-27 | Netlogic Microsystems, Inc. | Methods, systems and circuits for cancelling reflections on a channel |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521536A (en) * | 1993-08-06 | 1996-05-28 | Hitachi, Ltd. | Integrated circuit device having different signal transfer circuits for wirings with different lengths |
| US5583449A (en) * | 1995-08-04 | 1996-12-10 | Apple Computer, Inc. | Cancellation of line reflections in a clock distribution network |
| JPH11167446A (ja) * | 1997-09-22 | 1999-06-22 | Hewlett Packard Co <Hp> | 信号伝送回路の成端構造 |
-
2000
- 2000-11-14 FR FR0014653A patent/FR2805686B1/fr not_active Expired - Fee Related
-
2001
- 2001-02-28 US US09/795,628 patent/US6384622B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521536A (en) * | 1993-08-06 | 1996-05-28 | Hitachi, Ltd. | Integrated circuit device having different signal transfer circuits for wirings with different lengths |
| US5583449A (en) * | 1995-08-04 | 1996-12-10 | Apple Computer, Inc. | Cancellation of line reflections in a clock distribution network |
| JPH11167446A (ja) * | 1997-09-22 | 1999-06-22 | Hewlett Packard Co <Hp> | 信号伝送回路の成端構造 |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 1999, no. 11 30 September 1999 (1999-09-30) * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010024146A1 (en) | 2001-09-27 |
| FR2805686B1 (fr) | 2004-11-12 |
| US6384622B2 (en) | 2002-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2786961A1 (fr) | Dispositif electronique pour systeme de cablage de bus | |
| CA2763011C (fr) | Transmission bidirectionnelle sans fil de signaux de donnees serie entre un dispositif electronique et un compteur d'energie | |
| EP0971297A1 (fr) | Procédé de placement-routage d'un circuit d'horloge globale sur un circuit intégré, et dispositifs associés | |
| FR2805686A1 (fr) | Dispositif pour eliminer les effets des reflexions entre un circuit de commande et plusieurs recepteurs | |
| EP0939372A1 (fr) | Dispositif de test en production des caractéristiques dynamiques de composants utilisant des transmissions série | |
| FR2785409A1 (fr) | Liaison cmos bidirectionnelle bipoint adaptee en reception et en emission | |
| EP1811679A1 (fr) | Chaine de reception de signaux | |
| FR2896057A1 (fr) | Procede et dispositif de generation d'un nombre aleatoire dans un peripherique usb | |
| FR2779250A1 (fr) | Circuit d'interface bistandard pour liaison serie | |
| FR2950761A1 (fr) | Procede de transmission pseudo-differentiel utilisant une interconnexion non uniforme | |
| FR3058853B1 (fr) | Procedes de transmission et de reception d'un signal serie et dispositifs correspondants | |
| EP1005192A1 (fr) | Dispositif de cryptage quantique | |
| FR3074402B1 (fr) | Systeme a boucle de masse integrant un dispositif de couplage electrique agissant sur un courant parasite | |
| EP1303043A1 (fr) | Filtre digital pour reduire des pics de tension | |
| FR2950760A1 (fr) | Procede de transmission utilisant une interconnexion non uniforme | |
| EP1128292A1 (fr) | Procédé d'évaluation d'aptitude d'un circuit à très haute intégration à résister aux bruits diaphonie | |
| EP0092879B1 (fr) | Dispositif de synchronisation bit pour modulateur-démodulateur ou récepteur de transmission de données | |
| EP1058402B1 (fr) | Procédé de traitement d'un signal impulsionnel avec un seuil adaptatif et récepteur correspondant | |
| EP1109103A1 (fr) | Procédé de transfert sécurisé de données | |
| FR2458961A1 (fr) | Procede de transmission de signaux binaires par un reseau etranger | |
| EP1710710A1 (fr) | Interface de circuits dans un circuit électronique integré | |
| EP3454512A1 (fr) | Réseau de communication, système de mesure, moyen de transport et procédé de construction d'un réseau de communication associés | |
| FR2926941A1 (fr) | Procede de transfert de donnees et dispositif correspondant | |
| WO1998037494A1 (fr) | Procede d'initialisation d'une liaison serie entre deux circuits integres comportant un port parallele serie et dispositif de mise en oeuvre du procede | |
| FR3104756A1 (fr) | Bus monofil ou « One-Wire » |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20120731 |