[go: up one dir, main page]

FR2802337A1 - Procede d'interconnexion de circuits integres - Google Patents

Procede d'interconnexion de circuits integres Download PDF

Info

Publication number
FR2802337A1
FR2802337A1 FR9915753A FR9915753A FR2802337A1 FR 2802337 A1 FR2802337 A1 FR 2802337A1 FR 9915753 A FR9915753 A FR 9915753A FR 9915753 A FR9915753 A FR 9915753A FR 2802337 A1 FR2802337 A1 FR 2802337A1
Authority
FR
France
Prior art keywords
sep
wafer
contacts
silicon wafer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR9915753A
Other languages
English (en)
Inventor
Francis Steffen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR9915753A priority Critical patent/FR2802337A1/fr
Priority to PCT/FR2000/003508 priority patent/WO2001045164A1/fr
Publication of FR2802337A1 publication Critical patent/FR2802337A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

L'invention concerne un procédé pour interconnecter aux moins deux plaquettes de circuits intégrés, dans lequel on prévoit une plaquette (50) de circuit intégré comprenant des contacts (65, 66) en face arrière et des traversées conductrices (60) reliant électriquement les contacts (65, 66) en face arrière à une région de circuit intégré (51) en face avant, les contacts en face arrière étant soudés ou collés à des contacts (64) en face avant d'une autre plaquette de silicium. L'invention concerne également un procédé de fabrication de telles traversées conductrices, comprenant les étapes consistant à réaliser des cuvettes (60) d'une profondeur déterminée sur la face avant d'une plaquette de silicium (50), déposer sur les parois des cuvettes un matériau électriquement isolant (61), déposer au moins un matériau électriquement conducteur (62, 63) sur les parois isolées des cuvettes, et amincir la plaquette de silicium (50) par abrasion chimique et/ ou mécanique de sa face arrière, jusqu'à atteindre le matériau conducteur (62, 63) déposé dans les cuvettes.

Description


Figure img00010001
PROCEDE <SEP> D'INTERCONNEXION <SEP> <B>DE</B> <SEP> CIRCUITS <SEP> INTEGRES
Figure img00010002
La <SEP> présente <SEP> invention <SEP> concerne <SEP> les <SEP> techniques
<tb> d'interconnexion <SEP> des <SEP> circuits <SEP> intégrés, <SEP> et <SEP> <B>plus</B>
<tb> particulièrement <SEP> les <SEP> techniques <SEP> d'interconnexion <SEP> directe
<tb> empilement <SEP> de <SEP> plaquettes <SEP> de <SEP> circuits <SEP> intégres.
<tb> Depuis <SEP> l'apparition <SEP> des <SEP> circuits <SEP> intégrés <SEP> sur <SEP> plaquettes
<tb> silicium, <SEP> les <SEP> méthodes <SEP> d'interconnexion <SEP> circuits
<tb> intégrés <SEP> ont <SEP> fait <SEP> l'objet <SEP> de <SEP> nombreuses <SEP> recherches <SEP> et
<tb> développements. <SEP> Rappelons <SEP> qu'un <SEP> circuit <SEP> intégré <SEP> se
<tb> présente <SEP> sous <SEP> la <SEP> forme <SEP> d'une <SEP> plaquette <SEP> de <SEP> silicium <SEP> de faibles dimensions (ou puce de silicium) qui présente sur sa face avant une région de circuit intégré et des plages de contact reliées électriquement<B>à</B> la région de circuit intégré. Dans de nombreuses réalisations, les plaquettes circuits intégrés sont enfermées dans des boîtiers pourvus de broches métalliques et leur interconnexion est assurée par des planches de circuits imprimés comportant plages métallisées sur lesquelles sont soudées les broches des boîtiers.
inconvénient de cette technique d'interconnexion est qu'elle conduit<B>à</B> réaliser des systèmes électroniques encombrants malgré les divers progrès réalisés dans le domaine des circuits imprimés. On a ainsi développé, parallèlement, des techniques de montage direct de circuits intégrés sur un support d'interconnexion, pour les applications où un haut niveau d'intégration est nécessaire.
La figure 2 représente schématiquement une première technique classique de report d'une plaquette de circuit intégré<B>1</B> sur un support d'interconnexion<B>10,</B> dite "flip chip" ("puce l'envers")<B>.</B> La plaquette<B>1</B> est montée<B>"à</B> l'envers" sur le support<B>10,</B> sa face active 2 étant orientée vers le bas. Les plages de contact<B>3</B> de la plaquette sont directement fixées sur des plages métallisées<B>11</B> du support d'interconnexion<B>10</B> au moyen d'un alliage fusible comme de l'étain-plomb ou une colle électriquement conductrice, formant des protubérances ("bumps") <B>à</B> la surface des plages de contact<B>3.</B> Le support d'interconnexion<B>10</B> peut être une planche de circuit imprimé ou un support de plus faible encombrement comme un circuit hybride couches épaisses ("thick film") ou un circuit couches minces ("thin film") sur substrat de céramique (A1203) <B>-</B> La figure 2 représente schématiquement une deuxième technique classique de montage d'une plaquette de circuit intégré 20 sur un support d'interconnexion<B>10,</B> dite "chip and wire" ("puce et fil")<B>.</B> La plaquette de silicium 20 est montée cette fois<B>"à</B> l'endroit" et ses plages de contact 21 sont reliées<B>à</B> des plages métallisées<B>11</B> du support d'interconnexion<B>10</B> par câblage ultrasonique ("ultrasonic wire bonding"), c'est-à-dire au moyen de fils métalliques 22 soudés aux ultrasons.
Toutefois, comme une plaquette de circuit intégré présente une surface importante au regard de son épaisseur, la recherche d'une intégration encore plus poussée a conduit l'homme de l'art<B>à</B> envisager le concept "d'empilement de circuits intégrés".
<B>A</B> titre d'exemple, la figure<B>3</B> représente un empilement de deux plaquettes de circuits intégrés 20,<B>30</B> ayant leurs faces actives orientées vers le haut. Les plages de contact 21,<B>31</B> de chaque plaquette 20,<B>30</B> sont, comme dans le montage précédent, connectés<B>à</B> des plages métallisées<B>Il</B> du support d'interconnexion<B>10</B> par des fils métalliques 22. Cette technique trouve vite ses limites au-delà de deux, voire trois circuits intégrés empiles, en raison du profil en "marches d'escalier" que doit présenter l'assemblage. En effet, la plaquette<B>30</B> doit être d'une surface inférieure<B>à</B> celle de la plaquette 20, afin de ne pas masquer les contacts 21 de cette dernière. De plus, le fait que les contacts<B>31</B> de la plaquette supérieure se trouvent<B>à</B> une plus grande distance des plages<B>11</B> du support d'interconnexion<B>10</B> rend les opérations de câblage plus délicates. Les boucles de fils 22 sont plus longues et plus fragiles et de nombreuses difficultés apparaissent dans le cadre d'une production industrielle.
La figure 4 représente une technique récente empilement de plusieurs circuits intégrés, qui présente l'avantage d'être reproductible<B>à</B> l'échelle industrielle sans problemes rédhibitoires de fiabilité. Chaque plaquette de circuit intégré 40 est agencée dans un microboîtier 45 constitué par un cadre en polyimide 46 rempli de résine 47. connexion électrique des plaquettes circuits intégrés 40 est assurée par des conducteurs plats 48 ("leads") se prolongeant<B>à</B> l'extérieur des microboîtiers 45 pour former des pattes métalliques 49 faibles dimensions. Les pattes 49 de même rang des microboitiers 45 sont soudées ensemble,<B>à</B> leurs extrémités aux plages métallisées<B>11</B> d'un support d'interconnexion En pratique, l'épaisseur totale de l'empilement de quatre circuits intégrés représenté sur la figure 4 excède pas <B>0,5</B> millimètre, les plaquettes 40 étant d'une épaisseur de l'ordre de<B>30 à 50</B> micromètres et les microboîtiers 45 d'une épaisseur de l'ordre de<B>100</B> micromètres. Notons qu'une telle technique d'empilement n'est devenue possible qu'en raison des récents progrès réalisés dans le domaine des techniques d'amincissement des plaquettes de silicium. Les plaquettes de silicium présentent en effet une épaisseur initiale de plusieurs centaines de micrometres au moment où les circuits intégrés<B>y</B> sont implantés<B>(à</B> ce stade, on les appelle des "wafers") et sont ensuite amincies<B>à</B> partir de leur face arrière par des procédés dits de "backlapping" combinant gravure chimique et l'abrasion mécanique, avant d'être découpées en plaquettes individuelles de circuits intégrés.<B>A</B> l'heure actuelle, on arrive<B>à</B> amincir des plaquettes de silicium jusqu'à<B>30 à 50</B> micromètres et il n'est pas douteux que cette épaisseur soit encore réduite<B>à</B> l'avenir.
Malgré le haut degré d'intégration qu'offre l'empilement qui vient d'être décrit, les microboîtiers 45 en polyimide s'avère d'un prix de revient non négligeable et leur fabrication nécessite un savoir-faire et un outillage industriel important.
L'objectif de la présente invention est de prévoir une solution alternative pour empiler des plaquettes de silicium, qui présente l'avantage d'être simple et qui puisse être mise en ceuvre au moyen des techniques conventionnelles de report de puces sur un support d'interconnexion, notamment la technique "flip chip" précédemment évoquée.
<B>Plus</B> particulièrement, un objectif de la présente invention est de prévoir un moyen permettant d'interconnecter des circuits intégrés empilés.
Pour atteindre cet objectif, la présente invention repose sur idée simple mais non moins inventive dans son application aux plaquettes de circuits intégrés, qui est de prévoir des plaquettes de circuits intégrés comportant des contacts en face arrière reliés électriquement par des traversées conductrices aux régions de circuits intégrés en face avant. De telles traversées conductrices permettent de connecter directement la face arrière d'une plaquette de silicium<B>à</B> la face avant d'une autre plaquette ou de connecter la face arrière d'une plaquette de silicium<B>à</B> des plages métallisées d'un support d'interconnexion.
Toutefois, la réalisation de traversées dans une plaquette de silicium d'une épaisseur plusieurs centaines micromètre est une opération rédhibitoire sur le plan technique.
Ainsi, la présente invention prévoit tout d'abord un procédé de fabrication de traversées conductrices dans une plaquette de silicium, comprenant étapes consistant a réaliser des cuvettes d'une profondeur déterminée sur la face avant de la plaquette de silicium <B>;</B> déposer sur les parois des cuvettes un matériau électriquement isolant<B>;</B> déposer au moins un matériau électriquement conducteur sur les parois isolées des cuvettes, et amincir la plaquette de silicium, par abrasion chimique et/ou mécanique de sa face arrière, jusqu'à atteindre le matériau conducteur déposé dans les cuvettes.
Selon un mode de réalisation, l'étape de dépôt sur les parois des cuvettes d'un matériau conducteur comprend une étape de remplissage des cuvettes avec au moins un matériau conducteur.
Selon un mode de réalisation, les cuvettes sont réalisées avant l'implantation d'une région de circuit intégré sur la plaquette de silicium.
Selon un mode de réalisation, les cuvettes sont réalisées après l'implantation d'une région de circuit intégré sur la plaquette de silicium. Selon un mode de réalisation, il est prévu une étape consistant<B>à</B> déposer sur la face arrière de la plaquette au moins une couche d'un matériau électriquement isolant, et une étape consistant<B>à</B> réaliser sur la face arrière des plages de contact connectées aux traversées conductrices.
Selon mode de réalisation, il est prévu une étape de découpe de la plaquette de silicium en passant par le milieu traversées conductrices pour obtenir au moins une plaquette de silicium comportant des traversées conductrices sectionnées selon leur axe longitudinal, longeant flancs de la plaquette.
La présente invention prévoit également un procédé pour interconnecter au moins deux plaquettes de circuits intégrés comprenant les étapes consistant<B>à</B> prévoir une plaquette de circuit intégré comprenant des contacts en face arriere reliés électriquement<B>à</B> une région de circuit intégré en face avant par des traversées conductrices traversant la plaquette de part en part, et souder coller les contacts en face arriere de la plaquette<B>à</B> des contacts en face avant<B>d'</B> autre plaquette de silicium.
Selon un mode de réalisation, les traversées conductrices comprennent des orifices pratiqués dans la plaquette de silicium, une couche électriquement isolante recouvrant les parois de l'orifice, et au moins un matériau électriquement conducteur recouvrant les parois isolées de l'orifice ou remplissant entièrement l'orifice.
Selon un mode de réalisation, les traversées conductrices sont sectionnées selon leur axe longitudinal longent les flancs des plaquettes. La présente invention concerne également une plaquette de silicium comportant une région de circuit intégré implantée sur sa face avant, des traversées conductrices connectees <B>à</B> la région de circuit intégré, traversant la plaquette de part en part et débouchant sur sa face arrière Selon mode de réalisation, une traversée conductrice comprend un orifice traversant la plaquette de silicium, une couche électriquement isolante recouvrant les parois de l'orifice, et au moins un matériau électriquement conducteur recouvrant les parois isolées de l'orifice ou remplissant entièrement l'orifice.
Selon un mode de réalisation, la plaquette comprend sur sa face arrière des contacts isolés électriquement de la plaquette et reliés électriquement<B>à</B> des traversées conductrices.
Selon un mode de réalisation, la plaquette comprend en outre des traversées conductrices qui ne sont pas connectées<B>à</B> la région de circuit intégré.
Selon un mode de réalisation, la plaquette comprend des traversées conductrices sectionnées selon leur axe longitudinal, longeant les flancs de la plaquette.
La présente invention prévoit également un assemblage plaquettes de silicium comprenant au moins un empilement de deux plaquettes de silicium, chaque plaquette comprenant une région de circuit intégré en face avant des contacts soudés ou collés<B>à</B> des contacts de l'autre plaquette, dans lequel au moins une plaquette comprend des contacts en face arrière et des traversées conductrices traversant la plaquette de part en part reliant électriquement les contacts en face arrière<B>à</B> la région de circuit intégré. Selon un mode de réalisation, les contacts en face arrière d'une plaquette sont soudés ou colles<B>à</B> des contacts en face avant de l'autre plaquette de silicium. Selon un mode de réalisation, des traversées conductrices comprennent des orifices pratiqués dans la plaquette de silicium, une couche électriquement isolante recouvrant les parois de l'orifice, et au moins un matériau électriquement conducteur recouvrant les parois isolées de l'orifice ou remplissant entièrement l'orifice.
Selon un mode de réalisation, au moins une plaquette de silicium comporte au moins une traversée conductrice qui n'est pas connectée<B>à</B> sa région de circuit intégré.
Selon un mode de réalisation, au moins une plaquette comprend des traversées conductrices sectionnees selon leur axe longitudinal, longeant les flancs de la plaquette.
Ces objets, caractéristiques ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante d'un procédé de fabrication de traversées conductrices selon l'invention et de diverses variantes de ce procédé, ainsi que d'exemples d'assemblages de circuits intégrés selon l'invention, en relation avec les figures jointes parmi lesquelles<B>:</B> les figures<B>1 à</B> 4 précédemment décrites illustrent des méthodes classiques d'interconnexion de circuits intégrés, les figures<B>5A à 5E</B> sont des vues en coupe d'une plaquette de silicium illustrant un procédé de fabrication de traversées conductrices selon l'invention, les figures<B>6A à 6D</B> illustrent une variante de réalisation de certaines étapes du procédé des figures<B>5A</B> a<B>5E,</B> <B>-</B> les figures<B>7 à 8A, 9 à 13</B> sont des vues en coupe de plaquettes de silicium représentant diverses variantes réalisation de traversées conductrices selon l'invention figure 8B représente la face arrière d'une plaquette de silicium vue en coupe sur la figure<B>8A,</B> figures 14,<B>15</B> sont des vues en coupe schématique d'assemblages de circuits intégrés selon l'invention, figures<B>16A</B> et 16B représentent par une vue en perspective et une vue de dessus une plaquette de circuit intégré comprenant des traversées conductrices selon l'invention agencées sur les bords de la plaquette, figure<B>17</B> est le schéma électrique d'un circuit électronique comprenant des circuits intégrés devant être interconnectés, figures<B>18A à 18D</B> illustrent un procédé d'interconnexion selon l'invention des circuits intégrés de figure<B>17,</B> et <B>-</B> les figures<B>19A à 19D</B> illustrent un procédé de fabrication de cuvettes dans une plaquette de silicium gravure anisotrope.
figures<B>5A à 5E</B> sont des vues en coupe partielle d'une plaquette de silicium et illustrent un procédé de fabrication de traversées conductrices selon l'invention. <B>A</B> 'étape représentée sur la figure<B>5A,</B> on commence réaliser des cuvettes<B>60</B> d'une profondeur déterminée dans plaquette vierge de silicium monocristallin appelée communément un "wafer" et destinée<B>à</B> recevoir circuits intégrés. Le wafer <B>50</B> présente une épaisseur standard de plusieurs centaines de micromètres, exemple<B>700</B> micromètres pour un wafer d'un diamètre de<B>6</B> pouces (15,24 cm). Les cuvettes<B>60</B> sont pratiquées sur profondeur de l'ordre de<B>30 à 150</B> micromètres selon l'épaisseur finale du wafer <B>50</B> visée au terme d'une étape d'amincissement décrite plus loin. Les cuvettes<B>60</B> sont pratiquées par gravure isotrope ou anisotrope du silicium ou par tout autre procédé connu permettant de réaliser des trous borgnes<B>à</B> la surface d'une plaquette de silicium, notamment les procédés de gravure au plasma ou au laser. Il doit être noté que sur les figures<B>5A à 5E</B> et les figures<B>7 à 13</B> décrites plus loin, les cuvettes sont représentées avec des parois inclinées en raison <B>dl</B> gravure anisotrope du silicium. Toutefois, ces cuvettes pourraient également présenter des parois droites ou des parois de forme irrégulière selon la technique de gravure choisie. Un procédé de gravure anisotrope au moyen d'une solution de potasse sera decrit <B>à</B> titre d'exemple dans les dernières pages de la présente demande.
Comme illustré en figure 5B, diverses régions de circuits integrés <B>51</B> sont ensuite réalisées de façon collective sur la face avant du wafer <B>50,</B> par implantation/diffusion de dopants, dépôt et gravure de couches d'oxyde, de silicium polycristallin <B>...</B> (une seule région<B>51</B> étant partiellement représentée sur la figure). Les régions de circuits intégrés<B>51</B> comprennent divers composants électroniques ou électriques, comme des transistors, des résistances, des capacités, des pistes conductrices<B>...</B> Les étapes d'implantation des régions<B>51</B> sont soi classiques et ne seront pas décrites ici dans un souci de simplicité. La présence des cuvettes<B>60</B> n'implique aucune modification sensible des masques de gravure et de diffusion.
Au cours de la fabrication des régions<B>51,</B> on dépose<B>à</B> la surface du wafer <B>50</B> une couche électriquement isolante<B>61</B> qui s'étend depuis les circuits intégrés<B>51</B> jusqu'à
Figure img00100007
l'intérieur <SEP> des <SEP> cuvettes <SEP> <B>60</B> <SEP> et <SEP> isole <SEP> les <SEP> parois <SEP> ces
<tb> dernières. <SEP> Le <SEP> matériau <SEP> <B>51</B> <SEP> est <SEP> classiquement <SEP> de <SEP> l'oxyde <SEP> de
<tb> silicium <SEP> Si02 <SEP> ou <SEP> tout <SEP> autre <SEP> oxyde <SEP> ou <SEP> isolant <SEP> connu, <SEP> par exemple de l'oxynitrure de silicium SiON. Egalement, on dépose et on grave une couche de matériau conducteur<B>62</B> comme de l'aluminium ou du cuivre, qui s'étend depuis les régions de circuits intégrés<B>51</B> jusqu'aux cuvettes<B>60</B> et recouvre les parois isolées de ces dernières. Dans les parties s'étendant entre les circuits intégrés<B>51</B> et cuvettes<B>60,</B> la couche conductrice<B>62</B> est gravée pour former pistes conductrices<B>ou</B> des tronçons conducteurs reliantélectriquement les cuvettes<B>60 à</B> entrées/sorties des régions de circuits intégrés<B>51.</B> Ainsi, wafer <B>50</B> représenté sur la figure 5B est semblable<B>à</B> un wafer classique,<B>à</B> la différence près que les contacts réalisés classiquement<B>à</B> la périphérie des régions circuit intégré<B>Si</B> prennent ici la forme de cuvettes conductrices<B>60.</B>
Au terme du processus, la surface du wafer <B>50</B> est recouverte par une couche de passivation<B>52</B> comme une pâte de verre durcie ou un polyimide, qui présente en regard cuvettes<B>60</B> des ouvertures pratiquées gravure seche ou humide.
<B>A</B> l'étape représentée sur la figure<B>5C,</B> on remplit cuvettes avec un matériau d'assemblage 64 formant protubérances ("bumps"), par exemple un alliage étain plomb SnPb, une colle conductrice<B>à</B> charge d'argent, une pâte conductrice ACF ("Anisotropic Conductive Paste"), <B>f</B>ilm conducteur ACF ("Anisotropic Conductive Film") ces matériaux étant connus de l'homme de l'art et utilisés dans la technique "flip chip" citée au préambule. Le matériau d'assemblage 64 est déposé directement dans les cuvettes<B>60</B> ou, comme représenté sur la figure<B>5C,</B> par l'intermédiaire d'un matériau de jonction<B>63</B> compatible avec la couche conductrice<B>62.</B> Le matériau de jonction<B>63</B> est par exemple du Nickel, du Zincate (Nickel-Zinc), un alliage Tungstène-Titane déposé par projection ("sputtering") <B>ou</B> formé croissance électrochimique. De façon générale, les questions de compatibilité de matériaux sont connues de
Figure img00120001
l'homme <SEP> de <SEP> l'art <SEP> et <SEP> ont <SEP> été <SEP> résolues <SEP> dans <SEP> l'art
<tb> antérieur. <SEP> Par <SEP> exemple, <SEP> le <SEP> matériau <SEP> de <SEP> jonction <SEP> <B>63</B> <SEP> est
<tb> inutile <SEP> la <SEP> couche <SEP> <B>62</B> <SEP> est <SEP> en <SEP> cuivre <SEP> (le <SEP> cuivre <SEP> pouvant supporter tout type de matériau d'assemblage) et est au contraire nécessaire si la couche<B>62</B> est en aluminium et que le matériau d'assemblage utilisé est de l'étain- plomb.
<B>A</B> l'étape de la figure<B>5D,</B> le wafer <B>50</B> est renversé sur une bande souple<B>59</B> ("backlap tape"), de préférence une bande du type "UV" dont l'adhésion sur la face avant du waÉer peut être dégradée au moment voulu par une exposition aux ultraviolets. La face arrière du wafer <B>50</B> est ensuite attaquée par abrasion chimique et mécanique ("backlapping") jusqu'à ce que silicium au fond des cuvettes<B>60</B> soit enlevé et que l'on atteigne le matériau de jonction<B>63</B> ou le matériau d'assemblage 64 (en l'absence de matériau de jonction<B>63).</B> Les cuvettes<B>60</B> deviennent ainsi des traversées conductrices selon l'invention, que l'on désignera par la même référence<B>60,</B> débouchant sur la face arrière du wafer aminci<B>50.</B> L'épaisseur du wafer aminci<B>50</B> est de l'ordre de<B>30 150</B> micromètres selon la profondeur initiale des cuvettes<B>60.</B> <B>A</B> ce stade du procédé selon l'invention, le wafer <B>50</B> est un produit inachevé du point de vue industriel mais constitue néanmoins un objet fini selon un aspect de l'invention. En effet, grâce aux traversées<B>60,</B> le wafer <B>50</B> offre une pluralité de contacts en face arrière qui permettent, si on le souhaite, de tester électriquement les régions de circuits intégrés<B>51</B> au moyen d'une carte <B>à</B> pointes sans qu'il soit nécessaire de retirer le wafer de la bande support<B>59.</B> Ainsi, les traversées conductrices<B>60</B> selon l'invention peuvent n'être réalisées qu'aux fins du test électrique du wafer <B>50</B> par sa face arrière. Cette possibilité est avantageuse lorsque le wafer <B>50</B> est trop fragile pour être manipulé et posé sur un plateau de test classique. Un autre avantage est que les traversées<B>60</B> forment des zones de relaxation des contraintes mécaniques qui s'exercent sur le wafer <B>50.</B> Il est en effet bien connu que les contraintes mécaniques apparaissant après la formation de régions de circuits intégrés<B>51</B> fragilisent les wafers et rendent périlleux leur amincissement au-delà d'une certaine épaisseur. En réalisant les traversées<B>60,</B> on améliore sensiblement résistance du wafer <B>50</B> et l'on facilite son amincissement au-delà des limites généralement admises dans l'état de la technique.
La face arrière du wafer <B>50</B> peut ensuite être entièrement recouverte d'une couche isolante afin d'enterrer les contacts en face arrière, si ceux-ci n'ont été réalisés qu'aux fins du test électrique des régions de circuits intégrés<B>51,</B> comme on<B>1</B> proposé ci-dessus.
L'objectif premier la présente invention étant toutefois de permettre l'assemblage de plaquettes de circuits intégrés, procédé de l'invention sera généralement poursuivi comme illustré sur la figure<B>5E,</B> par une étape de dépôt la face arrière du wafer <B>50</B> d'une couche isolante<B>53</B> présentant des ouvertures 54 aux endroits où débouchent les traversées conductrices<B>60.</B> La couche isolante<B>53</B> est par exemple un oxyde dur non thermique déposé selon la technologie LPCVD ("Low Pressure Chemical Vapour Deposition") <B>à</B> basse pression et <B>à</B> faible température, comme de l'oxynitrure de silicium SiON, ou un matériau du type "BCB Photo imaginable<B>",</B> ou encore un polyimide déposé en une ou plusieurs couches. Les ouvertures 54 sont réalisées par gravure chimique ou mécanique (plasma, laser) selon le matériau formant la couche<B>53.</B> on dépose ensuite dans les ouvertures 54 un matériau d'assemblage<B>65</B> formant des protubérances en face arrière, qui peut être identique au matériau d'assemblage 64 formant les protubérances en face avant. Au terme du procédé qui vient d'être décrit, on dispose d'un wafer de silicium comportant des régions de circuits intégrés<B>51</B> et des protubérances 64,<B>65</B> ("bumps") en face avant et en face arrière reliées électriquement aux régions<B>51.</B> Comme cela sera décrit plus en détail par la suite, les protubérances<B>f 65</B> permettent de réaliser des empilements de circuits intégrés<B>51</B> d'une manière plus simple que dans l'art antérieur, par des étapes d'assemblage réalisées au "niveau wafer" ("wafer level") ou au "niveau puce" ("chip level").
On décrira tout d'abord diverses variantes de l'invention se rapportant au procédé de fabrication des traversées conductrices,<B>à</B> la structure des traversées et<B>à</B> la structure des contacts en face avant et arrière.
Selon une variante d'exécution du procédé de l'invention illustrée en figure<B>6A,</B> on commence par fabriquer sur la face avant du wafer <B>50</B> des régions de circuits intégrés <B>51</B> pourvues de contacts conventionnels<B>55</B> IT pads"), accessibles grâce<B>à</B> des ouvertures pratiquées dans la couche de passivation<B>52</B> (verre ou polyimide) et comprenant comme précédemment une couche conductrice<B>62</B> (aluminium ou cuivre) reposant sur une couche isolante<B>61</B> (oxyde).
<B>A</B> l'étape représentée en figure 6B, on réalise des cuvettes<B>70</B> au milieu des contacts<B>55,</B> par gravure au plasma ou gravure laser, ou encore par gravure chimique après avoir déposé<B>à</B> la surface du wafer <B>50</B> un masque de gravure.
<B>A</B> l'étape représentée en figure<B>6C,</B> on dépose sur les parois des cuvettes<B>70</B> une couche isolante<B>71</B> sans recouvrir la totalité de la couche conductrice<B>62,</B> qui forme autour des cuvettes<B>70</B> un anneau conducteur issu des contacts initiaux<B>55.</B> La couche isolante est par exemple un oxyde grossier épais déposé<B>à</B> basse température (200-2500C).
L'étape suivante, illustrée en figure<B>6D,</B> est identique<B>à</B> l'étape la figure<B>5C</B> et consiste<B>à</B> déposer dans les cuvettes isolées<B>70</B> un matériau d'assemblage formant des protubérances, éventuellement par l'intermédiaire d'un materiau de jonction<B>63.</B> La liaison électrique entre les cuvettes<B>70</B> et les entrées/sorties des regions de circuits intégrés<B>51</B> est assurée ici par le fait que le matériau de jonction<B>63</B> ou de contact 64 (en l'absence de matériau de jonction 64) déborde sensiblement des cuvettes<B>70</B> et se trouve au contact de la couche conductrice<B>62.</B>
Ces étapes sont suivies d'étapes d'amincissement du wafer <B>50</B> et de réalisation de contacts<B>65</B> en face arrière, qui ont été decrites plus haut en relation avec les figures <B>5D, 5E.</B>
Les figures<B>7 à 13</B> sont des vues en coupe illustrant d'autres variantes de réalisation de traversées conductrices selon l'invention et de contacts en face arrière. variantes présentent des particularités qui peuvent etre combinées pour réaliser encore d'autres variantes de réalisation de traversées conductrices selon l'invention.
Le wafer <B>50</B> de la figure<B>7</B> comporte des traversées conductrices<B>60</B> semblables<B>à</B> celles de la figure<B>5E.</B> Le contact face arrière diffère de celui décrit plus haut par le fait qu'une couche conductrice<B>66</B> est déposée et gravée sur la couche isolante<B>53,</B> avant le dépôt des protubérances<B>65.</B> La couche conductrice<B>66,</B> par exemple du cuivre pour une couche isolante<B>53</B> en polyimide, est gravée de manière<B>à</B> former des plages de contact recouvrant les ouvertures 54 pratiquées dans la couche isolante<B>53.</B>
Sur la figure<B>8A,</B> la couche conductrice<B>66</B> se prolonge au-dela des ouvertures 54 sous la forme de pistes conductrices<B>67</B> se terminant par des plages de contact<B>68</B> sur lesquelles sont déposés les protubérances du matériau d'assemblage<B>65.</B> Sur la figure BB, on voit que les pistes <B>67</B> permettent de décaler en tout point de face arrière de la plaquette de silicium<B>50</B> les plages de contact<B>68</B> recevant les protubérances<B>65.</B> La figure 8B montre également que des traversées conductrices<B>60</B> selon l'invention ne sont pas obligatoirement agencées<B>à</B> la péripherie d'une région de circuit intégré<B>51.</B> Par exemple, la région de circuit intégré<B>51</B> implantée en face avant peut avoir la forme d'un cadre, comme représenté par des traits pointillés, et des traversées conductrices<B>66</B> peuvent être prévues<B>à</B> l'intérieur de ce cadre.
Le wafer <B>50</B> de la figure<B>9</B> comporte des traversées conductrices<B>80</B> se distinguant de celles de la figure<B>5E</B> par le fait que les contacts en face avant sont eux-mêmes décalés au regard des emplacements où débouchent les traversées<B>80.</B> Ici, le matériau de jonction<B>63</B> comprend deux couches<B>63-1, 63-2.</B> La première couche<B>63-1</B> est déposée ou formée dans les traversées<B>80</B> et la deuxième couche<B>63-2</B> est déposée ou formée sur une première couche de passivation<B>52-1</B> pourvue d'ouvertures en regard de la couche conductrice<B>62.</B> La deuxième couche<B>63-2,</B> qui se trouve au contact de la couche conductrice<B>62,</B> est recouverte par une deuxième couche de passivation<B>52-2.</B> La deuxième couche de passivation<B>52-2</B> présente des ouvertures en regard de la deuxième couche<B>63-2</B> du matériau de jonction<B>63</B> dans lesquelles les protubérances du matériau d'assemblage 64 sont déposées. Par ce procédé, les protubérances en face avant peuvent être agencées en tout point de surface du wafer <B>50, y</B> compris au-dessus des régions de circuits intégrés<B>51</B> comme on le voit sur la figure<B>9.</B>
Le wafer <B>50</B> de la figure<B>10</B> comporte des traversées conductrices<B>81</B> se distinguant de celles de la figure<B>5E</B> par le fait que la couche conductrice<B>62</B> ne recouvre pas les parois des traversées conductrices<B>81,</B> qui sont toujours isolées par la couche<B>61.</B> Comme pour le mode de réalisation de la figure<B>6D,</B> le contact électrique entre la couche conductrice<B>62</B> et le matériau de jonction<B>63</B> (ou le matériau d'assemblage 64 en l'absence de matériau de jonction<B>63)</B> est assuré par un débordement du matériau de jonction<B>63</B> (ou du matériau d'assemblage 64) sur couche<B>62,</B> l'extérieur des traversées<B>81.</B>
Comme illustré sur la figure<B>11,</B> le wafer <B>50</B> peut également comprendre des traversées conductrices<B>82</B> qui ne sont pas reliées électriquement<B>à</B> la région de circuit intégré<B>51.</B> Dans ce cas, les traversées<B>82</B> comprennent simplement une couche isolante<B>72</B> recouvrant leurs parois et sont remplies par le matériau d'assemblage 64. Comme on le verra par la suite, de telles traversées permettent de transférer un signal électrique<B>à</B> travers une plaquette de silicium dans un assemblage de plusieurs plaquettes de silicium.
Sur la figure 12, le wafer <B>50</B> comporte des traversées conductrices<B>83</B> dépourvues de contact en face avant, l'embouchure supérieure des traversées<B>83</B> étant recouverte par la couche de passivation<B>52.</B> Les parois des traversées<B>83</B> sont recouvertes par la couche isolante <B>61</B> et la couche conductrice<B>62.</B> De telles traversées<B>83</B> peuvent être remplies avec un matériau conducteur. Elles peuvent également être laissées vides<B>ou,</B> comme représenté sur la figure 12, être remplies avec un matériau isolant<B>73.</B> Dans ce cas, la continuité électrique avec la couche conductrice<B>66</B> en face arriere, qui porte les protubérances du matériau d'assemblage<B>65,</B> est assurée par un contact en "V' entre la couche<B>62</B> et la couche<B>66.</B>
Sur la figure<B>13,</B> le wafer <B>50</B> comporte des traversées 84 remplies par le matériau d'assemblage 64 qui forme<B>à</B> la fois des protubérances 64-1 en face avant et des protubérances 64-2 en face arrière. Les protubérances 64 2 en face arrière sont obtenues avant le dépôt la couche isolante<B>53</B> par une surgravure de la face arrière du wafer <B>.</B> par exemple en poursuivant l'abrasion de la face arrière de façon chimique sans abrasion mécanique afin de retirer quelques micromètres supplémentaires de silicium sans attaquer le matériau d'assemblage 64. Une fois le silicium retiré, le matériau d'assemblage 64 se trouve ainsi en excroissance vis-à-vis de la face arrière et forme les protubérances 64-2. La face arrière du wafer <B>50</B> est ensuite recouverte par la couche isolante<B>53.</B> La couche isolante<B>53</B> recouvrant les protubérances 64-2 est retirée par gravure ou par polissage fin de la face arrière.
En pratique, le wafer <B>50</B> qui vient d'être décrit, comportant des traversées conductrices selon l'invention, peut être assemblé avec un autre wafer avant d'être découpé. Dans ce cas, l'assemblage des futures plaquettes de circuits intégrés est réalisé collectivement au "stade wafer" ("wafer level") et la découpe des wafers assemblés permet obtenir directement des empilements de plaquettes de circuits intégrés. L'assemblage des plaquettes de circuits intégrés peut aussi être réalisé au "stade puce" ("chip level"), c'est-à-dire après la découpe des wafers en plaquettes de circuits intégrés individuelles. Quelle que soit la méthode retenue, la présente invention permet de réaliser des empilements de plaquettes de circuits intégrés dont des exemples<B>90, 95</B> sont représentés schématiquement sur les figures 14 et <B>15.</B>
L'empilement<B>90</B> de la figure 14 comprend trois plaquettes de circuits intégrés<B>91, 92, 93</B> comprenant des contacts en face avant et en face arrière reliés électriquement par des traversées conductrices selon l'invention. Les contacts en face arrière de la plaquette<B>91</B> sont soudés ou collés aux contacts en face avant de la plaquette<B>92,</B> et les contacts en face arrière de la plaquette<B>92</B> sont soudés ou collés aux contacts en face avant de la plaquette<B>93.</B> Les contacts en face arrière de la plaquette<B>93</B> sont soudés ou collés des plages de contact d'un support d'interconnexion 94. Le soudage ou collage des contacts se trouvant en regard est assuré par fusion ou polymérisation du matériau d'assemblage décrit plus haut (étain-plomb, colle conductrice,<B>ACP,</B> ACF... <B>).</B> Bien entendu, lorsque deux plaquettes de circuits intégrés sont assemblées, le matériau d'assemblage peut n'être déposé que sur une face d'une des deux plaquettes. Ainsi, il est clair que dans la description et dans les revendications, le terme ircontact" désigne les protubérances du matériau d'assemblage 64,<B>65</B> (figures <B>5E, 7, 8A, 9, 10, 11,</B> 12,<B>13)</B> lorsque celui-ci est déposé mais désigne également, lorsque le matériau d'assemblage n'est pas déposé, les plages conductrices destinées<B>à</B> recevoir le matériau d'assemblage, par exemple les plages conductrices en face arrière formées par le matériau conducteur<B>66</B> (figures<B>7, 8A,</B> 12) ou les plages conductrices en face avant formées par le matériau de jonction<B>63</B> (figures<B>7, 8A, 10).</B>
L'empilement<B>95</B> de la figure<B>15</B> comprend trois plaquettes <B>96, 97r 98.</B> La plaquette<B>96,</B> de type conventionnel, ne comporte que des contacts en face avant. Les plaquettes <B>97, 98</B> sont pourvues de contacts en face avant et face arrière reliés par des traversées conductrices. Les contacts en face avant de la plaquette<B>96</B> sont soudés ou collés aux contacts en face avant de la plaquette<B>97</B> (la plaquette<B>96</B> étant montée en "flip chip") et les contacts en face arrière de la plaquette<B>97</B> sont soudés ou collés aux contacts en face avant de la plaquette<B>98.</B> Les contacts en face arrière de la plaquette<B>98</B> sont soudés <B>ou collés à</B> des plages de contact d'un support d'interconnexion<B>99.</B> On voit sur la figure que les contacts en face avant de la plaquette<B>98</B> sont décalés relativement au contacts en face arrière, grâce un décalage de l'emplacement des contacts ("re-routing") du type décrit plus haut en relation avec la<B>f</B> igure <B>9.</B> Un décalage des contacts en face arrière peut également être prevu, comme décrit plus haut en relation avec les figures<B>8A,</B> 8B.
Lorsque de tels empilements sont réalisés collectivement au "stade wafer", il est avantageux d'injecter entre les deux wafers de silicium assemblés un matériau amortissant <B>86,</B> qui facilite la découpe des wafers et protège les régions de circuits intégrés. Après la découpe des wafers, le matériau<B>86</B> remplit l'espace se trouvant entre plaquettes de silicium, comme représenté sur les figure 14 et<B>15,</B> et confère<B>à</B> l'assemblage une bonne cohésion mécanique.
Bien entendu, la présente invention est susceptible de divers autres modes de réalisation, variantes et applications.
Ainsi, la figure<B>16A</B> représente une plaquette de silicium découpée dans le wafer <B>50</B> précédemment décrit en suivant des lignes de découpe passant par le centre des traversées conductrices selon l'invention. La structure de ces traversées c=ductrices peut être l'une quelconque des structures précédemment décrites. On obtient dans ce cas des traversées conductrices<B>85</B> sectionnées selon leur axe longitudinal. Ces "demi-traversées" <B>85</B> longent les bords de la plaquette<B>58</B> et sont reliées en face avant la région de circuit intégré<B>51</B> par la couche conductrice <B>62</B> déj décrite. Sur la face arrière de la plaquette<B>58,</B> représentée sur la figure 16B, la couche conductrice<B>66</B> <B>déjà</B> décrite forme des tronçons de pistes orientés vers le centre de la face arrière, aux extrémités desquels se trouvent les protubérances du matériau d'assemblage<B>65.</B> Ce mode de réalisation permet notamment de diminuer le nombre de traversées conductrices réalisées sur un wafer de silicium, chaque traversée se fractionnant en deux demi-traversées sur les bords de deux plaquettes de silicium distinctes.
La figure<B>17</B> représente schématiquement un exemple de circuit électronique pouvant être réalisé sous forme d'empilement de plaquettes de circuit intégré selon l'invention. Le circuit comprend un microprocesseur MP, une mémoire MEM et un circuit d'alimentation électrique PWS. Le microprocesseur MP comprend un premier port de huit entrées/sorties connecté<B>à</B> un bus Bl comprenant des fils el <B>à</B> e8, et un deuxième port de huit entrées/sorties connecté<B>à</B> un bus B2 comprenant des fils el, <B>à</B> e,8. La mémoire MEM comprend un port de huit entrées/sorties connecté aux fils el, <B>à</B> e,8 du bus B2. Le microprocesseur MP, la mémoire MEM et le circuit PWS ont chacun une borne connectée<B>à</B> la masse GND. Le circuit PWS reçoit une tension externe Vcc et délivre une première tension Vl appliquée<B>à</B> la mémoire MEM et au microprocesseur MP et deux autres tensions V2, V3 appliquées uniquement au microprocesseur MP.
La figure<B>18A</B> représente une plaquette de circuit imprimé <B>100</B> prévue pour connecter les éléments MP, MEM, PWS aux bus Bl, B2 ainsi qu'à la tension Vcc et<B>à</B> la masse GND. La plaquette<B>100</B> comprend ainsi huit pistes conductrices el eB (bus Bl) <B>,</B> huit pistes conductrices el, e18 (bus B2), une piste de masse GND et une piste véhiculant la tension Vcc. Ces diverses pistes se terminent par des plages métallisées agencées selon un motif rectangulaire. Les figures 18B,<B>18C, 18D</B> représentent respectivement, par des vues en face avant, trois plaquettes de silicium <B>101,</B> 102,<B>103</B> qui sont empilées comme illustré sur la figure 14 pour réaliser le circuit de la figure<B>17.</B> La plaquette<B>101</B> comporte une région de circuit intégré MP où est implanté le microprocesseur MP, la plaquette 102 comporte une région de circuit intégré MEM et la plaquette<B>103</B> comporte une région de circuit intégré PWS. La plaquette<B>101</B> est agencée sur le circuit imprimé<B>100</B> et comporte en face avant<B>18</B> contacts el-e8, el,-els, GND, Vcc reliés<B>à</B> des traversées conductrices, ainsi que<B>3</B> contacts Vl, V2, V3 dépourvus de traversées conductrices. Les<B>18</B> traversées conductrices el-e8, el,-els, GND, Vcc débouchent sur des contacts en face arrière (non représentés) coïncidant avec les plages de contact du circuit imprimé<B>100.</B> Tous les contacts<B>à</B> l'exception du contact Vcc sont connectés<B>à</B> la région de circuit intégré MP.
La plaquette 102 est agencée sur la plaquette<B>101</B> et comporte<B>à</B> cet effet en face avant<B>13</B> contacts el,-el8, GND, Vcc, Vl, V2, V3 reliés<B>à</B> des traversées conductrices débouchant en face arrière sur des contacts coïncidant avec les contacts correspondants de la plaquette<B>101.</B> Les contacts el,-el8, GND, Vl sont connectés<B>à</B> la région de circuit intégré MEM et les contacts Vcc, V2, V3 sont isolés de la région de circuit intégré MEM.
Enfin, la plaquette<B>103,</B> qui dissipe le plus de chaleur, est agencée sur la plaquette 102 et comporte en face avant<B>5</B> traversées conductrices GND, Vcc, Vl, V2, V3 reliées la région intégrée PWS, débouchant sur des contacts en face arrière coïncidant avec les contacts correspondants de la plaquette 102.
Comme représenté sur les figure<B>18A à 18D,</B> des contacts supplémentaires non connectés aux régions de circuits intégrés peuvent être prévus sur les faces avant (traits pleins) et arrière (traits pointillé) des plaquettes<B>101</B> <B>à 103</B> pour une répartition régulière des contacts et une meilleure fixation de ces divers éléments.
Par rapport<B>à</B> un montage<B>à</B> plat classique, l'empilement des plaquettes<B>101,</B> 102,<B>103</B> selon l'invention permet non seulement de réduire par trois l'encombrement des plaquettes<B>à</B> la surface du circuit imprimé<B>100,</B> mais également de supprimer les pistes conductrices qui seraient nécessaires<B>à</B> leur interconnexion. Ainsi, la connexion de la mémoire MEM au bus B2 (el, e,8) est assurée des traversées conductrices, et les tensions V2, V3 délivrées par le circuit d'alimentation PWS de la plaquette<B>103</B> sont appliquées directement au microprocesseur MP de la plaquette<B>101</B> par l'intermédiaire de la plaquette 102 qui comporte<B>à</B> cet effet des traversées V2, V3 qui ne sont pas reliées<B>à</B> la région de circuit intégré MEM.
Bien entendu, les traversées conductrices et contacts en face arrière selon l'invention ne sont pas seulement applicables<B>à</B> l'assemblage de plusieurs plaquettes de circuits intégrés. Ils peuvent aussi permettre de connecter une simple plaquette de circuit intégré sur un support d'interconnexion, par exemple sur un circuit imprimé ou un circuit hybride couches épaisses ou couches minces. Cette technique de report de puce constitue une alternative aux techniques classiques du type "puce et fils" ou "flip chip" décrites au préambule en relation avec les figures<B>1</B> et 2. On décrira maintenant en relation avec les figures<B>19A</B> <B>19E</B> un procédé permettant de réaliser des cuvettes dans une plaquette vierge de silicium monocristallin avant l'implantation de composants électroniques, sans altérer la surface de la plaquette.
Comme illustré par la figure<B>19A,</B> on commence par déposer successivement sur les deux faces de la plaquette de silicium<B>50</B> une couche<B>110</B> d'oxyde de silicium Si02 et une couche<B>111</B> de nitrure, par exemple du nitrure de silicium Si3N4. La couche d'oxyde<B>110</B> est déposée de façon classique dans un four "hydrox" prévu pour faire croître de l'oxyde et la couche de nitrure<B>111</B> est déposée dans un four LPCVD ("Low Pressure Chemical Vapour Deposition"). La plaquette<B>50</B> est d'une épaisseur standard de l'ordre de<B>700</B> micromètres. La couche d'oxyde <B>110</B> est d'une épaisseur de l'ordre de<B>90</B> nanomètres et la couche de nitrure<B>111</B> d'une épaisseur de<B>160</B> nanomètres. Au cours d'une étape illustrée par la figure 19B, on réalise la surface de la plaquette<B>50</B> un masque de résine photosensible 112 comportant des ouvertures<B>113</B> dans des régions où des cuvettes doivent être réalisées. La couche de nitrure<B>111</B> se trouvant en regard des ouvertures<B>113</B> est attaquée au moyen d'un agent de gravure<B>f</B> par exemple un plasma froid CF4 (gravure mécanique) ou une solution d'acide orthophosphorique H3PO4 (gravure chimique). La couche d'oxyde<B>110</B> est ensuite attaquée au moyen d'un agent de gravure "Bl", par exemple plasma froid ou une solution d'acide fluorhydrique ou de fluorure d'ammonium.
Comme illustré sur la figure<B>19C,</B> le masque de résine 112 est ensuite dissout ou retiré avec un plasma d'oxygène. La plaquette<B>50</B> se trouve pourvue d'un masque de gravure constitué par les couches d'oxyde<B>110</B> et de nitrure<B>111,</B> présentant des ouvertures 114 aux endroits où se trouvaient les ouvertures<B>113</B> du masque de résine. La plaquette<B>50</B> est ensuite plongée dans une solution comprenant un agent de gravure "C" attaquant le silicium monocristallin <B>50</B> sans attaquer le nitrure<B>111,</B> faisant apparaître des cuvettes<B>60.</B> Cette solution est par exemple une solution de potasse KOH de concentration<B>6N</B> portée une température de l'ordre de<B>80'C,</B> susceptible de contenir un agent accélérateur de gravure. Une telle solution permet de graver le silicium monocristallin une vitesse de l'ordre de<B>1,6</B> micromètre par minute et une sélectivité supérieure<B>à 1/23000</B> relativement<B>à</B> la couche de nitrure<B>111.</B> Ainsi, la gravure d'une cuvette<B>60</B> d'une profondeur de<B>100</B> micromètres est réalisée en une heure environ et entraîne une gravure de la couche de nitrure<B>111</B> de l'ordre de 4,3 nanomètres, négligeable au regard son épaisseur totale.
Les cuvettes<B>60</B> étant réalisées, on retire la couche de nitrure<B>111</B> au moyen d'un agent de gravure<B>"A2 "</B> susceptible d'attaquer le silicium des cuvettes<B>60</B> bien que cela ne soit pas souhaité. L'agent "A2" est par exemple un plasma froid ou une solution d'acide orthophosphorique. Comme il est techniquement difficile d'arrêter le processus au moment précis où le dernier atome la couche de nitrure<B>111</B> est dissout, la couche d'oxyde<B>110</B> protège la plaquette de silicium<B>50.</B> La couche d'oxyde<B>110</B> est ensuite retirée, de préférence au moyen d'un agent de gravure chimique "B2" n'attaquant pas le silicium monocristallin, par exemple de l'acide fluorhydrique.
Ces étapes étant terminées, on dispose d'une plaquette de silicium vierge<B>50</B> pourvue de cuvettes<B>60</B> destinées former des traversées conductrices selon l'invention, comme cela a été décrit plus haut. La potasse attaquant le silicium de façon isotrope, C'est-à-dire selon <B>1 1</B> orientation des atomes du réseau cristallin<B>(1, 0, 0) ,</B> les cuvettes présentent quatre parois inclinées d'environ <B>58</B> relativement<B>à</B> la surface de la plaquette<B>50.</B> De façon générale, la forme d'une cuvette selon l'invention est donnée par la relation suivante<B>:</B> <B>(1)</B> Wb <B≥</B> Wo <B>- 2D</B> cotg(580) soit, approximativement<B>:</B> (2) Wb <B≥</B> Wo <B>- 1.25 D</B> dans laquelle<B>D</B> est la profondeur de la cuvette, Wo est l'ouverture ou encombrement de la cuvette (soit sa largeur<B>à</B> la surface de la plaquette de silicium) et Wb la largeur au fond de la cuvette (soit la taille du contact obtenu en face arrière). Pour fixer les idées, le tableau ci-après donne diverses valeurs de la largeur Wb du contact en face arrière en fonction de l'ouverture Wo et de la profondeur<B>D</B> d'une cuvette, pour gamme de valeurs de la profondeur<B>D</B> allant de<B>30 à 110</B> micromètres. La surface du contact en face arrière peut bien entendu être agrandie par la réalisation de plages conductrices, comme cela a été décrit plus haut.
Figure img00260010
Profondeur <SEP> D(pm)
<tb> <B><U>32 <SEP> 1</U></B><U> <SEP> 40</U> <SEP> 48 <SEP> <B><U>156</U></B><U> <SEP> 164 <SEP> <B>172 <SEP> 180 <SEP> 188 <SEP> 196</B> <SEP> 11041112</U>
<tb> <B>80</B> <SEP> 40 <SEP> <B>30</B> <SEP> 20 <SEP> <B>10 <SEP> 0 <SEP> - <SEP> - <SEP> - <SEP> - <SEP> - <SEP> -</B>
<tb> <B>90 <SEP> 50</B> <SEP> 40 <SEP> <B>30</B> <SEP> 20 <SEP> <B>10 <SEP> 0 <SEP> <U>-</U> <SEP> -</B>
<tb> Ouver- <SEP> <B>100 <SEP> 60 <SEP> 50</B> <SEP> 40 <SEP> <B>30</B> <SEP> <I>20</I> <SEP> <B>10 <SEP> 0 <SEP> - <SEP> -</B>
<tb> ture <SEP> <B>110 <SEP> 70 <SEP> 60 <SEP> 50</B> <SEP> 40 <SEP> <B>30</B> <SEP> 20 <SEP> <B>10 <SEP> -</B>
<tb> <B>Wo</B> <SEP> 120 <SEP> <B>80 <SEP> 70 <SEP> 60 <SEP> 50</B> <SEP> 20 <SEP> <B>10 <SEP> 0</B>
<tb> <I>4tm)</I> <SEP> <B>130 <SEP> 90 <SEP> 80 <SEP> 70 <SEP> 60 <SEP> 50</B> <SEP> 140 <SEP> <B>30</B> <SEP> <I>20</I> <SEP> <B>10 <SEP> 0 <SEP> -</B>
<tb> <U>#</U> <SEP> 140 <SEP> <B>100 <SEP> 90 <SEP> 180 <SEP> 70 <SEP> <U>60 <SEP> 50</U></B> <SEP> 40 <SEP> <B>30</B> <SEP> <U>20 <SEP> <B>10 <SEP> 10</B></U>
<tb> <U>iL <SEP> <B>#5Oj <SEP> i <SEP> l <SEP> 0 <SEP> 100 <SEP> 190 <SEP> 80 <SEP> 50</B> <SEP> 140 <SEP> <B>10</B></U>

Claims (1)

  1. <U>REVENDICATIONS</U> Procédé de fabrication de traversées conductrices<B>(60, 70, 80-85)</B> dans une plaquette de silicium<B>(50),</B> caractérisé en ce qu'il comprend étapes consistant<B>à :</B> <B>-</B> réaliser des cuvettes<B>(60, 70)</B> d'une profondeur déterminée sur la face avant de la plaquette de silicium, <B>-</B> déposer sur les parois des cuvettes un matériau électriquement isolant<B>(61, 71, 72),</B> <B>-</B> déposer au moins un matériau électriquement conducteur <B>(62,</B> 64) sur les parois isolées des cuvettes, et <B>-</B> amincir la plaquette de silicium<B>(50),</B> par abrasion chimique et/ou mécanique de sa face arrière, jusqu <B>à</B> atteindre le matériau conducteur<B>(62, 63,</B> 64) déposé dans les cuvettes. <B>.</B> Procédé selon la revendication<B>1,</B> dans lequel l'étape de dépôt sur les parois des cuvettes<B>(60)</B> d'un matériau conducteur comprend une étape de remplissage des cuvettes avec au moins un matériau conducteur<B>(63,</B> 64). <B>3.</B> Procédé selon l'une des revendications<B>1</B> et 2, dans lequel les cuvettes<B>(60)</B> sont réalisées avant l'implantation d'une région de circuit intégré<B>(51)</B> sur la plaquette de silicium. 4. Procédé selon l'une des revendications<B>1</B> et 2, dans lequel les cuvettes<B>(70)</B> sont réalisées après l'implantation d'une région de circuit intégré<B>(51)</B> sur la plaquette de silicium. <B>5.</B> Procédé selon l'une des revendications<B>1 à</B> comprenant une étape consistant<B>à</B> déposer sur la face arrière de la plaquette au moins une couche d'un matériau électriquement isolant<B>(53),</B> et une étape consistant a réaliser sur la face arrière des plages de contact<B>65,</B> <B>66)</B> connectées aux traversées conductrices<B>(60, 70).</B> <B>6.</B> Procédé selon l'une des revendications<B>1 à 5,</B> comprenant une étape de découpe de la plaquette de silicium ( en passant par le milieu des traversées conductrices<B>(60, 70, 80-84)</B> pour obtenir au moins une plaquette de silicium<B>(58)</B> comportant des traversées conductrices<B>(85)</B> sectionnées selon leur axe longitudinal longeant les flancs de la plaquette<B>(58 .</B> <B>7.</B> Procédé pour interconnecter au moins deux plaquettes de circuits intégrés, caractérisé en ce qu'il comprend les étapes consistant<B>à :</B> <B>-</B> prévoir une plaquette de circuit intégré<B>(91-93, 96-98)</B> comprenant des contacts<B>(65, 66)</B> en face arrière reliés électriquement<B>à</B> une région de circuit intégré<B>(51)</B> en face avant par des traversées conductrices<B>(60, 70, 80-</B> <B>85)</B> traversant la plaquette de part en part, et <B>-</B> souder ou coller les contacts<B>(65, 66)</B> en face arrière de la plaquette<B>à</B> des contacts (64) en face avant d'une autre plaquette de silicium. <B>B.</B> Procédé selon la revendication<B>7,</B> dans lequel les traversées conductrices comprennent des orifices<B>(60,</B> <B>70)</B> pratiqués dans la plaquette de silicium, une couche électriquement isolante<B>(61, 71, 72)</B> recouvrant les parois de l'orifice, et au moins un matériau électriquement conducteur<B>(62, 63,</B> 64) recouvrant les parois isolées de l'orifice ou remplissant entièrement l'orifice. <B>9.</B> Procédé selon l'une des revendications<B>7</B> et<B>8,</B> dans lequel les traversées conductrices sont sectionnées <B>(85)</B> selon leur axe longitudinal et longent les flancs des plaquettes. <B>10.</B> Plaquette de silicium<B>(50, 58)</B> comportant une région circuit intégré<B>(51)</B> implantée sur sa face avant, caractérisée en ce qu'elle comprend des traversées conductrices<B>(60, 70, 80-85)</B> connectées<B>à</B> la région de circuit intégré, traversant la plaquette de part en part et débouchant sur sa face arrière. <B>11.</B> Plaquette de silicium selon la revendication <B>10,</B> dans laquelle une traversée conductrice comprend un orifice<B>70)</B> traversant la plaquette de silicium, une couche électriquement isolante<B>(61, 71, 72)</B> recouvrant les parois de l'orifice, et au moins un matériau électriquement conducteur<B>(62, 63,</B> 64) recouvrant parois isolées de l'orifice ou remplissant entièrement l'orifice. 12. Plaquette de silicium selon l'une revendications<B>10</B> et<B>11,</B> comprenant sur sa face arriere des contacts<B>(65, 66)</B> isolés électriquement de plaquette et reliés électriquement<B>à</B> des traversees conductrices<B>(60, 70, 80-85).</B> <B>13.</B> Plaquette de silicium selon l'une revendications<B>10 à</B> 12, comprenant en outre des traversées conductrices<B>(82)</B> qui ne sont pas connectées<B>à</B> la région de circuit intégré<B>(51).</B> 14. Plaquette de silicium<B>(58)</B> selon l'une des revendications<B>10 à 13,</B> comprenant des traversées conductrices<B>(85)</B> sectionnées selon leur axe longitudinal, longeant les flancs de la plaquette. <B>15.</B> Assemblage<B>(90, 95)</B> de plaquettes de silicium comprenant au moins un empilement de deux plaquettes de silicium<B>(50, 58, 91-93, 96-98),</B> chaque plaquette comprenant une région de circuit intégré<B>(51)</B> en face avant et des contacts<B>(63,</B> 64,<B>65, 66)</B> soudés ou collés<B>à</B> des contacts de l'autre plaquette, caractérise en ce qu'au moins une plaquette<B>(91-93, 97, 98)</B> comprend des contacts en face arrière<B>(65, 66)</B> et des traversées conductrices<B>(60, 70, 80-85)</B> traversant la plaquette de part en part, reliant électriquement les contacts<B>(65,</B> <B>66)</B> en face arrière<B>à</B> la région de circuit intégré<B>(51).</B> <B>.</B> Assemblage de plaquettes de silicium selon la revendication<B>15,</B> dans laquelle des contacts<B>(65 66)</B> en face arrière d'une plaquette sont soudés ou colles<B>à</B> des contacts<B>(63,</B> 64) en face avant de l'autre plaquette de silicium. <B>.</B> Assemblage de plaquettes de silicium selon l'une des revendications<B>15</B> et<B>16,</B> dans lequel des traversées conductrices comprennent des orifices<B>60, 70)</B> pratiqués dans la plaquette de silicium, une couche électriquement isolante<B>(61, 71, 72)</B> recouvrant les parois de l'orifice, et au moins un matériau électriquement conducteur<B>(62, 63,</B> 64) recouvrant les parois isolées de l'orifice pu remplissant entièrement l'orifice. <B>18.</B> Assemblage de plaquettes de silicium selon l'une des revendications<B>15 à 17,</B> dans lequel moins une plaquette de silicium comporte au moins une traversée conductrice<B>(82)</B> qui n'est pas connectée<B>à</B> sa region de circuit intégré<B>(51).</B> <B>19.</B> Assemblage de plaquettes de silicium selon l'une des revendications<B>15 à 18,</B> dans lequel au moins une plaquette<B>(58)</B> comprend des traversées conductrices sectionnées<B>(85)</B> selon leur axe longitudinal, longeant les flancs de la plaquette.
FR9915753A 1999-12-14 1999-12-14 Procede d'interconnexion de circuits integres Pending FR2802337A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR9915753A FR2802337A1 (fr) 1999-12-14 1999-12-14 Procede d'interconnexion de circuits integres
PCT/FR2000/003508 WO2001045164A1 (fr) 1999-12-14 2000-12-13 Procede d'interconnexion de circuits integres

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9915753A FR2802337A1 (fr) 1999-12-14 1999-12-14 Procede d'interconnexion de circuits integres

Publications (1)

Publication Number Publication Date
FR2802337A1 true FR2802337A1 (fr) 2001-06-15

Family

ID=9553238

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9915753A Pending FR2802337A1 (fr) 1999-12-14 1999-12-14 Procede d'interconnexion de circuits integres

Country Status (2)

Country Link
FR (1) FR2802337A1 (fr)
WO (1) WO2001045164A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2893734A1 (fr) * 2005-11-21 2007-05-25 St Microelectronics Sa Micromodule electronique et procede de fabrication d'un tel micromodule

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627106A (en) * 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
US5628850A (en) * 1995-07-20 1997-05-13 Motorola, Inc. Method for producing input/output connections in a ceramic device
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627106A (en) * 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
US5628850A (en) * 1995-07-20 1997-05-13 Motorola, Inc. Method for producing input/output connections in a ceramic device
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices

Also Published As

Publication number Publication date
WO2001045164A1 (fr) 2001-06-21

Similar Documents

Publication Publication Date Title
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
EP2162907B1 (fr) Dispositif comportant des composants encastrés dans des cavités d&#39;une plaquette d&#39;accueil et procédé correspondant
EP2054929B1 (fr) Procede de fabrication collective de modules electroniques 3d
EP1788514B1 (fr) Micromodule électronique et procédé de fabrication
CA2146868A1 (fr) Procede d&#39;interconnexion de pastilles semiconductrices en trois dimensions, et composant en resultant
EP0982770B1 (fr) Procédé d&#39;isolation physique de régions d&#39;une plaque de substrat
WO2021099713A1 (fr) Procede de fabrication d&#39;une puce fonctionnelle adaptee pour etre assemblee a des elements filaires
EP1008176B1 (fr) Procede de fabrication d&#39;un film conducteur anisotrope a inserts conducteurs
FR2983638A1 (fr) Procede de formation d&#39;un circuit integre
EP2610907A1 (fr) Dispositif electronique empile et procede de realisation d&#39;un tel dispositif electronique
EP0044247B1 (fr) Procédé de fabrication d&#39;un support de composants électroniques pour la connexion des supports de puces de circuits intégrés
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
EP3182450A1 (fr) Dispositif d&#39;inductance et son procédé de fabrication
EP0116791A1 (fr) Procédé de fabrication d&#39;un détecteur infrarouge matriciel à éclairage par la face avant
FR2802337A1 (fr) Procede d&#39;interconnexion de circuits integres
EP0793269B1 (fr) Dispositif semiconducteur incluant une puce munie d&#39;une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif
FR2917233A1 (fr) Integration 3d de composants verticaux dans des substrats reconstitues.
EP3171395B1 (fr) Realisation d&#39;interconnexions par recourbement d&#39;elements conducteurs sous un dispositif microelectronique tel qu&#39;une puce
EP3832703A1 (fr) Procede de fabrication de puces electroniques
FR2667443A1 (fr) Procede de realisation d&#39;un module hybride.
EP3772746B1 (fr) Procédé de fabrication de vias traversant un substrat
FR2864342A1 (fr) Procede d&#39;interconnexion de composants electroniques sans apport de brasure et dispositif electronique obtenu par un tel procede
EP2246890B1 (fr) Mode de réalisation d&#39;un module de capture d&#39;images
EP3886159A1 (fr) Puce d&#39;interconnexion
FR2809533A1 (fr) Microsysteme monolithique a mosaique de composants