FR2798797A1

FR2798797A1 - METHOD AND DEVICE FOR COMMUNICATION BETWEEN AN ELECTRONIC RADIOFREQUENCY IDENTIFICATION CIRCUIT AND A HOST SYSTEM

Info

Publication number: FR2798797A1
Application number: FR9911782A
Authority: FR
Inventors: Gerard Dumur; Jean Emery; Raouf Benamara
Original assignee: TRACETEL
Current assignee: TRACETEL
Priority date: 1999-09-21
Filing date: 1999-09-21
Publication date: 2001-03-23
Anticipated expiration: 2019-09-21
Also published as: EP1141844A1; WO2001022239A1; FR2798797B1; AU7529100A

Abstract

The invention concerns a communication method between a host system and a RF signal identifying electronic circuit under the control of a microcontroller. The invention is characterised in that the microcontroller communicates with the host system via a PCMCIA bus with a parallel interface component connected to a bus master, the method comprising: an initialising step whereby the host system reads a control register (CR) of the interface component to ascertain that the interface component is in writethrough mode; a step confirming the recognition of the interface component by the host system; a step whereby the control register (CR) is modified by the microcontroller to switch the interface component in parallel input/output mode; a communication step between the host system and the microcontroller in parallel input/output mode like a standard UART component.

Description

Procède et dispositif de communication entre un circuit électronique d'identification par ra4iof#réuqnçe et un système hôte La présente invention concerne un procédé et dispositif de communication entre un circuit électronique d'identification par radiofréquence et un système hôte. Le circuit électronique d'identification par radiofrequence est communément appelé transpondeur. Method and device for communication between an electronic and a host system The present invention relates to a method and a device for communication between an electronic radio frequency identification circuit and a host system. The electronic identification circuit by radio frequency is commonly called transponder.

Selon l'art antérieur, il existe des dispositifs électroniques d'identification par radiofréquence. Cependant, ces dispositifs présentent, en général, l'inconvénient de ne pas être connectables à un ordinateur type ordinateur portable autrement qu'à travers une liaison série RS232 ou d'un port imprimante, ce qui peut poser des problèmes de disponibilité de port. According to the prior art, there are electronic identification devices by radio frequency. However, these devices have, in general, the disadvantage of not being connectable to a laptop type computer other than through an RS232 serial link or a printer port, which can pose port availability issues.

La présente invention a donc pour objet de pallier les inconvénients de l'art antérieur en proposant un procédé de communication entre un circuit électronique d'identification par radiofréquence et un système hôte par un port parallèle système hôte. The present invention therefore aims to overcome the disadvantages of the prior art by providing a method of communication between a radio frequency identification electronic circuit and a host system through a host system parallel port.

Ce but est atteint par le fait que le procédé de communication entre un système hôte et un circuit électronique d'identification par radiofréquence contrôlé un microcontrôleur est caractérisé en ce que le microcontrôleur communique avec le système hôte par l'intermédiaire d'un bus PCMCIA ou CompactFlash avec un composant d'interface parallèle reliéà un bus maître, le procédé comprenant: étape d'initialisation comprenant une lecture d'un registre de contrôle du composant d'interface par le système hôte pour vérifier que le composant d'interface est dans le mode mémoire, - une étape de confirmation de la prise en compte du composant d'interface par le système hôte, - une étape de modification du registre de contrôle par le microcontrôleur pour faire passer le composant d'interface en mode entrée/sortie parallèle, une étape de communication entre le système hôte et le microcontrôleur en mode entrée/sortie parallèle comme un composant standard UART Selon une autre particularité, la valeur choisie pour modifier le registre de contrôle, court-circuite l'interface série du composant d'interface parallèle/parallèle, valide le mode adresse, valide les interruptions du système hôte, affecte la fonctionnalité entrée/sortie au composant d'interface en validant les interruptions. This object is achieved by the fact that the method of communication between a host system and a radio frequency identification electronic circuit controlled by a microcontroller is characterized in that the microcontroller communicates with the host system via a PCMCIA bus or CompactFlash with a parallel interface component connected to a master bus, the method comprising: booting step comprising reading a control register of the interface component by the host system to verify that the interface component is in the memory mode, - a confirmation step of the host component taking into account the interface component, - a step of modifying the control register by the microcontroller to pass the interface component in parallel input / output mode, a communication step between the host system and the microcontroller in input / output mode pa As a further feature, the value chosen to modify the control register bypasses the serial interface of the parallel / parallel interface component, validates the address mode, validates the interrupts of the host system, affects the input / output functionality to the interface component by enabling interrupts.

Selon une autre particularité, le composant d'interface parallèle/parallèle comprend un premier tampon de communication, de réception, dans lequel le système hôte peut seulement écrire et dans lequel le microcontrôleur peut seulement lire, et un deuxième tampon de communication, dit d'émission, dans lequel le système hôte peut seulement lire et dans lequel le microcontrôleur peut seulement écrire. According to another feature, the parallel / parallel interface component comprises a first communication buffer, receiving, in which the host system can only write and in which the microcontroller can only read, and a second communication buffer, said to transmission, in which the host system can only read and in which the microcontroller can only write.

Selon une autre particularité, l'étape de communication comprend une étape d'écriture des données comportant: - une étape de vérification par le système hôte, respectivement le microcontrôleur que le tampon de réception, respectivement d'émission, est vide en consultant la valeur d'un premier, respectivement deuxième, bit particulier d'un premier, respectivement deuxième, registre déterminé, - une étape d'écriture des données dans le tampon de réception, respectivement d'émission, - une étape de modification de la valeur du premier, respectivement deuxième bit. According to another particularity, the communication step comprises a data writing step comprising: a verification step by the host system, the microcontroller or the buffer, respectively; of reception, respectively of emission, is empty by consulting the value of a first, respectively second, particular bit of a first, respectively second, determined register, - a step of writing data in the reception or transmission buffer, - a step of modifying the value of the first or second bit respectively.

Selon une autre particularité, l'étape de communication comprend une étape de lecture des données comportant: une étape de vérification par le système hôte, respectivement par le microcontrôleur que le tampon d'émission, respectivement de réception, n'est pas vide en consultant la valeur du deuxième, respectivement du premier bit particulier, du deuxième, respectivement premier registre déterminé, une étape de lecture des données présentes dans le tampon d'émission, respectivement de réception, - une étape de modification de la valeur du deuxieme, respectivement premier bit. According to another particularity, the communication step comprises a step of reading the data comprising: a step of checking by the host system, respectively by the microcontroller, that the transmission buffer, respectively of reception, is not empty by consulting the value of the second, respectively of the first particular bit, of the second, respectively first determined register, a step of reading the data present in the transmit or receive buffer, - a step of modifying the value of the second, respectively first bit.

Selon une autre particularité, le composant d'interface parallèle/parallèle est de type CompactFlash. According to another particularity, the parallel / parallel interface component is of CompactFlash type.

Selon une autre particularité, le procédé comprend une étape de traitement et d'analyse des données fournies par le circuit d'identification par radiofréquence comportant: une étape de mise en forme, par le circuit d'identification, selon un signal rectangulaire, du signal représentatif des fluctuations de la tension aux bornes la bobine du circuit d'identification, une étape de mesure par le microcontrôleur, des intervalles de temps entre chaque front montant et chaque front descendant signal rectangulaire transmis le circuit d'identification, étape de comparaison, par le microcontrôleur, des intervalles de temps mesurés, avec des valeurs des intervalles fixées par un protocole déterminé, pour définir la valeur d'un bit, cette valeur étant représentative du signal produit par le circuit d'identification. According to another feature, the method comprises a step of processing and analyzing the data provided by the radio frequency identification circuit comprising: a formatting step, by the identification circuit, according to a rectangular signal, the signal representative of the fluctuations of the voltage at the terminals of the coil of the identification circuit, a measurement step by the microcontroller, time slots between each rising edge and each falling edge, rectangular signal transmitted by the circuit of identification, step of comparison, by the microcontroller, of the measured time intervals, with values of the intervals fixed by a determined protocol, to define the value of a bit, this value being representative of the signal produced by the identification circuit.

Un deuxième but de l'invention consisteà proposer un dispositif de communication entre un circuit électronique d'identification par radiofréquence et un système hôte par un port parallèle du système hôte. A second object of the invention is to provide a communication device between an electronic radio frequency identification circuit and a host system by a parallel port of the host system.

Ce but est atteint par le fait que le dispositif de communication entre le circuit électronique d'identification par radiofréquence et un système hôte est caractérisé en ce qu'il comporte un composant d'interface parallèle programmable par des registres de contrôle pour communiquer avec le système hôte selon un protocole de système d'entrée/sortie parallèle du type PCMCIA et des moyens de lecture et d'écriture de registres de statut pour éviter des conflits d'accès entre les deux tampons permettant la communication entre le système hôte et une logique intelligente contrôlant le fonctionnement du circuit électronique d'identification par radiofréquence. This object is achieved by the fact that the communication device between the radio frequency identification electronic circuit and a host system is characterized in that it comprises a parallel interface component programmable by control registers for communicating with the system. host according to a PCMCIA type parallel input / output system protocol and status register reading and writing means to avoid access conflicts between the two buffers allowing communication between the host system and intelligent logic controlling the operation of the radio frequency identification electronic circuit.

Selon une autre particularité, la logique intelligente est un microcontrôleur recevant sur une de ces entrées d'interruption le signal de sortie du circuit d'identification par radiofréquence et envoyant par une de ces sorties séries sur l'ehtrée série du circuit d'identification par radiofréquence, les informations échangées par radiofréquence. According to another particularity, the intelligent logic is a microcontroller receiving on one of these interrupt inputs the output signal of the radio frequency identification circuit and sending by one of these serial outputs to the serial port of the identification circuit by radiofrequency, the information exchanged by radiofrequency.

Selon une autre particularité, le microcontrôleur comporte des moyens d'ecrire, dans un registre de contrôle, une information permettantà un système hote de considérer l'ensemble électronique branché sur son port PCMCIA comme une mémoire; puis au bout d'un temps déterminé de survenance événement déterminé, des moyens de modifier l'information écrite dans registre CR pour faire prendre en compte le circuit par le système hôte comme un dispositif d'entrée/sortie parallèle. According to another particularity, the microcontroller comprises means for writing, in a control register, information enabling a host system to consider the electronic assembly connected to its PCMCIA port as a memory; then after a determined time of occurrence event determined, means to modify the information written in CR register to take into account the circuit by the host system as a parallel input / output device.

Selon une autre particularité, le circuit d'interface est disposé sur face d'un circuit imprimé multicouche assurant les liaisons électriques entre d'une part les différents composants électroniques et d'autre part le bornier type CompactFlash et la bobine constituant l'antenne émettrice radiofréquence; le circuit électronique d'identification par radiofréquence et microcontrôleur étant disposés sur la face opposée du circuit imprimé couches multiples. According to another feature, the interface circuit is disposed on the face of a multilayer printed circuit ensuring the electrical connections between the different electronic components on the one hand and the CompactFlash type terminal block and the coil constituting the transmitting antenna on the other hand. radio frequency; the radio frequency identification electronic circuit and microcontroller being arranged on the opposite side of the multilayer printed circuit.

Selon une autre particularité, le circuit imprimé a une dimension correspondant aux mémoires CompactFlash de type1 ouIL Selon une autre particularité, le bornier de liaison du circuit d'interface avec le monde externe et compatible CompactFlash et le circuit imprimé est encapsulé dans un boîtier de largeur de l'ordre de 3mm, de longueur de l'ordre de 4mm et d'épaisseur inférieureà 3,5 millimètres. According to another particularity, the printed circuit has a dimension corresponding to CompactFlash memories of type 1 or IL According to another particularity, the terminal block of connection of the interface circuit with the external world and compatible CompactFlash and the printed circuit is encapsulated in a housing width of the order of 3mm, length of the order of 4mm and thickness to 3.5 millimeters.

Selon une autre particularité, le circuit imprimé multicouche comprend essentiellement trois couches conductrices d'épaisseur déterminée dont une couche double face et deux couches d'isolant d'épaisseur déterminée, l'épaisseur des couches conductrices supérieure et inférieure étant comprise entre7 et11 pm, l'épaisseur de couche d'isolant étant comprise entre 45 et 55pm, et l'épaisseur de la couche conductrice double face située entre les deux couches d'isolant étant comprise entre 45 et 55pm. According to another feature, the multilayer printed circuit essentially comprises three conductive layers of predetermined thickness, one of which is a double-sided layer and two layers of insulator of a given thickness, the thickness of the upper and lower conductive layers being between <7> and 11 pm, the insulation layer thickness being between 45 and 55pm, and the thickness of the double-sided conductive layer between the two insulating layers being between between 45 and 55pm.

D'autres particularités et avantages de la présente invention apparaîtront plus clairementà la lecture de la description ci-après faite en référence aux dessins annexés dans lesquels: - les figures1A et 1B représentent un schéma d'un dispositif électronique mettant en #uvre le procédé de communication selon l'invention, - la figure 2 représente un diagramme du composant d'interface parallèle/parallèle utilisé dans le dispositif électronique. Other features and advantages of the present invention will appear more clearly when reading the following description with reference to the accompanying drawings in which: : << FIGS. 1A and 1B show a diagram of an electronic device implementing the communication method according to the invention. FIG. the parallel / parallel interface component used in the electronic device.

- la figure3 représente un exemple de réalisation du circuit multicouche. Le procédé de communication est utilisé pour assurer la communication entre un circuit d'identification par radiofréquence et un système hôte(1 lors de la connexion du circuit d'identification au système hôte, par l'intermédiaire d'une interface parallèle. - Figure 3 represents an example embodiment of the multilayer circuit. The communication method is used to provide communication between a radio frequency identification circuit and a host system (1 ) when connecting the identification circuit to the host system, via a parallel interface.

Les figures1A et 1B représentent un schéma d'un dispositif électronique mettant en #uvre le procédé de communication selon l'invention. Selon variante de réalisation représentée aux figures1A et 1B, le système hôte(1 est un ordinateur, par exemple, portable comportant un processeur de type et le port parallèle(100) utilisé pour connecter le dispositif électronique est type PCMCIA ou préférentiellement de type CompactFlash (marque déposee par la société CompactFlash Association). La norme CompactFlash est issue de la norme PCMCIA mais comprend des caractéristiques propres tout étant compatible avec la norme PCMCIA. Ainsi, le dispositif électronique selon l'invention est dans une variante de réalisation conforme électriquement et mécaniquementà la norme CompactFlash mais peut être connecter' un port PCMCIA par l'intermédiaire d'un adaptateur CompactFlash/PCMCIA disponible dans le commerce. Figures 1A and 1B show a diagram of an electronic device implementing the communication method according to the invention. According to an embodiment variant represented in FIGS. 1A and 1B, the host system (1) is a computer, for example, a portable computer having a type processor and the parallel port (100) used to connect the electronic device is type PCMCIA or preferentially type CompactFlash (trademark introduced by the company CompactFlash Association) .The CompactFlash standard is derived from the PCMCIA standard but includes its own features while being compatible with the PCMCIA standard Thus, the electronic device according to the invention is in an alternative embodiment electrically and mechanically compliant to the CompactFlash standard but can be connected to a PCMCIA port by means of a PCMCIA standard. intermediate of a commercially available CompactFlash / PCMCIA adapter.

Le système hôte(1) comprend également un contrôleur spécifique du port PCMCIA. Le circuit électronique représenté aux figures 1A, IB est monté sur un circuit imprimé multicouche avec des composants sur chacune des deux faces opposées du circuit imprimé. Le circuit imprimé de quelques dixièmes de millimètres d'épaisseur a la surface d'une boîte d'allumettes de l'ordre de cm par 4 cm). Sur cette plaquette de circuit imprimé sont reliés entre eux les pistes conductrices du circuit multicouche, les composants réalisant les fonctions ci-après décrites. La figure3 représente un exemple de réalisation du circuit multicouche. Le circuit comprend essentiellement trois couches conductrices(1010 à 1012) d'épaisseur déterminée dont une couche(1011) double face et deux couches d'isolant (1020, 1021) d'épaisseur déterminée. Les couches conductrices supérieure(1010) et inférieure (1012) ont une épaisseur comprise entre7 et 11 pm, et est choisie égaleà 9pm. Chaque couche d'isolant(1020, 1021) a une épaisseur comprise entre 45 et 55pm et est choisie égaleà 50pm. La couche conductrice(1 1) double face est située entre les deux couches (1020, 1021) d'isolant et a épaisseur comprise entre 45 et 55pm et est choisie égaleà 50pm. La couche conductrice(1011) double face est, par exemple, réaliséeà partir d'un matériau possédant deux faces cuivrées, par exemple, commercialise sous la référence FR4 par la société française NELCO. L'épaisseur totale du circuit multicouchey compris la métallisation est comprise entre 200 et 240pm et est choisie égaleà 227pm. L'isolant choisi est, par exemple, une résine époxy, par exemple, commercialisé sous la référence Preg 104 par la société américaine ARLON. The host system (1) also includes a specific PCMCIA port controller. The electronic circuit shown in FIGS. 1A, 1B is mounted on a multilayer printed circuit with components on each of the two opposite sides of the printed circuit. The printed circuit of a few tenths of a millimeter thick has the surface of a matchbox of the order of cm by 4 cm). On this printed circuit board are interconnected conductive tracks of the multilayer circuit, the components performing the functions described below. Figure 3 represents an example embodiment of the multilayer circuit. The circuit essentially comprises three conducting layers (1010 to 1012) of determined thickness including a double-sided (1011) layer and two layers of insulation (1020, 1021) d determined thickness. The upper (1010) and lower (1012) conductive layers have a thickness between 7 and 11 pm, and are chosen equal at 9pm. Each insulating layer (1 020, 1021) has a thickness of between 45 and 55pm and is chosen equal to at 50pm. The conductive layer (1 1) double face is located between the two layers (1020, 1021) of insulation and has a thickness between 45 and 55pm and is chosen equal to 50 .mu.m. For example, the double-sided conductive layer (1011) is made from from a material having two copper faces, for example, sold under the reference FR4 by the company French NELCO. The total thickness of the multilayer circuit y included the metallization is between 200 and 240pm and is chosen equal to 227pm. The insulation chosen is, for example, an epoxy resin, for example, marketed under the reference Preg 104 by the American company ARLON.

Un premier composant d'identification par radiofréquence(1 est constitué, par exemple, par le composant commercialisé par Philips sous la référence HTRC1 10, tout autre composant similaire peut également être utilisé. Ce composant est monté sur la même face du circuit imprimé avec un microcontrôleur (20) constitué, par exemple, par un composant commercialisé par Intel sous la référence 8OC51, tout autre composant similaire peut également être utilisé. Un troisième composant(30) constituant un circuit d'interface est constitué, par exemple, par le circuit commercialisé par Texas Industrie sous la référence TL1 1 PC564B, tout autre composant similaire peut également être utilisé. Ce circuit(30) est monté sur la face opposée du circuit imprimé et relié, d'une part au bornier PCMCIA (50), et d'autre partà travers les couches du circuit imprimé, au bus (21) du microcontrôleur (20). Enfin, point milieu M entre une résistance(13) et une pluralité de condensateurs(15) connectés en série entre une sortie de transmission et une entrée de réception RX est relié par unfil soupleà une bobine(11) dont l'autre extrémité est également reliée par un fil soupleà une deuxième sortie de transmission Le composant ou circuit(10) d'identification par radiofréquence est relié à une sonde émettrice réceptrice comprenant la bobine(11). Le circuit(10) est commandé par le microcontrôleur (20) auquel est connecté. Le microcontrôleur (20) est relié au connecteur femelle(50) compatible avec le connecteur complémentaire male (200, Fig.2) du port PCMCIA, par l'intermédiaire d'un composant d'interface(30) parallèle/parallèle. Le composant d'interface(30) comprend le bus (21) de données et un bus(31) d'adresse. Le dispositif électronique comprend également un diviseur de fréquence (40), et une horloge(60) à 32 MHZ connectée au composant d'interface(30) et au travers d'un diviseur (40) au microcontrôleur (20). La communication entre le système hôte(1) et le dispositif électronique est réalisée par une interface(30). La particularité de cette interface(30) est que le système hôte(1) et le microcontrôleur (20) sont maîtres de cette interface. En effet, par principe, un microcontrôleur (20) doit être maître de son bus (21) qui est reliéà cette interface(30). De même, le processeur du système hôte est maître de ses périphériques et donc du port PCMCIA auquel l'interface(30) connecte le dispositif électronique. Par conséquent, connexion entre le microcontrôleur (20) et le processeur du système hôte(1), est réalisée par l'intermédiaire d'un bus maître/maître. A first radiofrequency identification component (1 consists, for example, of the component marketed by Philips under the reference HTRC1 10, any other similar component can also be used This component is mounted on the same face of the printed circuit board with a microcontroller (20) constituted, for example, by a component marketed by Intel under the reference 8OC51, any other similar component may also be used. 30) constituting an interface circuit is constituted, for example, by the circuit marketed by Texas Industrie under the reference TL1 1 PC564B, any other similar component can also be used. (30) is mounted on the opposite side of the PCB and connected, on the one hand to the terminal PCMCIA (50), and on the other to through the layers of the printed circuit, to the bus (21) of the microcontroller (20). middle M between a resistor (13) and a plurality of capacitors (15) connected in series between a transmission output and a reception input RX is connected by a flexible wire to a (11) coil whose other end is also connected by a flexible wire to a second output The radio frequency identification component or circuit (10) is connected to a receiving transmitting probe comprising the coil (11). circuit (10) is controlled by the microcontroller (20) to which is connected. The microcontroller (20) is connected to the female connector (50) compatible with the male complementary connector (200, Fig.2) of the PCMCIA port, via a (30) parallel / parallel. Interface component (30) comprises the data bus (21) and an address bus (B) (31) . The electronic device also includes a frequency divider (40), and a clock (60) at 32 MHZ connected to the interface component (30) and through a divider (40) to the microcontroller (20). The communication between the host system (1) and the electronic device is performed by an interface (30). The peculiarity of this interface (30) is that the host system (1) and the microcontroller (20) are masters of this interface. Indeed, in principle, a microcontroller (20) must be master of its bus (21) which is connected to this interface (30). The host system is the master of its peripherals and therefore of the PCMCIA port to which the (30) interface connects the electronic device. Therefore, connection between the microcontroller (20) and the processor of the host system (1), is performed via a master / master bus.

Selon l'art antérieur, un port de type PCMCIA peut fonctionner selon trois modes. Le premier mode de fonctionnement est mode mémoire et permet connecter et d'accéderà une mémoire externe. Le deuxième mode est le mode entrée/sortie dans lequel des informations peuvent être échangées entre le système hôte et un dispositif électronique connecté au port PCMCIA. Le troisième mode est le mode IDE dans lequel il est possible de connecter un disque système hôte via le port PCMCIA. Selon la norme, lors de la connexion de tout équipement sur le port PCMCIA (100) du système hôte, le port(1 doit fonctionner selon le premier mode pendant la phase d'initialisation et de reconnaissance du port(100) par le contrôleur spécifique du système hôte. En d'autre terme, quel que soit le mode de fonctionnement du dispositif électronique connecté au port PCMCIA, le port PCMCIA (100) de ce dispositif doit être configuré comme si le dispositif était une mémoire, pendant une durée déterminée de l'ordre d'une vingtaine de millisecondes. Selon l'invention,à l'issue des 20 millisecondes, par exemple, de la phase d'in itialisation, le microcontrôleur (20) modifie l'état la configuration du composant(30) d'interface pour basculer les signaux des broches du connecteur(50) dans un état faisant interpréter par le système hôte que le dispositif connecté au port(100) PCMCIA fonctionne dans le mode entrée/sortie. Selon l'art antérieur, le composant d'interface(30) choisi est initialement prévu pour commander une ligne série et comprendà cet effet deux tampons de communication(3002, 3003, Fig.2) et une pluralité de registres permettant de determiner l'état de ces deux tampons de communication, L'utilisation de tampons, selon l'invention, sera décrit ultérieurement. According to the prior art, a port of PCMCIA type can operate in three modes. The first mode of operation is memory mode and allows connecting and accessing to an external memory. The second mode is the input / output mode in which information can be exchanged between the host system and an electronic device connected to the PCMCIA port. The third mode is the IDE mode in which it is possible to connect a host system disk via the PCMCIA port. According to the standard, when connecting any equipment to the PCMCIA port (100) of the host system, port (1 must work in the first mode during The host controller-specific controller initializes and recognizes the (100) port In other words, regardless of the mode of operation of the electronic device connected to the PCMCIA port, the PCMCIA port (100) of this device must be configured as if the device were a memory, during a determined period of the order of twenty milliseconds. to After 20 milliseconds, for example, of the initialization phase, the microcontroller (20) modifies the configuration state of the interface component (30) to switch the signals of the connector pins (50) in a state that the host system interprets that the device connected to the (100) PCMCIA port is operating in e mode According to the prior art, the selected interface component (30) is initially intended to control a serial line and comprises to this effect two communication buffers (3002, 3003, Fig.2) and a plurality of registers for determining the state of these two communication buffers. The use of buffers according to the invention will be described later.

Le circuit d'identification(10) est en fait une base de lecture et d'écriture dans un transpondeur. Le circuit(10) comprend entre ses bornes de transmission circuit résonnant comprenant en série une bobine(Il 1) et des condensateurs(15) servant de sonde en réagissant aux variations de charge de son environnement. Aux bornes de la bobine(11), il règne une tension importante qui oscilleà une fréquence de l'ordre de125 kHz. En fonction de l'environnement de la bobine(11), les valeurs maximales de la tension vont fluctuer légèrement. C'est cette fluctuation qui est détectée et traitée par le circuit(10) d'identification. La tension aux bornes de la bobine(11) est appliquée sur entrée RX du circuit(11) d'identification. Afin de ramener la valeur de tension dans la zone d'utilisation du circuit d'identification, la sortie de la bobine(Il 1) comprend une résistance(13) en série. La tension est ensuite traitée, notamment redressement, pour former un signal rectangulaire constitué d'une succession d'impulsions plus ou moins longues et représentatives de la variation de la valeur maximale de tension de la bobine (11) au cours du temps. Ce signal est généré sur une sortie(12) du circuit(10) d'identification et appliquéà une entrée (22) d'interruption du microcontrôleur (20) pour effectuer l'analyse de ce signal. L'analyse du signal consisteà mesurer les intervalles de temps entre un front montant et un front descendant successifs du signal puis de comparer les valeurs des intervalles obtenues, avec valeurs attendues mémorisées dans une table de mémoire du microcontrôleur (20) et correspondantà un protocole déterminé de type Manchester. The identification circuit (10) is in fact a base for reading and writing in a transponder. The circuit (10) comprises between its resonant circuit transmission terminals comprising in series a coil (Il 1) and capacitors (15) serving probe response to load variations in its environment. At the terminals of the coil (11), there is a large voltage oscillating at a frequency of the order of 125 kHz. Depending on the environment of the coil (11), the maximum values of the voltage will fluctuate slightly. It is this fluctuation that is detected and processed by the (10) identification circuit. The voltage across the coil (11) is applied to the RX input of the (11) identification circuit. In order to reduce the voltage value in the area of use of the identification circuit, the output of the coil (Il 1) includes a resistor (13) in series . The voltage is then processed, in particular rectification, to form a rectangular signal consisting of a succession of pulses more or less long and representative of the variation of the maximum voltage value of the coil (11) over time. This signal is generated on an output (1 2) of the (10) identification circuit and applied to an entry (22). interrupting the microcontroller (20) to perform the analysis of this signal. The signal analysis consists in measuring the time intervals between a successive rising edge and a falling edge of the signal and then comparing the values of the intervals obtained, with expected values stored in a microcontroller memory table. (20) and corresponding to a specific protocol of Manchester type.

Pour ce faire, le microcontrôleur (20) comprend un registre particulier (TIMER) activé, soit sur un front montant, soit sur un front descendant. Ainsi, lorsqu'un premier front, par exemple montant, est détecté, le registre (TIMER) est consulté et la sensibilité d'activation du registre est inversée. Ainsi, le registre consulté dès qu'un front descendant est détecté et consultation du registre permet de connaître l'intervalle de temps entre le front montant et le front descendant suivant. De même, après la détection du front descendant, la sensibilité du registre est de nouveau inversée pour une nouvelle détection du prochain front montant. To do this, the microcontroller (20) comprises a particular register (TIMER) activated, either on a rising edge or on a falling edge. Thus, when a first edge, for example upright, is detected, the register (TIMER) is consulted and the activation sensitivity of the register is reversed. Thus, the register consulted as soon as a falling edge is detected and consulting the register makes it possible to know the time interval between the rising edge and the following falling edge. Likewise, after the detection of the falling edge, the sensitivity of the register is inverted again for a new detection of the next rising edge.

La comparaison entre la valeur des intervalles de temps mesurés et les valeurs de temps attendus permet de déterminer la valeur d'un bit de donnée. La valeur de ce bit est ensuite transmise sur le bus (21) vers le tampon d'émissionTE (Fig.2) du composant d'interface(30), puis vers le système hôte (1) par la connectique (50, 100) PCMCIA. The comparison between the value of the measured time intervals and the expected time values makes it possible to determine the value of a data bit. The value of this bit is then transmitted on the bus (21) to the transmit buffer TE (Fig.2) of the interface component (30), then . to the host system (1) through the (50, 100) PCMCIA connectivity.

Le circuit(10) d'identification reçoit également sur une entrée (14) des signaux de commande du microcontrôleur (20). Ces signaux sont transmis selon une liaison série synchronisée avec une horloge de validation (SCLK). Ces signaux de commande sont interprétés par le circuit(10) d'identification, par exemple, comme le signal du déclenchement d'une action d'identification provoquant l'émission par le circuit(10) d'un train de signaux transmis par la bobine(11) au circuit intégré(3) reliéà une antenne (4) couplée par ondes électromagnétiquesà la bobine(11). Ce circuit (2) extrait du signal émis par la bobine(11) son alimentation et renvoie par son antenne l'information demandée et contenue dans la mémoire du circuit intégré(3). The identification circuit (10) also receives on an input (14) control signals from the microcontroller (20). These signals are transmitted according to a serial link synchronized with a validation clock (SCLK). These control signals are interpreted by the identification circuit (B) (10), for example, as the signal of the triggering of an identification action causing transmission by the circuit (10). ) of a signal stream transmitted by the coil (11) to the integrated circuit (3) connected to an antenna ( 4) coupled by electromagnetic waves to the coil (11). This circuit (2) extracts the signal emitted by the coil (11) power supply and returns by its antenna the information requested and contained in the memory of the integrated circuit (3).

Comme expliqué précédemment, le composant d'interface(30) utilisé, selon l'invention, est utilisé dans l'art antérieur pour commander des lignes séries, par exemple, pour un modem externe. Selon l'invention, composant d'interface est programmé différemment pour permettre d'acquérir des données provenant du circuit(10) d'identification. Cependant, vis-à-vis du système hôte, le dispositif électronique comprenant le composant(30) d'interface sera vu comme un émetteur récepteur asynchrone universel (UART: Universal, asynchronous, receiver transmitter). De même, comme expliqué précédemment, la présence du microcontrôleur (20) et du système hôte accédant au même composant(30) peut engendrer des problèmes de conflit d'accès. Ces problèmes sont résolus par l'intermédiaire d'une configuration particuliere du composant d'interface(30) d'écrite en référenceà la figure Cette figure 2 représente schématiquement la structure interne du composant d'interface(30). De manière connue, ce composant(30) d'interface comprend deux sections(300, 301). Une première section(300, UART) offre une interface de type émetteur transmetteur universel asynchrone, une deuxième section(301, PCMCIA) offre une interface PCMCIA. L'interface UART comprend deux tampons(3002, 3003) de communication et une pluralité de registres(3001, 3004) dont un registre (3004, CR) de contrôle. Les tampons (3002, 3003) forment par exemple une structure de mémoire de type FOFI (First In First Out: premier entrée, premier sortie) de La section PCMCIA comprend une pluralité(3011) de huit registres de configuration (CCRO à CCR7), et des registres(3010, CIS) définissant la personnalité les fonctionnalités du dispositif électronique relié au composant d'interface. Selon l'invention, les deux tampons(3002, 3003) de communication, initialement utilisés pour commander une ligne série sont exploités pour résoudre le problème de conflit d'accès au bus (21, fig. IA et 1B) en utilisant le premier tampon en réception entre le circuit(30) et le système hôte(1). Ceci signifie que le système hôte(1) accède au tampon(3002) de réception TR uniquement en écriture alors que le microcontrôleur ne peut accéderà ce même tampon TR qu'en mode lecture. De même, le tampon d'émissionTE vers le système hôte ne peut etre accessible qu'en mode écriture par le microcontrôleur (20) et en mode lecture par le système hôte(1). As explained above, the interface component (30) used according to the invention is used in the prior art to control serial lines, for example, for an external modem. According to the invention, the interface component is programmed differently to enable data acquisition from the identification circuit (B) (10). However, vis-à-vis the host system, the electronic device comprising the interface component (30) will be seen as a universal asynchronous transceiver (UART: Universal, asynchronous, receiver transmitter). Similarly, as explained above, the presence of the microcontroller (20) and the host system accessing the same component (B) (30) can cause access conflict problems. These problems are solved through a particular configuration of the interface component (30) written with reference to the figure This figure 2 schematically represents the structure internal interface component (30). In known manner, this interface component (30) comprises two sections (300, 301). A first (300, UART) section provides an asynchronous universal transmitter sender interface, a second (301, PCMCIA) section provides a PCMCIA interface. The UART interface includes two communication buffers (B3, 3003, 3003) and a plurality of registers (3001, 3004) including a control register (3004, CR). Buffers (3002, 3003) form, for example, an FOFI type structure (First In First Out: first input, first output) of the PCMCIA section includes a plurality (3011) of eight configuration registers (CCRO to CCR7), and registers (3010, CIS) defining the personality features of the electronic device connected to the interface component . According to the invention, the two communication buffers (3002, 3003) initially used to control a serial line are used to solve the bus access conflict problem (21, Fig. IA and 1B) using the first receive buffer between the (30) circuit and the host system (1). This means that the host system (1) accesses the TR receive buffer (3002) only write while the microcontroller can not access that same TR buffer in reading mode. Similarly, the transmit buffer TE to the host system can only be accessed in write mode by the microcontroller (20) and in read mode by the host system (1).

Lors de la connexion du dispositif électronique (fig. IA et 1B) sur un port PCMCIA du système hôte, ce dernier détecte dans un premier temps qu'un dispositif a été connecté par l'intermédiaire des deux fils(51, 52, fig. 1 B) du port (50) PCMCIA. Cette détection provoque une procédure d'initialisation du controleur PCMCIA du système hôte pendant laquelle le dispositif connecté au composant(30) d'interface doit fonctionner selon le mode mémoire. Pour ce faire, le microcontrôleur (20) programme le composant d'interface(30) en modifiant la valeur du registre de contrôle (CR) pour le programmerà une valeur déterminée, par exemple,à la valeur2E en hexadécimal, pendant la durée de l'initialisation du contrôleur PCMCIA du système hôte. Le microcontrôleur (20) surveille également la modification éventuelle d'un registre de configuration (CCRO) déterminé. En effet, dès que le système hôte(100) a pris compte la présence d'un élément d'interface(30) sur son port PCMCIA il modifie le contenu du registre de configuration (CCRO) déterminé. microcontrôleur (20), pendant cette phase, était en boucle d'attente. Dès que microcontrôleur (20) du dispositif électronique détecte une modification de registre de configuration (CCRO), il programmeà nouveau le composant d'interface(30) pour modifier la valeur du registre de contrôle (CR). Selon l'invention, la nouvelle valeur hexadécimale déterminée sera fixée, par exemple à 8E. Cette valeur indique au système hôte(Il 00) que, premièrement l'interface série du composant d'interface(30) est court-circuitée, deuxièmement que le mode adresse est validé, troisièmement que les interruptions du système hôte sont validées, et que la personnalité du circuit branché au port est du type entrée/sortie avec validation des interruptions. Cette valeur est alors consultée par le système hôte(100) qui consulte alors les registres (CIS, Card information structure). Ces registres contiennent jusqu'à256 informations normalisées sur8 bits pour déclarer le dispositif électronique selon l'invention, comme un émetteur transmetteur asynchrone.A partir de ce moment, le système hôte (100) et le microcontrôleur (20) accèdent librement aux tampons de communication(3002, 3003) du composant d'interface(30). Afin de régler les conflits d'accès au bus, un premier tampon de communication(3002, TR), dit de réception, est accessible uniquement en écriture(3110) par le système hôte et uniquement en lecture(3100) pour le microcontrôleur (20). Le deuxième tampon de communication (3àO3, TE), dit d'émission, est accessible uniquement en lecture(3111) par le système hôte(100), et uniquement en écriture(3101) par le microcontrôleur (20). La gestion de l'occupation des tampons (TIR,TE) de communication est réalisée par des fonctions du circuit (30) initialement utilisées pour commander une ligne série. Cette gestion est réalisée par des registres (LSR, MCR) particuliers de la section UART du composant d'interface. Initialement, ces registres étaient utilisés pour donner l'état des tampons. When connecting the electronic device (Fig. IA and 1B) to a PCMCIA port of the host system, the host system first detects that a device has been connected via the two wires (51, 52, 1 B) of the (50) PCMCIA port. This detection causes an initialization procedure of the PCMCIA controller of the host system during which the device connected to the interface component (30) must operate according to the memory mode. To do this, the microcontroller (20) programs the interface component (30) by changing the value of the control register (CR) to program it to a determined value for example, to 2E in hexadecimal, for the duration of the initialization of the host PCMCIA controller. The microcontroller (20) also monitors the possible modification of a determined configuration register (CCRO). Indeed, as soon as the host system (100) has taken into account the presence of an interface element (30) on its PCMCIA port it modifies the contents of the registry defined configuration (CCRO). microcontroller (20), during this phase, was in a waiting loop. As soon as the microcontroller (20) of the electronic device detects a configuration register change (CCRO), it programs to again the interface component (30) to modify the value the control register (CR). According to the invention, the new hexadecimal value determined will be set, for example to 8E. This value indicates to the host system (Il 00) that, firstly, the serial interface of the interface component (30) is short-circuited, secondly that the address mode is validated, thirdly that the interrupts of the host system are validated, and that the personality of the circuit connected to the port is of the input type / output with interrupt validation. This value is then consulted by the host system (100) which then consults the registers (CIS, Card Information Structure). These registers contain up to 256 standard information on 8 bits to declare the electronic device according to the invention as an asynchronous transmitter transmitter. A from this moment, the host system (100) and the microcontroller (20) freely access the communication buffers (3002, 3003) of the interface component (30). In order to resolve the bus access conflicts, a first (3002, TR), called reception, communication buffer is accessible only in writing ( 3110) by the host system and read only (3100) for the microcontroller (20). The second communication buffer (3A3, TE), which is called transmission, can only be read (3111) by the host system (100), and only write (3101) by the microcontroller (20). Communication buffer (TIR, TE) management is performed by circuit functions (30) initially used to control a serial line. This management is performed by particular registers (LSR, MCR) of the UART section of the interface component. Initially, these registers were used to give the state of the buffers.

Selon l'invention, pour vérifier que le tampon de réception n'est vide, le microcontrôleur (20) consulte un premier bit particulier, exemple le THRE (Transmit and Hold Register Empty : transmission et maintien du registre vide), d'un premier registre déterminé, par exemple le registre LSR (Life Status Register: registre de statut). Si ce premier bit (THRE) est, exemple, egal à 1, alors le programme du microprocesseur (20) en conclut peut lire contenu du tampon de réception (TR). Ce premier bit (THRE) également consulté par le système hôte(100) avant d'effectuer une opération d'écriture dans le tampon de réception (TIR). En effet, pour éviter de perdre des données, faut que le contenu du tampon de réception ait été lu avant d'écrire de nouvelles données. Ainsi, lorsque le microcontrôleur (20) a lu les données contenues dans le tampon de réception (TR), il met la valeur du premier bit (THRE), par exemple,à zéro, ce qui indique au système hôte que les données precédemment écrites ont été lues. Dans le cas contraire, si ce premier bit THRE est, par exemple,à 1, le programme du système hôte attend et vient lire périodiquement ce bit pour s'assurer de son passage, par exemple,à zéro avant d'envoyer de nouvelles données vers le tampon de réception TR. According to the invention, to check that the reception buffer is empty, the microcontroller (20) consults a particular first bit, for example the THRE (Transmit and Hold Register Empty): transmission and maintenance of the register empty), of a first determined register, for example the register LSR (Life Status Register). If this first bit (THRE) is, for example, equal to 1, then the microprocessor program (20) concludes that it can read content of the reception buffer (TR). This first bit (THRE) also accessed by the host system (100) before performing a write operation in the receive buffer (TIR). In order to avoid losing data, the content of the reception buffer must have been read before writing new data. Thus, when the microcontroller (20) has read the data contained in the receive buffer (TR), it sets the value of the first bit (THRE), for example, to zero, which indicates to the host system that the previously written data has been read. Otherwise, if this first bit THRE is, for example, to 1, the program of the host system waits and periodically reads this bit to ensure its passage, for example, to zero before sending new data to the receive buffer TR.

De la même façon, avant d'écrire dans le tampon d'émission(TE) le microprocesseur (20) consulte un deuxième bit déterminé, par exemple le bit (Request to Send : requêteà envoyer), d'un deuxième registre déterminé, exemple le registre MSR (Modem Control register: registre de contrôle du modem). Dès que ce deuxième bit (RTS) est, par exemple, égalà 1, le microprocesseur (20) déclenche une procédure d'écriture dans le tampon d'émission(TE) et modifie la valeur du deuxième bit (RTS) pour qu'elle soit, par exemple, égaleà zéro. Ce deuxième bit (RTS) est également consulté par le système hôte(1) avant d'effectuer une opération de lecture dans le tampon d'émission(TE). En effet, pour éviter de lire des données erronées, il faut s'assurer le tampon d'émission n'est pas vide. Lorsque le deuxième (RTS) est zéro, le système hôte(1) lit le tampon d'émissionTE et fait passer ce bit (RTS) à 1, indiquant ainsi au microcontrôleur (20) qu'il peut venir écrire dans le tampon d'émissionTE. Ainsi, les conflits dans le flux des données sont évités. Par contre, circuit d'interface présente un risque d'accès simultané sur tous les registre partagés notamment le premier ou le deuxième bit déterminé des registres LSR ou RTS. Ce conflit est géré par la logique d'arbitrage du composant d'interface et décide qu'en dernier lieu c'est le système hôte qui remporte l'arbitrage lorsqu'un accès simultané en écriture survient sur un même registre de la part du microcontrôleur (20) et du système hôte(Il 00). In the same way, before writing in the transmission buffer (TE) the microprocessor (20) consults a second determined bit, for example the bit (Request to Send : request to send), a second determined register, example the MSR register (Modem Control register). As soon as this second bit (RTS) is, for example, equal to 1, the microprocessor (20) triggers a write procedure in the transmit buffer (TE) and modifies the value of the second bit (RTS) so that it is, for example, equal to at zero. This second bit (RTS) is also accessed by the host system (1) before performing a read operation in the transmit buffer (TE). in order to avoid reading erroneous data, it is necessary to ensure the send buffer is not empty. When the second (RTS) is zero, the host system (1) reads the transmit buffer TE and sets this bit (RTS) to 1, thus indicating to the microcontroller (20) that it can come write in the transmission buffer TE. Thus, conflicts in the data stream are avoided. On the other hand, interface circuit presents a risk of simultaneous access on all the shared registers, in particular the first or the second determined bit of the LSR or RTS registers. This conflict is managed by the arbitration logic of the interface component and decides that finally it is the host system that wins the arbitration when simultaneous write access occurs on the same register from the microcontroller (20) and host system (Il 00).

Il est clair que d'autres modificationsà la portée de l'homme du metier entrent dans le cadre de l'invention It is clear that other modifications to the scope of the skilled person fall within the scope of the invention

Claims

CLAIMS 1. Communication process between a host system (1) and a circuit (10) Microcontroller-controlled radio frequency identification electronics (20) characterized in that the microcontroller (20) communicates with the host system (1) via a PCMCIA bus or CompactFlash with a parallel (30) interface to a master bus (21), the method comprising: - a step d initialization comprising reading a control (CR) register of the interface component (30) by the host system (100) to verify that the component of interface (30) is in the memory mode, - a confirmation step of taking into account the interface component (30) by the host system (1), - a step of modifying the control register (CR) by the microcontroller (20) to pass the interface component (3 0) in parallel input / output mode, - a communication step between the host system (1) and the microcontroller (20) in input / output mode parallel as UART standard component 2. A method of communication between a host system and a radio frequency identification electronic circuit according to claim 1, characterized in that the value chosen to modify the control register (CR) ), bypasses the serial interface of the parallel / parallel interface component, validates address mode, validates host system interrupts , and assigns the input / output functionality to the interface component (30) validating interrupts. A method of communication between a host system and a radio frequency identification electronic circuit according to claim 1, wherein the parallel interface component (B) / parallel comprises a first communication buffer (TR), called reception, in which host system (1) can only write (3110) and in which the microcontroller (20) ) can only read (3100), and a second (TE) communication buffer, in which the host system 00) can only read (3111) and in which the microcontroller (20) can only write. 4. A method of communication between a host system and radio frequency identification electronic circuit according to claim 3, characterized in that the communication step comprises a step of writing data comprising : verification step by the host system (1), respectively by the microcontroller (20), that the reception buffer (TR), respectively emission (TE) , is empty by looking at the value of a first (THRE) respectively second (RTS), particular bit of a first (LSR), respectively second (MCR), determined register, - (3110, 3101) of the data in the reception (TR) or transmission ( (TE) buffer, a step of modifying the value of the first (THRE) respectively second (RTS) bit. 5. A method of communication between a host system and a radio frequency identification electronic circuit according to claim 4, characterized in that the communication step comprises a read step (3100, 31 1) data comprising: - verification step by the host system (1), respectively by the microcontroller (20), that the buffer of emission (TE), respectively of reception (TR), is not empty by consulting the value of the second (RTS), respectively of the first (THRE), particular bit of the second (MCR), respectively first (LSR), determined register, - a read step (3100, 3111) of data present in the transmit buffer (TE) receiving respectively (TE), - a step of modifying the value of the second (RTS) respectively first (THRE) bit. 6. A method of communication between a host system and a radio frequency identification electronic circuit according to one of the claims 1 to 5, characterized in that the parallel / parallel (30) interface component is of the PCMCIA type and preferably of the PCMCIA CompactFlash type. A method of communication between a host system and an electronic radio frequency identification circuit according to one of claims 1 to 5, characterized in that it comprises a step of analysis of the data provided by the identification circuit (10) by radio frequency comprising: a step of shaping, by the identification circuit, according to a rectangular signal, the signal representative of fluctuations in the voltage across the coil of the identification circuit (10), - a measurement step by the microcontroller (20), time intervals between each front amount and each falling edge of the rectangular signal transmitted by the (10) identification circuit, - a comparison step, by the microcontroller (20), time intervals measured, with values of the intervals fixed by a given protocol, to define the value of a bit, this value being representative of the signal produced by the identification circuit. 8. Communication device between the radio frequency identification circuit (11) and a host system (1) characterized in that it comprises a parallel (30) interface component programmable by control registers (CR) for communicating with the host system (1) according to a system protocol of parallel input / output type CompactFlash and means of reading and writing status registers to avoid access conflicts between the two buffers (TE, TR) allowing communication between the host system (1) and intelligent logic (20) controlling the operation of the radio frequency identification (11) circuit. 9. Device according to the preceding claim, characterized in that the intelligent logic is a microcontroller (20) receiving on these interrupt inputs (22) the output signal of the identification circuit 1) by radiofrequency and sending by one of these serial outputs on the serial input of the radio frequency identification circuit, the information exchanged by radiofrequency. 10. Device according to claim 8, wherein the microcontroller comprises means for writing, control (CR), information that allows to a host system (1) to consider the electronic set connected to its PCMCIA port as a memory; then, after a certain time of occurrence of a given event, means for modifying the information written in the CR register to make the circuit take into account by the host system (1) as a parallel input / output device. 11. Device according to one of the preceding claims, characterized in that the interface circuit (30) is disposed on one side of a multilayer printed circuit providing the electrical connections. between on the one hand the various electronic components and on the other hand the PCMCIA type bomier and the coil (11) constituting the radiofrequency transmitting antenna -, the electronic identification circuit (10) by radio frequency and the microcontroller (20) being arranged on the opposite side of the printed circuit board to multiple layers. 12. Device according to the preceding claim, characterized in that the printed circuit has a dimension corresponding to CompactFlash memories. 13. Device according to the preceding claim, characterized in that the terminal block (50) connecting the interface circuit (30) with the external world is PCMCIA compatible and the printed circuit is encapsulated in a housing width of the order of 3mm, length of the order of 4mm and thickness to 3 millimeters. 14. Device according to claim 11, characterized in that the multilayer printed circuit essentially comprises three conducting layers (1010 to 101 ) of determined thickness, one of which (1011 Double-sided and two layers of insulation (1020, 1021) of determined thickness, the thickness of the upper conductive layers (101 and lower (1012) being between 7 and 11 pm, the thickness of insulation layer (1 020, 1021) being between 45 and 55pm, and the thickness of the Conductive layer (1011) double face located between the two layers (1020, 1021) of insulation is between 45 and 55pm.