FR2757713A1 - Dispositif de neutralisation dans un circuit integre - Google Patents
Dispositif de neutralisation dans un circuit integre Download PDFInfo
- Publication number
- FR2757713A1 FR2757713A1 FR9615670A FR9615670A FR2757713A1 FR 2757713 A1 FR2757713 A1 FR 2757713A1 FR 9615670 A FR9615670 A FR 9615670A FR 9615670 A FR9615670 A FR 9615670A FR 2757713 A1 FR2757713 A1 FR 2757713A1
- Authority
- FR
- France
- Prior art keywords
- signal
- circuit
- integrated circuit
- neutralization
- neutralization device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 20
- 238000006386 neutralization reaction Methods 0.000 claims description 63
- 230000006870 function Effects 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000001143 conditioned effect Effects 0.000 claims description 9
- 230000010287 polarization Effects 0.000 claims description 8
- 230000005764 inhibitory process Effects 0.000 claims description 4
- 230000002401 inhibitory effect Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000003750 conditioning effect Effects 0.000 claims description 2
- 230000009849 deactivation Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000015654 memory Effects 0.000 description 6
- 230000006872 improvement Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000007420 reactivation Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
Un dispositif de neutralisation utilisé pour initialiser ou inhiber certaines fonctions électroniques d'un circuit intégré en fonction du niveau de la tension d'alimentation Vdd comprend un moyen de contre-réaction conditionnée (7) pour le désactiver notamment en mode de veille et supprimer alors sa consommation, et pour le réactiver pour certains modes de fonctionnement du circuit intégré.
Description
DISPOSITIF DE NEUTRALISATION DANS UN CIRCUIT INTEGRE
La présente invention concerne un dispositif de neutralisation pour initialiser ou inhiber certaines fonctions électroniques au moins dans un circuit intégré, selon le niveau de la tension d'alimentation.
La présente invention concerne un dispositif de neutralisation pour initialiser ou inhiber certaines fonctions électroniques au moins dans un circuit intégré, selon le niveau de la tension d'alimentation.
La plupart des circuits intégrés comportent un tel dispositif de neutralisation, notamment ceux à mémoire non volatile programmable électriquement.
Dans un circuit intégré, un tel dispositif assure en effet l'initialisation de certains éléments électroniques, en particulier les circuits séquentiels comme les bascules, à la mise sous tension ou hors tension du circuit intégré. Il assure aussi l'inhibition de certains modes de fonctionnement du circuit intégré, si la tension d'alimentation n'est pas supérieure à un seuil déterminé, pour empêcher des comportements non prévisibles. Dans le domaine des mémoires non volatiles programmables ou effaçables électriquement, on pense notamment aux opérations d'écriture dans ces mémoires.
On comprend donc que le dispositif de neutralisation assure une fonction vitale pour la sécurité de fonctionnement du circuit intégré dans son environnement applicatif. Cela nécessite une structure de détection statique, c'est à dire permettant la détection d'un niveau et pas seulement une variation relative (dV/dt).
Un tel dispositif de neutralisation comprend de manière connue un circuit de référence de tension en série avec un moyen de polarisation en courant. Le point de connexion entre le circuit de référence et le moyen de polarisation fournit un signal de détection de niveau appliqué en entrée d'un étage à inverseurs qui fournit en sortie un signal de neutralisation POR.
Le circuit de référence de tension détermine le seuil de basculement Vs du dispositif de neutralisation. Comme représenté schématiquement sur la figure 1, à la mise sous tension, le signal de neutralisation POR suit le niveau de la tension d'alimentation Vdd jusqu'au seuil de basculement Vs, au delà duquel le signal de neutralisation POR est tiré à zéro volt.
On a donc les relations suivantes
si Vcc (t) < Vs, POR = Vcc (t)
si Vcc (t) > Vs, POR = O
Le signal de neutralisation POR est appliqué à une circuiterie d'initialisation et d'inhibition du circuit intégré.
si Vcc (t) < Vs, POR = Vcc (t)
si Vcc (t) > Vs, POR = O
Le signal de neutralisation POR est appliqué à une circuiterie d'initialisation et d'inhibition du circuit intégré.
Un dispositif de neutralisation de ce type est par exemple décrit en détail dans la demande française nO 96 01378. Il fonctionne dès la mise sous tension, pour gérer la mise sous tension et les chutes et remontées éventuelles de la tension d'alimentation en mode opérationnel. Ce fonctionnement continu entraîne une consommation de courant permanente, même en mode de veille du circuit électronique (mode dit standby, quand, le circuit intégré étant sous tension, le signal de sélection CS du circuit intégré n'est pas activé).
Si cette consommation permanente est négligeable devant celles d'autres fonctions électroniques du circuit intégré quand il est activé, cette consommation devient la composante majeure de la consommation totale du circuit intégré en mode de veille. Comme ordre de grandeur, on peut dire de façon réaliste qu'elle représente environ dix microampères contre quelques milliampères de consommation totale du circuit intégré lorsqu'il est activé. Cette consommation très importante en mode de veille devient de plus en plus gênante du fait de la tendance à baisser le niveau de la tension d'alimentation des circuits.
Un objet de l'invention est de résoudre ce problème technique de consommation en mode de veille du dispositif de neutralisation tout en permettant à ce dispositif d'assurer ses fonctions de détection très importantes pour la sécurité de fonctionnement du circuit intégré.
Une solution à ce problème technique a été trouvée dans l'invention en utilisant le signal de neutralisation POR comme signal de contre-réaction pour désactiver le dispositif de neutralisation, mais en conditionnant cette contre-réaction pour prendre en compte les modes de fonctionnement du circuit intégré considérés à risques. La détermination des modes de fonctionnement à risques dépend essentiellement du circuit intégré considéré et de l'application à laquelle il est destiné. Dans certaines applications, dès que le circuit intégré est sélectionné (CS activé), on considère que l'on est dans une configuration à risques, dans d'autres, une configuration à risques sera par exemple une opération d'écriture en mémoire du circuit intégré (signal de commande d'écriture activé).
Aussi l'invention prévoit-elle quand le mode de fonctionnement courant du circuit intégré correspond à l'un de ces modes considérés à risques, qu'un signal réactive le dispositif de neutralisation indépendamment de l'état du signal de neutralisation POR. On a ainsi une contre-réaction conditionnée.
Si l'on ne conditionnait pas la contre-réaction, le dispositif de neutralisation ne serait pas en mesure de détecter une éventuelle chute de la tension d'alimentation et le dispositif de neutralisation ne serait alors pas en mesure d'assurer ses fonctions de sécurité.
L'utilisation d'une boucle de contre-réaction conditionnée selon l'invention permet au dispositif de neutralisation de remplir toutes ses fonctions, tout en ne consommant rien en mode de veille (circuit intégré non sélectionné) ni dans les autres modes éventuels de fonctionnement considérés sans risques.
Telle que revendiquée l'invention concerne donc un dispositif de neutralisation pour initialiser ou inhiber certaines fonctions électroniques au moins dans un circuit intégré en fonction du niveau d'une tension d'alimentation appliquée audit circuit, le dispositif de neutralisation comportant un circuit de référence de tension dont une entrée est reliée en un point de connexion à un moyen de polarisation en courant relié à la masse du circuit intégré, le point de connexion fournissant un signal de détection Sd appliqué à un étage de sortie à inverseurs qui délivre en sortie un signal de neutralisation apte à activer une circuiterie d'initialisation et d'inhibition.
Selon l'invention, le dispositif de neutralisation comprend en outre un moyen de contre-réaction conditionnée comprenant un circuit logique et un circuit de commutation connecté en série entre le moyen de polarisation et la masse, le circuit logique recevant en entrées comme signal de contre-réaction, le signal de neutralisation et comme signal conditionnel, un signal fonction du mode de fonctionnement courant du circuit intégré, le circuit logique délivrant en sortie un signal de commande appliqué sur le circuit de commutation, de manière à activer ou désactiver le dispositif de neutralisation en commutant ou non la masse.
D'autres caractéristiques et avantages de l'invention sont détaillés dans la description suivante faite à titre indicatif et non limitatif et en référence aux dessins annexés dans lesquels
- la figure 1 représente un diagramme temporel du signal de neutralisation POR par rapport à la tension d'alimentation Vdd du circuit intégré;
- la figure 2 représente un schéma bloc d'un dispositif de neutralisation selon l'invention;
- la figure 3 représente un schéma bloc d'un dispositif de neutralisation perfectionné selon l'invention,
- la figure 4 représente un schéma détaillé d'une réalisation d'un dispositif de neutralisation perfectionné selon l'invention.
- la figure 1 représente un diagramme temporel du signal de neutralisation POR par rapport à la tension d'alimentation Vdd du circuit intégré;
- la figure 2 représente un schéma bloc d'un dispositif de neutralisation selon l'invention;
- la figure 3 représente un schéma bloc d'un dispositif de neutralisation perfectionné selon l'invention,
- la figure 4 représente un schéma détaillé d'une réalisation d'un dispositif de neutralisation perfectionné selon l'invention.
Un dispositif de neutralisation d'un circuit intégré comprend, comme montré sur la figure 2, un circuit de référence de tension 1 en série avec un moyen de polarisation en courant 2 entre une tension d'alimentation Vdd du circuit intégré et la masse. Le point de connexion A entre le circuit de référence de tension 1 et le moyen de polarisation en courant 2 fournit un signal de détection Sd. Ce signal de détection Sd est appliqué en entrée d'un étage de sortie 3 à inverseurs. Cet étage de sortie 3 délivre en sortie un signal de neutralisation POR.
Dans l'exemple de réalisation représenté sur cette figure 1 en technologie MOS, le circuit de référence comprend un transistor MOS T1 de type P, natif, dont la grille reliée à la masse est fixée à zéro volt, et dont la source est reliée à la tension d'alimentation Vdd.
Le moyen de polarisation 2 comprend une résistance R, permettant d'établir un courant i au noeud A dès que la tension d'alimentation est suffisante, c'est à dire dès qu'elle est supérieure au seuil du transistor T1.
Un tel circuit de référence de tension polarisé par un courant i établit un seuil de basculement Vs égal à la tension de seuil du transistor P natif (T1), soit environ 1,3 volt.
D'autres réalisations du circuit de référence de tension sont possibles, notamment pour établir un seuil de basculement plus élevé ou plus stable en température. Le choix de la réalisation n'a pas d'influence sur le principe de l'invention.
L'étage de sortie 3 comprend au moins un premier inverseur 4 pour délivrer le signal de neutralisation
POR. En pratique il comprend d'autres inverseurs 5 et 6 pour remettre en forme le signal de neutralisation. Il comprend aussi un condensateur de démarrage C1, connecté entre la sortie du premier inverseur 4 et la tension d'alimentation.
POR. En pratique il comprend d'autres inverseurs 5 et 6 pour remettre en forme le signal de neutralisation. Il comprend aussi un condensateur de démarrage C1, connecté entre la sortie du premier inverseur 4 et la tension d'alimentation.
Le fonctionnement du dispositif de neutralisation décrit en relation avec les figures 1 et 2 est brièvement le suivant : lorsque l'on met le circuit intégré sous tension, la tension d'alimentation Vdd croit progressivement. Au départ elle n'est pas suffisante pour faire fonctionner les éléments électroniques. Le condensateur de démarrage C1 permet alors de forcer le signal de neutralisation POR à suivre la tension d'alimentation Vdd (fiv.1)
Dès que la tension d'alimentation est suffisante, au moins pour le premier inverseur 4, ce fonctionnement est confirmé : le signal POR suit le signal Vdd.
Dès que la tension d'alimentation est suffisante, au moins pour le premier inverseur 4, ce fonctionnement est confirmé : le signal POR suit le signal Vdd.
Quand la tension d'alimentation Vdd devient supérieure au seuil de basculement Vs imposé par le circuit de référence de tension 1, le noeud A auparavant tiré vers zéro par le circuit de polarisation 2 monte à un niveau proche de Vdd (Vdd-Vtl en pratique, où Vtl est la tension du seuil du transistor T1).
Le premier inverseur 4 et les inverseurs de remise en forme 5 et 6 basculent, et le signal POR est forcé à zéro volt (Fig. 1).
Inversement, quand la tension d'alimentation Vdd chute en dessous du seuil de basculement Vs, le signal de neutralisation POR suit le niveau de la tension d'alimentation Vdd jusqu'à mise hors tension du circuit intégré.
Un tel fonctionnement permet à une circuiterie d'initialisation et d'inhibition de positionner le circuit intégré dans un état défini (initialisation des bascules notamment) et sur, ne permettant pas d'opérations critiques (écriture en mémoire par exemple) dans l'intervalle de temps disponible où la tension est inférieure au seuil de basculement Vs mais supérieure à un niveau Vf suffisant pour faire fonctionner l'électronique d' initialisation/inhibition (Fig. 1)
Pour plus de détails, on se reportera utilement au contenu de la demande française n" 96 01378 déjà citée.
Pour plus de détails, on se reportera utilement au contenu de la demande française n" 96 01378 déjà citée.
Selon l'invention, le dispositif de neutralisation comprend en outre un moyen 7 de contre-réaction conditionnée. Ce moyen de contre-réaction conditionnée est connecté entre le moyen de polarisation 2 et la masse du circuit intégré.
Il reçoit en entrées, le signal de neutralisation
POR et un signal conditionnel ACT fonction du mode de fonctionnement courant du circuit intégré. Ce signal conditionnel ACT est élaboré dans un circuit logique 8 à partir de signaux de commande internes du circuit intégré.
POR et un signal conditionnel ACT fonction du mode de fonctionnement courant du circuit intégré. Ce signal conditionnel ACT est élaboré dans un circuit logique 8 à partir de signaux de commande internes du circuit intégré.
Le moyen 7 de contre réaction comprend un circuit de commutation, dans l'exemple un transistor MOS T2, de type N, connecté en série entre le moyen de polarisation 2 et la masse et un circuit logique 9 de commande de la grille de ce transistor. Ce circuit logique reçoit les deux signaux d'entrée POR et ACT, pour délivrer en sortie un signal de commande de grille
CG pour rendre passant ou pour bloquer le transistor
T2. De cette manière, on permet ou on empêche le moyen 2 de polariser le circuit de référence de tension 1 en commutant ou non la masse.
CG pour rendre passant ou pour bloquer le transistor
T2. De cette manière, on permet ou on empêche le moyen 2 de polariser le circuit de référence de tension 1 en commutant ou non la masse.
Le signal de neutralisation POR est le signal de contre-réaction qui permet, après la mise sous tension, dès que la tension d'alimentation est supérieure au seuil de basculement Vs, de désactiver le dispositif de neutralisation, qui alors ne consomme plus.
Dans cet état désactivé, le dispositif de neutralisation ne peut plus détecter que des variations relatives (dv/dt), au moyen du condensateur de démarrage C1, ce qui permet de ré-activer le dispositif par changement de niveau du signal de neutralisation
POR. Mais le dispositif de neutralisation désactivé ne pourra pas détecter des variations rapides de la tension.
POR. Mais le dispositif de neutralisation désactivé ne pourra pas détecter des variations rapides de la tension.
C'est pourquoi, pour les modes de fonctionnement à risques, le signal ACT permet de ré-activer le dispositif de neutralisation.
Ce signal ACT est élaboré par un circuit logique, dont la logique va dépendre du circuit intégré et de l'application considérée. Dans l'exemple, il reçoit en entrées le signal de sélection du circuit intégré (CS) et un signal noté BUSY indiquant par exemple une opération d'écriture dans une mémoire du circuit intégré. Quand ces deux niveaux sont actifs (habituellement, CS=O et BUSY =1), le circuit logique sort un niveau actif pour le signal ACT. Dans l'exemple
ACT est actif à 1. De cette manière une simple fonction
OU logique suffit, schématiquement représentée par une porte OU sur la figure 2, qui reçoit les signaux POR et
ACT en entrées.
ACT est actif à 1. De cette manière une simple fonction
OU logique suffit, schématiquement représentée par une porte OU sur la figure 2, qui reçoit les signaux POR et
ACT en entrées.
Si POR = 1 ou ACT = 1, alors le dispositif de neutralisation est activé, (CG = 1, T2 est passant).
Sinon, le dispositif est désactivé : POR = O et
ACT = O, (CG = 0, T2 est bloqué).
ACT = O, (CG = 0, T2 est bloqué).
Un perfectionnement de l'invention est représenté sur la figure 3. Ce perfectionnement concerne les circonstances suivantes : quand le dispositif est dans l'état désactivé, le noeud A peut être flottant. Il peut s'être progressivement déchargé au travers des capacités parasites ou d'un condensateur de démarrage
C2 qui peut être prévu en entrée du premier inverseur, comme on le verra plus loin. Ou bien une chute de la tension d'alimentation Vdd, en bloquant le transistor T1 du circuit de référence de tension 1, va rendre ce noeud A flottant (le transistor T2 étant bloqué). Ceci va gêner la détection d'une chute de tension. En effet, il faudra attendre la décharge progressive du condensateur de démarrage C1 qui pourra modifier l'état du signal POR pour réactiver le dispositif et confirmer la détection d'une chute de tension. Or si la tension d'alimentation chute trop rapidement, la détection sera alors trop lente pour avoir le temps d'initialiser et d'inhiber les fonctions électroniques du circuit intégré avant que le circuit intégré soit hors tension.
C2 qui peut être prévu en entrée du premier inverseur, comme on le verra plus loin. Ou bien une chute de la tension d'alimentation Vdd, en bloquant le transistor T1 du circuit de référence de tension 1, va rendre ce noeud A flottant (le transistor T2 étant bloqué). Ceci va gêner la détection d'une chute de tension. En effet, il faudra attendre la décharge progressive du condensateur de démarrage C1 qui pourra modifier l'état du signal POR pour réactiver le dispositif et confirmer la détection d'une chute de tension. Or si la tension d'alimentation chute trop rapidement, la détection sera alors trop lente pour avoir le temps d'initialiser et d'inhiber les fonctions électroniques du circuit intégré avant que le circuit intégré soit hors tension.
La sécurité de fonctionnement du circuit intégré peut être très affectée.
Pour ces raisons, dans un perfectionnement de l'invention on prévoit d'associer au dispositif de neutralisation, un circuit de détection de chute relative de la tension d'alimentation apte à réactiver le dispositif de neutralisation en cas de chute rapide de la tension d'alimentation. Il utilise de manière connue un condensateur chargé par la tension d'alimentation et qui alimente un inverseur qui reçoit en entrée la tension d'alimentation Vdd à surveiller.
En cas de chute rapide de la tension d'alimentation, seule la tension de grille va bouger dans un intervalle de temps (donné par la constante de temps associée au condensateur) ce qui va faire basculer l'inverseur.
Cette détection de chute rapide de tension d'alimentation permet de réactiver au besoin le dispositif de neutralisation : le noeud A est alors tiré à zéro volt par le transistor T2 rendu passant et la détection peut se faire dans des conditions optimales. Ce perfectionnement permet en quelque sorte de pré-conditionner le dispositif de neutralisation en cas de chute rapide de la tension d'alimentation. La sécurité de fonctionnement du circuit intégré s'en trouve améliorée.
Le terme chute rapide est un terme relatif dont la mesure est donnée par la constante de temps associée au condensateur C3 : si la pente de décroissance est plus lente que cette constante de temps, la différence de tension entre la grille et la source restera sensiblement constante ou ne variera pas suffisamment pour le rendre passant. Au contraire, si la pente de décroissance est très rapide, la différence de tension entre la grille et la source va suivre sensiblement la pente inverse et s'accroître très rapidement : le transistor deviendra passant.
Le schéma de la figure 3 montre par ailleurs des variantes de réalisation intéressantes.
Une première variante concerne le circuit de référence de tension 1 dans lequel on a ajouté un transistor MOS T3 de type P, ayant sa grille et son drain reliés ensemble, entre la tension d'alimentation et le transistor MOS T1. Ceci permet d'avoir un seuil de basculement plus élevé d'une valeur de seuil de diode (0,7 volt environ).
Une deuxième variante concerne le transistor T2 du moyen de contre-réaction qui assure en outre dans le schéma de la figure 3, la fonction de résistance du moyen de polarisation 2. Ce transistor est noté T2' sur cette figure. Pour cela, il suffit de réaliser le transistor T2' avec un ratio W/L très petit.
Par exemple T2' aura un ratio de 3g/200 alors que
T2 aurait un ratio de 3p/10 avec une résistance R de 500 kiloohms. En utilisant un transistor résistif T2' pour assurer la fonction de commutateur du moyen de contre-réaction 7 et de résistance du moyen de polarisation 2, on gagne en compacité. Cependant on risque alors d'avoir des problèmes de couplage, dus à la capacité parasite grille-drain du transistor T2', qui pourraient entraîner des oscillations gênantes au noeud A.
T2 aurait un ratio de 3p/10 avec une résistance R de 500 kiloohms. En utilisant un transistor résistif T2' pour assurer la fonction de commutateur du moyen de contre-réaction 7 et de résistance du moyen de polarisation 2, on gagne en compacité. Cependant on risque alors d'avoir des problèmes de couplage, dus à la capacité parasite grille-drain du transistor T2', qui pourraient entraîner des oscillations gênantes au noeud A.
La figure 4 montre un schéma détaillé d'une réalisation pratique d'un dispositif de neutralisation perfectionné selon l'invention.
Dans cet exemple, les inverseurs 4, 5 et 6 de l'étage de sortie 3 sont de type CMOS. De préférence le transistor MOS P du premier inverseur 4 est natif. Cela permet de limiter la consommation puisqu'un transistor natif P se bloque plus vite, ayant un seuil de conduction supérieur.
En parallèle sur le transistor T2 du moyen 7 de contre-réaction conditionnée et la résistance R du moyen 2 de polarisation, on peut prévoir un condensateur C2 de démarrage, dont on peut remarquer qu'il est en parallèle sur une capacité parasite Cp. Ce condensateur de démarrage permet de décharger complètement le noeud A quand la tension d'alimentation
Vdd est inférieure au seuil de basculement Vs et que le dispositif de neutralisation est désactivé (transistor
T2 bloqué). Si on utilise un transistor T2' résistif comme dans le cas de la figure 3, on peut de la même manière placer un condensateur de démarrage en parallèle.
Vdd est inférieure au seuil de basculement Vs et que le dispositif de neutralisation est désactivé (transistor
T2 bloqué). Si on utilise un transistor T2' résistif comme dans le cas de la figure 3, on peut de la même manière placer un condensateur de démarrage en parallèle.
Comme montré sur la figure 4, on peut choisir, pour des raisons technologiques, que la fonction logique OU du circuit logique 9 soit réalisée au moyen d'une porte
NON OU 9a et d'un inverseur 9b. Ce sont des variantes de réalisation qui dépendent principalement de la technologie du circuit intégré considéré et des choix du concepteur, sans incidence sur le principe de l'invention.
NON OU 9a et d'un inverseur 9b. Ce sont des variantes de réalisation qui dépendent principalement de la technologie du circuit intégré considéré et des choix du concepteur, sans incidence sur le principe de l'invention.
La porte NON OU reçoit alors en entrées A, B et C respectivement les signaux POR, DESC et ACT.
Le signal ACT est dans l'exemple simplement le signal de sélection de boîtier CS. Dans ce cas, à chaque fois que le circuit intégré est sélectionné, le dispositif de neutralisation est activé (transistor T2 passant)
Un exemple de réalisation d'un circuit 10 de détection de chute relative de tension est également détaillé sur la figure 4.
Un exemple de réalisation d'un circuit 10 de détection de chute relative de tension est également détaillé sur la figure 4.
Il comprend une branche capacitive avec un condensateur C3 dont une borne est reliée à la masse, l'autre borne étant reliée par un transistor MOS T4 monté en diode (grille et drain reliés) à la tension d'alimentation Vdd.
Le point de connexion B entre le transistor T4 et le condensateur C3 délivre un niveau de tension VB appliqué comme tension d'alimentation d'un inverseur 11. L'inverseur 11 est de type CMOS dans l'exemple.
Cet inverseur 11 reçoit sur son entrée E, la tension d'alimentation Vdd du circuit intégré et délivre en sortie S, le signal de détection d'une chute relative de la tension d'alimentation Vdd, signal noté
Desc.
Desc.
Le fonctionnement est simple. Si la tension d'alimentation Vdd est stable, la grille et la source du transistor P de l'inverseur CMOS voient le même niveau de tension (à la tension de seuil du transistor
T4 près) et ce transistor est bloqué. Si la tension d'alimentation baisse rapidement, la source verra toujours le même niveau de tension, du fait de la constante de temps liée au condensateur C3, tandis que la tension de grille aura chuté : le transistor P devient passant, ce qui fait basculer l'inverseur. Le signal Desc passe de l'état O à l'état 1, ce qui dans l'invention est utilisé pour ré-activer (s'il ne l'est pas) le dispositif de neutralisation et tirer le noeud
A à zéro volts (par le transistor T2 (ou T'2), passant.
T4 près) et ce transistor est bloqué. Si la tension d'alimentation baisse rapidement, la source verra toujours le même niveau de tension, du fait de la constante de temps liée au condensateur C3, tandis que la tension de grille aura chuté : le transistor P devient passant, ce qui fait basculer l'inverseur. Le signal Desc passe de l'état O à l'état 1, ce qui dans l'invention est utilisé pour ré-activer (s'il ne l'est pas) le dispositif de neutralisation et tirer le noeud
A à zéro volts (par le transistor T2 (ou T'2), passant.
Si il y a effectivement une baisse de la tension d'alimentation, le signal POR viendra confirmer la réactivation.
Un tel circuit 8 ne peut détecter qu'une chute rapide de tension d'alimentation. Si la chute de tension d'alimentation est trop lente, la différence de tension qui pourra être vue entre la grille et la source du transistor P ne sera pas suffisante pour basculer l'inverseur.
L'utilisation d'un circuit 8 de détection relative de chute de tension a cependant un inconvénient qu'il ne faut pas négliger selon les applications visées. En effet, on comprend que si l'alimentation du circuit intégré n'est pas une alimentation stabilisée, on aura des détections de chute de tension intempestives, qui entraîneront des ré-activations répétées du dispositif de neutralisation. On pourrait alors avoir une consommation non négligeable du circuit intégré en mode de veille, ce qui va à l'encontre du but recherché.
Claims (8)
1. Dispositif de neutralisation pour initialiser ou inhiber certaines fonctions électroniques au moins dans un circuit intégré en fonction du niveau d'une tension d'alimentation (Vdd) appliquée audit circuit, le dispositif de neutralisation comportant un circuit de référence de tension (1) dont une entrée est reliée en un point de connexion (A) à un moyen de polarisation en courant (2) relié à la masse du circuit intégré, le point de connexion (A) fournissant un signal de détection Sd appliqué à un étage de sortie (3) à inverseurs qui délivre en sortie un signal de neutralisation (POR) apte à commander l'initialisation et l'inhibition de fonctions électroniques du circuit intégré,
caractérisé en ce que le dispositif de neutralisation comprend en outre un moyen de contreréaction conditionnée (7) comprenant un circuit logique 9 et un circuit de commutation (T2) connecté en série entre le moyen de polarisation et la masse, le circuit logique recevant en entrées comme signal de contreréaction le signal de neutralisation (POR) et comme signal conditionnel, un signal (ACT) fonction du mode de fonctionnement courant du circuit intégré, le circuit logique (9) délivrant en sortie un signal de commande (CG) appliqué sur un circuit de commutation (T2), de manière à activer ou désactiver le dispositif de neutralisation par commutation ou non de la masse.
2. Dispositif de neutralisation selon la revendication 1 caractérisé en ce que le circuit de commutation est un transistor (T2).
3. Dispositif de neutralisation selon la revendication 1 ou 2, caractérisé en ce que le moyen de polarisation (2) comprend une résistance.
4. Dispositif de neutralisation selon la revendication 2, caractérisé en ce que le moyen de polarisation (2) comprend une résistance réalisée par le transistor (T2) du circuit de commutation.
5. Dispositif de neutralisation selon la revendication 3 ou 4, caractérisé en ce qu'un condensateur de démarrage (C2) est prévu en parallèle sur le moyen de polarisation (2) et le circuit de commutation (T2).
6. Dispositif de neutralisation selon l'une quelconque des revendications précédentes, caractérisé en ce qu'on lui associe un circuit (10) de détection d'une chute rapide de tension d'alimentation basé sur un condensateur et un inverseur, la constante de temps associée au condensateur déterminant la pente de décroissance minimum détectable, la sortie (Desc) dudit circuit de détection étant appliquée comme autre entrée conditionnelle du moyen de contre-réaction conditionnée (7) pour le réactiver le cas échéant.
7. Dispositif de neutralisation selon l'une quelconque des revendications 1 à 6 précédentes, caractérisé en ce que le signal (ACT) fonction du mode de fonctionnement courant correspond au signal de sélection (CS) du circuit intégré.
8. Dispositif de neutralisation selon l'une quelconque des revendications 1 à 6 précédentes, caractérisé en ce que le signal (ACT) fonction du mode de fonctionnement courant est élaboré par un circuit logique (8) recevant en entrées le signal de sélection (CS) du circuit intégré et des signaux de commande (BUSY) correspondant à des opérations particulières du circuit intégré.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9615670A FR2757713B1 (fr) | 1996-12-19 | 1996-12-19 | Dispositif de neutralisation dans un circuit integre |
| US08/993,377 US6157227A (en) | 1996-12-19 | 1997-12-18 | Device for neutralization in an integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9615670A FR2757713B1 (fr) | 1996-12-19 | 1996-12-19 | Dispositif de neutralisation dans un circuit integre |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2757713A1 true FR2757713A1 (fr) | 1998-06-26 |
| FR2757713B1 FR2757713B1 (fr) | 1999-01-22 |
Family
ID=9498871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9615670A Expired - Fee Related FR2757713B1 (fr) | 1996-12-19 | 1996-12-19 | Dispositif de neutralisation dans un circuit integre |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6157227A (fr) |
| FR (1) | FR2757713B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2798018A1 (fr) * | 1999-08-31 | 2001-03-02 | St Microelectronics Sa | Circuit de remise a zero a l'apparition d'une tension d'alimentation |
| EP3863179A1 (fr) * | 2020-02-06 | 2021-08-11 | Nexperia B.V. | Circuit de détection à double alimentation |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6661264B2 (en) * | 2001-09-28 | 2003-12-09 | Intel Corporation | Releasing functional blocks in response to a determination of a supply voltage predetermined level and a logic predetermined initial state |
| US6853221B1 (en) * | 2001-10-23 | 2005-02-08 | National Semiconductor Corporation | Power-up detection circuit with low current draw for dual power supply circuits |
| US20050001660A1 (en) * | 2003-06-26 | 2005-01-06 | Amit Roy | Power-on reset circuit |
| US7135898B2 (en) * | 2003-06-27 | 2006-11-14 | Macronix International Co., Ltd. | Power-on reset circuit with supply voltage and temperature immunity, ultra-low DC leakage current, and fast power crash reaction |
| KR100650816B1 (ko) * | 2004-02-19 | 2006-11-27 | 주식회사 하이닉스반도체 | 내부 회로 보호 장치 |
| US7348814B2 (en) * | 2004-08-24 | 2008-03-25 | Macronix International Co., Ltd. | Power-on reset circuit |
| US7142024B2 (en) * | 2004-11-01 | 2006-11-28 | Stmicroelectronics, Inc. | Power on reset circuit |
| KR100930410B1 (ko) * | 2008-03-12 | 2009-12-08 | 주식회사 하이닉스반도체 | 반도체 집적회로의 퓨즈 회로 및 그 제어 방법 |
| US7800420B2 (en) * | 2008-12-31 | 2010-09-21 | Lsi Corporation | Power detection system and circuit for high voltage supply and low voltage devices |
| US9780776B1 (en) * | 2016-11-01 | 2017-10-03 | Nuvoton Technology Corporation | Power detector circuit using native transistor |
| EP3713089A1 (fr) * | 2019-03-22 | 2020-09-23 | Nexperia B.V. | Circuit de détection d'alimentation électrique |
| US20230100998A1 (en) * | 2021-09-29 | 2023-03-30 | Skyworks Solutions, Inc. | Reference startup circuit for audio amplifiers |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63266921A (ja) * | 1987-04-23 | 1988-11-04 | Nec Ic Microcomput Syst Ltd | パワ−オンリセツト信号発生回路 |
| US4873458A (en) * | 1987-07-17 | 1989-10-10 | Oki Electric Industry Co., Ltd. | Voltage level detecting circuit having a level converter |
| EP0370737A2 (fr) * | 1988-11-21 | 1990-05-30 | Nippon Motorola Ltd. | Appareil de commande d'inhibition de basse tension |
| US4948995A (en) * | 1987-11-06 | 1990-08-14 | Nec Corporation | Disenabling circuit for power-on event |
| US4970408A (en) * | 1989-10-30 | 1990-11-13 | Motorola, Inc. | CMOS power-on reset circuit |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4716323A (en) * | 1985-04-27 | 1987-12-29 | Kabushiki Kaisha Toshiba | Power voltage drop detecting circuit |
| USH497H (en) * | 1987-01-14 | 1988-07-05 | The United States Of America As Represented By The Secretary Of The Air Force | Ratioed power on reset circuit |
| JP2508697B2 (ja) * | 1987-03-27 | 1996-06-19 | 日本電気株式会社 | 半導体集積回路 |
| FR2641083B1 (fr) * | 1988-12-22 | 1991-05-10 | Sgs Thomson Microelectronics | |
| US5115146A (en) * | 1990-08-17 | 1992-05-19 | Sgs-Thomson Microelectronics, Inc. | Power-on reset circuit for controlling test mode entry |
| DE69217209T2 (de) * | 1992-06-26 | 1997-05-15 | Sgs Thomson Microelectronics | Einschalt-Rücksetzschaltung mit niedrigem Ruhestromverbrauch |
| DE59209683D1 (de) * | 1992-09-30 | 1999-06-02 | Siemens Ag | Integrierte Schaltung zur Erzeugung eines Reset-Signals |
| EP0665648A1 (fr) * | 1994-01-31 | 1995-08-02 | STMicroelectronics S.r.l. | Circuit de remise sous tension pour circuit intégré |
| KR960004573B1 (ko) * | 1994-02-15 | 1996-04-09 | 금성일렉트론주식회사 | 기동회로를 갖는 기준전압발생회로 |
| EP0700159A1 (fr) * | 1994-08-31 | 1996-03-06 | STMicroelectronics S.r.l. | Circuit de détection de seuil |
| US5552736A (en) * | 1995-04-19 | 1996-09-03 | Hewlett-Packard Company | Power supply detect circuit operable shortly after an on/off cycle of the power supply |
-
1996
- 1996-12-19 FR FR9615670A patent/FR2757713B1/fr not_active Expired - Fee Related
-
1997
- 1997-12-18 US US08/993,377 patent/US6157227A/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63266921A (ja) * | 1987-04-23 | 1988-11-04 | Nec Ic Microcomput Syst Ltd | パワ−オンリセツト信号発生回路 |
| US4873458A (en) * | 1987-07-17 | 1989-10-10 | Oki Electric Industry Co., Ltd. | Voltage level detecting circuit having a level converter |
| US4948995A (en) * | 1987-11-06 | 1990-08-14 | Nec Corporation | Disenabling circuit for power-on event |
| EP0370737A2 (fr) * | 1988-11-21 | 1990-05-30 | Nippon Motorola Ltd. | Appareil de commande d'inhibition de basse tension |
| US4970408A (en) * | 1989-10-30 | 1990-11-13 | Motorola, Inc. | CMOS power-on reset circuit |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 013, no. 088 (E - 721) 28 February 1989 (1989-02-28) * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2798018A1 (fr) * | 1999-08-31 | 2001-03-02 | St Microelectronics Sa | Circuit de remise a zero a l'apparition d'une tension d'alimentation |
| US6377090B1 (en) | 1999-08-31 | 2002-04-23 | Stmicroelectronics, S.A. | Power-on-reset circuit |
| EP3863179A1 (fr) * | 2020-02-06 | 2021-08-11 | Nexperia B.V. | Circuit de détection à double alimentation |
| US11431340B2 (en) | 2020-02-06 | 2022-08-30 | Nexperia B.V. | Dual power supply detection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2757713B1 (fr) | 1999-01-22 |
| US6157227A (en) | 2000-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2757713A1 (fr) | Dispositif de neutralisation dans un circuit integre | |
| EP0014757B1 (fr) | Circuit détecteur de défauts survenant sur une ligne d'alimentation | |
| EP0491783B1 (fr) | Circuit de detection de seuil de temperature, de lumiere, et de trop basse frequence d'horloge | |
| FR3107627A1 (fr) | Circuit de contrôle d'une photodiode SPAD | |
| FR2667169A1 (fr) | Circuit de production de haute tension pour un circuit de memoire a semiconducteur. | |
| FR2535870A1 (fr) | Circuit d'alimentation en courant electrique d'un micro-ordinateur | |
| EP0594517B1 (fr) | Dispositif avec circuit de détection de charge ouverte et transistor MOS de puissance | |
| FR2959580A1 (fr) | Circuit et procede de detection d'une attaque par injection de fautes | |
| FR2757712A1 (fr) | Dispositif de controle de mise sous tension ou hors tension d'un circuit integre | |
| FR2783941A1 (fr) | Circuit de regulation d'une tension de sortie d'un dispositif a pompe de charges positives | |
| FR2475779A1 (fr) | Circuit et procede d'alimentation de secours pour polariser les lignes binaires d'une memoire statique a semi-conducteur | |
| EP0323367B1 (fr) | Circuit de remise sous tension pour circuit intégré en technologie MOS | |
| FR2822309A1 (fr) | Circuit de translation de signaux de commutation | |
| EP0581639A1 (fr) | Dispositif de protection d'un circuit intégré contre les coupures d'alimentation | |
| EP0690573B1 (fr) | Circuit de commande de mise en veille partielle d'une source de polarisation | |
| EP1672795B1 (fr) | Dispositif de réinitialisation d'un circuit intégré à partir d'une détection d'une chute d'une tension d'alimentation, et circuit électronique correspondant | |
| EP0902437A1 (fr) | Circuit de génération d'une haute tension de programmation ou d'effacement d'un mémoire | |
| FR2875950A1 (fr) | Structure tolerante a la tension pour des cellules d'entree/ sortie | |
| FR2534751A1 (fr) | Circuit de restauration a la mise sous tension pour un systeme de commande electrique | |
| FR2752993A1 (fr) | Dispositif de protection de donnees memorisees utilisant un circuit de temporisation | |
| FR2810438A1 (fr) | Circuit de detection d'usure | |
| FR2752992A1 (fr) | Dispositif de protection de donnees memorisees | |
| FR2908555A1 (fr) | Circuit integre avec mode de veille minimisant la consommation de courant | |
| FR2831352A1 (fr) | Controleur d'alimentation pour circuit electronique, composant et dispositif correspondant | |
| FR2790117A1 (fr) | Procede de configuration d'un microcontroleur en mode initialisation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20060831 |