FR2749951A1 - Circuit de transcourant et circuit de transformation courant-tension utilisant le circuit de transcourant - Google Patents
Circuit de transcourant et circuit de transformation courant-tension utilisant le circuit de transcourant Download PDFInfo
- Publication number
- FR2749951A1 FR2749951A1 FR9705910A FR9705910A FR2749951A1 FR 2749951 A1 FR2749951 A1 FR 2749951A1 FR 9705910 A FR9705910 A FR 9705910A FR 9705910 A FR9705910 A FR 9705910A FR 2749951 A1 FR2749951 A1 FR 2749951A1
- Authority
- FR
- France
- Prior art keywords
- circuit
- current
- transistor
- transistors
- transcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/125—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M3/135—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
Un circuit de transcourant (31) dans lequel un premier courant circule dans un circuit d'étage de sortie (33) sur la base d'un second courant circulant dans un circuit d'étage d'entrée (32) et d'un rapport de transformation de courant donné du premier courant sur le second courant est proposé. Dans le circuit de transcourant, au moins un circuit (33) pris parmi le circuit d'étage d'entrée et le circuit d'étage de sortie dans le circuit de transcourant est construit à l'aide d'une pluralité de transistors (M12, M13). En outre, tous les transistors dans le circuit d'étage d'entrée et dans le circuit d'étage de sortie présentent la même longueur de grille.
Description
ARRIERE-PLAN DE L'INVENTION 1. Domaine de l'invention
La présente invention concerne de façon générale un circuit de transcourant et plus particulièrement, un circuit de transcourant constituant une partie d'un circuit électronique généralement utilisé dans des dispositifs électroniques.
La présente invention concerne de façon générale un circuit de transcourant et plus particulièrement, un circuit de transcourant constituant une partie d'un circuit électronique généralement utilisé dans des dispositifs électroniques.
2. Description de l'art antérieur
Récemment, dans des circuits intégrés (IC) utilisés pour la miniaturisation et la réduction de la puissance de dispositifs électroniques, un circuit intégré (IC) fabriqué selon un processus utilisant un transistor à effet de champ métal-oxyde-semiconducteur (MOSFET) est plus particulièrement largement utilisé. En outre, dans ces circuits électroniques construits à l'aide de transistors, un circuit de transcourant et un circuit miroir de courant qui produisent une sortie de courant déterminée par une fonction de phénomène transitoire spécifiée par rapport à une entrée de courant sont connus.
Récemment, dans des circuits intégrés (IC) utilisés pour la miniaturisation et la réduction de la puissance de dispositifs électroniques, un circuit intégré (IC) fabriqué selon un processus utilisant un transistor à effet de champ métal-oxyde-semiconducteur (MOSFET) est plus particulièrement largement utilisé. En outre, dans ces circuits électroniques construits à l'aide de transistors, un circuit de transcourant et un circuit miroir de courant qui produisent une sortie de courant déterminée par une fonction de phénomène transitoire spécifiée par rapport à une entrée de courant sont connus.
Lors de la fabrication du circuit intégré, il est difficile de former chaque élément de dispositif selon des valeurs de caractéristique absolues précises mais il est significativement aisé de déterminer de façon précise une valeur relative entre les caractéristiques et les éléments de dispositif. En utilisant la caractéristique dont il a été discuté ci-avant du circuit intégré, dans un circuit de transcourant tel qu'un circuit miroir de courant, une miniaturisation de la zone de formation de circuit et une réduction de la consommation de puissance du circuit sont requises.
La figure 1 représente un schéma d'un circuit de transcourant de l'art antérieur. Sur la figure 1, un circuit de base d'un circuit de transcourant 11 est représenté. Dans le circuit de transcourant 11, un drain d'un transistor M1 (par exemple un MOSFET à canal N) est connecté à une première source de puissance 12 et sa source est connectée à une masse (GND) en tant que seconde source de puissance. En outre, une grille du transistor M1 est connectée au drain de celui-ci. Le transistor M1 est spécifié par un rapport d'une largeur de grille W1 sur une longueur de grille L1 (W1/L1).
Par ailleurs, un drain d'un transistor M2 d'un MOSFET à canal
N est connecté à une troisième source de puissance 13 et sa source est connectée à GND. En outre, une grille du transistor M2 est connectée à la grille du transistor M 1. Le transistor M2 est spécifié par un rapport d'une largeur de grille W2 sur une longueur de grille L2 (W2/L2).
N est connecté à une troisième source de puissance 13 et sa source est connectée à GND. En outre, une grille du transistor M2 est connectée à la grille du transistor M 1. Le transistor M2 est spécifié par un rapport d'une largeur de grille W2 sur une longueur de grille L2 (W2/L2).
Dans ce cas, la largeur de grille W2 du transistor M2 est conçue de manière à être la même que la largeur de grille W1 du transistor M1 et la longueur de grille L2 est conçue de manière à être égale à n fois la longueur de grille L1 du transistor M1. Par conséquent, le rapport (W2/L2) dans le transistor M2 est représenté par un rapport (Wl/nL1).
Dans le circuit de transcourant 11, lorsqu'un courant de drain I1 circule dans le transistor M1 sur un étage d'entrée, une tension est appliquée sur le drain du transistor M2 sur un étage de sortie et un courant 12 en tant que courant de sortie circule au travers du transistor M2.
La figure 2A représente une vue en plan de dessus d'un motif d'implantation du transistor M1 dans le circuit intégré représenté sur la figure 1 et la figure 2B représente une vue en plan de dessus d'un motif d'implantation du transistor M2 dans le circuit intégré. Au niveau du transistor M1 et du transistor M2 représentés sur la figure 2A et la figure 2B, une région de drain (D), une région de grille (G) et une région de source (S) sont formées sur la plaquette selon un intervalle de distance donné.
Comme discuté ci-avant, la longueur de grille et la largeur de grille du transistor M1 sont respectivement désignées par L1 et W1.
Pour le transistor M2, la longueur de grille et la largeur de grille afférentes sont désignées par L2 (= nL1) et W2 (= W1). Pour les transistors M1, M2, un rapport de transformation de courant (12/Il) est modifié par la longueur de grille et la largeur de grille.
C'est-à-dire qu'un rapport de transformation de courant R1 (= 12/I 1) dans le circuit de transcourant 1 1 est représenté par l'équation qui suit
R1 = (largeur de grille du transistor M2/longueur de grille du transistor M2) x (longueur de grille du transistor Ml/largeur de grille du transistor M1) (1)
L'équation mentionnée ci-avant est représentée en utilisant chaque longueur de grille et chaque largeur de grille comme suit:
R1 = (W1 / nLl) x (L1 / W1) = 1/n
Par exemple, pour obtenir un rapport de courants Il: 12 = 1 : 2, les largeurs des grilles des transistors M 1, M2 sont établies de manière à être les mêmes et la longueur de grille du transistor M1 est établie de manière à valoir 2L1 (ctest-à-dire que n = 2).
R1 = (largeur de grille du transistor M2/longueur de grille du transistor M2) x (longueur de grille du transistor Ml/largeur de grille du transistor M1) (1)
L'équation mentionnée ci-avant est représentée en utilisant chaque longueur de grille et chaque largeur de grille comme suit:
R1 = (W1 / nLl) x (L1 / W1) = 1/n
Par exemple, pour obtenir un rapport de courants Il: 12 = 1 : 2, les largeurs des grilles des transistors M 1, M2 sont établies de manière à être les mêmes et la longueur de grille du transistor M1 est établie de manière à valoir 2L1 (ctest-à-dire que n = 2).
Puisque l'aire de formation de circuit du circuit de transcourant doit être réduite, les longueurs des grilles des transistors M1, M2 sont conçues de manière à être aussi faibles que possible, par exemple de manière à être inférieures à 1 llm, qui est sensiblement la valeur minimum avec les techniques de fabrication présentes.
La figure 3 représente un schéma d'un circuit de transformation courant/tension utilisant le circuit de transcourant de l'art antérieur.
Un circuit de transformation courant-tension 21 représenté sur la figure 3 est construit à l'aide d'un circuit de transcourant 22 et d'un circuit de transformation de tension 23.
Dans le circuit de transcourant 22, une source (S) d'un transistor M3 d'un MOSFET à canal P est connectée à une première source de puissance 24 et son drain (D) est connecté à une masse (GND) en tant que seconde source de puissance par l'intermédiaire d'une source de courant 25.
En outre, une source (S) d'un transistor M4 d'un MOSFET à canal P est connectée à la première source de puissance 24 et son drain (D) est connecté à la masse (GND) en tant que seconde source de puissance par l'intermédiaire d'une source de courant 26. En outre, des grilles (G) des transistors respectifs M3, M4 sont connectées l'une à l'autre et les grilles (G) sont également connectées au drain (D) du transistor M3.
Par ailleurs, dans le circuit de transformation de tension 23, une source (S) d'un transistor M5 d'un MOSFET à canal P est connectée à la première source de puissance 24 et son drain (D) est connecté à la masse (GND) en tant que seconde source de puissance par l'intermédiaire d'une source de courant 27. En outre, une grille du transistor M5 est connectée au drain (D) du transistor M4. Par ailleurs, depuis un drain (D) du transistor M5, une tension de sortie
V0 est produite.
V0 est produite.
Dans ce cas, les transistors M3 et M4 présentent la même largeur de grille W1 et la même longueur de grille nL1, et le transistor M5 présente la largeur de grille W1 et la longueur de grille L1. Par conséquent, des courants 13 et 14 circulant au travers des sources de courant 25 et 26 sont établis de manière à être les mêmes (I3 = I4).
Dans cette configuration, lorsque le courant 13 (et I4) circulant depuis les sources de courant 25, 26 dans les transistors M3, M4 est modifié quelque peu de façon flexible, une tension de drain du transistor M4 varie également. Lorsque la variation de la tension de drain du transistor M4 est appliquée sur la grille du transistor M5, une amplitude de tension V0 est obtenue depuis le drain (D) du transistor M5.
Dans ce cas, lorsque chaque tension au niveau des noeuds de connexion devient proche de la tension de chaque source de puissance, l'amplitude de tension V0 peut diminuer. Par conséquent, afin d'empêcher que l'amplitude de tension V0 ne diminue, le rapport des valeurs de courant circulant dans les voies de courant doit être maintenu.
C'est-à-dire que de manière à maintenir la relation qui suit (2), les largeurs de grille et les longueurs de grille des transistors respectifs
M3 à M5 doivent être conçues de telle sorte que
(largeur de grille du transistor M3/longueur de grille du transistor M3) : (largeur de grille du transistor MS/longueur de grille du transistor M5) = 13 I5 (2)
La figure 4A et la figure 4B représentent des illustrations permettant d'expliquer un principe de transformation en tension dans le circuit de transformation courant-tension 21 représenté sur la figure 3. La figure 4A représente un circuit d'amplificateur classique utilisant un MOSFET MO. Sur la figure 4A, une résistance R est connectée à un drain du transistor MO. Lorsqu'une tension d'entrée
Vu, est appliquée sur une grille du transistor MO, un courant de drain
ID est représenté par une équation ID = go vin (gm est la conductance du transistor MO) et le courant de drain ID est obtenu en tant que tension traversant la résistance R.
M3 à M5 doivent être conçues de telle sorte que
(largeur de grille du transistor M3/longueur de grille du transistor M3) : (largeur de grille du transistor MS/longueur de grille du transistor M5) = 13 I5 (2)
La figure 4A et la figure 4B représentent des illustrations permettant d'expliquer un principe de transformation en tension dans le circuit de transformation courant-tension 21 représenté sur la figure 3. La figure 4A représente un circuit d'amplificateur classique utilisant un MOSFET MO. Sur la figure 4A, une résistance R est connectée à un drain du transistor MO. Lorsqu'une tension d'entrée
Vu, est appliquée sur une grille du transistor MO, un courant de drain
ID est représenté par une équation ID = go vin (gm est la conductance du transistor MO) et le courant de drain ID est obtenu en tant que tension traversant la résistance R.
Dans ce cas, puisqu'une tension de sortie Vout est déterminée par une équation Vout= ID x R = gm x V, x R, un rapport d'amplification (gain d'amplificateur) est représenté par Vout/Vin = gm x R. Dans le circuit intégré, une valeur de la résistance R peut ne pas être suffisamment augmentée du fait qu'une zone de formation importante est requise pour la résistance. Par conséquent, dans le circuit représenté sur la figure 4A, le rapport d'amplification ne peut pas être obtenu.
Dans le circuit représenté sur la figure 4B, une source de courant 28 construite à l'aide d'un transistor est prévue en lieu et place de la résistance R par comparaison avec le circuit représenté sur la figure 4A. En utilisant une résistance interne Rds de la source de courant 28, de la même façon que représenté sur la figure 4A, la tension de sortie Vout est produite. Dans ce cas, le rapport d'amplification est représenté par VOut/Vin = gm x Ris. Comme il a été discuté ci-avant, la source de courant 28 est construite avec le transistor. Par conséquent, la résistance Rds peut être formée en tant que valeur relativement importante et ainsi, le rapport d'amplification peut être augmenté.
Par retour à la figure 3, lorsque le courant qui circule depuis les sources de courant 25, 26 est légèrement modifié, la tension de grille
VGS du transistor M5 varie et le courant de drain circule depuis le transistor M5. Lorsqu'une résistance interne de la source de courant 27 est formée en tant que valeur importante, le rapport d'amplification du circuit de transformation de tension 23 peut être augmenté. En tant que résultat, une variation importante de la tension de sortie V0 peut être obtenue.
VGS du transistor M5 varie et le courant de drain circule depuis le transistor M5. Lorsqu'une résistance interne de la source de courant 27 est formée en tant que valeur importante, le rapport d'amplification du circuit de transformation de tension 23 peut être augmenté. En tant que résultat, une variation importante de la tension de sortie V0 peut être obtenue.
Cependant, dans le circuit de transcourant 1 1 représenté sur la figure 1 dont il a été discute ci-avant et dans le circuit de transformation courant-tension 21 représenté sur la figure 3 dont il a été discuté ci-avant, lorsque les longueurs des grilles des transistors
M 1 à M5 des MOSFET varient, une tension de seuil varie également du fait de l'effet de canal court. En tant que résultat, les équations dont il a été discuté ci-avant (1) et (2) ne peuvent pas être définies.
M 1 à M5 des MOSFET varient, une tension de seuil varie également du fait de l'effet de canal court. En tant que résultat, les équations dont il a été discuté ci-avant (1) et (2) ne peuvent pas être définies.
En général, lorsque les motifs d'implantation sont formés sur la plaquette, une dispersion de la longueur de grille et de la largeur de grille se produit du fait d'une précision mécanique imparfaite.
Lorsqu'une déviation de la longueur de grille due à la dispersion est représentée par un symbole "6", le rapport de transformation de courant dans le circuit de transcourant 1 1 représenté sur la figure 1 est représenté dans l'équation qui suit (3):
(longueur de grille du transistor Ml/longueur de grille du transistor M2)
= (L1 + 6) / (nL1 + W (1/n) (3)
En outre, le rapport de transformation de courant dans le circuit de transformation courant-tension 21 représenté sur la figure 3 est représenté dans l'équation qui suit (4):
(longueur de grille du transistor M3) / (longueur de grille du transistor M5)
= (nL1 + 6) / (L1 + 6) X n (4)
Par conséquent, se pose un problème consistant en ce qu'il est très difficile d'obtenir un rapport de transformation de courant souhaité du fait d'une dispersion de la longueur de grille qui se produit lors du processus de formation de motif.
(longueur de grille du transistor Ml/longueur de grille du transistor M2)
= (L1 + 6) / (nL1 + W (1/n) (3)
En outre, le rapport de transformation de courant dans le circuit de transformation courant-tension 21 représenté sur la figure 3 est représenté dans l'équation qui suit (4):
(longueur de grille du transistor M3) / (longueur de grille du transistor M5)
= (nL1 + 6) / (L1 + 6) X n (4)
Par conséquent, se pose un problème consistant en ce qu'il est très difficile d'obtenir un rapport de transformation de courant souhaité du fait d'une dispersion de la longueur de grille qui se produit lors du processus de formation de motif.
En outre, afin de réduire une influence de la dispersion de la longueur de grille qui se produit lors du processus de formation de motif, certains procédés peuvent être utilisés pour obtenir un rapport de transformation de courant important. Par exemple, un premier procédé consiste à augmenter la longueur de grille et un second procede consiste à modifier la largeur de grille tout en maintenant la longueur de grille à la même valeur. Cependant, les procédés d'augmentation de la longueur de grille ou de la largeur de grille ont pour effet que la région de grille augmente. Par conséquent, se pose un problème consistant en ce que les procédés tels que la réduction de l'aire de formation de circuit ne peuvent pas être réalisés.
RESUME DE L'INVENTION
Un objet de la présente invention consiste à proposer un circuit de transcourant et un circuit de transformation courant-tension utilisant le circuit de transcourant. Dans le circuit de transcourant et le circuit de transformation courant-tension, un rapport de transformation de courant souhaité peut être aisément obtenu. En outre, une aire de formation de circuit peut être réduite. En outre, puisque la flexibilité de l'établissement d'une valeur de courant est augmentée, la consommation de puissance du circuit peut être réduite. Ceci permet d'éliminer les inconvénients décrits ci-avant.
Un objet de la présente invention consiste à proposer un circuit de transcourant et un circuit de transformation courant-tension utilisant le circuit de transcourant. Dans le circuit de transcourant et le circuit de transformation courant-tension, un rapport de transformation de courant souhaité peut être aisément obtenu. En outre, une aire de formation de circuit peut être réduite. En outre, puisque la flexibilité de l'établissement d'une valeur de courant est augmentée, la consommation de puissance du circuit peut être réduite. Ceci permet d'éliminer les inconvénients décrits ci-avant.
L'objet décrit ci-avant est atteint au moyen d'un circuit de transcourant dans lequel un premier courant dans un circuit d'étage de sortie sur la base d'un second courant circulant dans un circuit d'étage d'entrée et d'un rapport de transformation de courant donné circuit pris parmi le circuit d'étage d'entrée et le circuit d'étage de sortie dans le circuit de transcourant est construit à l'aide d'une pluralité de transistors ; et tous les transistors dans le circuit d'étage d'entrée et dans le circuit d'étage de sortie présentent la même longueur de grille.
L'objet décrit ci-avant est également atteint au moyen du circuit de transcourant mentionné ci-avant dans lequel le nombre de la pluralité de transistors est déterminé par le rapport de transformation de courant.
Conformément au circuit de transcourant dont il a été discuté ci-avant, le nombre de transistors dans au moins un circuit pris parmi le circuit d'étage d'entrée et le circuit d'étage de sortie est établi par le rapport de transformation de courant donné et tous les transistors dans le circuit d'étage d'entrée et dans le circuit d'étage de sortie présentent la même longueur de grille.
Par conséquent, même si une dispersion de la longueur de grille se produit lors d'un processus de formation de transistor, l'influence sur le rapport de transformation de courant de la dispersion de la longueur de grille peut être empêchée et par conséquent, un rapport de transformation de courant souhaité peut être obtenu de façon précise. Par conséquent, une aire de formation de grille peut être réduite et ainsi, une aire de formation de circuit peut être miniaturisée. En outre, puisque la flexibilité de conception d'une valeur de courant est améliorée, une réduction de la consommation de puissance du circuit peut être atteinte.
L'objet décrit ci-avant est également atteint au moyen du circuit de transcourant mentionné ci-avant dans lequel tous les transistors dans le circuit d'étage d'entrée présentent la même largeur de grille.
L'objet décrit ci-avant est également atteint au moyen du circuit de transcourant mentionné ci-avant dans lequel tous les transistors dans le circuit d'etage de sortie présentent la même largeur de grille.
L'objet decrit ci-avant est également atteint au moyen du circuit de transcourant mentionné ci-avant dans lequel tous les transistors dans le circuit d'étage d'entrée et le circuit d'étage de sortie présentent la même largeur de grille.
L'objet décrit ci-avant est également atteint au moyen du circuit de transcourant mentionné ci-avant dans lequel la largeur de grille du transistor dans le circuit d'étage d'entrée est établie de manière à être différente de la largeur de grille du transistor dans le circuit d'étage de sortie conformément au rapport de transformation de courant.
L'objet décrit ci-avant est également atteint dans le circuit de transcourant mentionné ci-avant dans lequel la largeur de grille du transistor dans le circuit d'étage de sortie est établie de manière à être différente de la largeur de grille du transistor dans le circuit d'étage d'entrée conformément au rapport de transformation de courant.
Selon le circuit de transcourant dont il a été discuté ci-avant, les transistors dans chaque circuit pris parmi le circuit d'étage d'entrée et le circuit d'étage de sortie présentent la même largeur de grille, les transistors dans à la fois le circuit d'étage d'entrée et le circuit d'étage de sortie présentent la même largeur de grille ou les transistors dans le circuit d'étage d'entrée présentent une largeur de grille différente de la largeur de grille des transistors dans le circuit d'étage de sortie.
Par conséquent, indépendamment de la longueur de grille des transistors, la largeur de grille et le nombre de transistors (qui correspond sensiblement à une variation de la longueur de grille) peuvent être établis et par conséquent, un rapport de transformation de courant souhaité peut être obtenu. En tant que résultat, la flexibilité de conception de la valeur de courant peut être améliorée.
L'objet décrit ci-avant est également atteint au moyen d'un circuit de transformation courant-tension comprenant: un circuit de transcourant dans lequel un premier courant circule dans un circuit d'étage de sortie sur la base d'un second courant circulant dans un circuit d'étage d'entrée et d'un rapport de transformation de courant donne du premier courant sur le second courant, dans lequel au moins un circuit pris parmi le circuit d'étage d'entree et le circuit d'étage de sortie dans le circuit de transcourant est construit à l'aide d'une pluralité de transistors, et tous les transistors dans le circuit d'étage d'entrée et dans le circuit d'étage de sortie présentent la même longueur de grille; et un circuit de transformation de tension produisant une tension conformément au premier courant circulant dans le circuit d'étage de sortie du circuit de transcourant, le circuit de transformation de tension étant construit à l'aide d'un nombre donné de transistors présentant la même longueur de grille que celle des transistors dans le circuit de transcourant.
L'objet décrit ci-avant est également atteint par le circuit de transformation courant-tension mentionné ci-avant dans lequel tous les transistors dans le circuit de transformation de tension présentent la même largeur de grille.
Selon le circuit de transformation courant-tension dont il a été discuté ci-avant, le circuit de transformation de tension est prévu pour produire la tension conformément au premier courant dans le circuit d'étage de sortie du circuit de transcourant. En outre, tous les transistors dans le circuit de transformation de tension présentent la même longueur de grille et la longueur de grille des transistors dans le circuit de transformation de tension est établie de manière à etre la même longueur de grille que celle de tous les transistors dans le circuit de transcourant.
Par conséquent, la flexibilité de conception d'une aire de transistor selon le rapport de transformation de courant et d'une valeur de courant peut être améliorée. Par conséquent, le courant d'une source de courant peut être réduit et une aire de circuit pour le circuit de transformation courant-tension peut également être réduite.
En tant que résultat, une miniaturisation du circuit et une réduction de la puissance consommée par le circuit peuvent etre atteintes.
L'objet décrit ci-avant est également atteint par le circuit de transformation courant-tension mentionné ci-avant dans lequel tous les transistors dans le circuit de transformation de tension présentent la même largeur de grille que celle des transistors dans au moins un circuit pris parmi le circuit d'étage d'entrée et le circuit d'étage de sortie dans le circuit de transcourant.
L'objet décrit ci-avant est également atteint par le circuit de transformation courant-tension mentionné ci-avant dans lequel tous les transistors dans le circuit de transformation de tension présentent une largeur de grille différente de la largeur de grille des transistors dans le circuit d'étage d'entrée et dans le circuit d'étage de sortie du circuit de transcourant.
Selon le circuit de transformation courant-tension dont il a été discuté ci-avant, la largeur de grille de tous les transistors dans le circuit de transformation de tension est égale à la largeur de grille des transistors dans le circuit d'étage d'entrée et dans le circuit d'étage de sortie du circuit de transcourant ou est différente de celle-ci. Par conséquent, la flexibilité d'établissement des courants qui circulent dans le circuit de transcourant et dans le circuit de transformation de tension peut être améliorée. En tant que résultat, une miniaturisation de l'aire de formation de circuit et une réduction de la consommation de puissance du circuit peuvent être atteintes.
D'autres objets et d'autres caractéristiques de la présente invention apparaîtront au vu de la description détaillée qui suit que l'on lira en conjonction avec les dessins annexés.
BREVE DESCRIPTION DES DESSINS
La figure 1 représente un schéma d'un circuit de transcourant de l'art antérieur;
la figure 2A représente une vue en plan de dessus d'un motif d'implantation du transistor M 1 dans un circuit intégré représenté sur la figure 1 ;
la figure 2B représente une vue en plan de dessus d'un motif d'implantation du transistor M2 dans le circuit intégré
la figure 3 représente un schéma d'un circuit de transformation courant-tension utilisant le circuit de transcourant de l'art antérieur;
les figures 4A et 4B représentent des illustrations permettant d'expliquer un principe d'une transformation en tension dans le circuit de transformation courant-tension représenté sur la figure 3
la figure 5A représente un schéma d'un circuit de transcourant selon la présente invention
la figure 5B représente un circuit équivalent du circuit de transcourant représenté sur la figure SA;
la figure 6A et la figure 6B représentent des illustrations permettant d'expliquer un principe du circuit de transcourant représenté sur la figure 5A. La figure 6A représente un cas dans lequel un unique MOSFET est prévu et la figure 6B représente un cas dans lequel une pluralité de MOSFET connectés en série sont prévus;
les figures 7A et 7B représentent des illustrations permettant d'analyser une aire de formation de transistor des transistors représentés sur la figure 5A. La figure 7A représente un exemple de circuit de l'art antérieur dans lequel une pluralité de transistors présentent la même longueur de grille et le rapport de transformation de courant est déterminé par les largeurs de grille des transistors. La figure 7B représente un exemple de circuit selon la présente invention correspondant au circuit représenté sur la figure 5A
la figure 8A représente une première modification du circuit de transcourant représenté sur la figure 5A
la figure 8B représente une seconde modification du circuit de transcourant représenté sur la figure SA
la figure 9 représente un schéma d'un circuit de transformation courant-tension selon un second mode de réalisation de la présente invention;
la figure 10A représente une première modification du circuit de transformation courant-tension représenté sur la figure 9 ; et
la figure 10B représente une seconde modification du circuit de transformation courant-tension représenté sur la figure 9.
La figure 1 représente un schéma d'un circuit de transcourant de l'art antérieur;
la figure 2A représente une vue en plan de dessus d'un motif d'implantation du transistor M 1 dans un circuit intégré représenté sur la figure 1 ;
la figure 2B représente une vue en plan de dessus d'un motif d'implantation du transistor M2 dans le circuit intégré
la figure 3 représente un schéma d'un circuit de transformation courant-tension utilisant le circuit de transcourant de l'art antérieur;
les figures 4A et 4B représentent des illustrations permettant d'expliquer un principe d'une transformation en tension dans le circuit de transformation courant-tension représenté sur la figure 3
la figure 5A représente un schéma d'un circuit de transcourant selon la présente invention
la figure 5B représente un circuit équivalent du circuit de transcourant représenté sur la figure SA;
la figure 6A et la figure 6B représentent des illustrations permettant d'expliquer un principe du circuit de transcourant représenté sur la figure 5A. La figure 6A représente un cas dans lequel un unique MOSFET est prévu et la figure 6B représente un cas dans lequel une pluralité de MOSFET connectés en série sont prévus;
les figures 7A et 7B représentent des illustrations permettant d'analyser une aire de formation de transistor des transistors représentés sur la figure 5A. La figure 7A représente un exemple de circuit de l'art antérieur dans lequel une pluralité de transistors présentent la même longueur de grille et le rapport de transformation de courant est déterminé par les largeurs de grille des transistors. La figure 7B représente un exemple de circuit selon la présente invention correspondant au circuit représenté sur la figure 5A
la figure 8A représente une première modification du circuit de transcourant représenté sur la figure 5A
la figure 8B représente une seconde modification du circuit de transcourant représenté sur la figure SA
la figure 9 représente un schéma d'un circuit de transformation courant-tension selon un second mode de réalisation de la présente invention;
la figure 10A représente une première modification du circuit de transformation courant-tension représenté sur la figure 9 ; et
la figure 10B représente une seconde modification du circuit de transformation courant-tension représenté sur la figure 9.
DESCRIPTION DETAILLEE DES MODES DE REALISATION PREFERES
Une description d'un circuit de transcourant selon la présente invention sera produite. La figure 5A représente un schéma d'un circuit de transcourant 31 selon la présente invention. La figure 5B représente un circuit équivalent du circuit de transcourant 31 représenté sur la figure 5A.
Une description d'un circuit de transcourant selon la présente invention sera produite. La figure 5A représente un schéma d'un circuit de transcourant 31 selon la présente invention. La figure 5B représente un circuit équivalent du circuit de transcourant 31 représenté sur la figure 5A.
Le circuit de transcourant 31 représenté sur la figure 5A est construit à l'aide d'un étage d'entrée 32 et d'un étage de sortie 33.
Dans l'étage d'entrée 32, un drain (D) d'un transistor M11 d'un
MOSFET à canal N est connecté à une première source de puissance (VDD) 34 et une source (S) de ce même transistor est connectée à une masse (GND) en tant que seconde source de puissance. En outre, une grille (G) du transistor M 1 1 est connectée au drain (D) du transistor.
MOSFET à canal N est connecté à une première source de puissance (VDD) 34 et une source (S) de ce même transistor est connectée à une masse (GND) en tant que seconde source de puissance. En outre, une grille (G) du transistor M 1 1 est connectée au drain (D) du transistor.
Par ailleurs, dans l'étage de sortie 33, un drain (D) d'un transistor M12 d'un MOSFET à canal N est connecté à une troisième source de puissance (VDD) 35 et une source (S) de ce même transistor est connectée à un drain (D) d'un transistor M13 d'un MOSFET à canal N. En outre, une source (S) du transistor M13 est connectée à la masse (GND). En outre, des grilles respectives des transistors M12 et
M13 sont connectées l'une à l'autre en commun et sont connectées à la grille (G) du transistor M 11.
M13 sont connectées l'une à l'autre en commun et sont connectées à la grille (G) du transistor M 11.
Dans ce cas, chacune des grilles des transistors M11 à M13 est formée au moyen d'une largeur de grille W1 et d'une longueur de grille
L1 de la même façon que représenté sur la figure 2A. A cet instant, comme représenté sur la figure 5B, l'étage de sortie 35 peut être représenté de façon équivalente par un unique transistor présentant une largeur de grille W1 et une longueur de grille 2L1.
L1 de la même façon que représenté sur la figure 2A. A cet instant, comme représenté sur la figure 5B, l'étage de sortie 35 peut être représenté de façon équivalente par un unique transistor présentant une largeur de grille W1 et une longueur de grille 2L1.
Dans cette configuration, un rapport de transformation de courant R2 du circuit de transcourant 31 est obtenu à partir de l'équation (1) comme suit
R2 = (largeur de grille du transistor M12(M13) / (longueur de grille du transistor M12 + longueur de grille du transistor M13)J x (longueur de grille du transistor Ml 1/largeur de grille du transistor M11)
= (w, / (L1 + Ll))x (L1 / W1) = 1 / 2 (5)
Lorsque le circuit dont il a été discuté ci-avant est intégré et que les MOSFET sont formés sur une plaquette selon une longueur de grille d'approximativement 1 ,um et une largeur de grille de plusieurs llm, la longueur de grille est de façon générale réglée selon une précision de fabrication élevée. La dispersion de fabrication de la largeur de grille est extrêmement faible par comparaison avec celle de la longueur de grille et il est supposé que la dispersion due à la fabrication de la largeur de grille est négligeable.
R2 = (largeur de grille du transistor M12(M13) / (longueur de grille du transistor M12 + longueur de grille du transistor M13)J x (longueur de grille du transistor Ml 1/largeur de grille du transistor M11)
= (w, / (L1 + Ll))x (L1 / W1) = 1 / 2 (5)
Lorsque le circuit dont il a été discuté ci-avant est intégré et que les MOSFET sont formés sur une plaquette selon une longueur de grille d'approximativement 1 ,um et une largeur de grille de plusieurs llm, la longueur de grille est de façon générale réglée selon une précision de fabrication élevée. La dispersion de fabrication de la largeur de grille est extrêmement faible par comparaison avec celle de la longueur de grille et il est supposé que la dispersion due à la fabrication de la largeur de grille est négligeable.
Par conséquent, comme il a été discuté ci-avant, lorsque les largeurs de grille des transistors M11 à M13 sont établies de manière à être toutes identiques, la dispersion de la fabrication de la largeur de grille peut être annulée pour calculer le rapport de transformation de courant. Par conséquent, dans le circuit dont il a été discuté ci-avant, la longueur de grille peut être amenée à varier de façon équivalente et un rapport de transformation de courant souhaité peut être obtenu de façon précise. Ceci améliore la flexibilité d'établissement d'une aire de formation et d'une valeur de courant du transistor.
Les figures 6A et 6B représentent des illustrations permettant d'expliquer un principe du circuit de transcourant représenté sur la figure 5A. La figure 6A représente un cas dans lequel un unique
MOSFET est prévu et la figure 6B représente un cas dans lequel une pluralité de MOSFET connectés en série sont prévus. Le courant de drain ID d'un MOSFET MF0 dans une région linéaire ((VGS - Vth) > VDS:
Vth est une tension de seuil) diffère de celui dans une région de saturation ((VGS - V Vth S VIS). C'est-à-dire que dans la région linéaire, le courant de drain ID est donne par l'équation qui suit:
ID = <RTI ID=14
indique une constante diélectrique d'un film d'oxyde de grille, un
symbole "tox" indique une épaisseur du film d'oxyde de grille et un
symbole "X" indique un coefficient d'effet de modulation de longueur de canal.
MOSFET est prévu et la figure 6B représente un cas dans lequel une pluralité de MOSFET connectés en série sont prévus. Le courant de drain ID d'un MOSFET MF0 dans une région linéaire ((VGS - Vth) > VDS:
Vth est une tension de seuil) diffère de celui dans une région de saturation ((VGS - V Vth S VIS). C'est-à-dire que dans la région linéaire, le courant de drain ID est donne par l'équation qui suit:
ID = <RTI ID=14
indique une constante diélectrique d'un film d'oxyde de grille, un
symbole "tox" indique une épaisseur du film d'oxyde de grille et un
symbole "X" indique un coefficient d'effet de modulation de longueur de canal.
Puisqu'une approximation (1 + XVDs) t 1 est classiquement donnée, dans la région de saturation, le courant de drain ID peut également être transformé comme suit:
ID = (1 / 2) Po (w / L)x(VGS -Vth)2 (8)
Sur la figure 6B, n MOSFET dont il a été discuté ci-avant sont connectés en série. Dans ce cas, pour établir la condition (VGS -V*) <
VDs dans une plage de tension de fonctionnement générale, seulement le transistor MF1 est opérant dans la région de saturation et les autres transistors MF2 à MFn sont opérants dans la région linéaire.
ID = (1 / 2) Po (w / L)x(VGS -Vth)2 (8)
Sur la figure 6B, n MOSFET dont il a été discuté ci-avant sont connectés en série. Dans ce cas, pour établir la condition (VGS -V*) <
VDs dans une plage de tension de fonctionnement générale, seulement le transistor MF1 est opérant dans la région de saturation et les autres transistors MF2 à MFn sont opérants dans la région linéaire.
Dans un j-ième transistor MFj (2 < j < n), le courant de drain IDj est donné par l'équation (9) comme suit:
IDj = (1 / 2) sso (W / L) x
2(VGs-Vj+î-Vth) (Vj - Vj+1) -(Vj-Vj+1)}
=(1/2)sso (W / L) x
{2(VGS - Vth) (Vj - Vj+1) - Vj2 + Vj+1} (9)
Par conséquent, un courant de drain total ID est donné par l'équation qui suit
IDj = (1 / 2) sso (W / L) x
2(VGs-Vj+î-Vth) (Vj - Vj+1) -(Vj-Vj+1)}
=(1/2)sso (W / L) x
{2(VGS - Vth) (Vj - Vj+1) - Vj2 + Vj+1} (9)
Par conséquent, un courant de drain total ID est donné par l'équation qui suit
{2(VGs - V) V2 - V22} (10)
A partir de l'équation présentée ci-avant, l'équation qui suit est produite
(n - 1) ID = (1 / 2) sso (W / L)x
{2 (V05 - Vth) V2 - V2} (11)
En outre, le courant de drain ID du transistor MF1 est donné par l'équation (12) comme suit
ID = (1/ 2) po (W / L) x
(VGS -V2 - Vth)2 (1 + #VDS)
= ( 1 / 2) sso (W / L) x {(VGS - Vth) - 2(VGS - Vth) V2
+ V22) (1 + #VDS) (12)
En substituant l'équation (11) dans l'équation (12), l'équation qui suit est produite
ID = (1/2) sso (W / L) x
{(VGS - Vth) (1 + #VDS)}
- (n - 1) ID(1 + #VDs) (13)
En outre, l'approximation (1 + #VDs) z 1 est produite, le courant de drain ID est obtenu au moyen de l'équation qui suit:
ID = (1/ 2) po (W / nL) (VGS - Vth)2 (14)
C'est-à-dire qu'à partir de l'équation (14), tous les transistors
MF1 à MFn représentés sur la figure 6B peuvent être considérés comme étant un unique transistor présentant une longueur de grille nL et une largeur de grille W qui est opérant dans la région de saturation. Par conséquent, le circuit de transcourant 31 représenté sur la figure 5A peut être considéré comme étant le circuit représenté sur la figure 5B.
A partir de l'équation présentée ci-avant, l'équation qui suit est produite
(n - 1) ID = (1 / 2) sso (W / L)x
{2 (V05 - Vth) V2 - V2} (11)
En outre, le courant de drain ID du transistor MF1 est donné par l'équation (12) comme suit
ID = (1/ 2) po (W / L) x
(VGS -V2 - Vth)2 (1 + #VDS)
= ( 1 / 2) sso (W / L) x {(VGS - Vth) - 2(VGS - Vth) V2
+ V22) (1 + #VDS) (12)
En substituant l'équation (11) dans l'équation (12), l'équation qui suit est produite
ID = (1/2) sso (W / L) x
{(VGS - Vth) (1 + #VDS)}
- (n - 1) ID(1 + #VDs) (13)
En outre, l'approximation (1 + #VDs) z 1 est produite, le courant de drain ID est obtenu au moyen de l'équation qui suit:
ID = (1/ 2) po (W / nL) (VGS - Vth)2 (14)
C'est-à-dire qu'à partir de l'équation (14), tous les transistors
MF1 à MFn représentés sur la figure 6B peuvent être considérés comme étant un unique transistor présentant une longueur de grille nL et une largeur de grille W qui est opérant dans la région de saturation. Par conséquent, le circuit de transcourant 31 représenté sur la figure 5A peut être considéré comme étant le circuit représenté sur la figure 5B.
Puis une description d'une opération de transcourant est produite par report à la figure 5B. Dans ce cas, la largeur de grille du transistor (M12, M13) dans l'étage de sortie est établie de manière à valoir W2 (= W1) et sa longueur de grille est établie de manière à valoir
L2 (= 2 L1). En outre, par exemple, les transistors Mli à M13 sont respectivement formés par un MOSFET du type enrichissement (tension de courant Vth > 0).
L2 (= 2 L1). En outre, par exemple, les transistors Mli à M13 sont respectivement formés par un MOSFET du type enrichissement (tension de courant Vth > 0).
Dans cette configuration, lorsqu'un courant d'entrée ID1 est produit dans le drain (D) du transistor M11, un courant de sortie 1D2 circule dans le drain (D) du transistor M12. Dans le transistor M11, puisqu'une condition VDsl = VGS est établie, le transistor M11 fonctionne dans la région de saturation. Par ailleurs, en ce qui concerne le transistor M12, le transistor M12 est conçu de manière à fonctionner dans la région de saturation VDs 2 (VGS - Vth) pour fonctionner en tant que source de courant.
Par conséquent, à partir de l'équation (7), le courant de drain IDS1 du transistor M11 est donné par l'équation qui suit:
ID1 = (1 / 2) t3i (W1 / L1) x
(VGS - Vth1) (1+#1VDS1) (15)
Le courant de drain IDS2 est donné par l'équation qui suit:
1D2 = (1 / 2) 132 (W2 / L2) x
(VGs - Vth2) (1 +#2VDS2) (16)
Puisque l'approximation de (1 + #VDS) z 1 est produite, le VGS des équations (15), (16) est représenté comme suit
ID1 = (1 / 2) t3i (W1 / L1) x
(VGS - Vth1) (1+#1VDS1) (15)
Le courant de drain IDS2 est donné par l'équation qui suit:
1D2 = (1 / 2) 132 (W2 / L2) x
(VGs - Vth2) (1 +#2VDS2) (16)
Puisque l'approximation de (1 + #VDS) z 1 est produite, le VGS des équations (15), (16) est représenté comme suit
Comme il a été discuté préalablement, puisque les transistors
Mil à M13 présentent la même longueur de grille, dans l'équation (17), 13i est égal à 132 et V1 est égal à V*2, ces paramètres étant déterminés lors d'un processus de fabrication. Par conséquent, à partir de l'équation (17), l'équation qui suit est obtenue
2 ID1 (Ll / W1) = 2 ID2(L2 / W2)
L'équation mentionnée ci-avant est transformée selon l'équation qui suit:
ID2 / Ici = (W2 / L2) /(W1 / L1)
= (W1 /2L2) /(W1 / L1)
=1/2 (18)
Dans le circuit de transistor de l'art antérieur, lorsque la dispersion de la longueur de grille se produit, ceci provoque une dispersion de la tension de seuil Vth, et l'équation (18) ne peut pas être obtenue à partir de l'équation (17). Par conséquent, un rapport de transformation de courant souhaité ne peut pas être obtenu.
Mil à M13 présentent la même longueur de grille, dans l'équation (17), 13i est égal à 132 et V1 est égal à V*2, ces paramètres étant déterminés lors d'un processus de fabrication. Par conséquent, à partir de l'équation (17), l'équation qui suit est obtenue
2 ID1 (Ll / W1) = 2 ID2(L2 / W2)
L'équation mentionnée ci-avant est transformée selon l'équation qui suit:
ID2 / Ici = (W2 / L2) /(W1 / L1)
= (W1 /2L2) /(W1 / L1)
=1/2 (18)
Dans le circuit de transistor de l'art antérieur, lorsque la dispersion de la longueur de grille se produit, ceci provoque une dispersion de la tension de seuil Vth, et l'équation (18) ne peut pas être obtenue à partir de l'équation (17). Par conséquent, un rapport de transformation de courant souhaité ne peut pas être obtenu.
Puis une description d'une aire de formation de transistor sera produite. Les figures 7A et 7B représentent des illustrations permettant d'analyser l'aire de formation de transistor des transistors représentés sur la figure 5A. La figure 7A représente un exemple de circuit de l'art antérieur dans lequel une pluralité de transistors présentent la même longueur de grille et le rapport de transformation de courant est déterminé par les largeurs de grille des transistors. La figure 7B représente un exemple de circuit selon la présente invention correspondant au circuit représenté sur la figure 5A.
Les figures 7A et 7B représentent des circuits d'application typiques auxquels un circuit de transcourant est appliqué, chaque circuit d'application comportant une entrée et de multiples (n) sorties.
Dans ces circuits d'application, pour des sources de puissance dans l'étage de sortie, en plus de la seconde source de puissance GND, des troisième source de puissance 35 jusqu'à une (33 + n) - -ième source de puissance 33 + n (n > 3) sont utilisées.
Afin d'empêcher la dispersion de la tension de seuil, sur la figure 7A, toutes les longueur de grille des transistors MFT1 à MFTn sont établies de manière à être à la même valeur L et toutes les largeurs de grille des transistors MFT2 à MFTn dans l'étage de sortie sont établies de manière à être à la même valeur W2 (une largeur de grille du transistor MFVr1 dans l'étage d'entrée est établie de manière à valoir
W1). Sur la figure 7B, toutes les largeurs de grille des transistors MFTO 1 à MFTOn sont établies de manière à etre à la même valeur W et toutes les longueurs de grille des transistors MFT02 à MFT0n dans l'étage de sortie sont établies de manière à être à la même valeur L2 (une longueur de grille du transistor MFT1 dans l'étage d'entrée est établie de manière à valoir L1).
W1). Sur la figure 7B, toutes les largeurs de grille des transistors MFTO 1 à MFTOn sont établies de manière à etre à la même valeur W et toutes les longueurs de grille des transistors MFT02 à MFT0n dans l'étage de sortie sont établies de manière à être à la même valeur L2 (une longueur de grille du transistor MFT1 dans l'étage d'entrée est établie de manière à valoir L1).
Dans la configuration dont il a été discuté ci-avant, une aire de formation globale S1 des transistors MFT1 à MFTn représentés sur la figure 7A est donnée par l'équation qui suit:
S1 =W1xL+ n x W2 x L = L (W1 + nW2) (19)
En outre, une aire de formation globale S2 des transistors
MFTO 1 à METOn représentés sur la figure 7B est donnée par l'équation qui suit
S2 =WxL1 + nxWxL2 = W (L1 + nL2) (20)
Dans ce qui suit, par exemple, un cas sera considéré. Dans ce cas, la largueur de grille W et la longueur de grille L sont etablies de manière à être les valeurs minimum possibles lors du processus de fabrication et un rapport 12/Il = m est donne.
S1 =W1xL+ n x W2 x L = L (W1 + nW2) (19)
En outre, une aire de formation globale S2 des transistors
MFTO 1 à METOn représentés sur la figure 7B est donnée par l'équation qui suit
S2 =WxL1 + nxWxL2 = W (L1 + nL2) (20)
Dans ce qui suit, par exemple, un cas sera considéré. Dans ce cas, la largueur de grille W et la longueur de grille L sont etablies de manière à être les valeurs minimum possibles lors du processus de fabrication et un rapport 12/Il = m est donne.
Dans le circuit représenté sur la figure 7A, afin de réaliser l'aire de circuit minimum (aire de grille), les relations W1 = W et W2 = mW sont requises. Dans ce cas, une aire de grille totale S1 est donnée par l'équation qui suit:
S1 = LxWx (1 + nxm) (21)
En outre, dans le circuit représenté sur la figure 7B, afin de réaliser l'aire de circuit minimum (aire de grille), les relations Li = mL et L2 = L sont requises. Dans ce cas, une aire de grille totale S2 est donnée par l'équation qui suit:
S2 = Lx W x ( m + n) (22)
Par conséquent, afin de réduire l'aire de circuit sur la figure 7B par comparaison avec celle sur la figure 7A, une condition (S1 / S2) > 1 est requise. C'est-à-dire qu'afin de satisfaire l'équation qui suit (Si/S2) = (1 + mxn) / (m+ + n) > 1 1 (23), l'équation (23) est transformée selon l'équation qui suit
(1 / n) + (m / n) x (n - 1) > 1, et une condition m 2 n > 2 doit être satisfaite.
S1 = LxWx (1 + nxm) (21)
En outre, dans le circuit représenté sur la figure 7B, afin de réaliser l'aire de circuit minimum (aire de grille), les relations Li = mL et L2 = L sont requises. Dans ce cas, une aire de grille totale S2 est donnée par l'équation qui suit:
S2 = Lx W x ( m + n) (22)
Par conséquent, afin de réduire l'aire de circuit sur la figure 7B par comparaison avec celle sur la figure 7A, une condition (S1 / S2) > 1 est requise. C'est-à-dire qu'afin de satisfaire l'équation qui suit (Si/S2) = (1 + mxn) / (m+ + n) > 1 1 (23), l'équation (23) est transformée selon l'équation qui suit
(1 / n) + (m / n) x (n - 1) > 1, et une condition m 2 n > 2 doit être satisfaite.
Sur la figure 7A, chaque circuit de sortie dans l'étage de sortie est construit à l'aide d'un unique transistor (l'un des transistors MPT2 à MFTn) dont le rapport de transformation de courant est déterminé par la même longueur de grille L et par la largeur de grille W2. C'est-àdire que le circuit de transcourant de l'art antérieur représenté sur la figure 7A correspond à un circuit construit en multipliant le circuit de sortie comportant un unique transistor représenté sur la figure 1.
Par ailleurs, le circuit de transcourant représenté sur la figure 7B est construit en multipliant le circuit de sortie représenté sur la figure 5B qui est le circuit équivalent du circuit comportant les deux transistors représentés sur la figure 5A.
En d'autres termes, à la fois dans tous les étages d'entrée des circuits représentés sur les figures 7A et 7B, chaque circuit d'entrée est construit à l'aide d'un unique transistor. Cependant, dans l'étage de sortie du circuit représenté sur la figure 7A, chaque circuit de sortie est construit à l'aide d'un unique transistor. Par ailleurs, dans l'étage de sortie du circuit représenté sur la figure 7B, chaque circuit de sortie est construit à l'aide d'une pluralité de transistors.
Cependant, comme il a été discuté ci-avant, sous les conditions données, l'aire de grille du circuit représenté sur la figure 7B peut être réduite par comparaison avec le circuit représenté sur la figure 7A et par conséquent, une miniaturisation du circuit de transcourant selon la présente invention peut être atteinte.
En outre, lorsque les transistors sont connectés en série sur la figure 7B, l'un des motifs d'implantation de drain (D) et de source (S) prévus dans une partie intermédiaire des deux transistors peut être omis en réduisant un intervalle de grille des deux transistors. Dans ce cas, une aire totale du circuit de transcourant peut être sensiblement la même qu'une aire totale constituée par les aires de grille des transistors présentant une unique longueur de grille équivalente.
Puis des descriptions de modifications du circuit de transcourant représenté sur la figure 5A seront produites par report aux figures 8A et 8B. La figure 8A représente une première modification du circuit de transcourant représenté sur la figure 5A et la figure 8B représente une seconde modification du circuit de transcourant représenté sur la figure 5A.
Le circuit de transcourant 31 représenté sur la figure 8A présente sensiblement la même configuration de circuit que celle représentée sur la figure 5A. Cependant, dans le circuit de transcourant 31 représenté sur la figure 8A, à la différence de la largeur de grille W1 du transistor Mil constituant l'étage d'entrée 32, la largeur de grille W2 des transistors M12, M13 est formée en constituant l'étage de sortie 33. La même longueur de grille L1 est prévue dans tous les transistors M11 à M13.
Dans le circuit de transcourant 31 représenté sur la figure 8A, comme il a été discuté préalablement, il est considéré que les largeurs de grille W1 et W2 des transistors M11 à M13 sont formées de façon précise. Par conséquent, le rapport de transformation de courant R3 dans le circuit de transcourant 31 représenté sur la figure 8A est représenté par l'équation (5) comme suit:
R3 = (largeur de grille du transistor M 12(M 13)/longueur de grille du transistor M12 + longueur de grille du transistor M13))x (longueur de grille du transistor Mil/largeur de grille du transistor M11)
-W2 / (2xW1)
Par exemple, lorsqu'un rapport des courants de drain circulant dans l'étage d'entrée 32 et dans l'étage de sortie 33 est établi de manière à valoir mID: (ID / n) (n est le nombre de transistors connectés série au niveau de l'étage de sortie) et lorsque la largeur de grille et la longueur de grille du transistor M 11 sur l'étage d'entrée 32 sont respectivement établies de manière à valoir mW et L, une largeur de grille équivalente et une longueur de grille équivalente du transistor sur l'étage de sortie 33 sont données par une largeur de grille W et une longueur de grille nL (lorsqu'une pluralité de transistors sont considérés comme étant un unique transistor). Dans ce cas, une aire de grille totale S02 est représentée par S02 = (m + n) x W x L.
R3 = (largeur de grille du transistor M 12(M 13)/longueur de grille du transistor M12 + longueur de grille du transistor M13))x (longueur de grille du transistor Mil/largeur de grille du transistor M11)
-W2 / (2xW1)
Par exemple, lorsqu'un rapport des courants de drain circulant dans l'étage d'entrée 32 et dans l'étage de sortie 33 est établi de manière à valoir mID: (ID / n) (n est le nombre de transistors connectés série au niveau de l'étage de sortie) et lorsque la largeur de grille et la longueur de grille du transistor M 11 sur l'étage d'entrée 32 sont respectivement établies de manière à valoir mW et L, une largeur de grille équivalente et une longueur de grille équivalente du transistor sur l'étage de sortie 33 sont données par une largeur de grille W et une longueur de grille nL (lorsqu'une pluralité de transistors sont considérés comme étant un unique transistor). Dans ce cas, une aire de grille totale S02 est représentée par S02 = (m + n) x W x L.
Par ailleurs, dans le circuit de l'art antérieur représenté sur la figure 1, lorsque la même largeur de grille est prévue pour tous les transistors et lorsque la largeur de grille et la longueur de grille du transistor sur l'étage d'entrée sont respectivement établies de manière à valoir mnW et L selon le rapport des courants dont il a été discuté ci-avant (dans ce cas, la relation mnID : ID = mID: (ID / n) est assurée), la largeur de grille et la longueur de grille du transistor sur l'étage de sortie sont respectivement données par W et L. Dans ce cas, une aire de grille totale Soi est représentée par Soi = (mn + 1) x W x L.
Par conséquent, lorsque n et m sont établis de manière à assurer une condition (Soi / S02) > 1, l'aire de formation de grille du circuit représenté sur la figure 8A peut être réduite par comparaison avec le circuit représenté sur la figure 1. C'est-à-dire que puisque la condition n 2 2 est déjà définie, lorsqu'une condition m 2 n est assurée, l'aire de formation de grille du circuit selon la présente invention peut être réduite.
Dans le circuit de transcourant 31 représenté sur la figure 8A, de la même façon que dans le circuit représenté sur la figure 5A, l'étage d'entrée 32 est construit à l'aide de l'unique transistor M11 et l'étage de sortie 33 est construit à l'aide d'une pluralité de transistors
M12, M 13. Cependant, la présente invention n'est pas limitée à la configuration dont il a été discuté ci-avant. C'est-à-dire que l'étage d'entrée 32 peut être construit à l'aide d'une pluralité de transistors et l'étage de sortie 33 peut être construit à l'aide d'un unique transistor.
M12, M 13. Cependant, la présente invention n'est pas limitée à la configuration dont il a été discuté ci-avant. C'est-à-dire que l'étage d'entrée 32 peut être construit à l'aide d'une pluralité de transistors et l'étage de sortie 33 peut être construit à l'aide d'un unique transistor.
Par ailleurs, dans cette configuration, les mêmes effets peuvent être obtenus en utilisant la même longueur de grille.
Dans le circuit de transcourant 31 représenté sur la figure 8B, sur l'étage d'entrée 32, une pluralité de transistors M21, M22 (MOSFET à canal N) sont connectés en série entre la première source de puissance 34 et la seconde source de puissance GND. Des grilles respectives (G) des transistors M21, M22 sont connectées à un drain (D) du transistor M2 1. La même largeur de grille W1 et la même longueur de grille L1 sont prévues dans les transistors M21, M22.
Dans l'étage de sortie 33 de la figure 8B, entre la troisième source de puissance 35 et la seconde source de puissance GND, une pluralité de transistors M23 à M25 (MOSFET à canal N) sont connectés en série et une pluralité de transistors M26 à M28 (MOSFET à canal N) sont connectés en série. Des grilles respectives (G) des transistors M23 à M28 sont connectées aux grilles (G) des transistors
M21, M22 sur l'étage d'entrée 32. Dans ce cas, la même largeur de grille W2 et la même longueur de grille L1 sont prévues dans les transistors M23 à M28 constituant l'étage de sortie 33.
M21, M22 sur l'étage d'entrée 32. Dans ce cas, la même largeur de grille W2 et la même longueur de grille L1 sont prévues dans les transistors M23 à M28 constituant l'étage de sortie 33.
Par conséquent, pour tous les transistors M2 1 à M28 constituant le circuit de transcourant 31, la même longueur de grille
L1 est établie. Cependant, la même largeur de grille est prévue dans chaque étage pris parmi l'étage d'entrée 32 et l'étage de sortie 33 et la largeur de grille sur l'étage d'entrée 32 est formée de manière à être différente de la largeur de grille sur l'étage de sortie 33.
L1 est établie. Cependant, la même largeur de grille est prévue dans chaque étage pris parmi l'étage d'entrée 32 et l'étage de sortie 33 et la largeur de grille sur l'étage d'entrée 32 est formée de manière à être différente de la largeur de grille sur l'étage de sortie 33.
Dans une telle configuration, un rapport de transformation de courant R4 du circuit de transcourant 31 représenté sur la figure 8B est donné par l'équation qui suit à partir de l'équation (5): R4 = (2 x W2 / 3 x L1) x (2 x L1 / W1)
=4xW2/ (3 xW1)
Comme il a été discuté ci-avant, dans le circuit de transcourant 31 selon la présente invention, au moins un étage pris parmi l'étage d'entrée 32 et l'étage de sortie 33 est construit à l'aide d'une pluralité de transistors et au moins la même longueur de grille est établie dans tous les transistors. Dans une telle configuration, la flexibilité d'établissement d'une valeur de courant sur la base de l'aire du transistor et du rapport de transformation de courant en direction de l'étage de sortie 33 peut être améliorée.
=4xW2/ (3 xW1)
Comme il a été discuté ci-avant, dans le circuit de transcourant 31 selon la présente invention, au moins un étage pris parmi l'étage d'entrée 32 et l'étage de sortie 33 est construit à l'aide d'une pluralité de transistors et au moins la même longueur de grille est établie dans tous les transistors. Dans une telle configuration, la flexibilité d'établissement d'une valeur de courant sur la base de l'aire du transistor et du rapport de transformation de courant en direction de l'étage de sortie 33 peut être améliorée.
Par conséquent, lorsque la source de courant est utilisée, la valeur de courant peut être réduite jusqu'à au moins une valeur suffisante et une aire de circuit dans le circuit intégré peut être réduite. Par conséquent, une miniaturisation et une réduction de puissance d'un circuit intégré global peuvent etre obtenues.
Dans les circuits de transcourant dont il a été discuté ci-avant, les MOSFET à canal N sont utilisés pour les transistors. Cependant, la présente invention n'est pas limitée à la configuration mentionnée ciavant, mais des MOSFET à canal P peuvent également être utilisés pour les transistors dans le circuit de transcourant selon la présente invention. Dans ce cas, une polarité de courant est inversée.
Puis une description d'un circuit de transformation couranttension selon un second mode de réalisation de la présente invention sera produite. La figure 9 représente un schéma du circuit de transformation courant-tension selon le second mode de réalisation de la présente invention. Un circuit de transformation courant-tension 41 représenté sur la figure 9 est construit à l'aide d'un circuit de transcourant 42 et d'un circuit de transformation de tension 43.
Le circuit de transcourant 42 est construit à l'aide d'un premier étage d'entrée 44 et d'un second étage d'entrée 45. Sur le premier étage d'entrée 44, deux transistors M31, M32 (MOSFET à canal P) et une source de courant 47 sont connectés en série entre une première source de puissance (VDD) 46 et la seconde source de puissance GND.
En outre, sur le premier étage d'entrée 44, une source (S) du transistor M3 1 est connectée à la première source de puissance VDD 46 et un drain (D) de ce même transistor est connecté à une source (S) du transistor M32. Un drain (D) du transistor M32 est connecté à la source de courant (Il) 47. En outre, les deux grilles des transistors
M31, M32 sont connectées au drain (D) du transistor M32.
M31, M32 sont connectées au drain (D) du transistor M32.
Sur le second étage d'entrée 45 du circuit de transcourant 42, deux transistors M33, M34 (MOSFET à canal P) et une source de courant 48 sont connectés en série entre la première source de puissance (VDD) 46 et la seconde source de puissance GND. En outre, une source (S) du transistor M33 est connectée à la première source de puissance VDD 46 et un drain (D) de ce même transistor est connecté à une source (S) du transistor M34. Un drain (D) du transistor M34 est connecté à une source de courant (I2) 48. En outre, les deux grilles (G) des transistors M33, M34 sont connectées aux grilles (G) des transistors M31, M32.
Dans le circuit de transformation de tension 43, un transistor
M35 (MOSFET à canal P) et une source de courant 49 sont connectés en série entre la première source de puissance (VDD) 46 et la seconde source de puissance GND. En outre, une source (S) du transistor M35 est connectée à la première source de puissance VDD 46 et un drain (D) de ce même transistor est connecté à une source de courant I3) 49. En outre, une grille (G) du transistor M35 est connectée au drain (D) du transistor M34 sur le second étage d'entrée 45 du circuit de transcourant 42. Une tension de sortie VO est produite depuis le drain du transistor M35.
M35 (MOSFET à canal P) et une source de courant 49 sont connectés en série entre la première source de puissance (VDD) 46 et la seconde source de puissance GND. En outre, une source (S) du transistor M35 est connectée à la première source de puissance VDD 46 et un drain (D) de ce même transistor est connecté à une source de courant I3) 49. En outre, une grille (G) du transistor M35 est connectée au drain (D) du transistor M34 sur le second étage d'entrée 45 du circuit de transcourant 42. Une tension de sortie VO est produite depuis le drain du transistor M35.
Dans tous les transistors M31 à M35 constituant le circuit de transformation courant-tension 41, la même largeur de grille W1 et la même longueur de grille L1 sont prévues.
Par exemple, dans le circuit de transformation courant-tension 41, lorsqu'un rapport de la valeur de courant I1 sur la valeur de courant 13 circulant dans les sources de courant respectives 47 à 49 est établi de manière à valoir Il: : in : 13 = 1: 1 : 2, un rapport de transformation de courant R5 depuis le premier étage d'entrée 44 du circuit de transcourant 42 jusqu'au circuit de transformation de tension 43 est donné par l'équation qui suit:
R5 = (largeur de grille du transistor M35 / longueur de grille du transistor M35)
largeur de grille du transistor M31(M32) / (longueur de grille du transistor M31 + longueur de grille du transistor M32))
= I3 : Il
Dans le circuit de transformation courant-tension 41, lorsque le courant Il circule sur le premier étage d'entrée 44 du circuit de transcourant 42, le courant 12 (= Il) circule également sur son second étage d'entrée 45. A cet instant, une tension du drain (D) du transistor
M34 varie et au moyen de cette variation de tension qui est reçue dans la grille (G) du transistor M35, le courant 13 circule dans le circuit de transformation de tension 43. Au moyen du courant 13, l'amplitude de tension VO est amplifiée et est produite depuis le drain (D) du transistor M35.
R5 = (largeur de grille du transistor M35 / longueur de grille du transistor M35)
largeur de grille du transistor M31(M32) / (longueur de grille du transistor M31 + longueur de grille du transistor M32))
= I3 : Il
Dans le circuit de transformation courant-tension 41, lorsque le courant Il circule sur le premier étage d'entrée 44 du circuit de transcourant 42, le courant 12 (= Il) circule également sur son second étage d'entrée 45. A cet instant, une tension du drain (D) du transistor
M34 varie et au moyen de cette variation de tension qui est reçue dans la grille (G) du transistor M35, le courant 13 circule dans le circuit de transformation de tension 43. Au moyen du courant 13, l'amplitude de tension VO est amplifiée et est produite depuis le drain (D) du transistor M35.
Puis des descriptions seront données de modifications du circuit de transformation courant-tension 41 représenté sur la figure 9 par report à la figure 10A et à la figure 10B. La figure 10A représente une première modification du circuit de transformation courant-tension 41 représenté sur la figure 9 et la figure 10B représente une seconde modification du circuit de transformation courant-tension 41 représenté sur la figure 9.
Le circuit de transformation courant-tension 41 représenté sur la figure 10A présente sensiblement la même configuration de circuit que celle représentée sur la figure 9. Cependant, dans le circuit de transformation courant-tension 41 de la figure 10A, la largeur de grille
W2 est établie pour le transistor M35 du circuit de transformation de tension 43 de manière à être différente de la largeur de grille W1 des autres transistors M31 à M34. C'est-à-dire que tandis que la même longueur de grille L1 est prévue dans tous les transistors M31 à M35 constituant le circuit de transformation courant-tension 41, la largeur de grille W2 du transistor M35 est formée de manière à être différente de la largeur de grille W1 des autres transistors M31 à M34.
W2 est établie pour le transistor M35 du circuit de transformation de tension 43 de manière à être différente de la largeur de grille W1 des autres transistors M31 à M34. C'est-à-dire que tandis que la même longueur de grille L1 est prévue dans tous les transistors M31 à M35 constituant le circuit de transformation courant-tension 41, la largeur de grille W2 du transistor M35 est formée de manière à être différente de la largeur de grille W1 des autres transistors M31 à M34.
Dans le circuit de transformation courant-tension 41 représenté sur la figure 10A, comme il a été discuté préalablement, on considère que la dispersion due à la fabrication des largeurs de grille des transistors est extrêmement faible et qu'elle peut être négligeable. Par conséquent, bien que la même longueur de grille L1 soit prévue dans tous les transistors M31 à M35, la largeur de grille W2 du transistor
M35 peut être modifiée de façon flexible en fonction d'un rapport de transformation de courant souhaité.
M35 peut être modifiée de façon flexible en fonction d'un rapport de transformation de courant souhaité.
Dans le circuit de transformation courant-tension 41 représenté sur la figure 10A, un rapport de transformation de courant R6 est donné par l'équation qui suit
R6 = I3 / Il
= (largeur de grille du transistor M35 / longueur de grille du transistor M35) x ((longueur de grille du transistor M31 + longueur de grille du transistor M32) / largeur du transistor M31(M32))
= 2W2 / W1
Dans le circuit de transformation courant-tension 41 représenté sur la figure 10B, le circuit de transformation de tension 43 est construit à l'aide de trois transistors M36 à M38 (MOSFET à canal P) connectés en série. Le reste de la configuration de circuit est le même que dans le cas du circuit représenté sur la figure 10A.
R6 = I3 / Il
= (largeur de grille du transistor M35 / longueur de grille du transistor M35) x ((longueur de grille du transistor M31 + longueur de grille du transistor M32) / largeur du transistor M31(M32))
= 2W2 / W1
Dans le circuit de transformation courant-tension 41 représenté sur la figure 10B, le circuit de transformation de tension 43 est construit à l'aide de trois transistors M36 à M38 (MOSFET à canal P) connectés en série. Le reste de la configuration de circuit est le même que dans le cas du circuit représenté sur la figure 10A.
Une source (S) du transistor M36 est connectée à la première source de puissance (VDD) 46 et son drain (D) est connecté à une source (S) du transistor M37. Un drain (D) du transistor M37 est connecté à une source (S) du transistor M38 et un drain (D) du transistor M38 est connecté à une source de courant 49. En outre, les grilles respectives (G) des transistors M36 à M38 sont connectées au drain (D) du transistor M34.
Dans ce cas, tandis que la même longueur de grille L1 est prévue dans tous les transistors M31 à M34, M36 à M38, la largeur de grille W2 est prévue dans les transistors M36 à M38 et est formée de manière à être différente de la largeur de grille W1 des transistors M31 à M34.
Dans le circuit de transformation courant-tension 41 représenté sur la figure 10B, un rapport de transformation de courant R7 est donné par l'équation qui suit: R7 = 13 / li
= (largeur de grille du transistor M36(M37, M38) / (longueur de grille du transistor M36 + longueur de grille du transistor M37 + longueur de grille du transistor M38)} x ((longueur de grille du transistor M31+ longueur de grille du transistor M32) / largeur du transistor M31(M32))
=2W2 / 3W1
De cette façon, au moyen de la même longueur de grille L1 qui est prévue dans tous les transistors constituant le circuit de transcourant 42 et le circuit de transformation de tension 43, la flexibilité de conception de l'aire de formation du transistor et de la valeur de courant peut être améliorée. Par conséquent, la valeur de courant de la source de courant et l'aire de circuit dans le circuit intégré peuvent être réduites. Par conséquent, une miniaturisation et une réduction de puissance de la capacité globale du circuit intégré peuvent être obtenues.
= (largeur de grille du transistor M36(M37, M38) / (longueur de grille du transistor M36 + longueur de grille du transistor M37 + longueur de grille du transistor M38)} x ((longueur de grille du transistor M31+ longueur de grille du transistor M32) / largeur du transistor M31(M32))
=2W2 / 3W1
De cette façon, au moyen de la même longueur de grille L1 qui est prévue dans tous les transistors constituant le circuit de transcourant 42 et le circuit de transformation de tension 43, la flexibilité de conception de l'aire de formation du transistor et de la valeur de courant peut être améliorée. Par conséquent, la valeur de courant de la source de courant et l'aire de circuit dans le circuit intégré peuvent être réduites. Par conséquent, une miniaturisation et une réduction de puissance de la capacité globale du circuit intégré peuvent être obtenues.
Dans les circuits de transformation courant-tension dont il a été discuté ci-avant, les MOSFET à canal P sont utilisés pour les transistors. Cependant, la présente invention n'est pas limitée à la configuration mentionnée ci-avant mais des MOSFET à canal N peuvent également être utilisés pour les transistors dans le circuit de transformation courant-tension selon la présente invention. Dans ce cas, la polarité par rapport à la connexion avec la source de courant doit être inversée.
En outre, la présente invention n'est pas limitée à ces modes de réalisation mais d'autres variantes et modifications peuvent être apportées sans que l'on s'écarte du cadre de la présente invention.
Claims (11)
1. Circuit de transcourant (31) dans lequel un premier courant circule dans un circuit d'étage de sortie (33) sur la base d'un second courant circulant dans un circuit d'étage d'entrée (32) et d'un rapport de transformation de courant donné dudit premier courant sur ledit second courant,
caractérisé en ce que:
au moins un circuit pris parmi ledit circuit d'étage d'entrée et ledit circuit d'étage de sortie dans ledit circuit de transcourant est construit à l'aide d'une pluralité de transistors (M12, M13) ; et
tous les transistors (M11, M12, M13) dans ledit circuit d'étage d'entrée (32) et dans ledit circuit d'étage de sortie (33) présentent la même longueur de grille.
2. Circuit de transcourant selon la revendication 1, caractérisé en ce que le nombre de ladite pluralité de transistors est déterminé par ledit rapport de transformation de courant.
3. Circuit de transcourant selon la revendication 1, caractérisé en ce que tous les transistors dans ledit circuit d'étage d'entrée présentent la même largeur de grille.
4. Circuit de transcourant selon la revendication 1, caractérisé en ce que tous les transistors (M12, M13) dans ledit circuit d'étage de sortie présentent la même largeur de grille.
5. Circuit de transcourant selon la revendication 1, caractérisé en ce que tous les transistors dans ledit circuit d'étage d'entrée et dans ledit circuit d'étage de sortie présentent la même largeur de grille.
6. Circuit de transcourant selon la revendication 3, caractérisé en ce que ladite largeur de grille du transistor (M11) dans ledit circuit d'étage d'entrée est établie de manière à être différente d'une largeur de grille du transistor (M 12, M13) dans ledit circuit d'étage de sortie conformément audit rapport de transformation de courant.
7. Circuit de transcourant selon la revendication 4, caractérisé en ce que ladite largeur de grille du transistor tu12, M13) dans ledit circuit d'étage de sortie est établie de manière à être différente d'une largeur de grille du transistor (M11) dans ledit circuit d'étage d'entrée conformément audit rapport de transformation de courant.
8. Circuit de transformation courant-tension (41) caractérisé en ce qu'il comprend:
un circuit de transcourant (42) dans lequel un premier courant circule dans un circuit d'étage de sortie (45) sur la base d'un second courant circulant dans un circuit d'étage d'entrée (44) et d'un rapport de transformation de courant donné dudit premier courant sur ledit second courant, dans lequel au moins un circuit pris parmi ledit circuit d'étage d'entrée et ledit circuit d'étage de sortie dans ledit circuit de transcourant est construit à l'aide d'une pluralité de transistors, et tous les transistors (M31, M32, M33, M34) dans ledit circuit d'étage d'entrée et dans ledit circuit d'étage de sortie présentent la même longueur de grille ; et
un circuit de transformation de tension (43) produisant une tension conformément audit premier courant circulant dans le circuit d'étage de sortie du circuit de transcourant, ledit circuit de transformation de tension étant construit à l'aide d'un nombre donné de transistors présentant la même longueur de grille que celle des transistors dans ledit circuit de transcourant.
9. Circuit de transformation courant-tension selon la revendication 8, caractérisé en ce que tous les transistors (M31, M32,
M33, M34) dans ledit circuit de transformation de tension présentent la même largeur de grille.
10. Circuit de transformation courant-tension selon la revendication 8, caractérisé en ce que tous les transistors dans ledit circuit de transformation de tension présentent la même largeur de grille que celle des transistors dans au moins un circuit pris parmi ledit circuit d'étage d'entrée et ledit circuit d'étage de sortie dans ledit circuit de transcourant.
11. Circuit de transformation courant-tension selon la revendication 8, caractérisé en ce que tous les transistors dans ledit circuit de transformation de tension présentent une largeur de grille différente de ladite largeur de grille des transistors dans ledit circuit d'étage d'entrée et dans ledit circuit d'étage de sortie dudit circuit de transcourant.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12365796A JP3828200B2 (ja) | 1996-05-17 | 1996-05-17 | 電流伝達回路及びこれを用いた電流電圧変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2749951A1 true FR2749951A1 (fr) | 1997-12-19 |
| FR2749951B1 FR2749951B1 (fr) | 2001-06-15 |
Family
ID=14866052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9705910A Expired - Fee Related FR2749951B1 (fr) | 1996-05-17 | 1997-05-14 | Circuit de transcourant et circuit de transformation courant-tension utilisant le circuit de transcourant |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5982206A (fr) |
| JP (1) | JP3828200B2 (fr) |
| KR (1) | KR100274776B1 (fr) |
| FR (1) | FR2749951B1 (fr) |
| TW (1) | TW338127B (fr) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100738A (en) * | 1998-12-22 | 2000-08-08 | Philips Electronics North America Corporation | High-speed current switch with complementary stages |
| JP2000223586A (ja) * | 1999-02-02 | 2000-08-11 | Oki Micro Design Co Ltd | 半導体集積回路 |
| JP2003005710A (ja) * | 2001-06-25 | 2003-01-08 | Nec Corp | 電流駆動回路及び画像表示装置 |
| US6838654B2 (en) * | 2002-01-17 | 2005-01-04 | Capella Microsystems, Inc. | Photodetection system and circuit for amplification |
| JP5132891B2 (ja) * | 2006-03-23 | 2013-01-30 | 新電元工業株式会社 | 半導体集積回路 |
| CN102063139B (zh) * | 2009-11-12 | 2013-07-17 | 登丰微电子股份有限公司 | 温度系数调整电路及温度补偿电路 |
| JP5323142B2 (ja) * | 2010-07-30 | 2013-10-23 | 株式会社半導体理工学研究センター | 基準電流源回路 |
| KR102526687B1 (ko) * | 2020-12-11 | 2023-04-27 | 한양대학교 산학협력단 | 전류 미러 회로 |
| US12130651B2 (en) | 2021-08-26 | 2024-10-29 | Stmicroelectronics (Grenoble 2) Sas | Current mirror |
| US11966247B1 (en) * | 2023-01-27 | 2024-04-23 | Psemi Corporation | Wide-swing intrinsic MOSFET cascode current mirror |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4550284A (en) * | 1984-05-16 | 1985-10-29 | At&T Bell Laboratories | MOS Cascode current mirror |
| US5353028A (en) * | 1992-05-14 | 1994-10-04 | Texas Instruments Incorporated | Differential fuse circuit and method utilized in an analog to digital converter |
| US5515010A (en) * | 1994-09-26 | 1996-05-07 | Texas Instruments Incorporated | Dual voltage level shifted, cascoded current mirror |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4453094A (en) * | 1982-06-30 | 1984-06-05 | General Electric Company | Threshold amplifier for IC fabrication using CMOS technology |
| US4608530A (en) * | 1984-11-09 | 1986-08-26 | Harris Corporation | Programmable current mirror |
| US4723108A (en) * | 1986-07-16 | 1988-02-02 | Cypress Semiconductor Corporation | Reference circuit |
| EP0561469A3 (fr) * | 1992-03-18 | 1993-10-06 | National Semiconductor Corporation | Miroir de courant en cascade du type à enrichissement/appauvrissement |
-
1996
- 1996-05-17 JP JP12365796A patent/JP3828200B2/ja not_active Expired - Lifetime
-
1997
- 1997-04-15 US US08/842,534 patent/US5982206A/en not_active Expired - Lifetime
- 1997-04-21 TW TW086105169A patent/TW338127B/zh not_active IP Right Cessation
- 1997-05-07 KR KR1019970017454A patent/KR100274776B1/ko not_active Expired - Lifetime
- 1997-05-14 FR FR9705910A patent/FR2749951B1/fr not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4550284A (en) * | 1984-05-16 | 1985-10-29 | At&T Bell Laboratories | MOS Cascode current mirror |
| US5353028A (en) * | 1992-05-14 | 1994-10-04 | Texas Instruments Incorporated | Differential fuse circuit and method utilized in an analog to digital converter |
| US5515010A (en) * | 1994-09-26 | 1996-05-07 | Texas Instruments Incorporated | Dual voltage level shifted, cascoded current mirror |
Also Published As
| Publication number | Publication date |
|---|---|
| TW338127B (en) | 1998-08-11 |
| US5982206A (en) | 1999-11-09 |
| JPH09307370A (ja) | 1997-11-28 |
| FR2749951B1 (fr) | 2001-06-15 |
| KR970077963A (ko) | 1997-12-12 |
| KR100274776B1 (ko) | 2001-01-15 |
| JP3828200B2 (ja) | 2006-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2882163B2 (ja) | 比較器 | |
| EP0733961B1 (fr) | Générateur de courant de référence en technologie CMOS | |
| EP0438363B1 (fr) | Circuit de mesure du courant dans un transistor MOS de puissance | |
| FR2814554A1 (fr) | Circuit d'amplificateur operationnel | |
| FR2485829A1 (fr) | ||
| FR2509931A1 (fr) | ||
| FR2606954A1 (fr) | Amplificateur de puissance operationnel cmos entierement differentiel | |
| FR2538191A1 (fr) | Amplificateur a paire de transistors a effet de champ de couplage a grilles | |
| FR2749951A1 (fr) | Circuit de transcourant et circuit de transformation courant-tension utilisant le circuit de transcourant | |
| EP0755587B1 (fr) | Amplificateur de signaux d'entree translineaire a largeur de bande fixe et reglable | |
| FR2912013A1 (fr) | Dispositif de generation de courant de polarisation ayant un coefficient de temperature ajustable. | |
| FR2827097A1 (fr) | Dispositif de circuit melangeur et dispositif de circuit melangeur a rejection d'image | |
| FR2529726A1 (fr) | Amplificateur a seuil prevu pour la fabrication en circuit integre | |
| EP0424264A1 (fr) | Source de courant à faible coefficient de température | |
| FR2547126A1 (fr) | Circuit convertiseur de tension en courant | |
| FR2585201A1 (fr) | Amplificateur operationnel tout differentiel pour circuits integres en technique mos | |
| FR2546687A1 (fr) | Circuit miroir de courant | |
| FR2825806A1 (fr) | Circuit de polarisation a point de fonctionnement stable en tension et en temperature | |
| EP3457566A1 (fr) | Dispositif modifiant la valeur d'impedance d'une resistance de reference | |
| US6603347B2 (en) | Amplifier having controllable input impedance | |
| CH639804A5 (fr) | Amplificateur dynamique en technologie cmos. | |
| US4906873A (en) | CMOS analog four-quadrant multiplier | |
| EP1362419B1 (fr) | Circuit de normalisation a tension d'erreur reduite | |
| EP3614156B1 (fr) | Circuit électronique | |
| EP1352302A1 (fr) | Regulateur de tension a gain statique en boucle ouverte reduit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |
Effective date: 20110131 |