FR2747528A1 - Structure de dispositif de banc de filtres numeriques et son procede de fonctionnement - Google Patents
Structure de dispositif de banc de filtres numeriques et son procede de fonctionnement Download PDFInfo
- Publication number
- FR2747528A1 FR2747528A1 FR9612309A FR9612309A FR2747528A1 FR 2747528 A1 FR2747528 A1 FR 2747528A1 FR 9612309 A FR9612309 A FR 9612309A FR 9612309 A FR9612309 A FR 9612309A FR 2747528 A1 FR2747528 A1 FR 2747528A1
- Authority
- FR
- France
- Prior art keywords
- signal
- filtered
- filter
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011017 operating method Methods 0.000 title description 2
- 238000012545 processing Methods 0.000 claims abstract description 112
- 230000015654 memory Effects 0.000 claims description 99
- 239000000872 buffer Substances 0.000 claims description 74
- 230000004913 activation Effects 0.000 claims description 38
- 230000005540 biological transmission Effects 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 34
- 238000006243 chemical reaction Methods 0.000 claims description 29
- 238000001914 filtration Methods 0.000 claims description 22
- 238000005070 sampling Methods 0.000 claims description 18
- 230000006870 function Effects 0.000 claims description 13
- 230000001143 conditioned effect Effects 0.000 claims description 9
- 230000003750 conditioning effect Effects 0.000 claims description 5
- 238000003491 array Methods 0.000 claims 7
- 230000015607 signal release Effects 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 claims 1
- 238000004364 calculation method Methods 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 32
- 230000014509 gene expression Effects 0.000 description 29
- 238000009825 accumulation Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- 238000013461 design Methods 0.000 description 7
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 239000000470 constituent Substances 0.000 description 5
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 4
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 4
- 102100021568 B-cell scaffold protein with ankyrin repeats Human genes 0.000 description 3
- 101000971155 Homo sapiens B-cell scaffold protein with ankyrin repeats Proteins 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 101150058350 cobL gene Proteins 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010252 digital analysis Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 229920000747 poly(lactic acid) Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/0264—Filter sets with mutual related characteristics
- H03H17/0266—Filter banks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
Abstract
Dispositif de banc de filtres numériques qui fonctionne dans un aménagement de contre-réaction récursive, agencé hiérarchiquement en fréquence-temps, basé sur le concept de décimation d'un système actionné à plusieurs vitesses. Le dispositif de banc de filtres numériques fonctionne selon l'exigence de calcul de sommation de produits pour générer un signal de sortie filtré, et les calculs sont effectués selon un aménagement logiciel basé sur un algorithme d'arithmétique répartie. L'utilisation d'un minimum de circuits est permise par un aménagement multiplexé dans le temps, à la fois pour la mise en oeuvre de la décimation et des principes d'arithmétique répartie du traitement de signal. L'utilisation d'un tel dispositif de banc de filtres numériques donne une architecture de circuits de filtre numérique qui a une aire de surface active de dispositif à semi-conducteur sensiblement réduite.
Description
STRUCTURE DE DISPOSITIF DE BANC DE FILTRES NUMERIOUES
ET SON PROCEDE DE FONCTIONNEMENT
CONTEXTE DE L'INVENTION
Domaine de l'invention La présente invention concerne en général une structure pour dispositifs de filtres numériques, et son procédé de fonctionnement. L'invention concerne en particulier un dispositif de banc de filtres numériques utilisant le principe de décimation dans un système multi-débit, et l'utilisation d'un algorithme d'arithmétique répartie pour la simplification de la conception et la diminution des dimensions structurelles physiques pour la mise en oeuvre de dispositif, ainsi que son principe de fonctionnement correspondant d'une manière par multiplexage dans le temps. Contexte technique Dans le traitement des signaux audio et/ou vidéo, tels que pour la parole, la musique, l'image et le cinéma, des processeurs de signaux numériques (DSP) sont fréquemment utilisés pour mettre en oeuvre les opérations nécessaires sur les données numériques dans des traitements tels que le stockage dans ou la récupération depuis un support de stockage de signaux, la transmission depuis une source vers une destination, et la diffusion. Les DSP sont essentiellement des puces de circuits intégrés processeurs indépendants qui sont pilotés par des microprogrammes. Ces processeurs sont sensiblement dédiés au seul but du traitement des signaux numériques, et sont en conséquence plus coûteux & fabriquer. Toutefois, une conception de DSP n'augmente pas physiquement de taille lorsque le signal que traite le DSP augmente en complexité, par exemple en termes du nombre et/ou de la catégorie de sources de signaux d'origine. La complexité du fonctionnement d'un DSP se traduit dans les sous-programmes logiciels qu'il
est requis d'exécuter pour traiter le signal.
Un autre aménagement pour traiter des signaux audio et/ou vidéo implique l'utilisation de bancs de filtres soit analogiques soit numériques (plus généralement appelés bancs de filtres), pour subdiviser un signal d'entrée en un certain nombre de groupes de signaux ayant chacun une bande de fréquence plus étroite que l'entrée d'origine. Chacun de ces signaux de bande de fréquence plus étroite est normalement déterminé d'après le signal d'entrée d'origine, sur la base d'un classement spécifique par catégories, ou de caractérisation spécifique de son accentuation de
traitement requise respective.
Pour un signal d'entrée ayant par exemple, des sources mélangées de parole et de musique, la partie extraite par filtre du signal de parole pondéré en fréquence comporte normalement une accentuation de traitement placée sur la reconnaissance de parole, tandis que la partie de signal de musique nécessite une accentuation de traitement sur la synthèse de signaux de musique, outre le traitement de compression requis pour les deux. Différents aménagements ou algorithmes de traitement de signaux sont donc requis pour exécuter des tâches spécifiques sur les parties respectives du signal déduites de l'entrée d'origine par le dispositif de banc de filtres. Cette approche présente un
inconvénient sous-jacent.
Le principe général d'utilisation de différents algorithmes orientés vers des tâches pour traiter individuellement des parties discrètes d'un signal d'entrée nécessite inévitablement un trop grand nombre de composants de filtre dans le banc de filtres qui est utilisé pour analyser l'entrée d'origine. Plus le nombre de signaux déterminés par filtre est grand, plus le nombre de filtres requis dans le banc de filtres est grand. Pour des filtres numériques, des multiplicateurs, additionneurs et registres constituent les principales cellules de base. Malheureusement, un multiplicateur numérique est de structure compliquée, bien supérieure à un additionneur ou un registre. En conséquence, un produit de cet aménagement de traitement à banc de filtres est un dispositif de filtre qui comporte une aire de surface active excessive lorsqu'il est mis en oeuvre dans un
dispositif à semi-conducteur.
Le concept sous-jacent des bancs de filtres classiques utilisés dans le traitement du signal est brièvement examiné en référence à la figure 1. La figure 1 représente le schéma synoptique d'un banc de filtre classique pouvant être utilisé pour traiter des signaux audio et/ou vidéo. Un certain nombre R de filtres FILTER_ 1-R du banc comportent des entrées respectives liées à une source de signal commune INPUTSIGNAL. Chacun des filtres du banc produit sa propre version de la sortie filtrée, OUTPUT_SIGNAL_l-R, sur la base des caractéristiques de filtrage inhérentes affectées et construites dans celles-ci. Chacun des signaux de sortie filtré a une bande de fréquences qui est plus étroite que celle du signal d'entrée d'origine. En général, les bandes de fréquence des signaux filtrés OUTPUT_SIGNAL_1-R ne se recouvrent pas,
ou se recouvrent entre elles légèrement.
Sur la base des caractéristiques de filtrage, les filtres numériques peuvent généralement être classés en catégories telles que filtres à réponse impulsionnelle
finie (FIR) ou à réponse impulsionnelle infinie (IIR).
La théorie du fonctionnement et les caractéristiques de ces filtres numériques sont bien connus dans l'art, les renseignements les concernant pouvant se trouver dans de nombreux livres recouvrant les filtres, et ne seront pas précisés ici sauf pour un bref examen d'un dessin destiné à présenter le principe de l'invention. Dans ce but, la figure 2 représente un schéma de réseau d'un filtre numérique ayant des caractéristiques de forme IIR directe I, tandis que la figure 4 représente un réseau ayant des caractéristiques de forme IIR
directe II.
Comme représenté sur les figures 2, 3 et 4, considérant un dispositif de filtre numérique, soit avec les caractéristiques FIR de la figure 2, soit les caractéristiques IIR des figures 3 ou 4, comportant un signal d'entrée externe représenté par X(n) à l'instant n délivré à l'entrée, un signal filtré Y(n) est généré à la sortie. Dans les exemples des filtres IIR des deux figures 3 et 4, un signal de pôle W(n) est utilisé pour signifier une valeur intermédiaire du signal d'entrée X(n). Ceci est commode pour la caractérisation mathématique des filtres destinés à être représentée par les expressions ci-dessous, qui utilisent une série temporelle pour exprimer le signal de sortie du filtre
Y(n), en fonction du signal d'entrée X(n).
Sur les dessins des figures 2, 3 et 4, dans lesquels chacun des filtres est modélisé en tant que réseau de noeuds caractérisés, si ho-hM, al- aNl, bl-bN_ l, et co-cN-1, représentent les coefficients caractéristiques pour le filtre décrit respectivement à l'instant n = 0, 1, 2,..., N - 2 et N 1. Dans l'un ou l'autre des filtres FIR ou IIR, un ensemble d'expressions exprime le signal de sortie du filtre Y(n) à l'instant n comme fonction du signal d'entrée X(n). De façon spécifique, pour le filtre numérique IIR direct de forme I décrit de la figure 3: W(n)-b0 x X(n)+bl x X(n-1)+b2 x X(n-2)+...+bN-1 x X(n-(N- 1)), (1) et Y(n)-W(n)+al x Y(n-1)+a2 x Y(n2)+...+aN-1 x Y(n-(N-1)). (2) Ainsi, le signal de sortie du filtre Y(n) à l'instant n peut être déterminé numériquement en évaluant d'abord la valeur du signal de pôle W(n) à l'instant n dans une expression additionnant une séquence temporelle de produits. Comme représenté dans l'expression ci-dessus, ainsi que représenté schématiquement sur la figure 3, chacune des valeurs de signaux d'entrée X(n-1), X(n-2),.
, X(n-(N-1)) à des instants précédant n est multipliée par un coefficient correspondant bo-bNl, puis ils sont additionnés ensemble pour obtenir la valeur de signal de pôle W(n) à cet instant particulier. A son tour, la valeur de sortie filtrée Y(n) au même instant n peut être déterminée en utilisant l'expression (2), qui additionne également une somme de produits. Cette modélisation mathématique caractérise un filtre numérique IIR en tant que série de noeuds de réseau en cascade, retardés chacun dans le temps par rapport aux précédents, et liés par une fonction Z-1, comme indiqué..DTD: de manière schématique sur le dessin.
Le filtre numérique IIR de forme II directe de la figure 4 peut être modélisé en utilisant des expressions numériques similaires: W(n)-X(n)+al x W(n-1)+a2 x W(n-2)+...+aN-1 x W(n-(N-1)), (3) et Y(n)=co x W(n)+cl x W(n-1)+c2 x W(n-2)+..-.+CN-1 x W(n-(N-1)). (4) Les équations simples séquentielles temporelles (1) et (2) (ainsi que (3) et (4)) destinées à déterminer numériquement la valeur de sortie du signal filtré d'un filtre numérique IIR, bien que directes et facilement
réalisées par fabrication sur un dispositif à semi-
conducteur, sont souvent peu pratiques lorsqu'elles sont réellement mises en oeuvre. Ceci est dû au fait qu'un certain nombre d'additionneurs numériques, multiplicateurs et registres à décalage sont requis pour effectuer les évaluations numériques présentées dans les équations. La quantité de composants numériques augmente linéairement lorsque l'ordre d'un filtre mis en oeuvre augmente. Lorsqu'un dispositif de banc de filtres numériques est conçu en utilisant ces filtres numériques IIR pour traiter une source de signaux ayant plusieurs sous-sources de musique, parole, vidéo, etc., le nombre total d'ensembles d'additionneurs/multiplicateurs/registres à décalage augmente jusqu'à un niveau à peine pratique pour la fabrication dans un quelconque dispositif à circuit intégré à semi- conducteur. La raison en est, comme mentionné précédemment, que les multiplicateurs numériques nécessitent de grandes quantités d'aire de surface active de dispositif à mettre en oeuvre. Ainsi, le dilemme de cette mise en oeuvre est d'une conception
directe simple, mais impraticable en application.
RESUME DE L'INVENTION
En conséquence, un objet de l'invention consiste à fournir une structure de banc de filtres numériques et un procédé pour son fonctionnement, qui utilise le principe à la fois de décimation dans des systèmes multidébit, et utilise un algorithme arithmétique réparti, pour simplifier la configuration structurelle globale du filtre numérique en utilisant un ensemble de
circuits de filtrage minimal multiplexé dans le temps.
Un autre objet de l'invention consiste à fournir une structure de banc de filtres numériques et un procédé pour son fonctionnement qui utilise le principe de décimation et utilise une arithmétique répartie pour organiser les bancs de filtres numériques du dispositif de façon que la structure ait une aire de surface active de dispositif de semi-conducteur réduite, permettant une mise en oeuvre pratique. L'invention atteint les objets identifiés ci-dessus en fournissant un dispositif de bancs de filtres pour filtrer un signal d'entrée externe, pour générer un signal de sortie numérique filtré. Le dispositif de filtre numérique comporte un sélecteur de signal d'entrée ayant deux entrées, pour sélectionner en tant que sortie de celui-ci, soit le signal d'entrée, soit une contre-réaction récursive d'un parmi un certain nombre de signaux filtrés passe-bas. Un banc de filtres comporte une entrée connectée à la sortie du sélecteur de signal d'entrée, pour recevoir la sortie du sélecteur de signal d'entrée. Le banc de filtres filtre ce signal et génère des signaux filtrés passehaut et passe-bas en utilisant un algorithme d'arithmétique répartie et en utilisant une procédure de calcul impliquant la sommation de termes de produit. Le signal filtré passe-bas est réinjecté vers le sélecteur d'entrée comme étant un parmi un certain nombre de signaux filtrés passe-bas. Le filtrage passe-bas utilise en outre la décimation dans le taux d'échantillonnage des sorties de contre-réaction récursives vers le sélecteur de signal d'entrée. Le dispositif comporte en outre un sélecteur de bande de fréquence ayant une entrée connectée à la sortie du
banc de filtres, pour recevoir le signal filtré passe-
haut en tant qu'entrée, et pour générer le signal de sortie numérique filtré du dispositif de banc de
filtres numériques.
L'invention atteint en outre les objets identifiés ci-dessus en fournissant un dispositif de banc de filtres de signal numérique ayant un banc de filtres qui comporte un certain nombre de filtres organisés comme un banc de filtres. Les filtres génèrent des sorties ayant des bandes de fréquence qui ne se recouvrent pas, ou qui se recouvrent légèrement entre elles. L'invention atteint en outre les objets identifiés ci-dessus en fournissant un dispositif de banc de filtres de signal numérique dans lequel les filtres comportent au moins un filtre passe-haut générant le signal filtré passe-haut et un filtre passe-bas
générant le signal filtré passe-bas.
L'invention atteint en outre les objets identifiés ci-dessus en fournissant un dispositif de banc de filtres de signal numérique dans lequel les filtres comportent au moins un filtre passe-haut générant le signal filtré passe-bas, un filtre passe-bas générant le signal filtré passe-bas et un certain nombre de filtres passe-bande générant un certain nombre de signaux filtrés passe-bande, qui sont également fournis
aux moyens de sélection de bande de fréquence.
L'invention atteint en outre les objets identifiés ci-dessus en fournissant un dispositif de banc de filtres numériques dans lequel chacun des filtres comporte un premier et un deuxième sélecteurs de signal, un processeur de signal de pôle, un convertisseur parallèle-série et transmetteur, un registre à décalage, une première mémoire, une deuxième mémoire et un processeur de signal nul. Le premier sélecteur de signal a une entrée pour recevoir la sortie sélectionnée du sélecteur de signal d'entrée, et une autre entrée pour recevoir une première sortie de données de mémoire provenant de la première mémoire pour transmission sélective en tant que premier signal sélectionné. Le processeur de signal de pôle est connecté aux premier et deuxième sélecteurs de signal pour recevoir le premier signal sélectionné et un deuxième signal sélectionné généré par le deuxième sélecteur de signal, pour générer un signal de pôle utilisant l'algorithme d'arithmétique répartie pour calculer une sommation de produits. Le deuxième sélecteur de signal a une entrée connectée au processeur de signal de pôle pour recevoir le signal de pôle, et une autre entrée pour recevoir la sortie de données de la première mémoire, pour génération sélective, en tant que deuxième signal sélectionné, le deuxième signal sélectionné étant réinjecté vers le processeur de signal de pôle. Le convertisseur parallèle- série et transmetteur est connecté au processeur de signal de pôle pour recevoir le signal de pôle et le convertir depuis un signal parallèle en un signal série pour la transmission. Le registre à décalage est connecté au convertisseur parallèle-série et émetteur pour recevoir le signal en série et pour construire une première et une deuxième adresses de mémoire utilisant les bits des données de signal en série. La première mémoire adresse ensuite le registre à décalage pour retrouver les premières données de coefficient caractéristique du filtre numérique stockées aux emplacements de mémoire dans celui-ci, les premières données de coefficient caractéristique du filtre numérique retrouvées étant générées en tant que premières données de mémoire, et fournies à la deuxième entrée du premier sélecteur de signal et la deuxième entrée du deuxième sélecteur de signal. La deuxième mémoire adresse ensuite le registre à décalage pour retrouver les deuxièmes données de coefficient caractéristique du filtre numérique stockées aux emplacements de mémoire dans celui-ci, les deuxièmes données de coefficient caractéristique du filtre numérique retrouvées étant générées en tant que deuxièmes données de mémoire pour la transmission. Le processeur de signal nul est connecté à la deuxième mémoire pour recevoir les deuxièmes données de mémoire, pour générer et transmettre indépendamment les deuxièmes données de mémoire en tant que signaux filtrés passe-haut et passe-bas du banc de filtres, en utilisant l'algorithme d'arithmétique répartie pour
calculer une sommation de produits.
L'invention atteint en outre les objets identifiés ci-dessus en fournissant un procédé pour actionner un dispositif de banc de filtres numériques pour filtrer un signal d'entrée externe pour générer un signal de sortie numérique filtré. Le dispositif de banc de filtres numériques comporte un sélecteur de signal d'entrée, un banc de filtres et un sélecteur de bande de fréquence. Le sélecteur de signal d'entrée a deux entrées et sélectionne en tant que sortie, soit le signal d'entrée, soit la contre-réaction récursive d'un
parmi un certain nombre de signaux filtrés passe-bas.
Le banc de filtres a une entrée connectée à la sortie du sélecteur de signal d'entrée, et reçoit la sortie du sélecteur de signal d'entrée pour filtrage, pour générer des signaux filtrés passe-haut et passe-bas en utilisant un algorithme d'arithmétique répartie pour calculer une sommation de produits. Le signal filtré passe-bas est réinjecté vers le sélecteur d'entrée en tant que l'un parmi la pluralité de signaux filtrés passe-bas. Le processus de filtrage passe-bas utilise en outre la décimation dans le taux d'échantillonnage pour chacun des signaux de contre-réaction récursive fournis au sélecteur de signal d'entrée. Le sélecteur de bande de fréquence a une entrée connectée à la sortie du banc de filtres pour recevoir le signal filtré passe-haut en tant qu'entrée, et pour générer en tant que sortie le signal de sortie numérique filtré du dispositif. L'invention atteint en outre les objets identifiés ci-dessus en fournissant un procédé pour actionner un banc de filtres numériques pour filtrer un signal d'entrée externe pour générer un signal de sortie numérique filtré. Le banc de filtres numériques comporte un sélecteur de signal d'entrée, un banc de filtres et un sélecteur de bande de fréquence. Un calcul de sommation de produits est initialisé en stockant un terme de produit initial dans des moyens d'accumulateur. Un signal d'entrée est fourni à une unité de traitement de signal de pôle. L'unité de traitement de signal de pôle ajoute le signal d'entrée au terme de produit stocké dans l'accumulateur, pour obtenir un signal de pôle. L'unité de traitement de signal de pôle envoie le signal traité à une unité de conversion parallèle-série et de transmission, et à un
deuxième sélecteur. L'unité de conversion parallèle-
série et de transmission convertit et transmet le signal de données traité en tant que séquence de bits en série à un registre à décalage. Le registre à décalage adresse un emplacement de mémoire dans une première et une deuxième mémoires lors de la réception de chacun des bits correspondant d'un terme d'ordre 0 de données traitées, qui est converti et transmis par l'unité de conversion parallèle-série et de transmission. La première et la deuxième mémoires vont chercher le contenu respectif des mémoires contenu dans les emplacements de mémoire correspondant à ceux qui sont adressés par le registre à décalage. Les données de terme d'ordre 0 contenues dans la première mémoire sont récupérées vers l'unité de traitement de signal de pôle et stockées dans celle-ci. La deuxième mémoire va chercher son contenu de mémoire de terme d'ordre 0 adressé vers l'unité de traitement de signal nul. Le registre à décalage envoie son terme de ler ordre des données de signal de pôle reçues depuis l'unité de conversion parallèle- série et de transmission à la fois vers la première et la deuxième mémoires. La première et la deuxième mémoires vont chercher leur contenu de mémoire de terme du ler ordre respectif adressé. Les données du terme de ler ordre contenues dans la première mémoire sont récupérées vers l'unité de traitement de signal de pôle. L'unité de traitement de signal de pôle divise les données de terme d'ordre 0 stocké un nombre de fois désigné, et les ajoute aux données de terme du ler ordre pour obtenir le nouveau signal de pôle. L'unité de traitement de signal de pôle va chercher le nouveau signal de pôle vers le deuxième sélecteur seulement. La deuxième mémoire va chercher son contenu de mémoire de terme du ler ordre vers l'unité de traitement de signal nul, qui l'ajoute aux données de terme d'ordre 0, qui ont été divisées un nombre de fois désigné. L'unité de traitement de signal
nul complète et génère les données de signal filtré.
L'unité de traitement de signal de pôle génère une somme de produits pour le traitement de signal nul pour
transmission en tant que sortie filtrée du dispositif.
Le processus se répète jusqu'à ce que les termes de
tous les ordres soient terminés.
BREVE DESCRIPTION DES DESSINS
D'autres objets, caractéristiques et avantages de l'invention deviendront évidents au moyen de la
description détaillée qui suit des modes de réalisation
préférés mais non limitatifs. La description est
effectuée en référence aux dessins annexés, sur lesquels: la figure 1 représente un schéma synoptique d'un banc de filtres classique utilisé pour le traitement du signal; la figure 2 représente un schéma de réseau d'un filtre numérique ayant des caractéristiques de réponse impulsionnelle finie (FIR); la figure 3 représente un schéma de réseau d'un filtre numérique ayant des caractéristiques de réponse impulsionnelle infinie de forme I (IIR); la figure 4 représente un schéma de réseau d'un filtre numérique ayant des caractéristiques de réponse impulsionnelle infinie de forme II; la figure 5 est un dessin schématique montrant l'utilisation caractérisée de manière hiérarchique de cinq bancs de filtres numériques utilisant le principe de décimation, selon un mode de réalisation préféré de l'invention; la figure 6 est un diagramme des temps montrant la séquence temporelle des signaux de commande d'activation de filtre pour cinq étages des bancs de filtres numériques de la figure 5, utilisant le principe de décimation, selon un mode de réalisation préféré de l'invention; la figure 7 est un schéma synoptique représentant schématiquement la configuration matérielle d'un dispositif de banc de filtres numérique utilisant un aménagement de contre-réaction récursive, selon un mode de réalisation préféré de l'invention; la figure 8 est un schéma synoptique montrant schématiquement la configuration matérielle d'une unité de banc de filtres qui comporte le dispositif de banc de filtres numériques de la figure 7, utilisant un algorithme d'arithmétique répartie selon un mode de réalisation préféré de l'invention; la figure 9 est un dessin schématique d'une unité de sélection de signal d'entrée, selon un mode de réalisation préféré de l'invention; la figure 10 est un dessin schématique d'une unité de sélection de bande de fréquence, selon un mode de réalisation préféré de l'invention; la figure 11 est un dessin schématique d'un sélecteur pour l'unité de banc de filtres numériques de la figure 8, selon un mode de réalisation préféré de l'invention; la figure 12 représente un diagramme des temps de fonctionnement du sélecteur de la figure 11; la figure 13 est un dessin schématique d'un autre sélecteur pour l'unité de banc de filtres numériques de la figure 8, selon le mode de réalisation préféré de l'invention; la figure 14 représente un diagramme des temps de fonctionnement du sélecteur de la figure 13; la figure 15 est un dessin schématique de l'unité de traitement de signal de pôle de la figure 8, selon un mode de réalisation préféré de l'invention; la figure 16 représente un diagramme des temps de fonctionnement schématique de l'unité de traitement de signal de pôle de la figure 15; la figure 17 est un dessin schématique de l'unité de conversion parallèle-série et de transmission de la figure 8, selon un mode de réalisation préféré de l'invention; la figure 18 représente un diagramme des temps de fonctionnement de l'unité de conversion parallèle-série et de transmission de la figure 17; la figure 19 est un dessin schématique du registre à décalage de la figure 8, selon un mode de réalisation préféré de l'invention; la figure 20 représente un diagramme des temps de fonctionnement du registre à décalage de la figure 19; la figure 21 est un dessin schématique de l'unité de traitement de signal nul de la figure 8, selon un mode de réalisation préféré de l'invention; et la figure 22 représente un diagramme des temps de fonctionnement de l'unité de traitement de signal nul
de la figure 21.
DESCRIPTION DETAILLEE DU MODE DE REALISATION PREFERE
Le principe sous-jacent du fonctionnement de la structure des circuits du dispositif de banc de filtres numériques de l'invention associe deux concepts d'aménagements de fonctionnement de circuits. Un
concept est la "décimation dans un système multi-
débit", l'autre est "l'algorithme d'arithmétique répartie". Les deux concepts d'agencement de fonctionnement de circuits sont mis en oeuvre dans les circuits du dispositif d'une manière à multiplexage
temporel.
Un nombre limité, ou en d'autres termes, minimal, de composants logiques de filtre numérique sont organisés dans un dispositif matériel de banc de filtres numériques qui est actionné dans un aménagement d'utilisation fréquence-temps, agencé de manière hiérarchique, de contre-réaction récursive, sur la base du concept de décimation d'un système actionné en multi-débit. Un tel dispositif matériel de banc de filtres numériques est actionné en fonction de la sommation de modèle d'analyse numérique de produits pour générer le signal de sortie de filtre, et les calculs sont effectués dans un aménagement logiciel basé sur le concept d'un algorithme d'arithmétique répartie. L'utilisation de ces circuits minimaux est en outre améliorée grâce à l'utilisation d'un aménagement multiplexé dans le temps pour la mise en oeuvre des deux principes de décimation et d'arithmétique répartie de traitement de signal. L'utilisation d'un tel dispositif de banc de filtres numériques donne une architecture de circuits de filtre numérique qui comporte une aire de surface active de dispositif à semi- conducteur qui est sensiblement réduite par rapport à celle qui est construite autour du concept de
l'art antérieur.
La décimation est utilisée dans un système qui est actionné à des vitesses différentes à des étapes de fonctionnement différentes. La décimation est caractérisée par l'utilisation répétée d'un nombre limité de filtres numériques dans un aménagement qui est agencé de manière hiérarchique, est multiplexé dans le temps, et implique une contre-réaction récursive. En utilisant ce nombre limité de filtres, un signal d'entrée est subdivisé en un certain nombre de bandes de fréquence sur la base des caractéristiques et des exigences de traitement de la source de signaux à l'arrivée. Le traitement appliqué à chaque bande de fréquence décrite peut être renforcé conformément aux
exigences spécifiques de différents algorithmes.
Le concept d'un algorithme d'arithmétique répartie implique le traitement d'un signal pour générer une sommation de produits, comme requis pour la détermination de la valeur du signal de sortie de
filtre pour les filtres numériques tels que décrits ci-
dessus. Ce concept est caractérisé par un traitement rapide utilisant des dispositifs de mémoire rapide ayant des coefficients caractéristiques prédéterminés en tant que contenu d'un tableau de correspondance.
Pour une description détaillée du concept matériel
de décimation dans des systèmes à multi-débit, il faut se référer à la figure 5. La figure 5 représente schématiquement l'utilisation temporelle caractérisée de manière hiérarchique d'un certain nombre de bancs de filtres numériques utilisant le principe de décimation selon un mode de réalisation préféré de la présente invention. Comme représenté sur le dessin, la décimation avec plusieurs débits de fonctionnement est effectuée par une architecture matérielle de dispositif de filtre numérique utilisant cinq bancs de filtres numériques BANKO-4, bien qu'un nombre supérieur ou inférieur à cinq bancs puisse être utilisé, comme le
comprendront spécialistes dans l'art.
Chacun des bancs de filtres numériques BANK0-4 peut comprendre la même ou une configuration structurelle similaire, bien que tel ne soit pas nécessairement le
cas. Dans le but de simplifier la description suivante,
l'exemple de configuration matérielle, l'ensemble des cinq bancs ayant une configuration structurelle similaire, est représenté sur le dessin. Ainsi, chaque banc de filtres comporte un filtre passe-haut HPF, un filtre passe-bas LPF et un certain nombre N de filtres passe- bande BPF1-N. Les filtres passe-bande peuvent être omis pour certaines applications. En d'autres termes, les filtres passe-bande BPF1-N sont optionnels
à l'intérieur du cadre de l'invention.
Chacun des cinq bancs de filtres BANK0-4 comporte sensiblement un filtre passe-haut HPF fournissant un signal filtré passe-haut, un filtre passebas LPF, fournissant un signal filtré passe-bas, et un nombre multiple de filtres passe-bande BPF1-N, fournissant des signaux respectifs filtrés passe-bande. Toutes les réponses impulsionnelles de filtre à l'intérieur du même banc peuvent avoir des bandes de fréquence sans recouvrement ou avec un léger recouvrement ne dépassant pas la fréquence de coupure à 3 dB, comme les dispositifs de bancs de filtres classiques mentionnés ci-dessus. Ces cinq bancs de filtres BANK0- 4 peuvent être dans le sens o le signal d'entrée est traité, connectés en cascade, comme représenté schématiquement sur le dessin. Il faut toutefois indiquer à cette étape qu'il n'existe en fait aucune cascade physique de bancs de filtres, comme les paragraphes descriptifs qui suivent l'expliquent. Le premier banc BANKO a toutes
les entrées des filtres passe-haut, passe-bas et passe-
bande HPF, LPF et BPF1-N reliées ensemble et délivrées par le signal d'entrée externe INPUT_SIGNAL. Ainsi, les étages seront dits virtuellement en cascade. Les filtres passe-haut et passe-bande de BANK0 génèrent à leur tour des signaux filtrés, qui sont respectivement appelés sorties de premier étage
1ST STAGE HIGHPASS SIGNAL et 1ST STAGE BAND-
PASSSIGNAL1-N sur le dessin. La sortie du filtre passe-bas de BANKO, 1ST_STAGE_LOWPASS_SIGNAL sert d'entrée à tous les filtres, passe-haut, passe-bas, et passe-bande, compris, du deuxième banc de filtres
BANKl.
Dans un agencement similaire, le deuxième banc BANK1 a toutes les entrées des filtres passe-haut, passe-bas et passe-bande HPF, LPF, et BPF1-N, reliées
ensemble et délivrées par le 1STSTAGELOWPASSSIGNAL.
Les filtres passe-haut et passe-bande de BANK1 génèrent des signaux filtrés, auxquels il est respectivement fait référence en tant que sorties de deuxième étage appelées 2ND_STAGE_HIGHPASS_SIGNAL et 2ND STAGE BANDPASS SIGNAL1-N. La sortie du filtre passe-bas de BANK1 sert à son tour d'entrée à tous les filtres passe- haut, passe-bas et passe-bande inclus, du troisième banc de filtres BANK2. Cet agencement virtuellement en cascade se poursuit pour l'ensemble des cinq bancs de filtres numériques BANK0-4, comme représenté sur la figure 5. Ainsi, le cinquième banc BANK4 comporte un réseau de signaux de sortie filtrés
TH_STAGE_HIGHPASS_SIGNAL, 5TH_STAGE_BANDPASS_SIGNAL1-
N, ainsi que 5TH_STAGE_LOWPASS_SIGNAL.
Aux sorties de chacun des quatre premiers des cinq bancs de filtres BANKO-3, c'est-à-dire à chacun des premier, deuxième, troisième et quatrième étages, chacune des sorties filtrées des filtre passe-bas respectifs LPF, de façon spécifique, lST_, 2ND_, 3RD et 4TH_STAGE_LOWPASS_SIGNAL, est "décimée" en termes de temps-fréquence, avant d'être fournie aux entrées des filtres du banc en cascade suivant. Par définition, une décimation à M-plis fait référence à une réduction d'échelle de vitesse d'échantillonnage de 1/M, dans
laquelle chaque M-ième sortie échantillonnée (c'est-à-
dire sortie filtrée) du filtre sélectionné, par exemple les filtres passe-bas LPF des quatre premiers bancs BANKO-3, est sélectionnée pour être délivrée en tant
qu'entrée vers le banc de filtres suivant.
Ainsi, dans un dispositif de bancs de filtres similaire à celui qui est décrit sur la figure 5, comportant une configuration hiérarchiquement en cascade, avec Q étages de bancs de filtres, une décimation à M plis dans chacun des étages de banc entraine une diminution proportionnelle de la vitesse de fonctionnement dans chacun des étages de banc de filtres ultérieur. Est connu un système multi- débit, car les étages du dispositif de bancs de filtres échantillonnent les signaux d'entrée à des vitesses différentes. De façon spécifique, le premier étage des bancs de filtres d'un dispositif fournit un signal d'entrée à l'étage suivant (deuxième) en cascade à une fréquence d'échantillonnage de fonctionnement qui est M fois la fréquence à laquelle le deuxième alimente le troisième. De cette manière, le cinquième étage des bancs de filtres du dispositif dont l'exemple est fourni sur la figure 5 a un signal d'entrée qui est échantillonné à 1/M la vitesse à laquelle le signal d'origine est échantillonné au premier étage. La situation est mieux représentée sur la figure 6, qui est un diagramme des temps montrant la séquence temporelle des signaux de commande d'activation de filtre L[1], L[2],..., et L[5], des bancs de filtres numériques à cinq étages indiqués sur la figure 5,
utilisant le principe de décimation.
Dans la séquence de signaux de commande d'activation de filtre pour le dispositif de la figure , représenté sur la figure 6, une logique positive est supposée pour le signal d'activation de fonctionnement de filtre. En d'autres termes, l'opération de filtrage dans un étage de bancs de filtres n'est activée que lorsque le signal de commande d'activation de filtre correspondant L[1:5] de la configuration de banc de filtres numériques à cinq étages de la figure 5 est une impulsion positive. Comme le comprennent les spécialistes dans l'art, les cinq signaux de commande d'activation de filtre L[1:5] indiqués sur la figure 6 pour le dispositif à cinq étages de la figure 5 peuvent être facilement mis en oeuvre en utilisant par exemple,
des composants logiques discrets standard en magasin.
Dans l'exemple de diagramme des temps de la figure 6, il est également supposée une décimation à deux plis (M=2). L'unité de synchronisation de base de l'ensemble du dispositif de filtrage est fourni par les unités de fenêtres temporelles utilisées dans le premier étage des bancs de filtres. Un total de 24 unités de synchronisation de base est représenté pour une
description de cet aménagement de décimation à deux
plis. I1 est également supposé que les signaux de commande sont déclenchés sur front descendant. De façon spécifique, au front descendant du signal de commande L[1] dans la fenêtre temporelle de base 0, la première période active du signal de commande L[2] pour l'étage 2 des bancs de filtres est déclenché. Ce premier signal de commande de L[2] est maintenu pendant toute la durée de la fenêtre temporelle de base 1. Après que ce premier signal de commande pour L[2] soit désactivé lorsque la fenêtre temporelle 1 expire, la deuxième période active du signal de commande L[1] apparaît de nouveau, dans la troisième fenêtre temporelle de base 2. De cette manière, le signal de commande d'activation de filtre pour l'étage 2 des bancs de filtres du dispositif représenté sur la figure 5 suppose une vitesse d'échantillonnage d'une impulsion d'activation de filtre efficace pour quatre fenêtres temporelles de base, une diminution de la vitesse d'échantillonnage à deux plis par rapport à celle de l'étage 1. De façon similaire, le signal de commande d'activation de filtre pour l'étage 3 des bancs de filtres suppose une vitesse d'échantillonnage d'une impulsion d'activation efficace pour huit fenêtres temporelles de base, ou d'une impulsion d'activation pour deux fenêtres temporelles de base à l'étage 2, une autre diminution de deux plis dans la vitesse d'échantillonnage. Ainsi, la séquence de signaux de commande d'activation de filtre pour le cinquième étage des bancs de filtres du dispositif de la figure 5 est d'une impulsion efficace pour 32 fenêtres temporelles
de base.
Une caractéristique importante de cet aménagement d'activation de filtre pour le total de cinq étages de bancs de filtres du dispositif de la figure 5 doit être soulignée. Il faut remarquer d'après le diagramme des temps de commande décrit de la figure 6, qu'il y a maintenant deux filtres activant des signaux de commande délivrés simultanément pendant chaque fenêtre temporelle. Ceci concerne l'indication ci-dessus selon laquelle aucune cascade physique sensible de bancs de filtres n'est nécessaire pour mettre en oeuvre le dispositif de filtres numériques de l'invention. Cette synchronisation de signaux de commande est d'une importance particulière pour l'invention, car il permet l'utilisation d'un seul, au lieu de cinq,
banc(s) de filtres passe-haut, passe-bas et passe-
bande, pour effectuer l'ensemble de l'opération de filtrage numérique sur le signal entrant INPUT_SIGNAL dans un aménagement souligné dans le schéma de séquence de commande de la figure 6, dans la manière de la configuration de la figure 5. En d'autres termes, puisque, comme mentionné ci-dessus, chacun des signaux de commande d'activation de filtre L[l], L[2],..., et L[5], pour les cinq étages décrits de bancs de filtres numériques représentés sur la figure 5 est actif indépendamment (sur l'axe des temps), un seul des cinq bancs de filtres (BANKO par exemple) est requis, s'il est utilisé de manière répétée, pour fonctionner comme équivalent des premier, deuxième, troisième, quatrième
et cinquième étages, du banc de filtres de la figure 5.
L'utilisation multiplexée dans le temps d'un simple banc de filtres passe-haut, passe-bas et passe-bande est caractéristique du concept de décimation dans les systèmes multi-débit. Tous ensemble, il existe cinq vitesses d'échantillonnage différentes utilisées dans le fonctionnement du système, tel que décrit sur les figures 5 et 6. Toutefois, comme le comprendront les spécialistes dans l'art, un nombre supérieur ou inférieur à cinq bancs, ou cinq utilisations répétées d'un banc unique de filtres passe-haut, passe-bas et passe-bande peut être utilisé dans la procédure de traitement de signal, en fonction des exigences de
conception du système.
En se référant de nouveau à la configuration hiérarchique représentée schématiquement de la figure 5, un signal entrant externe INPUT_SIGNAL destiné à être traité par le dispositif de banc de filtres est fourni aux entrées associées des filtres passe-haut, passe-bas et passe-bande du premier étage (banc de filtres BANK0) pendant toute la séquence temporelle de l'ensemble des unités de fenêtres temporelles de base soulignées sur la figure 6. Toutefois, il n'y a qu'un seul étage de bancs de filtres dans le dispositif complet représenté sur la figure 5 qui soit activé à un instant donné pour traiter la partie sélectionnée correspondante de la bande de fréquence du signal d'entrée d'origine, comme indiqué ci-dessus. Ainsi, il n'existe pas de cas qui appellerait deux signaux de commande d'activation de filtre dans l'ensemble du dispositif pour être délivrés simultanément. Ceci permet l'utilisation répétée multiplexée dans le temps, comme mentionné ci-dessus, du simple ensemble de circuits de banc de filtres d'effectuer le traitement de signal numérique pour mettre en oeuvre l'aménagement de filtrage numérique inventé. En outre, cet aménagement est également conforme à l'exigence générale selon laquelle des parties de plus haute fréquence du signal d'origine doivent être échantillonnées à une vitesse d'échantillonnage plus élevée, tandis que les parties de fréquence inférieure sont échantillonnées à une vitesse d'échantillonnage
inférieure, pour une opération de filtrage réussie.
Un mode de réalisation préféré du dispositif de
filtrage numérique selon l'invention est décrit ci-
dessus pour montrer de quelle façon la configuration agencée de manière hiérarchique de la figure 5 peut être sensiblement mise en oeuvre dans un dispositif de filtre numérique. Dans ce but, il est fait référence à la figure 7. La figure 7 est un schéma synoptique représentant schématiquement la configuration matérielle d'un dispositif de banc de filtres numériques utilisant un aménagement de contre- réaction récursive selon un mode de réalisation préféré de l'invention. Comme représenté sur le dessin, le dispositif de banc de filtres numériques inventé identifié de façon générale par le numéro de référence , a une architecture matérielle qui comporte une unité de sélection de signal d'entrée 20, une unité de banc de filtres 30 et une unité de sélection de bande de fréquence 40. L'unité de banc de filtres 30 a sensiblement une structure matérielle qui est fonctionnellement équivalente a l'un quelconque des cinq bancs de filtres associés BANKO-4 représentés sur la figure 5, en supposant un dispositif utilisant une décimation à cinq étages décrite ci-dessus en relation avec les figures 5 et 6, et de nouveau utilisée en tant
qu'exemple.
A l'extrémité d'entrée de l'unité de sélection de signal d'entrée 20, le signal d'entrée externe 21,
ainsi que l'ensemble des cinq sorties de filtre passe-
bas des cinq étages équivalents respectifs des bancs de filtre BANKO-4 (indiqués par les étiquettes 1ST_, 2ND_, 3RD_, 4TH_ et 5TH_STAGE_LOWPASS_SIGNAL sur la figure 5, mais par les numéros de référence respectifs 331 à 335 sur la figure 7) sont fournis pour sélection par l'unité de sélection de signal d'entrée 20. Un seul de ces six signaux est sélectionné à la fois pour l'échantillonnage et la fourniture au composant suivant connecté, l'unité de banc de filtres 30. En tant que signal d'origine destiné à être traité par le dispositif inventé,, le signal d'entrée externe 21 peut être un signal analogique échantillonné de façon convenable, et converti en un format numérique. En outre, comme décrit ci-dessous, chacune des cinq sorties de filtre passe-bas 331 à 335 fournie à l'unité de sélection de signal d'entrée 20 a été convenablement décimée dans l'unité de bancs de filtres 30 dans son cycle de contre-réaction récursive respectif avant d'être acheminée en retour vers l'unité de sélection de
signal d'entrée 20.
L'unité de banc de filtres 30, comme dans le cas du système représenté sur les figures 5 et 6, peut comporter un réseau virtuel d'un certain nombre de (cinq dans cet exemple) bancs de filtres qui sont constitués physiquement par un seul banc utilisé dans un aménagement multiplexé dans le temps. Chacun des bancs virtuels, ou le banc réel unique, comporte au moins un filtre passe-haut 31 (HPF sur la figure 5) et au moins un filtre passe-bas 35 (LPF), plus un certain
nombre de filtres passe-bande optionnels 33 (BPF1-R).
Puisque les filtres passe-bande sont optionnels, il est envisagé qu'aucun d'entre eux ne puisse être inclus dans l'unité de banc de filtres 30, mais au moins une paire de filtres passe-haut et passe-bas 31 et 33 doivent être inclus pour un fonctionnement raisonnable
du dispositif.
Le résultat de la sélection depuis l'entrée 21 et les sorties de filtre passe-bas acheminées en retour 331 à 335 par l'unité de sélection de signal d'entrée , c'est-à-dire, le signal d'entrée du filtre 23, est délivré aux entrées de tous les filtres du premier étage de l'unité de banc de filtres 30, comme décrit précédemment. Un aménagement de vérification de signal de commande d'activation de filtre, tel que celui qui comporte des signaux de commande L[1:5] décrit en relation avec la figure 6, est ensuite appliqué aux filtres correspondants dans l'ensemble des cinq bancs
de filtre de l'unité de banc de filtres 30.
L'application de cet aménagement d'activation de filtre sur l'unité de banc de filtres 30 fournit un ensemble de signaux de sortie filtrés, dont certains sont ultérieurement fournis à l'unité de sélection de bande de fréquence 40, tandis que les autres sont acheminés en retour de façon récursive vers l'unité de sélection de signal d'entrée 20. Comme décrit précédemment, les sorties de l'ensemble des filtres passe-haut et passe-bande 371 à 375 et les signaux 381
à 385 (correspondant respectivement à 1ST_-
TH_ STAGEHIGHPASSSIGNAL et 1STSTAGEBAND- PASSSIGNAL1-R des cinq étages du dispositif de la figure 5), respectivement, dans l'unité de banc de filtres 30, sont fournis indépendamment à l'entrée de l'unité de sélection de bande de fréquence 40, comme déterminé par l'aménagement d'activation représenté sur la figure 6. De même, les sorties de l'ensemble des filtres passe-bas, ou signaux 331 à 335 (correspondant respectivement à 1ST_-5THSTAGELOWPASSSIGNAL du dispositif de la figure 5) de l'unité de banc de filtres 30, sont réinjectés de façon récursive vers l'unité de sélection de signal d'entrée 20, sur la base
du même aménagement d'activation.
A l'unité de sélection de bande de fréquence 40, l'un des signaux passehaut et des signaux optionnels filtrés passe-bas 371 à 375 et 381 à 385, ainsi que le signal filtré passe-bas 335 du filtre passe-bas du dernier étage du banc de filtres virtuels de l'unité de banc de filtres 30 est choisi de façon sélective pour la génération en tant que signal de sortie filtré du
dispositif 41.
En supposant qu'une décimation à deux plis est de nouveau utilisée pour le fonctionnement de l'unité de banc de filtres 30 représentée sur la figure 7, au tout début de l'opération de filtrage, l'unité de sélection de signal d'entrée 20 sélectionne d'abord le signal d'entrée externe 21 en tant que signal d'entrée de filtre 23, et la délivre à l'unité de banc de filtres 30. Pendant cette première étape, le filtre passe-bas de l'unité de banc de filtres 30 génère un signal filtré passe-bas 331 pour réinjection vers l'unité de sélection de signal 20. Ce signal passe- bas de réinjection de première étape 331, lors de la réception à l'unité de sélection de signal 20, est disponible pour sélection comme signal d'entrée de filtre 23 pendant la deuxième étape de fonctionnement de l'unité de banc de filtre 30. La sélection du signal filtré passe- bas 331 se produit en tant que partie de l'aménagement d'activation de filtre une fois sur deux de ses apparitions (toutes les quatre fenêtres temporelles), car l'exemple suppose une décimation de deux plis. D'une manière similaire, le signal filtré passe-bas de deuxième étape 332 est sélectionné en tant que partie de l'aménagement d'activation de filtre une fois sur deux de ses apparitions (toutes les huit fenêtres temporelles) à l'entrée de l'unité de sélection de signal d'entrée 20, en tant que signal d'entrée de filtre 23 délivré à tous les filtres pendant la troisième étape de fonctionnement de l'unité
de banc de filtre 30. De même, le signal filtré passe-
bas de cinquième étape 335 est sélectionné dans un aménagement une fois sur deux de ses apparitions à l'entrée de l'unité de sélection de signal d'entrée 20, pour fourniture à tous les filtres pendant la cinquième étape de fonctionnement de l'unité de banc de
filtres 30.
A l'unité de sélection de bande de fréquence 40,
comme décrit ci-dessus, les signaux de filtre passe-
haut et passe-bande optionnels 371 à 375 et 381 à 385 respectivement, ainsi que le signal filtré passe-bas 335 du filtre passe-bas du dernier étage, sont fournis pour sélection en tant que signal de sortie filtré du dispositif 41. La décision de sélection pour le signal de sortie du dispositif final est également basé sur l'aménagement d'activation de filtre. La correspondance de la sélection du signal de sortie dans l'unité de sélection de bande de fréquence 40 du dispositif de banc de filtres numériques 10, avec l'aménagement de fourniture de signal de commande d'activation de filtre de la figure 6 est décrit ci-dessous, montrant les étapes opérationnelles détaillées exécutées par rapport
aux unités de fenêtre temporelle de base.
Comme représenté sur la figure 6, pendant la fenêtre temporelle de base 0, L[1] =1, ce qui signifie que le dispositif de banc de filtres numériques 10 est le premier étage de l'opération de filtrage, à laquelle il est fait ici référence comme étant dans l'état du premier étage. Dans cet état, l'unité de sélection de signal d'entrée 20 sélectionne le signal d'entrée externe 21 pour alimenter l'unité de banc de filtres 30. Puisque l'unité de banc de filtres 30 est dans l'état de première étape, elle génère ainsi un signal filtré passe-haut de première étape 371, un ensemble optionnel de signaux filtrés passe-bande de première étape 381 (381_1-R, en supposant qu'un total de R filtres passe-bande soient présents), ainsi qu'un signal filtré passe-bas de première étape 331. Ces signaux de sortie restent présents jusqu'à la fenêtre temporelle suivante pour la première étape, fenêtre
temporelle de base 2.
Pendant la fenêtre temporelle de base 1, L[2]=1, signifie que le dispositif de banc de filtres numériques 10 est dans l'état de deuxième étape. Dans cet état, l'unité de sélection de signal d'entrée 20 sélectionne le signal filtré passe-bas de première étape de contreréaction 331 pour alimenter l'unité de banc de filtres 30. Puisque l'unité de banc de filtres 30 est dans l'état de deuxième étape, elle génère ainsi un signal filtré passe-haut de deuxième étape 372, un ensemble optionnel de signaux filtrés passe-bande de deuxième étape 382 (382_1-R, en supposant qu'un total de R filtres passe-bande soient présents), ainsi qu'un signal filtré passe-bas de deuxième étape 332. Ces signaux de sortie restent de nouveau présents jusqu'à la fenêtre temporelle suivante pour la deuxième étape,
fenêtre temporelle de base 5.
Puis, pendant la fenêtre temporelle de base 2, on a de nouveau L[1]=l, ce qui signifie que le dispositif de banc de filtres numériques 10 est dans son état de première étape. Dans cet état, l'unité de sélection de signal d'entrée 20 sélectionne de nouveau le signal d'entrée externe 21 pour alimenter l'unité de banc de filtres 30. Puisque l'état de première étape est de nouveau établi, l'unité de banc de filtres 30 génère le signal filtré passe-haut de première étape 371, l'ensemble optionnel de signaux filtrés passe-bande de première étape 381 (381_1-R, en supposant qu'un total de R filtres passe-bande soient présents), ainsi que de nouveau le signal filtré passe-bas de première étape 331. Ces signaux de sortie restent présents jusqu'à la fenêtre temporelle suivante pour la première étape,
fenêtre temporelle de base 4.
Sur la base de la même synchronisation, le dispositif de banc de filtres numériques 10 est piloté pour opérer sur le signal d'entrée externe 21, conformément à l'aménagement de commande de filtre représenté sur la figure 6, pour générer le signal de sortie filtré 41. Il faut se rappeler du fait que deux étapes de filtrage ne sont pas simultanément valides, et en conséquence, les bancs de filtres sont multiplexés dans le temps à un certain nombre de vitesses d'échantillonnage, en utilisant un banc de filtres unique. Les paragraphes suivants donnent le détail de la conception de l'unité de sélection de signal d'entrée , de l'unité de banc de filtres 30 et de l'unité de sélection de bande de fréquence 40, qui constituent ensemble le dispositif de banc de filtres numériques 10. Dans les exemples suivants, il est supposé un dispositif de banc de filtres numériques 10 ayant une configuration à cinq étapes fonctionnant selon un aménagement d'échantillonnage de décimation à deux
plis.
La figure 9 est un dessin schématique simplifié d'une unité de sélection de signal d'entrée 20 selon un mode de réalisation préféré de l'invention. Comme indiqué ci-dessus, en supposant de nouveau un dispositif de banc de filtres numériques 10 à cinq étapes, l'unité de sélection de signal d'entrée 20 est représentée comme comportant généralement un réseau 90
de tampons à trois états.
Il faut remarquer que, dans les circonstances normales, les dispositifs de filtre pratiques tels que le dispositif de banc de filtres 10 ici réalisé, traitent des signaux numériques de son et/ou vidéo ayant une résolution de plus de quelques bits. Les signaux de musique numérique classiques par exemple, traités dans un équipement audio tel que des lecteurs de disques compacts audio, ont normalement une résolution de 14 à 16 bits. Dans l'exemple de la figure 9, une résolution de signal de 16 bits est utilisée, signifiée par la destination du signal d'entrée par
XIN[0:15].
En conséquence, le réseau 90 de tampons à trois états comporte cinq ensembles de dispositifs de tampon appelés généralement IBUF1[0:15], IBUF2[0:15], IBUF3[0:15], IBUF4[0:15] et IBUF5[0:15]. Chacun des cinq ensembles de tampons comporte un total de 16 tampons à trois états, ce qui est évident d'après les désignations de référence, bien qu'ils ne soient pas représentés individuellement sur le dessin. L'ensemble de tampons à trois états IBUFl_0-15 par exemple, comporte les dispositifs IBUF1[0], IBUF1[1],..., et
IBUF1[15].
Ainsi, l'extrémité d'entrée de l'unité de sélection de signal d'entrée 20 est alimentée par le signal d'entrée externe numérique XIN[0:15], qui a une largeur de données, ou résolution, de 16 bits, ainsi que par quatre autres signaux de contre-réaction récursive filtrés passe-bas d'une largeur de 16 bits FB1[0:15], FB2[0:15], FB3[0:15] et FB4[0:15]. De façon spécifique, chacun des 16 bits de données du signal d'entrée externe XIN[0:15] est délivré à la ligne d'entrée correspondante du premier ensemble de tampons à trois états IBUF1[0:15]. Chacun des 16 bits de signal filtré passe-bas FB1[0:15] réinjecté depuis la sortie du banc de filtres de première étape de l'unité de banc de filtres 30 est délivré à la ligne d'entrée correspondante du deuxième ensemble de tampons à trois états IBUF2[0:15], et chacun des 16 bits de signal filtré passe-bas FB4[0:15] réinjecté depuis la sortie du banc de filtres de quatrième étape de l'unité de banc de filtres 30 est délivré à la ligne d'entrée correspondante du cinquième ensemble de tampons à trois états IBUF5[0:15], etc. Sur la figure 9, une version inversée du signal de commande d'activation de filtre LB[1:5], est représentée, générée et fournie aux broches d'entrée de commande du tampon des cinq ensembles de tampons à trois états du réseau 90. L'inversion est nécessaire, car les tampons à trois états du réseau 90 sont représentés comme ayant des entrées de commandes actives de sortie à spécialistes dans l'art, la versiond'origine, c'est-à-dire non inversée, de L[1:5], telle que décrite en relation avec la figure 6, peut être utilisée pour commander directement les entrées d'activation de sortie des tampons à trois états, à condition qu'une autre version compatible du tampon à
trois états soit utilisée dans le réseau 90.
Une attention particulière doit être de nouveau prêtée au fait que les sorties des cinq ensembles de tampons à trois états IBUFl[0:15], IBUF2[0:15], IBUF3[0:15], IBUF4[0:15] et IBUF5[0:15] sont liées ensemble d'une façon par OU câblé. De façon spécifique, les sorties des tampons à trois états IBUF1[0], IBUF2[0], IBUF3[0], IBUF4[0] et IBUF5[0] sont reliées ensemble, les sorties des tampons à trois états IBUFl[1], IBUF2[1], IBUF3[1], IBUF4[1] et IBUF5[1] sont reliées ensemble, et ainsi de suite. Un total de 16 lignes, comportant chacune cinq sorties reliées, est formé pour constituer le signal de sortie OUT[0:15], ayant une largeur de données de 16 bits. Il est possible de relier ces sorties ensemble, car les tampons du réseau 90 sont de nature a trois états, et un seul des cinq ensembles de tampons du réseau 90 est conçu pour être activé par les signaux de commande
LB[1:5] à la fois.
Lorsque LB[1]=0 et LB[2:5]=l, le résultat obtenu à la sortie OUT[0:15] de l'unité de sélection de signal d'entrée 20 est:
OUT[0:15] = XIN[0:15].
De façon similaire, lorsque LB[2]=0, LB[l]=l et LB[3:5]=l, le résultat obtenu à la sortie OUT[0:15] de l'unité de sélection de signal d'entrée 20 est:
OUT[0:15] = FBl[0:15].
Sur la base du même raisonnement, les signaux de commande d'activation de filtre L[l:5], ou de façon spécifique, les versions inversées LB[l:5], peuvent être utilisées pour la commande caractérisée hiérarchiquement et multiplexée dans le temps des bancs de filtres en affectant convenablement le signal d'entrée de filtre destiné à être traité par l'opération de l'unité de sélection de signal d'entrée 20. Soit le mot de données de signal d'entrée d'origine XIN[0:15], soit l'un quelconque des mots de signal d'entrée filtrés passe-bas FBl[0:15] - FB4[0:15] réinjecté par l'étage correspondant du banc de filtres, peut être sélectionné et envoyé à l'unité de banc de filtres 30 connectée à celui-ci pour le traitement de
filtre requis.
Dans la conception décrite ci-dessus de l'unité de sélection de signal d'entrée 20, un aménagement de décimation à deux plis est supposé pour l'opération d'échantillonnage de filtre passe-bas, comme indiqué précédemment. Dans le mode de réalisation du dispositif de dispositif de banc de filtres numériques 10 indiquée sur la figure 7, soit le mot de données de signal d'entrée d'origine XIN[0:15], soit l'un quelconque des
mots de signal d'entrée filtrés passe-bas FB1[0:15] -
FB4[0:15] réinjecté par l'étage correspondant du banc de filtres, peut ainsi être sélectionné par l'unité de sélection de signal d'entrée 20 comme entrée vers l'unité de banc de filtres 30 pour le traitement de filtre ultérieur. Par le flux récursif de signaux de contre-réaction filtrés passe-bas, un signal filtré passe-bas quelconque est sélectionné pour un traitement de filtre subséquent une occurrence sur deux seulement, & l'entrée de l'unité de sélection de signal d'entrée , en se rappelant qu'un aménagement de décimation à
deux plis est utilisé.
L'unité de sélection de bande de fréquence 40 utilisée dans le dispositif de banc de filtres numériques inventé 10 représenté sur la figure 7 est maintenant examiné. La figure 10 est un dessin schématique simplifié de l'unité de sélection de bande de fréquence 40, selon un mode de réalisation préféré
de l'invention. Dans la description de l'unité de
sélection de bande de fréquence 40, il est toujours supposé que le dispositif de banc de filtres numériques a cinq étages de bancs de filtres qui sont actionnés selon un aménagement de décimation à deux plis. Comme représenté sur le dessin, l'unité de sélection de bande de fréquence 40 est représentée comme comportant
généralement un réseau 100 de tampons à trois états.
Une attention particulière doit de nouveau être portée sur le fait que les composants constituants du dispositif de banc de filtres numériques 10, de l'unité de sélection de signal d'entrée 20, l'unité de sélection de bande de fréquence 40, et l'unité de banc de filtres 30, peuvent traiter un signal de données numérique de son et/ou vidéo, ayant une résolution de plusieurs bits. Dans l'exemple de la figure 10, une résolution de signal de 16 bits est de nouveau utilisée, comme le signifie l'utilisation de la désignation YOUT[0:15], pour la sortie du dispositif de
banc de filtres numériques 10.
Le réseau 100 du nombre multiple de tampons à trois états comporte six ensembles de dispositifs de tampon appelés de façon générale FBBUFl[0:15], FBBUF2[0:15], FBBUF3[0:15], FBBUF4[0:15], FBBUF5[0:15] et FBBUF6[0:15]. Chacun des six ensembles de dispositifs tampon comporte un total de 16 tampons à trois états, de nouveau pas individuellement, mais plutôt collectivement représentés sur le dessin. L'ensemble de tampons & trois états FBBUF1_0- 15 par exemple, comporte les dispositifs tampon FBBUF1[0], FBBUF1[1],..., et
FBBUF1[15].
Ainsi, l'extrémité d'entrée de l'unité de sélection de bande de fréquence 40 est délivrée par les sorties de l'unité de banc de filtres 30, comme représenté sur la figure 7. Sur la figure 7, l'unité de banc de filtres 30 est vue comme fournissant respectivement les signaux filtrés passe-haut et optionnels passe-bande 371 - 375 et 381 - 385. Toutefois, il faut se rappeler qu'un autre ensemble de signaux est fourni à l'entrée de l'unité de sélection de bande de fréquence 40. Ce sont les signaux filtrés passe-bas du dernier (cinquième) étage des bancs de filtres de l'unité de banc de filtres 30. Il faut remarquer que les signaux filtrés passe-bas 371 - 375 de la figure 7, qui sont également des signaux numériques ayant chacun une résolution de 16 bits, sont maintenant appelés respectivement HIGHl[0:15], HIGH2[0:15],..., et HIGH5[0:15], dans le mode de réalisation de la
figure 10.
Il faut également remarquer que, dans un but de
simplicité dans la description de l'unité de sélection
de bande de fréquence 40, les signaux filtrés passe-
bande 381 - 385 représentés sur la figure 7, ne sont pas inclus sur la figure 10. Ceci est admissible, en se rappelant que l'utilisation des filtres passe-bande du
banc de filtres du dispositif 10 est optionnelle.
D'autre part, les signaux de sortie filtrés passe-bas du dernier (cinquième) étage de l'unité de banc de filtres 30 ayant une résolution de 16 bits sont fournis à cette unité de sélection de bande de fréquence 40
avec une désignation de LOW[0:15].
De façon spécifique, chacun des bits de signal filtré passe-haut HIGH1[0:15] généré par le premier étage des bancs de filtres de l'unité de banc de filtres 30 est délivré à la ligne correspondante des tampons à trois états FBBUFl[0:15], chacun des 16 signaux filtrés passe-haut HIGH2[0:15] généré par le deuxième étage de bancs de filtres de l'unité de banc de filtres 30 est fourni à la ligne correspondante du deuxième ensemble de tampons à trois états FBBUF5[0:15], etc. De façon similaire, chacun des 16 signaux filtrés passe-bas LOW[0:15] généré par le dernier (cinquième) étage de bancs de filtres de l'unité de banc de filtres 30 est fourni à la ligne correspondante du sixième ensemble de tampons à trois
états FBBUF6[0:15].
Sur la figure 10, une version inversée et expansée du signal de commande d'activation de filtre CHB[1:6] est représentée générée et fournie aux broches d'entrée de commande de tampon des six ensembles de tampons à trois états du réseau 100. De nouveau, l'inversion est nécessaire, car les tampons à trois états du réseau 100 sont représentés comme ayant des entrées de commande
d'activation de sortie actives à l'état bas.
Il est nécessaire de prendre en compte le fait que la sortie de chacun des six ensembles de tampons à trois états FBBUFl[0:15], FBBUF2[0:15], FBBUF3[0:15], FBBUF4[0:15], FBBUF5[0:15] et FBBUF6[0:15], sont reliés ensemble d'une façon par OU câblé. De façon spécifique, les sorties des tampons à trois états FBBUF1[0], FBBUF2[0], FBBUF3[0], FBBUF4[0], FBBUF5[0] et FBBUF6[0] sont reliées ensemble, les sorties des tampons à trois états FBBUF1[l], FBBUF2[1], FBBUF3[1], FBBUF4[1], FBBUF5[1] et FBBUF6[1] sont reliées ensemble, les sorties des tampons à trois états FBBUF1[1], FBBUF2[1], FBBUF3[1], FBBUF4[1], FBBUFS[1] et LOW[1] sont reliées ensemble, et ainsi de suite. Un total de 16 lignes, comportant chacune cinq sorties reliées, est formé pour constituer le signal de sortie, YOUT[0:15] de l'unité de sélection de bande de fréquence 40, ayant une largeur de données de 16 bits. Il est de nouveau possible de relier ces sorties ensemble, car les tampons du réseau 100 sont tous de nature à trois états, et un seul des six ensembles de tampons du réseau 100 est conçu pour être activé par les signaux
de commande CHB[1:6] à la fois.
Lorsque CHB[1]=0 et CHB[2:6]=1, le résultat sensiblement obtenu à la sortie YOUT[0:15] de l'unité de sélection de bande de fréquence 40 est:
YOUT[0:15] = HIGH1[0:15].
De façon similaire, lorsque CHB[2]=0, CHB[1]=l et CHB[3:6]=1, le résultat obtenu à la sortie YOUT[0:15] de l'unité de sélection de bande de fréquence 40 est:
YOUT[0:15] = HIGH2[0:15].
Ainsi, les signaux de commande d'activation de sortie de tampon CHB[1:6] peuvent être utilisés pour la commande caractérisée hiérarchiquement et multiplexée dans le temps des bancs de filtre en affectant convenablement les signaux filtrés destinés à être traités par le fonctionnement de l'unité de sélection de bande de fréquence 40. Soit la version filtrée passe-bas de la sortie de signal du dernier étage de l'unité de banc de filtres 30, soit l'un quelconque des
mots de signal filtrés passe-haut HIGHl[0:15] -
HIGH5[0:15], généré par l'étage correspondant de l'unité de banc de filtres 30, peut être sélectionné et généré en tant que sortie du dispositif de banc de filtres numériques inventé 10 représenté sur la
figure 7.
Avant de passer à la description des détails d'une
configuration matérielle d'une unité de banc de filtres , une introduction à l'algorithme d'arithmétique répartie qui constitue la base conceptuelle d'une autre phase du dispositif de filtre numérique de cette
invention nécessite une certaine élaboration.
Les principales différences entre les filtres passe-haut (HPF), les filtres passe-bas (LPF), et les filtres passe-bande (BPF) numériques utilisés en tant que cellules de base pour le dispositif de bloc de filtres de l'invention sont les coefficients et les termes de produit utilisés dans l'expression de l'équation caractéristique obtenue dans l'expression (5) présentée ci-dessous. Avant de décrire en détail l'équation caractéristique pour les filtres numériques,
plusieurs variables doivent être définies.
Supposons que le temps, représenté par la variable n, soit la variable indépendante pour déterminer une sortie filtrée basée sur le traitement d'un signal de données d'entrée, qui est également une fonction du temps n. Un total de N fenêtres temporelles de base est utilisé pour l'analyse qui suit. Dans l'expression, {c} est utilisé pour désigner un ensemble de coefficients de filtre numérique, dans lequel j=0, 1, 2,..., et N-1 est une autre variable utilisée pour compter les coefficients dans l'analyse, correspondant à la variable temporelle n. Dans le processus de l'analyse du fonctionnement du filtre, puisqu'il est supposé que le temps n est mesuré en termes d'unités de fenêtre temporelle de base n = 0, 1,..., et N, Y(n) peut être utilisé pour représenter le signal de sortie filtré à l'instant courant. D'autre part, {W(n-j)} représente la
séquence de signaux de pôle à un instant précédent (n-
j). En conséquence, lorsque j=0, {W(n)} représente un
signal de pôle à l'instant courant.
Sur la base des définitions ci-dessus, la sortie filtrée d'un dispositif de banc de filtres numériques exprimée comme fonction du temps peut être donnée par: Y(n)-co x W(n)+cl x W(n-1)+c2 x W(n-2)+...+CN-1 x W(n-(N-1)) (5) Il faut remarquer que l'expression (5) est sensiblement la même que l'expression (4) décrite ci-dessus pour le filtre numérique IIR de forme II directe représenté sur la figure 4. Toutefois, si le signal de pôle W(n) pour le dispositif de filtre est acheminé comme l'expression <6) ci-dessous dans le système de nombres binaires avec un nombre total de K bits de données pour chaque signal, ou en d'autres termes, ayant une résolution de K bits, alors W(n - j) = (bn-j, bn-j' ' ''' b n- j2 (6) dans laquelle {b-_j} {0,1}, p=0, 1, 2,..., et K-1 est la variable pour compter les bits de données dans un signal de données de résolution de plusieurs bits, et j=0, 1, 2,..., et N-1 est la variable pour compter parmi toutes les unités de fenêtres temporelles; bk-j est le bit le plus significatif (MSB), qui est n-J le bit de signe; et o
b._j est le bit le moins significatif (LSB).
Lorsque la séquence {bPj} est utilisée pour exprimer le signal de pôle W(n-1), W(n-j),..., et W(0) en décimal (système de numération), le domaine de
valeur de {W(n-j)} est compris entre +1 et -1, c'est-à-
dire que, -1<{W(n-j)}<1, dans lequel j=0, 1, 2,..., et N-1, et le signal de pôle W(n-j) à l'instant précédent peut être ensuite acheminé comme dans l'expression (7) suivante: W(n j) = ((-1)bk-1 + 2- bk-2+. +2- (k-')bo) (7) En associant l'expression (7) dans (5), l'expression (5) pour Y(n), le signal de sortie filtré à l'instant courant devient alors l'expression (8): Y(n) = (-lcobnk-1 + clbn-I + C2bn_-+.. + (2-' Xcob-2 + cb -: + c2bn_ -+.) + k+2+), + (2-k+2) (Cobl + c1bn.1 + c2bn-2 * + (2-k+l) (cOb + c1b + c b +.) (8) Chacun des termes décimaux dans l'expression (8) ci-dessus est définie respectivement comme suit: terme d'ordre 0: (cob + c1b _ + c2b _+ .) (9) terme du ler ordre (cobn + c1bn-1 + c2bn2+...)o, (10) et subséquemment; k-c +cb- k- 2 + 2.) terme d'ordre (K-2): (Cobnk-2 + cbn- + c2bn-2+..., (11) et terme d'ordre (K-1): obn'-1 + c1b n-1 + c2b'kl+., (12) Le terme d'ordre 0 représenté par l'expression (9) est obtenu en associant le LSB (zéro-ième bit, bn0) du 0 o signal d'entrée, le LSB (zéro-ième bit, bnl1, bn_2,o..) des signaux d'entrée précédents, et les coefficients {cj}. D'une manière similaire, le p-ième terme est obtenu en associant le p-ième bit (bnP) du signal d'entrée, le (p-ième bit, b', bP2 * du signal d'entrée précédent, et les coefficients {cj}, avec p=0,1,..., et K-1. En conséquence, un total de K bits
de résolution est mis en oeuvre.
Un processus selon l'invention, pour actionner le dispositif de filtre numérique, basé sur l'algorithme d'arithmétique répartie comme indiqué dans l'expression (8) ci-dessus, peut être décrit de façon générale dans les étapes procédurales suivantes: a. Définition d'un terme d'accumulation et positionnement de celui-ci à une valeur de 0. Le signal d'entrée de pôle W(n) reçoit K bits de données de signal dans une séquence, c'est-à-dire le 0-ième bit,
le ler bit,..., et le (K-1)ième bit.
b. Résolution pour la valeur du 0-ième terme lorsque le 0-ième bit est délivré séquentiellement en tant que signal d'entrée, puis stockage du résultat
résolu dans le terme d'accumulation. La valeur du 0-
ième terme est déterminée par la formule suivante: (Cobn + Clbn-1 + C2bn2+')o c. Division par deux du terme d'accumulation et stockage de celuici de nouveau en tant que terme d'accumulation. d. Résolution pour la valeur du ler terme lorsque le ler bit est délivré séquentiellement en tant que signal d'entrée, puis stockage du résultat résolu dans le terme d'accumulation. La valeur du ler terme est déterminée par la formule suivante: (Cobl + clb'_1 + c2b'-2+...) e. Ajout de la valeur du ler terme obtenu à l'étape d au terme d'accumulation pour obtenir le nouveau terme d'accumulation. f. Division par deux du terme d'accumulation, et nouveau stockage de celui-ci en tant que nouveau terme d'accumulation. g. Lorsque le m-ième bit est entré séquentiellement comme signal d'entrée, répétition des étapes ci-dessus jusqu'à ce que la valeur pour le m- ième terme soit déterminée, dans lequel m=2,...,K-2. La valeur du m- ième terme est déterminée par la formule suivante: (Cobm + c1bm1 + c2bm2+
* ) h. Ajout de la valeur du m-ième terme obtenu à l'étape g au terme d'accumulation pour obtenir le..DTD: nouveau terme d'accumulation.
i. Division par deux du terme d'accumulation, et nouveau stockage de celui-ci en tant que nouveau terme d'accumulation. j. Résolution pour la valeur du (K-1)-ième terme lorsque le (K-1)-ième bit est délivré séquentiellement en tant que signal d'entrée, puis stockage du résultat
résolu dans le terme d'accumulation. La valeur du (K-
l)-ième terme est déterminée par la formule suivante: (ck-1 + C bk-1 + C. )l (cObn + 1bn-1 + c2bn-2+'' *0 k. Ajout de la valeur du (K-1)-ième terme obtenu à l'étape j au terme d'accumulation pour obtenir le
nouveau terme d'accumulation.
1. Après réception du dernier bit ((K-1)-ième bit),
la valeur accumulée devient Y(n).
Ce qui précède illustre les étapes procédurales de mise en oeuvre du calcul du terme produit pour un cycle d'échantillonnage utilisant l'algorithme d'arithmétique
répartie de l'invention.
Lors de la détermination des résultats numériques d'un signal filtré tel que traité par le dispositif de banc de filtres numériques de l'invention, les étapes procédurales décrites ci-dessus peuvent être mises en oeuvre en utilisant les tableaux de correspondance stockés & l'avance pour déterminer la valeur des coefficients caractéristiques de filtre nécessaires. Pour déterminer la valeur numérique du signal de pôle, l'ensemble des K bits de la résolution multi-bit du signal de données peut être traité sur la base des
expressions ci-dessus.
Sur la base des expressions (9) à (12), qui sont utilisées pour déterminer chacun des termes décimaux de l'expression (8) pour obtenir la valeur de signal de sortie filtré à l'instant courant, Y(n), chacun des termes de 0-ième, ler, 2ème,..., et (K-1)-ième ordre, implique des procédures de calcul correspondantes pour
calculer la sommation des produits.
En raison du fait que b1 e {0,1} (valeur binaire soit de 0, soit de 1), il y a donc un total de 2N domaines de valeurs possibles pour chacun des termes d'ordre p dans les expressions (9)-(12) pour déterminer la valeur pour chacun des bits de résolution du signal de données. Ces données de domaine peuvent être stockées dans une mémoire à semi- conducteur convenable telle qu'une mémoire à lecture seule (ROM), ou des dispositifs logiques de réseaux programmables (PAL). Le dispositif de mémoire peut utiliser la séquence (bP], bP2,...,bop) en tant qu'adresse de données pour stockage dans l'espace d'adressage du dispositif pour les données de domaine correspondant au p-ième bit des K bits de résolution. Si par exemple, un dispositif de ROM est utilisé pour stocker ces données de domaine, un dispositif ayant un espace d'adressage pour contenir ces 2N mots ayant chacun une largeur de données de K
bits est requis.
En prenant par exemple, le cas dans lequel un total de deux (N=2) unités de fenêtre temporelle sont utilisées pour l'analyse, la variable j est dans la plage de O à 1. Ainsi, un dispositif de ROM pour le stockage de données de domaine comporte la liste suivante montrant la relation entre l'adresse de mémoire et ses données de domaine contenues correspondantes: Adresse (bnP,bn-1p) Données de domaine
(0,0) 0
(0,1) Cl
(1,0) CO
(1,1) Co+C1 La figure 8 est un schéma synoptique représentant schématiquement la configuration matérielle d'un équivalent sensible de l'unité de banc de filtres 30 qui est inclus dans le dispositif de banc de filtres numériques 10 de la figure 7, utilisant un algorithme d'arithmétique répartie selon un mode de réalisation préféré de l'invention. Il faut remarquer que bien que la figure 7 utilise de façon spécifique les termes
filtres, soit passe-haut, soit passe-bande, soit passe-
bas, en tant que composants constituant l'unité de banc de filtres 30, dans le mode de réalisation décrit sur la figure 8, aucun bloc fonctionnel ufiltre' n'est représenté comme existant. Ceci est dû au fait que les blocs fonctionnels indiqués, tels que l'unité de traitement de signal de pôle 83, l'unité de conversion parallèle-série et de transmission 84, et l'unité de traitement de signal nul 86 de la figure 8 sont, comme décrit en détail ci-dessous, associés pour mettre en oeuvre la fonction des filtres numériques qui sont
soulignés sur la figure 7.
Avant de passer à la description de cet équivalent
sensible de l'unité de banc de filtres 30 de la figure 7, il faut remarquer que son utilisation convient spécifiquement pour le dispositif de banc de filtres numériques IIR de forme II directe, comme indiqué sur le schéma de réseau de la figure 4. Il faut également indiquer que l'algorithme d'arithmétique répartie décrit précédemment est le principe de fonctionnement sous-jacent. Comme clairement indiqué sur la figure 8, cet équivalent sensible de l'unité de banc de filtre 30 comporte huit blocs fonctionnels. Ces blocs sont des sélecteurs 81 et 82, une unité de traitement de signal de pôle 83, une unité de conversion parallèle-série et de transmission 84, un registre à décalage 85, des mémoires 91 et 92 et une
unité de traitement de signal nul 86.
Comme mentionné ci-dessus dans l'expression (4), dans le filtre numérique IIR de la figure 4, une expression numérique peut être établie pour la sortie filtrée Y(n), sur la base d'un signal de pôle intermédiaire W(n) par: Y(n)=cO x W(n)+cl x W(n-1)+c2 x W(n-2)+...+cN-1 x W(n-(N-1)). (4) Le signal de pôle W(n), basé sur l'expression (3) ci- dessus, est obtenu d'après un signal de données d'entrée X(n) par: W(n)-X(n)+al x W(n-1)+a2 x W(n-2)+...+aN-l x W(n-(N-1)), (3) En utilisant une désignation simplifiée, (4) et (3) peuvent être exprimées respectivement par: N-1 Yn) =. c.W - j (13) J-0 et: N-1 Wr = X +, a,.W - j (14) J-0 En référence de nouveau à la figure 4 des dessins, on peut voir que l'évaluation du signal de pôle intermédiaire W(n), tel que décrit dans l'expression (14) ci-dessus est exécutée en utilisant la partie de gauche du diagramme de réseau, qui est généralement représenté divisé en deux parties au centre. Dans le schéma synoptique de la figure 8, ceci correspond à la partie du circuit global qui comporte tout ce qui est à gauche du registre à décalage 85. Ainsi, ceci comporte le sélecteur 81, l'unité de traitement de signal de pôle 83, le sélecteur 82, l'unité de conversion
parallèle-série et de transmission 84 et la mémoire 91.
D'autre part, l'évaluation du signal de sortie Y(n) de l'unité de banc de filtres (30 de la figure 7), comme décrit dans l'expression ci-dessus (13) est effectuée en utilisant l'autre moitié du diagramme de réseau située à droite du registre à décalage 85. Ceci comporte l'unité de traitement de signal nul 86 et la mémoire 92. De façon spécifique, la mémoire 91 contient un contenu de mémoire adressable auquel on peut accéder sous la forme d'un tableau de correspondance pour les coefficients caractéristiques du filtre al-aN, tandis que la mémoire 92 contient le tableau de correspondance
pour les coefficients cO-cNN-1.
Dans une procédure nécessaire pour le traitement par calcul pour obtenir les données de sortie du dispositif de filtre sur la base de l'algorithme d'arithmétique répartie, l'accès au tableau de correspondance de coefficients et l'opération de base de sommation de produits peuvent être mis en oeuvre en utilisant les circuits de la figure 8 dans un processus destiné à être décrit ci-dessous. En référence aux figures 11 à 22, qui représentent des modes de réalisation de circuits, ainsi que les diagrammes des temps correspondant pour plusieurs des huit composants constituants 81 à 86 et 91 à 92 de la figure 8, le processus pour obtenir numériquement la sortie du filtre peut être indiqué comme suit: a. Initialisation de la procédure de sommation de produits en stockant un terme de produit initial dans des moyens d'accumulateur. Ceci peut être effectué par exemple, en stockant une valeur initiale pour le terme produit aj.W(n-j) dans l'expression (14) dans un ensemble de registres d'étage 833 de l'unité de traitement de signal de pôle 83, représentée sur la
figure 15.
b. Commande du banc de filtres pour permettre au signal d'entrée d'être traité et fourni à l'unité de traitement de signal de pôle. Ceci peut être effectué par exemple, en délivrant le signal de commande CTRL- 1 représenté sur la figure 8 à un premier sélecteur 81, de telle sorte que le signal de données d'entrée X,N (SELl) puisse être sélectionné par le sélecteur 81, et fourni à l'unité de traitement de signal de pôle 83
connectée à celui-ci.
c. Une unité de traitement de signal de pôle ajoute le signal d'entrée à un terme de produit contenu dans les moyens d'accumulateur pour obtenir un signal de pôle. Ceci peut être effectué par exemple, en permettant à l'unité de traitement de signal de pôle 83 d'additionner le signal de données XIN(SEL1) dans la valeur aj.W(n-j) dans l'ensemble de registres d'étage 833 de l'unité de traitement de signal de pôle 83 de la figure 15, en obtenant un signal de pôle POLE, ou
sinon, le signal de pôle intermédiaire W(n).
d. Une unité de traitement de signal de pôle envoie
son signal traité à une unité de conversion parallèle-
série et de transmission et à un deuxième sélecteur.
Ceci peut être effectué par exemple, par le registre 831 situé dans l'unité de traitement de signal de pôle 83 de la figure 15, envoyant le signal de pôle POLE
obtenu à l'étape c à l'unité de conversion parallèle-
série et de transmission 84 pour une conversion parallèle-série, puis une transmission vers l'extérieur, ainsi que vers le deuxième sélecteur 82
pour sélection en retour vers lui-même.
e. Une unité de conversion parallèle-série et de transmission convertit et transmet le signal de données traité en une séquence de bits en série vers un registre à décalage. Ceci peut être effectué par exemple, par la l'unité de conversion parallèle-série et de transmission 84 réalisée sur la figure 17, en envoyant les bits convertis du signal de pôle POLE, ou W(n) contenu dans le registre 842 sous une forme de bits à résolution multiple (comme les 16 bits dont l'exemple est donné ci-dessus) en une séquence en série vers le registre à décalage 85 de la figure 8. La transmission peut être dans un ordre du LSB vers le
MSB, ou peut être l'inverse.
f. Un registre à décalage adresse un emplacement de mémoire dans des premiers et deuxièmes moyens de mémoire lors de la réception de chacun des bits correspondants du terme d'ordre 0 du signal de données traité, converti et transmis par l'unité de conversion parallèle-série et de transmission. Ceci peut être effectué par exemple, par le registre à décalage 85, lors de la réception de chacun des bits de données (bn0 b I, b2t...) du terme d'ordre 0 transmis par l'unité de conversion parallèle-série et de transmission 84, adressant un emplacement de mémoiredans l'espace d'adresse indiqué des mémoires 91 et 92,
qui correspond au bit de données reçu.
g. Des premiers et deuxièmes moyens de mémoire recherchent le contenu de mémoire respectif dans les emplacements de mémoire correspondant à ceux qui sont adressés par le registre à décalage. Ceci peut être effectué par exemple, par les mémoires 91 et 92, recherchant leur contenu de mémoire respectif MEM1 et MEM2 dans les emplacements de mémoire correspondant à ceux qui sont adressés par le registre à décalage 85 recevant les bits de données (bn0, b,_" b2...) de
W(n) du terme d'ordre 0.
h. Commande pour permettre aux données de terme d'ordre 0 contenues dans la première mémoire d'être récupérées vers l'unité de traitement de signal de pôle, et stockées dans celle-ci. Ceci peut être effectué par exemple, en délivrant un signal de commande CTRL-2 à un deuxième sélecteur 82, de façon que le contenu de mémoire du terme d'ordre 0 MEM1(SEL2) dans la mémoire 91 puisse être sélectionné par le sélecteur 82 et récupéré vers le registre 833 de l'unité de traitement de signal de pôle 83 de la
figure 15.
i. Les deuxièmes moyens de mémoire vont chercher leur contenu de mémoire de terme d'ordre zéro adressé vers une unité de traitement de signal nul. Ceci peut être effectué par exemple, en ce que la mémoire 92 va chercher le contenu de mémoire de terme d'ordre 0 MEM2 et envoie le contenu vers un registre 861, et ultérieurement vers le positionnement de registre d'étage 863 de l'unité de traitement de signal nul 86
représentée sur la figure 21.
j. Un registre à décalage envoie un terme de ler ordre des données de signal de pôle reçues depuis l'unité de conversion parallèle- série et de transmission à la fois aux premiers et aux deuxièmes moyens de mémoire. Ceci peut être effectué par exemple, par le registre à décalage 85, envoyant les données de signal de pôle de terme de ler ordre direct et non retraité W(n), comportant les bits de données (bn1, b*'l,b'2 1... tels que reçus depuis l'unité de conversion parallèle-série et de transmission 84, vers
les mémoires 91 et 92.
k. Des premiers et deuxièmes moyens de mémoire recherchent le contenu de mémoire respectif adressé du terme de ler ordre. Ceci peut être effectué par exemple, par la mémoire 91 allant chercher le contenu de mémoire adressé du terme de ler ordre MEM1, et la mémoire 92 allant chercher le contenu de mémoire adressé du terme de ler ordre MEM2, adressés tous deux par les données de signal de pôle de terme du ler ordre W(n) ayant les bits de données (bn, b',, -2 -) 1. Commande pour permettre aux données de terme de ler ordre contenues dans la première mémoire d'être récupérées vers l'unité de traitement de signal de pôle, et stockées dans celle-ci. Ceci peut être effectué par exemple, en délivrant un signal de commande CTRL-1 au premier sélecteur 81, de façon que le contenu de mémoire du terme de premier ordre MEM1 dans la mémoire 91 puisse être sélectionné par le sélecteur 81 et récupéré vers l'unité de traitement de
signal de pôle 83.
m. Une unité de traitement de signal de pôle divise les données de terme d'ordre 0 contenues à l'étape h un nombre désigné de plis, et les ajoute aux données de terme de ler ordre pour obtenir le nouveau signal de pôle. Ceci peut être effectué par exemple, par l'unité de traitement de signal de pôle 83 divisant les données de terme d'ordre 0 à l'étape h de deux plis, et les ajoutant aux données de terme de ler ordre MEM1 pour obtenir le nouveau signal de pôle et le stocker dans le registre 831 de l'unité de traitement de signal de pôle
83 représentée sur la figure 15.
n. Une unité de traitement de signal de pôle recherche le nouveau signal de pôle obtenu à l'étape m seulement vers le deuxième sélecteur. Ceci peut être effectué par exemple, par l'unité de traitement de signal de pôle 83 recherchant le nouveau signal de pôle POLE obtenu à l'étape m seulement vers le deuxième
sélecteur, et non vers l'unité de conversion parallèle-
série et de transmission 84, de façon que le signal de pôle W(n) contenu dans celle-ci ne puisse pas être rafraîchi. o. Des deuxièmes moyens de mémoire recherchent les données de terme de ler ordre vers l'unité de traitement de signal nul, qui les ajoutent aux données de terme d'ordre 0 qui ont été divisées un nombre désigné de plis. Ceci peut être effectué par exemple, par la mémoire 92 recherchant les données du terme de ler ordre MEM2 vers l'unité de traitement de signal nul 86 représentée sur la figure 21, qui ajoute les données de terme d'ordre 0 réinjectées par le registre 863 à l'étape i, qui ont été divisées en deux plis, vers les données de terme de ler ordre MEM2, et contient le résultat additionné dans le registre 861 de l'unité de
traitement de signal nul 86.
p. Une unité de traitement de signal nul répète
pour terminer, et générer les données de signal filtré.
Ceci peut être effectué par exemple, en traitant complètement de façon répétée tous les bits comprenant les données de signal de pôle W(n) qui sont générées par le positionnement de registre d'étage 863 de l'unité de traitement de signal nul 86, en tant que
signal filtré Y(n).
q. Une unité de traitement de signal génère une somme de produits pour une unité de traitement de signal nul pour générer comme sortie filtrée de dispositif, et retourne à l'étape a jusqu'à ce que les termes de tous ordres soient terminés. Ceci peut être effectué par exemple, par l'unité de traitement de signal de pôle 83 accumulant mes termes ajW(n+l-j) dans son positionnement de registre d'étage 833 et en permettant au positionnement de registre d'étage 863 de l'unité de traitement de signal nul 86 de générer le signal filtré de dispositif Y(n). Puis, la procédure retourne à l'étape a jusqu'à ce que les termes de tous
ordres soient terminés.
La description ci-dessus illustre de façon générale
un processus mettant en oeuvre un filtrage de signal numérique dans un dispositif de banc de filtres numériques tel que celui qui a été décrit sur la figure 7. L'unité de banc de filtres 30 de la figure 7, qui est détaillée sur la figure 8, comporte plusieurs composants constituants qui, bien que chacun puisse inclure des éléments fonctionnels électroniques connus dans l'art, sont associés pour obtenir de façon unique la fonctionnalité qui est utile pour le traitement du signal numérique selon l'invention. Ces composants, connus par les spécialistes dans l'art, ne seront pas décrits ici plus en détail; toutefois, plusieurs des composants constituants qui sont uniques nécessitent une certaine élaboration en référence aux figures 11 à
22 des dessins.
La figure 11 est un dessin schématique d'un sélecteur 81 pour l'unité de banc de filtres numériques 30 de la figure 8, selon le mode de réalisation préféré de l'invention, tandis que la figure 12 représente un
diagramme des temps de fonctionnement de celle-ci.
Comme représenté sur la figure 11, qui décrit un sélecteur convenable pour traiter un signal d'entrée numérique avec une résolution de 16 bits, le sélecteur 81 comporte généralement deux ensembles d'un certain nombre de tampons à trois états XBUF[0:15] et M1BUF[0:15]. Chacun parmi le premier ensemble de 16 tampons à trois états, XBUF[0:15] reçoit le bit de signal de données correspondant du signal numérique d'entrée de 16 bits XIN[0:15]. De façon similaire, chacun parmi le deuxième ensemble de 16 tampons à trois états MlBUF[O:15] reçoit le bit de signal de données correspondant du signal numérique d'entrée de 16 bits
MEMlO[0:15].
Les sorties correspondantes des tampons à trois états des deux ensembles XBUF[0:15] et M1BUF[0:15] sont reliées ensemble, donnant un total de 16 bits de signal de sortie SELl[0:15], qui composent la sortie du sélecteur SELl de la figure 8. Les commandes d'activation de sortie du tampon du premier ensemble de tampons à trois états XBUF[0:15] sont liées ensemble et connectées directement au signal CTRL- 1. Cette ligne est directement connectée aux commandes d'activation du premier ensemble XBUF[0:15], tandis que les commandes d'activation du deuxième ensemble M1BUF[0:15] sont commandées par une version inversée du signal CTRL-1, comme représenté sur le dessin par la présence de l'inverseur 811 qui inverse le signal CTRL-1 avant de commander les tampons à trois états. Ainsi, le sélecteur 81 de la figure 11 est capable de sélectionner soit le signal d'entrée XIN[0:15], soit le signal de réinjection MEMl[0:15], sous le contrôle du signal CTRL-1. La sélection de l'un ou l'autre est basée sur la séquence de minutage décrite sur la figure 12. Dans un exemple de traitement de signal impliquant une résolution de données de K bits, l'aménagement de sélection peut être mis en oeuvre dans des fenêtres temporelles de traitement subdivisées en K unités 0, 1, 35..., et K-l; comme représenté sur la figure 12. Ainsi, le diagramme des temps de la figure 12 ne décrit que l'aménagement pour sélectionner le signal XIN dans la
fenêtre temporelle 0 pour le LSB des données traitées.
Pour l'autre sélecteur 82 de l'unité de banc de filtres numériques 30 de la figure 8, le dessin schématique de la figure 13 montre une mise en oeuvre de sa conception. La figure 14 représente le diagramme des temps de fonctionnement du sélecteur de la figure 13. Le mode de réalisation du sélecteur 82 de la figure 13 est similaire en configuration de circuit à celui du sélecteur 81 indiqué sur la figure 11, à l'exception du fait que le positionnement de tampon à trois états MBUF[0:15] sélectionne le signal de réinjection à plusieurs bits MEMl[0:15], tandis que PBUF 0-15 sélectionne le signal de pôle à plusieurs bits POLE[0:15]. Soit le signal de réinjection MEM1, soit de pôle POLE, est sélectionné par le signal de commande CTRL-2 pour être le signal de sortie sélectionné SEL2 du sélecteur 82. Le positionnement de tampon MBUF[0:15] est connecté directement à CTRL-2, pour sélectionner MEMl[0:15] lorsque CTRL-2 est présent. Un inverseur 821 est de même utilisé pour obtenir une version inversée du signal CTRL-2 pour la commande de sélection de PBUF[0:15] pour sélectionner
POLE[0:15].
La figure 15 est un dessin schématique de l'unité de traitement de signal de pôle 83 de la figure 8,
selon un mode de réalisation préféré de l'invention.
Comme le montrent les dessins, l'unité de traitement de signal de pôle 83 comporte généralement un réseau de registres 831, un réseau d'additionneurs 832, un ensemble de réseaux de registres d'étages 833 et une certaine logique de soutien sous la forme d'un réseau 837 de postes ET-OU. De nouveau, puisque l'unité de traitement de signal de pôle 83 est un composant constituant de l'unité de banc de filtres numériques , l'exemple présenté sur la figure 15 suppose le traitement de données de signal numérique ayant une résolution de 16 bits. Ceci est exprimé sur dessin par des indications telles que LATCHO[0:15], ADD[0:15], LATCH1[0:15],...,LATCH5[0:15], et MUX1[0:15],..., et
MUX510:15] pour les composants.
En général, en référence de nouveau à la figure 8, l'unité de traitement de signal de pôle 83 reçoit deux signaux d'entrée SEL1 et SEL2 pour traitement et génération du signal de pôle de sortie POLE. Toutefois, la logique détaillée de la figure 15 montre que d'autres signaux de commande sont également impliqués dans le traitement. De façon spécifique, ceux-ci comportent LB[1] - LB[5], qui sont respectivement la
version inversée des signaux de commande d'état L[1] -
L[5], des signaux de commande de registre d'étage CL[1] - CL[5], pour le premier jusqu'au cinquième étage de l'ensemble de cinq registres d'étage LATCH1 - 5 du réseau 833, ainsi que le signal de conditionnement SEL3 pour les portes ET-OU MUX1-5 du réseau 837, qui décide si l'entrée SEL2 doit ou non être divisée en M plis, ou divisée par deux dans le mode de réalisation décrit. Le premier signal de données SEL1[0:15], ayant une résolution de 16 bits, délivré à l'unité de traitement de signal de pôle 83 constitue l'entrée B de l'additionneur ADD du réseau d'additionneurs 832, tandis que le deuxième signal de données SEL2[0:15] est l'entrée de données vers chacun des étages des réseaux
de registres à décalage 833.
En fonctionnement, le deuxième signal de données SEL2[0:15] est d'abord verrouillé le registre sélectionné dans un registre sélectionné parmi les registres d'étage LATCH1-5 du réseau 833 par le signal
activé des signaux de commande de verrous CL[1]-CL[5].
La sélection est effectuée sur l'un parmi les cinq étages du mode de réalisation décrit. Les signaux de commande d'état d'étage inversés L[1]-L[5] sélectionnent ensuite un registre du réseau 833 pour transmission au réseau de portes ET-OU correspondantes 837. La porte sélectionnée du réseau 837, sous conditionnement du signal SEL3, récupère le contenu du registre sélectionné du réseau 833 vers le point d'accès A de l'additionneur 832. L'unité 83 est pilotée par un signal d'horloge CK, qui est directement relayé vers le signal de commande de charge de données du registre 831, qui reçoit la sortie du réseau d'additionneurs 832, et génère la sortie POLE de l'unité de traitement de signal de pôle 83 à son point d'accès Q. Dans l'exemple de la figure 15, le réseau d'additionneurs 832 implique également respectivement des retenues entrantes et des retenues sortantes CIN et CO[0:14]. La figure 16 montre le diagramme des temps fonctionnel de l'unité de traitement du signal de pôle
83 de la figure 15.
La figure 17 est un dessin schématique de l'unité de conversion parallèle-série et de transmission 84 selon un mode de réalisation préféré de l'invention, et
la figure 18 est le diagramme des temps correspondant.
Ceci est une unité de conversion parallèle-série comportant un réseau en cascade 841 de registres du type à bascules FD[0:14]. Un réseau 842 de registres LATO[0:15] pour verrouiller les 16 bits de données traitées, à savoir les données de pôle POLE[0:15], telles que générées par l'unité de traitement de signal de pôle 83, est commandé par un signal HALF, qui maintient les données pour une unité de temps de fenêtre temporelle et génère une sortie désignée en tant que bits BIT[0:15]. Un signal de commande LOAD fournit une commande d'entrée de données à chacun des registres FD[0:14] du réseau 841, après que chacun des bits correspondants BIT[0:15] reçus depuis les registres en réseau 842 a été conditionné par la sortie Q de l'étage précédent par l'intermédiaire d'une porte correspondante des portes ET-OU GMUX0-15 du réseau 843, ainsi que par les bits correspondants de BIT[0:15]. Cet agencement de circuit permet aux données BIT[0:15] d'être chargées dans les registres du type à bascules FD[0:14] lorsque le signal LOAD est piloté vers un niveau logique bas (c'est-à-dire, LOAD=O), et le signal d'horloge CK change d'état. Comme représenté sur la figure 18, le fonctionnement de l'unité de conversion parallèle-série et de transmission 84 de la figure 8 permet la conversion parallèle- série du signal POLE[0:15] de 16 bits en parallèle vers le signal en
série désiré SERIAL.
La figure 19 est un dessin schématique du registre à décalage 85 de la figure 8 selon un mode de réalisation préféré de l'invention. Comme représenté sur la figure 8, le registre à décalage 85 reçoit et maintient les données en série, telles que fournies par l'unité de conversion parallèle-série et de
transmission 84 en une séquence synchronisée. SHIFT[1]-
SHIFT[5] sont utilisés pour synchroniser le décalage successif des bits de données entrant dans les cinq étages. Les versions inversées des signaux de commande d'état d'étage L[1]-L[5], c'est-à-dire LB[1]- LB[5], sont utilisées pour sélectionner individuellement la source des cinq étages pour construire les bits de signal d'adresse ADDR[1]- ADDR[3], comme indiqué en exemple dans la logique du dessin, sur la base de la séquence temporelle de la figure 20. Les bits de signal d'adresse construit ADDR[1:3] sont ensuite délivrés aux dispositifs de mémoire 91 et 92 (figure 8) pour accéder aux données des coefficients stockées dans un format convenable dans le tableau de correspondance contenu dans ceux-ci. Ces dispositifs de mémoire peuvent être par exemple, des ROM, PLA, classiques, ou des dispositifs quelconques de mémoire à semi-conducteur convenables. La figure 21 est un dessin schématique de l'unité de traitement de signal nul 86 de la figure 8, selon un mode de réalisation préféré de l'invention. Comme représenté sur le dessin, l'unité de traitement de signal nul 86 comporte un réseau de registres 861, un réseau d'additionneurs 862, un ensemble de réseaux de registres à décalage 863, et une logique de soutien sous la forme d'un réseau de portes ET-OU 867. Puisque l'unité de traitement de signal nul 86 est toujours un composant constituant de l'unité de banc de filtres numériques 30, l'exemple représenté sur la figure 21 décrit de nouveau des données de signal numérique ayant une résolution de 16 bits. Ceci est pris en compte sur le dessin par des indications telles que LATCHO[0:15], ADD[0:15], LATCHl[0:15],..., LATCH5[0:15], et
MUXl[0:15],..., et MUX5[0:15], pour les composants.
En référence de nouveau à la figure 8, l'unité de traitement de signal nul 86 reçoit le signal d'entrée MEM2 pour traiter et générer le signal de sortie, qui dans ce cas est la sortie finale du signal filtré pour l'unité de banc de filtres numériques 30, indiquée par les signaux 371 - 375 de la figure 7, ou par
HIGHl[0:15],.., HIGH5[0:15] dans la description de
l'unité de sélection de bande de fréquence 40 représentée sur la figure 10. Toutefois, la logique détaillée de la figure 21 montre que d'autres signaux de commande sont également impliqués dans le traitement. De façon spécifique, ceux-ci comportent LB[1]-LB[5], respectivement version inversée des signaux de commande d'état d'étage L[1]-L[5], les signaux de commande de registre d'étage CL[1]-CL[5] pour les premier à cinquième étages de l'ensemble de cinq registres d'étage LATCH1-5 du réseau 863, ainsi que le signal de conditionnement SEL3 pour les portes ET-OU MUX1-5 du réseau 867, qui décide si l'entrée MEM2 doit ou non être divisée en M plis, ou divisée par deux, dans le mode de réalisation décrit. Le signal de données MEM2[0:15] ayant une résolution de 16 bits, fourni à l'unité de traitement de signal nul 86 est sensiblement l'entrée B de l'additionneur ADD du réseau
d'additionneurs 862.
En fonctionnement, chaque bit du signal de données MEM2[0:15] est relayé au point d'accès B du réseau d'additionneurs 862, tandis que son point d'accès A est pourvu de la version réinjectée des données contenues dans le registre sélectionné des registres à cinq étages LATCH1-5 du réseau 863. La sélection de l'un quelconque des cinq étages est déterminée par l'état des signaux de commande de verrou CL[1]-CL[5]. Les signaux de commande d'état d'étage L[1]-L[5] inversés sélectionnent ensuite un registre du réseau 863, pour transmission à sa porte ET-OU correspondante du réseau 867. La porte sélectionnée du réseau 867, sous conditionnement du signal SEL3, récupère le contenu du registre sélectionné du réseau 863 vers le point d'accès A de l'additionneur du réseau 862. Comme dans le cas o l'unité de traitement de signal de pôle 83 a été décrite en référence à la figure 15, l'unité de traitement de signal nul 86 est pilotée par un signal d'horloge CK qui est directement relayé vers le signal de commande de charge de données du registre 861, qui reçoit la sortie du réseau d'additionneurs 862, et génère au point d'accès Q le signal ZERO[0:15], qui devient la sortie de l'unité de traitement de signal nul 86. Dans l'exemple décrit du fonctionnement de la figure 21, le réseau d'additionneurs 862 utilise également respectivement des retenues entrantes et des retenues sortantes CIN et CO[0:14]. La figure 22 montre le diagramme des temps de fonctionnement de l'unité de traitement de signal nul 86 de la figure 21. Bien que l'invention ait été décrite au moyen d'un exemple et en termes de modes de réalisation préférés, il faut comprendre que l'invention n'est pas limitée aux modes de réalisation décrits. Le réseau de bancs de filtres numériques par exemple, n'est pas limité à une profondeur de cinq étages, et le signal de données n'est pas limité à une résolution de 16 bits. En conséquence, l'invention est destinée à recouvrir divers modifications et agencements similaires. Le
champ de revendications annexées doit être considéré
avec la plus large interprétation de façon à englober
ces modifications et structures similaires.
Claims (33)
1. Dispositif de banc de filtres numériques pour filtrer un signal d'entrée externe, pour générer un signal de sortie numérique filtré, comprenant des moyens de sélecteur de signal d'entrée, pour sélectionner soit un signal d'entrée externe, soit un signal de contre- réaction filtré passe-bas précédent, pour fournir un signal d'entrée de filtre (23); des moyens de banc de filtres pour recevoir le signal d'entrée de filtre (23) et pour filtrer le signal d'entrée de filtre pour générer un signal filtré passe-haut et un signal filtré passe-bas (335), le signal filtré passe-bas (335) comportant un signal de sortie filtré passe-bas et un signal de contre-réaction filtré passe-bas; et des moyens de sélection de banc de fréquence sensibles au signal filtré passe-haut (371) pour générer le signal de sortie numérique filtré; dans lequel les moyens de banc de filtres comportent des moyens pour appliquer un algorithme d'arithmétique répartie au signal d'entrée de filtre (23), pour générer une première et une deuxième sommations de termes de produit représentant respectivement le signal filtré passe-haut (371) et le signal filtré passe-bas (335); et dans lequel les moyens de banc de filtres comportent des moyens de filtre passe-bas pour générer le signal de contre-réaction filtré passe-bas en
utilisant une vitesse d'échantillonnage décimée.
2. Dispositif de banc de filtres numériques selon la revendication 1, dans lequel les moyens de banc de filtres comportent une pluralité de moyens de filtres organisés comme un banc de moyens de filtres, dans lequel la pluralité de moyens de filtres génèrent une pluralité de sorties filtrées ayant une pluralité de bandes de fréquence, et dans lequel chaque bande de la pluralité de bandes de fréquence recouvre au plus légèrement une autre bande de la pluralité de bandes de fréquence.
3. Dispositif de banc de filtres numériques selon la revendication 1, dans lequel les moyens de bancs de filtres comportent une pluralité de moyens de filtre organisés en une pluralité de bancs de moyens de filtre, dans lequel la pluralité de moyens de filtre génère une pluralité de sorties filtrées ayant une pluralité de bandes de fréquence, et dans lequel chaque bande de la pluralité de bandes de fréquence recouvre au plus légèrement une autre bande de la pluralité de
bandes de fréquence.
4. Dispositif de banc de filtres numériques selon la revendication 2, dans lequel la pluralité de moyens de filtre comporte des moyens de filtre passe-haut pour générer le signal filtré passe-haut (371) et des moyens de filtre passe-bas pour générer le signal filtré
passe-bas (335).
5. Dispositif de banc de filtres numériques selon la revendication 2, dans lequel la pluralité de moyens de filtre comporte des moyens de filtre passe-haut pour générer le signal filtré passe-haut (371), des moyens de filtre passe-bas pour générer le signal filtré passe-bas (335), et une pluralité de signaux filtrés passe-bande pour générer une pluralité de signaux filtrés passe-bande, et dans lequel les moyens de sélection de banc de fréquence sont en outre sensibles à la pluralité de signaux filtrés passe-bande pour
générer le signal de sortie numérique filtré.
6. Dispositif de banc de filtres numériques selon la revendication 1, comprenant en outre des moyens convertisseurs analogique-numérique pour convertir le signal d'entrée externe en un format numérique pour traitement pas les moyens sélecteurs de signal d'entrée.
7. Dispositif de banc de filtres numériques selon la revendication 4, dans lequel les moyens de filtre passe-haut et les moyens de filtre passe-bas reçoivent
simultanément le signal d'entrée de filtre (23).
8. Dispositif de banc de filtres numériques selon la revendication 5, dans lequel les moyens de filtre passe-haut, les moyens de filtre passe- bas, et la pluralité de moyens de filtre passe-bande reçoivent
simultanément le signal d'entrée de filtre (23).
9. Dispositif de banc de filtres numériques selon la revendication 1, dans lequel les moyens de sélecteur de signal d'entrée comportent un premier et un deuxième réseaux (90, 100) de moyens de tampon à trois états ayant des première et deuxième lignes de sortie respectives, dans lequel les première et deuxième lignes de sortie sont reliées pour former une ligne de sortie de sélecteur pour transporter le signal d'entrée de filtre (23), dans lequel le premier réseau (90) de moyens de tampon à trois états comporte une première entrée pour recevoir le signal d'entrée externe, dans lequel le deuxième réseau (100) de moyens de tampon à trois états comporte une deuxième entrée pour recevoir le signal de contre-réaction filtré passe-bas, et dans lequel le premier et le deuxième réseaux (90, ) de moyens de tampon à trois états comportent une entrée d'activation de sortie pour commander la sélection parmi le signal d'entrée externe et le signal de contre- réaction filtré passe-bas, pour fournir le
signal d'entrée de filtre (23).
10. Dispositif de banc de filtres numériques selon la revendication 1, dans lequel le signal de contre-réaction filtré passe-bas est constitué d'une pluralité de signaux de contre-réaction, dans lequel les moyens sélecteur de signal d'entrée comportent une première pluralité de réseaux de moyens de tampons à trois états comportant une première pluralité de lignes de sortie, la première pluralité de réseaux comportant un premier réseau de moyens de tampon à trois états ayant une première ligne de sortie correspondante, et une deuxième pluralité de réseaux de moyens de tampon à trois états ayant une deuxième pluralité de lignes de sortie respectives, dans lequel la première pluralité de lignes de sortie sont reliées pour former une sortie de sélecteur pour transporter le signal d'entrée de filtre (23), dans lequel le premier réseau de moyens de tampon à trois états comporte une première entrée pour recevoir le signal d'entrée externe, dans lequel la deuxième pluralité de réseaux comporte pour chacun une deuxième entrée pour recevoir un signal correspondant de la pluralité de signaux de contre-réaction, et dans lequel la première pluralité de réseaux de moyens de tampons à trois états comporte une entrée d'activation de sortie pour commander la sélection entre le signal d'entrée externe et la pluralité de signaux de contre-réaction pour délivrer le signal
d'entrée de filtre (23).
11. Dispositif de banc de filtres numériques selon la revendication 1, dans lequel les moyens de sélecteur de bande de fréquence comportent un premier et un deuxième réseaux de moyens de tampon à trois états ayant des première et deuxième lignes de sortie respectives, dans lequel les première et deuxième lignes de sortie sont reliées pour former une sortie de dispositif pour transporter le signal de sortie de dispositif, dans lequel le premier réseau de moyens de tampon à trois états comporte une première entrée pour recevoir le signal filtré passe- haut (371), dans lequel le deuxième réseau de moyens de tampon à trois états comporte une deuxième entrée pour recevoir le signal filtré passe- bas (335), et dans lequel le premier et le deuxième réseaux de moyens de tampon à trois états comportent une première et deuxième entrées d'activation de sortie respectives pour commander indépendamment la sélection parmi le signal filtré passe-haut (371) et le signal filtré passe-bas (335), pour transmission vers la sortie de dispositif.
12. Dispositif de banc de filtres numériques selon la revendication 11, dans lequel le signal de sortie filtré passe-bas est un signal d'une séquence de signaux de contre-réaction filtrés passe-bas, et le signal de sortie filtré passe-bas reçu par le deuxième réseau de moyens de tampon à trois états est un signal de contre-réaction filtré final passe-bas de la
séquence de signaux de contre-réaction filtrés passe-
bas.
13. Dispositif de banc de filtres numériques selon la revendication 5, dans lequel les moyens de sélecteur de bande de fréquence comportent une première pluralité de réseaux de moyens de tampon à trois états ayant une pluralité de lignes de sortie, la première pluralité de réseaux de moyens de tampon à trois états comportant un premier réseau de moyens de tampon à trois états, un deuxième réseau de moyens de tampon à trois états, et une deuxième pluralité de réseaux de moyens de tampon à trois états, dans lequel la pluralité de lignes de sortie sont reliées pour former une sortie de dispositif pour transporter le signal de sortie de dispositif, dans lequel le premier réseau de moyens de tampon à trois états comporte une première entrée pour recevoir le signal filtré passe-haut (371), dans lequel le deuxième réseau de moyens de tampon à trois états comporte une deuxième entrée pour recevoir le signal filtré passe-bas (335), dans lequel la deuxième pluralité de réseaux de moyens de tampon à trois états comporte pour chacun une troisième entrée pour recevoir un signal correspondant de la pluralité de signaux filtrés passe-bande, et dans lequel la première pluralité de réseaux de moyens de tampon à trois états comportent une pluralité d'entrées d'activation de sortie respectives pour commander indépendamment la sélection respective parmi le signal filtré passe-haut (371), le signal filtré passe-bas (335) et la pluralité de signaux filtrés passe-bande, pour transmission vers la sortie de dispositif.
14. Dispositif de banc de filtres numériques selon la revendication 13, dans lequel le signal de sortie filtré passe-bas est un signal d'une séquence de signaux de contre-réaction filtrés passe-bas, et le signal filtré passe-bas (335) reçu par le deuxième réseau de moyens de tampon à trois états est un signal de contre-réaction filtré final passe-bas de la
séquence de signaux de contre-réaction filtrés passe-
bas.
15. Dispositif de banc de filtres numériques selon la revendication 2, dans lequel chacun des moyens de filtre comporte des premiers et deuxièmes moyens de sélection de signal, des moyens de traitement de signal de pôle, des moyens de conversion parallèle-série, des moyens de registre à décalage, des premiers et deuxièmes moyens de mémoire et des moyens de traitement de signal nul, dans lequel les premiers moyens de sélection de signal comportent une première entrée pour recevoir le signal d'entrée de filtre (23), une deuxième entrée pour recevoir une première sortie de données de mémoire provenant des premiers moyens de mémoire, et une sortie pour transmission sélective de la première sortie de données de mémoire en tant que premier signal sélectionné, les moyens de traitement de signal de pôle comportent une première entrée pour recevoir le premier signal sélectionné et une deuxième entrée pour recevoir une deuxième sortie sélectionnée depuis les deuxièmes moyens de sélection de signal, lesdits moyens de traitement de signal de pôle générant un signal de pôle (W(n)) pour inclusion dans les sommations de termes de produit selon l'algorithme d'arithmétique répartie; les deuxièmes moyens de sélection de signal comportent une première entrée pour recevoir le signal de pôle (W(n)), une deuxième entrée pour recevoir la première sortie de données de mémoire, et une sortie pour transmission de la première sortie de données de mémoire sélectionnée en tant que deuxième signal sélectionné, les moyens de conversion parallèle-série comportent une entrée pour recevoir le signal de pôle (W(n)), lesdits moyens de conversion parallèle-série convertissant le signal de pôle (W(n)) depuis un format parallèle vers un format série, comportant une pluralité de bits de donnée, les moyens de registre à décalage comportent une entrée pour recevoir le signal de pôle (W(n)) de format en série et comportent des moyens pour construire une première et une deuxième adresses de mémoire en utilisant des bits de données du signal de pôle (W(n)) de format en série, les premiers moyens de mémoire comportent des premiers moyens d'adressage pour récupérer des premières données de coefficient caractéristique de filtre numérique stockées dans les moyens de registre à décalage et pour stocker les premières données de coefficient caractéristique de filtre numérique récupérées en tant que premières données de mémoire, les deuxièmes moyens de mémoire comportent des deuxièmes moyens d'adressage pour récupérer des deuxièmes données de coefficient caractéristique de filtre numérique stockées dans les moyens de registre à décalage et pour stocker les deuxièmes données de coefficient caractéristique de filtre numérique récupérées en tant que deuxièmes données de mémoire, et les moyens de traitement de signal zéro comportent une entrée pour recevoir les deuxièmes données de mémoire, des moyens pour traiter les deuxièmes données de mémoire en tant que sommations de termes de produit conformément à l'algorithme d'arithmétique répartie, et des moyens pour transmettre les deuxièmes données de mémoire traitées en tant que signal filtré passe-haut
(371) et signal filtré passe-bas (335).
16. Dispositif de banc de filtres numériques selon la revendication 15, dans lequel les moyens de traitement de signal zéro comportent des moyens pour transmettre les deuxièmes données de mémoire traitées en tant que signal filtré passe-haut (371), signal
filtré passe-bas (335) et signal filtré passe-bande.
17. Dispositif de banc de filtres numériques selon la revendication 16, dans lequel les premiers moyens de sélection de signal comportent un premier et un deuxième réseaux de moyens de tampon à trois états ayant des première et deuxième lignes de sortie respectives, dans lequel les première et deuxième lignes de sortie sont reliées pour former une première sortie de sélecteur, et dans lequel le premier et le deuxième réseaux de moyens de tampon à trois états comporte une première et une deuxième entrées d'activation de sortie respectives pour commander indépendamment la fourniture du premier signal
sélectionné à la première sortie sélectionnée.
18. Dispositif de banc de filtres numériques selon la revendication 16, dans lequel les deuxièmes moyens de sélection de signal comportent un premier et un deuxième réseaux de moyens de tampon à trois états ayant des première et deuxième lignes de sortie respectives, dans lequel les première et deuxième lignes de sortie sont reliées pour former une deuxième sortie de sélecteur, et dans lequel le premier et le deuxième réseaux de moyens de tampon à trois états comportent une première et une deuxième entrées d'activation de sortie respectives pour commander indépendamment la fourniture du deuxième signal
sélectionné à la deuxième sortie sélectionnée.
19. Dispositif de banc de filtres numériques selon la revendication 16, dans lequel les moyens de traitement de signal de pôle comprennent un réseau de registres, un réseau d'additionneurs, un ensemble de réseaux de registres d'étage, et un réseau de portes logiques ET-OU, dans lequel l'ensemble de réseaux de registres d'étage comporte des moyens pour recevoir le deuxième signal sélectionné et pour verrouiller le deuxième signal sélectionné pour transmission au réseau de portes logiques ET-OU, le réseau de portes logiques ET-OU comporte des moyens pour recevoir le deuxième signal sélectionné verrouillé, des moyens pour conditionner le deuxième signal sélectionné verrouillé, et des moyens pour transmettre le deuxième signal sélectionné conditionné au réseau d'additionneurs, le réseau d'additionneurs comporte des moyens pour recevoir le deuxième signal sélectionné conditionné, des moyens pour recevoir le premier signal conditionné, et des moyens pour additionner le deuxième signal sélectionné conditionné et le premier signal sélectionné pour générer une somme de signaux sélectionnés pour transmission au réseau de registres, et le réseau de registres comporte des moyens pour recevoir la somme de signaux sélectionnés et pour verrouiller la somme de signaux sélectionnés en tant que signal de pôle (W(n)), en fonction d'un signal d'horloge.
20. Dispositif de banc de filtres numériques selon la revendication 16, dans lequel les premiers moyens de
mémoire sont une mémoire à lecture seule.
21. Dispositif de banc de filtres numériques selon la revendication 16, dans lequel les deuxièmes moyens
de mémoire sont une mémoire à lecture seule.
22. Dispositif de banc de filtres numériques selon la revendication 16, dans lequel les premiers moyens de mémoire sont un dispositif mémoire logique à réseau programmable.
23. Dispositif de banc de filtres numériques selon la revendication 16, dans lequel les deuxièmes moyens de mémoire sont un dispositif mémoire logique à réseau programmable.
24. Dispositif de banc de filtres numériques selon la revendication 15, dans lequel les moyens de traitement de signal nul comprennent un réseau de registres, un réseau d'additionneurs, un ensemble de réseaux de registres d'étage, et un réseau de portes logiques ET-OU, dans lequel le réseau de portes logiques ET-OU comporte des moyens pour recevoir une sortie de registre depuis l'ensemble de réseaux de registres d'étage, des moyens pour conditionner la sortie de registre pour produire un signal de pôle conditionné, et des moyens pour fournir le signal de pôle (W(n)) conditionné au réseau d'additionneurs, le réseau d'additionneurs comporte des moyens pour recevoir le signal de pôle (W(n)) conditionné et les deuxièmes données de mémoire, des moyens pour additionner le signal de pôle (W(n)) conditionné et les deuxièmes données de mémoire pour produire une sommation, et des moyens pour fournir la sommation au réseau de registres, le réseau de registres comporte des moyens pour recevoir et verrouiller la sommation et des moyens pour fournir la sommation vers l'ensemble de réseaux de registres d'étage, en fonction d'un signal d'horloge, et l'ensemble de réseaux de registres d'étage comporte des moyens pour recevoir la sommation verrouillée et des moyens pour fournir la sommation verrouillée aux moyens de sélection de banc de fréquence en tant que
signal filtré passe-haut (371) et signal filtré passe-
bas (335).
25. Dispositif de banc de filtres numériques selon la revendication 24, dans lequel les moyens de traitement de signal nul comportent en outre des moyens pour fournir la sommation verrouillée aux moyens de sélection de banc de fréquence en tant que signal
filtré passe-bande.
26. Procédé pour actionner un dispositif de banc de filtres numériques pour filtrer un signal d'entrée externe et pour générer un signal de sortie numérique filtré, comprenant les étapes de: a. choix entre le signal d'entrée externe et un signal de contre-réaction passe-bas pour sélectionner une entrée de filtre; b. filtrage de l'entrée de filtre en tant que première sommation de termes de produit conformément à un algorithme d'arithmétique répartie, pour produire un signal filtré passe-haut (371); c. filtrage de l'entrée de filtre en tant que deuxième sommation de termes de produit conformément à l'algorithme d'arithmétique répartie, et à une vitesse d'échantillonnage décimée, pour produire un signal filtré passe-bas (335); d. exécution d'une sélection suivante de l'entrée de filtre comme à l'étape a, en utilisant le signal
filtré passe-bas (335) en tant que signal de contre-
réaction passe-bas; et e. transmission du signal filtré passe-haut (371)
en tant que signal de sortie numérique filtré.
27. Procédé selon la revendication 26, dans lequel les étapes b et c sont exécutées par un banc de filtres qui comporte une pluralité de filtres organisés en tant que banc de filtres unique, dans lequel la pluralité de filtres génère une pluralité de sorties filtrées ayant une pluralité de bandes de fréquence, et dans lequel chacune parmi la pluralité de bandes de fréquence recouvre au plus légèrement une autre de la pluralité
de bandes de fréquence.
28. Procédé selon la revendication 26, dans lequel les étapes b et c sont exécutées par un banc de filtres qui comporte une pluralité de filtres organisés en tant que pluralité de bancs de filtres, dans lequel la pluralité de filtres génère une pluralité de sorties filtrées ayant une pluralité de bandes de fréquence, et dans lequel chacune parmi la pluralité de bandes de fréquence recouvre au plus légèrement une autre de la
pluralité de bandes de fréquence.
29. Procédé selon la revendication 27, dans lequel la pluralité de filtres comporte au moins un filtre passe-haut pour générer le signal filtré passe-haut (371), et un filtre passe-bas pour générer le signal
filtré passe-bas (335).
30. Procédé selon la revendication 27, dans lequel la pluralité de filtres comporte au moins un filtre passe-haut pour générer le signal filtré passe-haut (371), un filtre passe-bas pour générer le signal filtré passe-bas (335), et une pluralité de filtres passe-bande pour générer une pluralité respective de signaux filtrés passe-bande, comportant en outre l'étape de choix entre le signal filtré passe-haut (371) et le signal filtré passe-bande pour sélectionner le signal de sortie
numérique filtré.
31. Procédé selon la revendication 29, dans lequel
les étapes b et c sont exécutées simultanément.
32. Procédé selon la revendication 30, comprenant en outre l'étape de filtrage de l'entrée de filtre en tant que troisième sommation de termes de produit conformément à un algorithme d'arithmétique répartie, pour produire un signal filtré passe-bande, dans lequel les étapes b et c et l'étape de filtrage de l'entrée de filtre en tant que troisième sommation de termes de produit sont exécutées simultanément.
33. Procédé pour actionner un dispositif de banc de filtres numériques pour filtrer un signal d'entrée externe pour produire un signal de sortie numérique filtré, comprenant les étapes de: a. stockage d'un terme de produit initial; b. fourniture du signal d'entrée externe à une unité de pôle; c. addition du signal d'entrée externe au terme de produit initial pour obtenir un signal de pôle (W(n)); d. conversion du signal de pôle (W(n)) en une séquence de bits en série pour fournir un signal de pôle (W(n)) en série; e. adressage d'un premier emplacement de mémoire en fonction de bits de termes d'ordre zéro du signal de pôle (W(n)) en série; f. adressage d'un deuxième emplacement de mémoire en fonction des bits de terme d'ordre zéro du signal de pôle (W(n)) en série; g. fourniture de données de termes d'ordre zéro correspondant au premier emplacement de mémoire à l'unité de pôle; h. fourniture de données de termes d'ordre zéro correspondant au deuxième emplacement de mémoire à une unité zéro; i. adressage d'un premier emplacement de mémoire en fonction de bits de termes de premier ordre du signal de pôle (W(n)) en série; j. adressage d'un deuxième emplacement de mémoire en fonction de bits de termes de premier ordre du signal de pôle (W(n)) en série; k. fourniture de données de termes de premier ordre correspondant au premier emplacement de mémoire à l'unité de pôle; 1. division des données de terme d'ordre zéro fournies à l'unité de pôle un nombre désigné de fois pour obtenir un résultat de division et addition du résultat de division aux données de termes de premier ordre fournies à l'unité de pôle, pour obtenir un nouveau signal de pôle (W(n); m. fourniture de données de termes de premier ordre correspondant au deuxième emplacement de mémoire à l'unité zéro; n. division des données de terme d'ordre zéro fournies à l'unité zéro un nombre désigné de fois pour obtenir un résultat de division et addition du résultat de division aux données de termes de premier ordre fournies à l'unité zéro, pour obtenir des données de signal filtré; o. addition du nouveau signal de pôle aux données de signal filtré; et p. répétition des étapes a à n jusqu'à avoir produit et additionné N-1 termes ordonnés, N étant un
nombre prédéterminé.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW085104197A TW302578B (en) | 1996-04-10 | 1996-04-10 | The digital filter bank structure and its application method |
| GB9620083A GB2323229B (en) | 1996-04-10 | 1996-09-26 | Digital filter bank device structure and the method of operating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2747528A1 true FR2747528A1 (fr) | 1997-10-17 |
| FR2747528B1 FR2747528B1 (fr) | 2000-03-31 |
Family
ID=26310108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9612309A Expired - Fee Related FR2747528B1 (fr) | 1996-04-10 | 1996-10-09 | Structure de dispositif de banc de filtres numeriques et son procede de fonctionnement |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5841681A (fr) |
| JP (1) | JPH09284094A (fr) |
| DE (1) | DE19643167A1 (fr) |
| FR (1) | FR2747528B1 (fr) |
| GB (1) | GB2323229B (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000137960A (ja) * | 1998-10-29 | 2000-05-16 | Internatl Business Mach Corp <Ibm> | デジタルフィルタ、サーボ制御装置及びディスクドライブ装置 |
| JP2000244743A (ja) * | 1999-02-23 | 2000-09-08 | Sony Corp | フィルタバンク構成方法及びフィルタバンク装置 |
| US6495998B1 (en) * | 2000-09-28 | 2002-12-17 | Sunrise Telecom Corp. | Selectable band-pass filtering apparatus and method |
| US6683994B1 (en) * | 2000-11-28 | 2004-01-27 | Xerox Corporation | HVQ-based filtering method |
| US6915264B2 (en) * | 2001-02-22 | 2005-07-05 | Lucent Technologies Inc. | Cochlear filter bank structure for determining masked thresholds for use in perceptual audio coding |
| DE10214123B4 (de) * | 2002-03-28 | 2015-10-15 | Infineon Technologies Ag | Register zur Parallel-Seriell-Wandlung von Daten |
| US7218418B2 (en) * | 2002-07-01 | 2007-05-15 | Xerox Corporation | Digital de-screening of documents |
| WO2004104790A2 (fr) | 2003-05-20 | 2004-12-02 | Kagutech Ltd. | Face arriere numerique |
| EP2803137B1 (fr) * | 2012-01-10 | 2016-11-23 | Cirrus Logic International Semiconductor Limited | Système de filtrage multi-débits |
| KR101314642B1 (ko) * | 2012-08-01 | 2013-10-07 | 동국대학교 산학협력단 | 싱글 필터 뱅크 및 이의 설계방법 |
| RU2684190C1 (ru) * | 2018-05-18 | 2019-04-04 | Федеральное государственное унитарное предприятие "Государственный научно-исследовательский институт авиационных систем" (ФГУП "ГосНИИАС") | Многоскоростной цифровой экстраполятор |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4450533A (en) * | 1980-08-27 | 1984-05-22 | Petit Jean P | Distributed arithmetic digital processing circuit |
| US4766561A (en) * | 1986-06-26 | 1988-08-23 | Motorola, Inc. | Method and apparatus for implementing multiple filters with shared components |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4389538A (en) * | 1981-01-12 | 1983-06-21 | Rockwell International Corporation | Multiplexer for single-octave data processor |
| US4389546A (en) * | 1981-03-23 | 1983-06-21 | The Audichron Company | Digital announcement system including remote loading and interrogation |
| US4410955A (en) * | 1981-03-30 | 1983-10-18 | Motorola, Inc. | Method and apparatus for digital shaping of a digital data stream |
| GB2180114A (en) * | 1985-04-13 | 1987-03-18 | Plessey Co Plc | Digital filters |
| US4835723A (en) * | 1987-04-03 | 1989-05-30 | Tektronix, Inc. | Phase coordinated multistage digital filter |
| US4789852A (en) * | 1987-06-05 | 1988-12-06 | Bailey Guy R | Method and apparatus for converting data in a binary format |
| US5272656A (en) * | 1990-09-21 | 1993-12-21 | Cambridge Signal Technologies, Inc. | System and method of producing adaptive FIR digital filter with non-linear frequency resolution |
| US5442146A (en) * | 1992-04-03 | 1995-08-15 | Weigh-Tronix, Inc. | Counting scale and load cell assembly therefor |
| US5436940A (en) * | 1992-06-11 | 1995-07-25 | Massachusetts Institute Of Technology | Quadrature mirror filter banks and method |
-
1996
- 1996-07-08 US US08/679,430 patent/US5841681A/en not_active Expired - Fee Related
- 1996-08-20 JP JP8218644A patent/JPH09284094A/ja active Pending
- 1996-09-26 GB GB9620083A patent/GB2323229B/en not_active Expired - Fee Related
- 1996-10-09 FR FR9612309A patent/FR2747528B1/fr not_active Expired - Fee Related
- 1996-10-18 DE DE19643167A patent/DE19643167A1/de not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4450533A (en) * | 1980-08-27 | 1984-05-22 | Petit Jean P | Distributed arithmetic digital processing circuit |
| US4766561A (en) * | 1986-06-26 | 1988-08-23 | Motorola, Inc. | Method and apparatus for implementing multiple filters with shared components |
Non-Patent Citations (1)
| Title |
|---|
| RIOUL O: "REGULAR WAVELETS: A DISCRETE-TIME APPROACH", IEEE TRANSACTIONS ON SIGNAL PROCESSING, vol. 41, no. 12, December 1993 (1993-12-01), pages 3572 - 3579, XP000426672 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9620083D0 (en) | 1996-11-13 |
| JPH09284094A (ja) | 1997-10-31 |
| FR2747528B1 (fr) | 2000-03-31 |
| GB2323229B (en) | 1999-01-13 |
| US5841681A (en) | 1998-11-24 |
| DE19643167A1 (de) | 1997-10-16 |
| GB2323229A (en) | 1998-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CH674435A5 (fr) | ||
| FR2747528A1 (fr) | Structure de dispositif de banc de filtres numeriques et son procede de fonctionnement | |
| EP0511095B1 (fr) | Procédé et dispositif de codage-décodage d'un signal numérique | |
| CA2108312C (fr) | Dispositif de combinaison numerique de signaux | |
| US6018754A (en) | Apparatus for filtering a signal utilizing recursion and decimation | |
| EP0014151A1 (fr) | Procédé de traitement des échantillons successifs de signaux et filtre numérique pour la mise en oeuvre du procédé | |
| FR2588680A1 (fr) | Dispositif de calcul d'une transformee de fourier discrete, et son application a la compression d'impulsion dans un systeme radar | |
| EP1232492B1 (fr) | Reseau neuronal et son application pour la reconnaissance vocale | |
| FR2714549A1 (fr) | Filtre numérique et convertisseur analogique-numérique à suréchantillonnage employant ce filtre. | |
| FR2722631A1 (fr) | Procede et systeme de filtrage adaptatif par egalisation aveugle d'un signal telephonique numerique et leurs applications | |
| CA1065510A (fr) | Regulateur de niveau de type numerique | |
| FR2613559A1 (fr) | Appareil de modulation par impulsions codees differentielle et son procede de fonctionnement | |
| EP0574288B1 (fr) | Procédé et dispositif de dissimulation d'erreurs de transmission de signaux audio-numériques codés par transformée fréquentielle | |
| EP0585434B1 (fr) | Procede et dispositif de filtrage pour la reduction des preechos d'un signal audio-numerique | |
| CA1227881A (fr) | Dispositif de traitement numerique de signal | |
| EP0242258A1 (fr) | Dispositif de mise en oeuvre d'un algorithme dit de LEROUX- GUEGUEN,pour le codage d'un signal par prédiction linéaire | |
| FR2731854A1 (fr) | Dispositif de filtrage digital | |
| EP0689366B1 (fr) | Circuit de détection de tonalité téléphonique | |
| FR2466826A1 (fr) | Synthetiseur de sons | |
| EP0517218B1 (fr) | Procédé de filtrage numérique haut débit et dispositif de mise en oeuvre de ce procédé | |
| FR2733649A1 (fr) | Dispositif de retard programmable d'un signal analogique et antenne acoustique programmable correspondante | |
| EP0104290B1 (fr) | Processeur numérique de signal en temps réel | |
| EP0821345B1 (fr) | Procédé d'extraction de la fréquence fondamentale d'un signal de parole | |
| EP0046105B1 (fr) | Dispositif opérateur numérique rapide | |
| EP0615374B1 (fr) | Procédé et dispositif de traitement d'écho entre deux voies de transmission présentant entre elles un couplage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |