FR2739991A1 - Dispositif de filtrage numerique - Google Patents
Dispositif de filtrage numerique Download PDFInfo
- Publication number
- FR2739991A1 FR2739991A1 FR9612432A FR9612432A FR2739991A1 FR 2739991 A1 FR2739991 A1 FR 2739991A1 FR 9612432 A FR9612432 A FR 9612432A FR 9612432 A FR9612432 A FR 9612432A FR 2739991 A1 FR2739991 A1 FR 2739991A1
- Authority
- FR
- France
- Prior art keywords
- unit
- input
- digital signal
- output
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 claims abstract description 12
- 230000000295 complement effect Effects 0.000 claims abstract description 11
- 238000001914 filtration Methods 0.000 claims description 56
- 238000010586 diagram Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000013459 approach Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 238000010276 construction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0227—Measures concerning the coefficients
- H03H17/023—Measures concerning the coefficients reducing the wordlength, the possible values of coefficients
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
L'invention concerne un dispositif de filtrage numérique qui comporte un additionneur (12), un retardateur (14) connecté à l'additionneur et au moins une ligne à rétroaction (71, 72, 73) connecté par une extrémité à la sortie du retardateur et par l'autre extrémité à une entrée de l'additionneur. Une unité (12) d'inversion de signe produit une valeur à signe inversé du signal numérique présent sur une entrée de l'unité d'inversion de signe. Une unité de décalage de bits (16, 18) produit le résultat de l'opération de multiplication d'un nombre sous la forme 2**-n, où n est un entier non négatif, par la valeur d'un signal numérique présent sur l'entrée de l'unité de décalage de bits, l'unité de décalage de bits produisant un signal de sortie indicatif du résultat de l'opération par décalage à droite de n bits dans le signal numérique et par troncation des n bits les moins significatifs du signal numérique.
Description
La présente invention concerne de façon générale un dispositif de filtrage numérique qui est construit sur un circuit intégré sous la forme d'un équipement matériel à application spécialisée et, plus particulièrement, un dispositif de filtrage à réponse impulsionnelle finie qui délivre un signal traité en réponse à un signal numérique, avec élimination de l'ondulation.
Dans la technique antérieure, on connaît plusieurs approches visant à réaliser un filtre numérique. Une approche consiste à contruire un filtre numérique sous la forme d'un équipement matériel à application spécialisée. Le filtre numérique comporte concrètement des circuits retardateurs, des circuits additionneurs, des circuits multiplicateurs, et autres. Une autre approche consiste à réaliser un filtre numérique sous la forme d'un logiciel en utilisant un ordinateur de type universel. Une autre approche consiste à réaliser un filtre numérique en utilisant un processeur de signaux numériques.
Entre toutes ces approches, la première, à savoir la construction du filtre numérique sous la forme d'un équipement matériel, permet de réduire le temps de traitement et autorise I'exécution du traitement en temps réel. Pour cette raison, la construction du filtre numérique sous la forme d'un équipement matériel est considérée comme avantageuse, bien qu'il soit difficile d'incorporer des fonctions supplémentaires et des modifications structurelles dans le filtre numérique réalisé sous forme matérielle après sa construction.
Le filtre numérique construit sous la forme d'un équipement matériel selon l'approche ci-dessus indiquée convient pour des applications dans lesquelles on a besoin d'un grand nombre de filtres qui présentent des performances élevées et des spécifications identiques. Lorsqu'on construit le filtre numérique sur une puce de circuit intégré sous la forme d'un équipement matériel, il est important de réduire la taille du circuit de filtrage numérique sur la puce de circuit intégré.
Les filtres numériques se classent en dispositifs de filtrage à réponse impulsionnelle finie (FIR) et dispositifs de filtrage à réponse impulsionnelle infinie (lit), selon leurs réponses impulsionnelles. Les dispositifs de filtrage IIR comportent habituellement une ligne de rétroaction et sont couramment appelés des filtres numériques récursifs. Les dispositifs de filtrage FIR n'ont pas de ligne de rétroaction et sont couramment appelés des filtres numériques non récursifs.D'un point dc vue général, lorsqu'on compare les deux types l'un à l'autre en liaison avec la taille du circuit, on peut beaucoup plus facilement construire des dispositifs dc filtrage IIR avec une réduction de la taille du circuit. Lorsqu'on construit un filtre numérique sur la puce sous la forme de l'équipement matériel à application spécialisée avec une taille réduite pour le circuit de filtrage tout entier placé sur la puce, I'utilisation du dispositif de filtrage "R se révèle souhaitable par comparaison avec celle du dispositif de filtrage FIR.
Par conséquent, on peut concevoir d'effectuer l'approche ci-dessus mentionnée en faisant appel à un dispositif de filtrage IIR classique. Toutefois, certains problèmes peuvent survenir lorsqu'on construit le dispositif de filtrage IIR classique sur la puce sous la forme d'un équipement matériel, comme indiqué ciaprès.
Lorsqu'on construit sur la puce un dispositif de filtrage IIR classique, sous la forme d'un équipement matériel, en utilisant une représentation en virgule fixe, une certaine dégradation des caractéristiques de filtrage du dispositif de filtrage peut avoir lieu. La figure 10 montre un semblable problème survenant dans le dispositif de filtrage "R classique. Comme représenté, le résultat réel de l'opération de filtrage que fournit le dispositif de filtrage IIR classique est différent de la valeur voulue, et la différence entre le résultat réel et la valeur voulue est trop important.Dans le cas du dispositif de filtrage ci-dessus, la différence entre le résultat réel et la valeur voulue oscille de la manière présentée sur la figure 10, lorsque le signal d'entrée appliqué au dispositif de filtrage est fixé de manière abrupte sur zéro et que cet état du signal d'entrée est maintenu de manière continue. Ce problème du dispositif de filtrage ci-dessus présenté est dû à ce que l'on appelle couramment une ondulation. Si un problème d'ondulation survient, la caractéristique du filtrage du filtre numérique se dégrade considérablement.
De plus, lorsqu'on construit le filtre numérique IIR classique sur la puce de circuit intégré sous la forme de l'équipement matériel, l'existence de multiplicateurs, ou bien, d'additionneurs dans le filtre numérique peut rendre difficile la réduction de la taille du circuit de filtrage global sur la puce. En particulier, la taille des multiplicateurs compris dans le filtre numérique classique est grande, et ceci rend difficile l'obtention d'une taille réduite pour le circuit de filtrage tout entier placé sur la puce.
En outre, lorsqu'une modification conceptuelle visant à augmenter ou diminuer le nombre de bits d'un signal numérique traité par le filtre numérique "R classique est nécessaire, il faut modifier complètement la conception ou le motif d'implantation du circuit de filtrage numérique relativement à chacun des éléments de circuit tcls que les multiplicateurs, les additionneurs et les registres. fi est difficile de réaliser la modification conceptuelle du filtre numérique IIR classique, car un temps de traitement très grand est nécessaire.
Un but de l'invention est de fournir un dispositif de filtrage numérique perfectionné dans lequel les problèmes ci-dessus décrits sont éliminés.
Un autre but de l'invention est de produire un dispositif de filtrage numérique qui évite l'ondulation se produisant dans le filtre numérique classique et qui réduit efficacement la taille du circuit de filtrage tout entier dont les éléments de circuit sont construits sur la puce sous la forme d'un équipement matériel à application spécialisée.
Un autre but de l'invention est de produire un dispositif de filtrage numérique qui permet une réduction de taille du circuit de filtrage tout entier par diminution du nombre des éléments de circuit qui sont construits sur la puce sous la forme d'un équipement matériel à application spécialisée.
Un autre but de l'invention est de produire un dispositif de filtrage numérique qui permet d'effectuer facilement une modification conceptuelle visant à augmenter ou diminuer le nombre de bits d'un signal numérique dans le dispositif de filtrage numérique, avec une réduction du temps de traitement.
Les buts ci-dessus énoncés de l'invention sont obtenus à l'aide d'un dispositif de filtrage numérique qui comporte : un additionneur ; un retardateur connecté à l'additionneur ; au moins une ligne de rétroaction connectée par une extrémité à une sortie du retardateur et par une autre extrémité à une entrée de l'additionneur; une unité d'inversion de signe produisant une valeur à signe inversé pour le signal numérique appliqué à l'entrée de l'unité d'inversion de signe ; et une unité de décalage de bits produisant le résultat d'une opération de multiplication entre un nombre de la forme 2-n, où n est un entier non négatif, et une valeur d'un signal numérique appliqué à l'entrée de l'unité de décalage de bits, l'unité de décalage de bits produisant un signal de sortie indicatif du résultat de l'opération par un décalage à droite de n bits dans le signal numérique et par troncation des n bits les moins significatifs du signal numérique.
Les buts ci-dessus énoncés selon l'invention sont réalisés au moyen d'un dispositif de filtrage numérique qui comporte : une pluralité de circuits de filtrage unités produisant un signal de sortie qui indique le résultat d'une opération de filtrage des bits respectifs d'un signal numérique, où chaque circuit de filtrage unité est prévu pour l'un des bits du signal numérique et comprend un additionneur unité, un registre unité connecté à l'additionneur unité, et au moins une ligne de rétroaction connectée par une extrémité à une sortie du registre unité et par une autre extrémité à une entrée de l'additionneur unité ; et une unité de décalage de bits produisant le résultat d'une opération de multiplication entre un nombre sous la forme 2-n, où n est un entier non négatif, et une valeur d'un signal numérique présent sur l'entrée de l'unité de décalage de bits, l'unité de décalage de bits produisant un signal de sortie indicatif du résultat de l'opération par décalage à droite de n bits dans le signal numérique et par troncation des n bits les moins significatifs du signal numérique.
Le dispositif de filtrage numérique selon l'invention comporte une unité de décalage de bits qui produit le résultat de l'opération de multiplication par décalage à droite de n bits du signal numérique et par troncation des n bits les moins significatifs du signal numérique. L'invention élimine le multiplicateur utilisé dans le dispositif de filtrage numérique classique. Il est possible, selon l'invention, d'éviter l'ondulation qui se produit dans le filtre numérique classique et de réduire efficacement la taille du circuit de filtrage tout entier construit sur la puce sous la forme d'un équipement matériel à application spécialisée.
Le dispositif de filtrage numérique selon l'invention comporte l'unité d'inversion de signe, qui produit une valeur à signe inversé d'un signal numérique sous la forme du complément à 1 par rapport à la valeur du signal numérique, afin d'éliminer un additionneur utilisé par un inverseur de signe du dispositif de filtrage numérique classique. fi est possible, selon l'invention, de produire une réduction de taille du circuit de filtrage tout entier en diminuant le nombre d'éléments de circuit qui sont construits sur la puce sous la forme d'un équipement matériel à application spécialisée.
Le dispositif de filtrage numérique selon l'invention comporte une pluralité de circuits de filtrage unités qui produisent le signal de sortie indiquant le résultat de l'opération de filtrage de bits respectifs d'un signal numérique. I1 est possible, selon l'invention, d'effectuer facilement une modification conceptuelle visant à augmenter ou diminuer le nombre de bits du signal numérique traités par le dispositif de filtrage numérique, avec une réduction du temps de traitement.
La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels:
- les figures 1A, 1B et 1C sont des schémas d'une unité à coefficient 2-n d'un dispositif de filtrage numérique auquel l'invention est appliquée;
- la figure 2 est un schéma de circuit montrant un exemple de l'unité à coefficient 2-n de la figure 1A;
- les figures 3A, 3B et 3C sont des schémas fonctionnels d'un dispositif de filtrage à réponse impulsionnelle infinie (IIR) appartenant à un mode de réalisation de l'invention;
- les figures 4A et 4B sont des diagrammes de formes d'onde servant à expliquer un exemple de fonctionnement du dispositif de filtrage IIR des figures 3A,3Bet3C;;
- les figures SA et SB sont des diagrammes de formes d'onde servant à expliquer un autre exemple de fonctionnement du dispositif de filtrage IIR des figures 3A, 3B et 3C;
- la figure 6 est un schéma fonctionnel montrant un inverseur de signe d'un dispositif de filtrage numérique classique;
- les figures 7A, 7B et 7C sont des schémas montrant une unité d'inversion et de multiplication du dispositif de filtrage IIR;
- la figure 8 est un schéma fonctionnel d'un dispositif de filtrage IIR selon un autre mode de réalisation de l'invention;
- les figures 9A et 9B sont des schémas fonctionnels montrant une pluralité de circuits de filtrage unités du dispositif de filtrage IIR de la figure 8 ; et
- la figure 10 est un diagramme de forme d'onde servant à expliquer l'ondulation apparaissant dans un circuit de filtrage classique.
- les figures 1A, 1B et 1C sont des schémas d'une unité à coefficient 2-n d'un dispositif de filtrage numérique auquel l'invention est appliquée;
- la figure 2 est un schéma de circuit montrant un exemple de l'unité à coefficient 2-n de la figure 1A;
- les figures 3A, 3B et 3C sont des schémas fonctionnels d'un dispositif de filtrage à réponse impulsionnelle infinie (IIR) appartenant à un mode de réalisation de l'invention;
- les figures 4A et 4B sont des diagrammes de formes d'onde servant à expliquer un exemple de fonctionnement du dispositif de filtrage IIR des figures 3A,3Bet3C;;
- les figures SA et SB sont des diagrammes de formes d'onde servant à expliquer un autre exemple de fonctionnement du dispositif de filtrage IIR des figures 3A, 3B et 3C;
- la figure 6 est un schéma fonctionnel montrant un inverseur de signe d'un dispositif de filtrage numérique classique;
- les figures 7A, 7B et 7C sont des schémas montrant une unité d'inversion et de multiplication du dispositif de filtrage IIR;
- la figure 8 est un schéma fonctionnel d'un dispositif de filtrage IIR selon un autre mode de réalisation de l'invention;
- les figures 9A et 9B sont des schémas fonctionnels montrant une pluralité de circuits de filtrage unités du dispositif de filtrage IIR de la figure 8 ; et
- la figure 10 est un diagramme de forme d'onde servant à expliquer l'ondulation apparaissant dans un circuit de filtrage classique.
On va maintenant décrire les modes de réalisation préférés de l'invention.
La figure 3A montre un dispositif de filtrage à réponse impulsionnelle infinie ("R) d'un mode de réalisation de l'invention. Comme on peut le voir sur la figure 3A, le dispositif de filtrage IIR comprend une borne d'entrée, une borne de sortie, au moins une ligne de rétroaction, un additionneur 12, un retardateur unité 14, une unité 16 à coefficient 2-6, et une unité 18 à coefficient 2-9.
Dans le présent mode de réalisation, trois lignes de rétroaction qui connectent une sortie du retardateur unité 14 à une entrée de l'additionneur 12 sont prévues : une première ligne de rétroaction 71, une deuxième ligne de rétroaction 72 et une troisième ligne de rétroaction 73. Aucun élément de circuit n'est placé sur la première ligne de rétroaction 71. L'unité 16 à coefficient 2-6 est placée sur la deuxième ligne à rétroaction 72 par connexion de l'entrée de l'unité 16 à coefficient 2-6 sur la sortie du retardateur unité 14 et par connexion de la sortie de l'unité 16 à coefficient 2-6 sur l'entrée de l'additionneur 12.L'unité 18 à coefficient 2-9 est placée sur la troisième ligne de rétroaction 73 par connexion de l'entrée de l'unité 18 à coefficient 2-9 sur la sortie de l'unité retardateur 14 et connexion de la sortie de l'unité 18 à coefficient 2-9 sur l'entrée de l'additionneur 12.
Un signal d'entrée IN présent sur la borne d'entrée est fourni à l'additionneur 12. Un signal de sortie OUT est produit sur la sortie du retardateur unité 14, et le signal de sortie OUT est fourni à la bome de sortie. De plus, le signal de sortie OUT présent sur la sortie du retardateur unité 14 est fourni à l'additionneur 12 via la première ligne de rétroaction 71 et est ajouté au signal d'entrée IN par l'additionneur 12. De plus, le signal de sortie présent sur la sortie du retardateur unité 14 est multiplié par 2-6 dans l'unité 16 à coefficient 2-6 et est fourni à l'additionneur 12 via la deuxième ligne de rétroaction 72. Le signal résultant qui est présent sur la sortie de l'unité 16 à coefficient 2-6 est soustrait du signal d'entrée IN par l'additionneur 12.De plus, le signal de sortie présent sur la sortie du retardateur unité 14 est multiplié par 2-9 dans l'unité 18 à coefficient et et est fourni à l'additionneur 12 via la troisième ligne de rétroaction 73. Le signal résultant présent sur la sortie de l'unité 18 à coefficient 2-9 est soustrait du signal d'entrée IN par l'additionneur 12. Ainsi, un signal qui indique le résultat de l'addition et des soustractions ci-dessus indiquées est produit sur la sortie de l'additionneur 12, et le signal est envoyé à la bome de sortie via le retardateur unité 14. Le signal résultant qui est présent sur la sortie du retardateur unité 14 et le signal de sortie OUT présent sur la borne de sortie.
Le dispositif de filtrage IIR de la figure 3A produit le résultat de liopération de filtrage du signal numérique en utilisant une représentation en virgule fixe, de manière à donner une taille réduite au circuit de filtrage tout entier construit sous la forme d'un équipement matériel à application spécialisée.
De façon générale, dans un dispositif de filtrage numérique, une opération arithmétique de multiplication portant sur un des coefficients d'une fonction de transfert du dispositif de filtrage numérique et une valeur de signal numérique est effectuée. Dans le dispositif de filtrage numérique du présent mode de réalisation, chacun des coefficients de la fonction de transfert est représenté par un nombre de la forme 2-n ou bien -2-n, où n est un entier non négatif (0, +1, +2, ...). L'opération arithmétique de multiplication de l'un des coefficients de la fonction de transfert par la valeur du signal numérique est effectuée dans le présent mode de réalisation par décalage des bits du signal numérique.
Par exemple, dans le dispositif de filtrage IIR de la figure 3A, 2-6 (qui vaut 1/64) représente l'un des coefficients de la fonction de transfert, et l'opération de multiplication de 2-6 par la valeur de signal numérique est effectuée par l'unité 16 à coefficient 2-6, qui va être décrite ci-après.
La figure 1A montre l'unité 16 à coefficient 2-6 de la figure 3A. Dans le présent mode de réalisation, l'unité 16 à coefficient 2-6 est construite sous la forme d'une unité de décalage de bits qui effectue l'opération arithmétique de décalage vers la droite de 6 bits sur un signal numérique appliqué à l'entrée de l'unité de décalage de bits. Le coefficient "1/64" de la fonction de transfert est représenté par 2-6.
La figure 1B est un schéma montrant l'unité de décalage de bits qui correspond à l'unité 16 à coefficient 2-6 de la figure 1A.
La figure 1C représente un ensemble de fils de connexion disposés entre des bornes de sortie d'un registre d'entrée 10 et des bornes d'entrée d'un registre de sortie 20, cet ensemble de fils réalisant l'unité de décalage de bits de la figure 1B. Sur la figure 1C, le registre d'entrée 10 et le registre de sortie 20 sont des circuits externes, qui sont extérieurement connectés aux entrées et aux sorties de l'unité de décalage de bits.
Comme on peut le voir sur la figure 1C, le fil de connexion qui part de la borne de sortie du registre d'entrée 10 relatif au bit le plus signficatif d'un signal d'entrée est connecté à chacune des 6 bornes d'entrée du registre de sortie 20 associées aux 6 bits les plus significatifs d'un signal de sortie, et ce fil de connexion est en outre connecté à la bome d'entrée suivante du registre de sortie 2-0, à la position décalée de 6 bits vers la droite. Les fils de connexion qui viennent des autres bomes de sortie du registre d'entrée sont respectivement connectées aux bornes d'entrée du registre de sortie 20 correspondant aux positions décalées de 6 bits vers la droite.
La figure 2 montre un ensemble de fils de connexion reliant les bomes de sortie du registre d'entrée 10 et les bornes d'entrée du registre de sortie 20 dans le cas où le signal numérique traité par l'unité 16 à coefficient 2-6 est constitué de 24 bits. L'unité 16 à coefficient 2-6 de la figure 3A est construit à l'aide de la pluralité de fils de connexion de la figure 2 selon l'invention.
Comme on peut le voir sur la figure 2, une unité de décalage de 6 bits vers la droite qui réalise l'unité 16 à coefficient 2-6 est construit à l'aide de l'ensemble de fils de connexion. L'opération arithmétique de multiplication du coefficient 1/64 de la fonction de transfert par la valeur du signal numérique à 24 bits s'effectue par décalage de 6 bits vers la droite dans le signal numérique.
L'unité de décalage de bits ci-dessus décrite sur la figure 2 effectue l'opération arithmétique de décalage de 6 bits vers la droite du signal numérique à 24 bits et fournit le résultat de l'opération arithmétique de multiplication du coefficient 1/64 par la valeur du signal numérique. Comme représenté sur la figure 2, les 6 bits les moins significatifs du signal numérique présent sur les bornes "bO" à "b5" du registre d'entrée 10 (qui sont indiquées par des lignes de hachurage sur la figure 2) sont tronqués. Ces bits sont retirés ou tronqués du résultat de l'opération de multiplication.Le bit le plus significatif du signal numérique, présent sur la borne de sortie "b23" du registre d'entrée 10, est chargé dans les 6 bits les plus significatifs du signal de sortie, aux bornes de sortie correspondantes du registre de sortie 20, et il est en outre chargé dans le bit suivant du signal de sortie, à la borne de sortie du registre de sortie 20 qui correspond à la position décalée de 6 bits vers la droite. De plus, les autres bits du signal numérique présents sur les bornes de sortie "b22" à "b6" du registre d'entrée 10 sont chargés dans les bits décalés de 6 bits vers la droite du signal de sortie, aux bornes de sortie correspondantes du registre de sortie 20.
Avec l'unité de décalage de bits ci-dessus présentée, l'opération arithmétique de multiplication du coefficient 1/64 de la fonction de transfert par le signal numérique à 24 bits est effectuée, et le signal de sortie indiquant le résultat de l'opération de multiplication est transféré au registre de sortie 20. Les 6 bits les moins significatifs du signal numérique, qui sont appliqués par les bornes de sortie "bO" à "b5" du registre d'entrée 10 à l'entrée de l'unité de décalage de bits cidessus indiquée sont tronqués.
Le mode de réalisation de l'unité de décalage de bits de la figure 2 est le cas dans lequel l'unité 16 à coefficient 2-6 traite le signal numérique à 24 bits.
De la mêmc façon, l'unité de décalage de bits selon l'invention se rapportant au cas de l'unité à coefficient 2-n, où n est un entier non négatif, (par exemple, l'unité 18 à coefficient 2-9 de la figure 3A), peut être construit à l'aide d'un ensemble de fils de connexion tel que représenté sur la figure 2. L'unité de décalage de bits se rapportant à l'unité à coefficient 2-n fournit le signal de sortie indiquant le résultat de l'opération arithmétique de multiplication de 2-n, au titre d'un des coefficients de la fonction de transfert, par la valeur du signal numérique. Les n bits les moins significatifs du signal numérique appliqué à l'entrée de l'unité de décalage de bits sont tronqués.
Lc dispositif de filtrage IIR de la figure 3A comporte les lignes de rétroaction 51, 52 et 53. De façon générale, lorsqu'un filtre IIR classique possédant au moins une ligne de rétroaction foumit le résultat d'une opération de filtrage d'un signal numérique en utilisant une représentation en virgule fixe, le problème de l'ondulation peut survenir, comme précédemment décrit en liaison avec la figure 10. Toutefois, le dispositif de filtrage IIR selon le présent mode de réalisation élimine le problème de l'ondulation, puisqu'il comporte l'unité de décalage de bits cidessus décrite. Cest ce qui va être décrit dans la suite.
Pour simplifier, on supposera ici que le signal numérique traité par le dispositif de filtrage IIR du présent mode de réalisation indique la valeur d'un entier. Cette supposition est correcte si le dispositif de filtrage IIR fournit le résultat de l'opération de filtrage du signal numérique en utilisant une représentation en virgule fixe.
Les figures 4A et 4B montrent un exemple du fonctionnement du dispositif de filtrage IIR des figures 3A, 3B et 3C.
En ce qui concerne le fonctionnement du dispositif de filtrage IIR présenté sur les figures 4A et 4B, la valeur du signal de sortie OUT venant du dispositif de filtrage IIR est positive et le signal d'entrée IN du dispositif de filtrage
IIR est fixé à zéro à un instant Tt. Si l'état zéro du signal d'entrée IN est maintenu de façon continue, la valeur du signal de sortie OUT diminue graduellement. La période correspondante est indiquée par une flèche I sur la figure 4B.
IIR est fixé à zéro à un instant Tt. Si l'état zéro du signal d'entrée IN est maintenu de façon continue, la valeur du signal de sortie OUT diminue graduellement. La période correspondante est indiquée par une flèche I sur la figure 4B.
Lorsque la valeur du signal de sortie OUT est en dessous de 512, soit un un signal de sortie indiquant zéro est produit sur la sortie de l'unité 18 à coefficient 2-9. L'unité de décalage de bits associée à l'unité 18 à coefficient 2-9 produit un signal de sortie qui indique le résultat de l'opération de multiplication de 2-9 par la valeur du signal d'entrée. Les 9 bits les moins significatifs du signal d'entrée sont tronqués. A ce moment, il est possible d'ignorer le signal transmis via la troisième ligne de rétroaction 73.
Par conséquent, lorsque la valeur du signal de sortie OUT est en dessous de 512, le dispositif de filtrage "R de la figure 3A équivaut à un dispositif de filtrage IIR tel que présenté sur la figure 3B. La valeur du signal de sortie OUT est en outre graduellement diminuée à partir de 512. La période correspondante est indiquée par une flèche II sur la figure 4B.
Lorsque la valeur du signal de sortie OUT est en dessous de 64 (soit 26), un signal de sortie indiquant zéro est produit sur la sortie de l'unité 16 à coefficient 2-6. L'unité de décalage de bits se rapportant à l'unité 16 à coefficient 2-6 produit un signal de sortie qui indique le résultat de l'opération de multiplication portant sur 2-6 et la valeur du signal d'entrée, et les 6 bits les moins significatifs du signal d'entrée sont tronqués. A ce moment, le signal transmis via la deuxième ligne de rétroaction 72 peut être ignoré.
Par conséquent, lorsque la valeur du signal de sortie OUT est en dessous de 64, le dispositif de filtrage IIR de la figure 3B équivaut à un dispositif de filtrage ER tel que présenté sur la figure 3C. La valeur du signal de sortie OUT est finalement égale à 63 (soit 64 - 1), et cet état du signal de sortie OUT est maintenu de façon continue après cela. La période correspondante est indiquée par une flèche ffl sur la figure 4B.
Les figures SA et 5B montrent un autre exemple du fonctionnement du dispositif de filtrage IIR des figures 3A, 3B et 3C.
En ce qui concerne le fonctionnement du dispositif de filtrage IIR des figures SA et SB, la valeur du signal de sortie OUT venant du dispositif de filtrage
IIR est négative et le signal d'entrée FN appliqué au dispositif de filtrage ER est fixé à zéro à un instant T1. Si l'état zero du signal d'entrée IN est maintenu de façon continue, la valeur du signal de sortie OUT augmente graduellement jusqu'à zéro. La valeur absolue du signal de sortie OUT diminue graduellement. La période correspondante est indiquée par une flèche I sur la figure 5B.
IIR est négative et le signal d'entrée FN appliqué au dispositif de filtrage ER est fixé à zéro à un instant T1. Si l'état zero du signal d'entrée IN est maintenu de façon continue, la valeur du signal de sortie OUT augmente graduellement jusqu'à zéro. La valeur absolue du signal de sortie OUT diminue graduellement. La période correspondante est indiquée par une flèche I sur la figure 5B.
Pendant la période I, la valeur négative du signal de sortie OUT est toujours indiquée par le complément à 2. Lorsque la valeur absolue du signal de sortie OUT diminue sans pour autant être égale à zéro, c'est non seulement un signal de sortie indiquant une valeur non nulle qui est produit sur la sortie de l'unité 16 à coefficient 2-6, mais aussi un signal de sortie indiquant une valeur non nulle qui est produit sur la sortie de l'unité 18 à coefficient 29. Si la valeur absolue du signal de sortie OUT est en dessous d'une certaine valeur, l'unité 16 à coefficient 2-6 et l'unité 18 à coefficient 2-9 délivrent des signaux dont tous les bits sont des "1", puisque les bits les moins significatifs du signal d'entrée ont été tronqués lors du décalage des bits du signal d'entrée.Les signaux de sortie dont tous les bits sont des "1" sont produits par les unités de décalage de bits de l'unité 16 à coefficient 2-6 et de l'unité 18 à coefficient 2-9, puisque les signaux de sortie sont indiqués par le complément à 2 relativement à la valeur du signal d'entrée "-1".
Lorsque la valeur du signal de sortie OUT est égale à zéro, un signal de sortie indiquant zéro est produit sur la sortie de l'unité 18 à coefficient 2-9 aussi bien que sur la sortie de l'unité 16 à coefficient 2-6. L'état zéro du signal de sortie
OUT est maintenu de façon continue après cela. Cette période est indiquée par la flèche II sur la figure SB.
OUT est maintenu de façon continue après cela. Cette période est indiquée par la flèche II sur la figure SB.
Par conséquent, le dispositif de filtrage IIR du présent mode de réalisation élimine le problème de l'ondulation. Toutefois, lorsque la valeur du signal de sortie OUT à l'instant T1 est positive et supérieure à 64, un décalage de courant continu entre les bornes d'entrée et de sortie du dispositif de filtrage IIR se produit finalement en tant qu'erreur de l'opération de filtrage pendant la période nI de la figure 4B.
Ce décalage de courant continu s'élimine facilement à l'aide d'un circuit de découpage du décalage continu placé dans un circuit analogique externe qui est extérieurement connecté au dispositif de filtrage IIR du présent mode de réalisation. Le circuit de découpage du décalage de courant continu est par exemple un condensateur connecté en série au dispositif de filtrage IIR.
Dans l'exemple précédent, il a été tenu compte du fonctionnement du dispositif de filtrage IIR dans le cas où le signal d'entrée IN appliqué au dispositif de filtrage IIR est fixé à zéro à l'instant T1 et où l'état zéro du signal d'entrée IN est maintenu de façon continue. Toutefois, même lorsque le signal d'entrée IN est fixé à une valeur non nulle à l'instant T1, le dispositif de filtrage IIR selon l'invention fonctionne, de manière analogue, d'une façon qui permet d'éliminer le problème de l'ondulation, même si le décalage de courant continu entre les bornes d'entrée et de sortie du dispositif de filtrage "R peut apparaître comme l'erreur de l'opération de filtrage.
Dans le mode de réalisation ci-dessus décrit, un multiplicateur utilisé par le dispositif de filtrage IIR classique est remplacé par une unité de décalage de bits. Comme décrit ci-dessus, le problème de l'ondulation se produisant dans le dispositif de filtrage IIR classique est éliminé par l'unité de décalage de bits du présent mode de réalisation. L'unité de décalage de bits produit le résultat de l'opération de multiplication en décalant de n bits vers la droite le signal numérique et en tronquant les n bits les moins significatifs du signal numérique. L'unité de décalage de bits est construite à l'aide de la pluralité de fils de connexion telle que représentée sur la figure 1C.
n est donc possible, selon le présent mode de réalisation, d'éviter l'ondulation apparaissant dans le filtre numérique classique et de réduire efficacement la taille du circuit de filtrage tout entier construit sur la puce sous la forme d'un équipement matériel à application spécialisée. De plus, il est possible au présent mode de réalisation de réduire le temps de traitement lors de la construction du dispositif de filtrage numérique sur la puce sous la forme d'un équipement matériel à application spécialisée.
On revient maintenant à la figure 3A. Le dispositif de filtrage IIR selon le présent mode de réalisation comporte une unité d'inversion de signe qui produit une valeur à signe inversé du signal numérique qui est présent sur l'entrée de l'unité d'inversion de signe. Par exemple, le dispositif de filtrage IIR du présent mode de réalisation comporte une unité d'inversion de signe qui produit une valeur à signe inversé du signal numérique présent sur la sortie de l'unité 16 à coefficient 2-6.
Dans le présent mode de réalisation, chacun des coefficients de la fonction de transfert du dispositif de filtrage "R est représenté par un nombre de la forme 2-n ou -2-n, où n est un entier non négatif. Le dispositif de filtrage tIR du présent mode de réalisation produit le résultat de l'opération de filtrage du signal numérique en utilisant la représentation en virgule fixe.
La figure 6 montre une unité d'inversion de signe classique est utilisée par le dispositif de filtrage "R classique.
Comme on peut le voir sur la figure 6, l'unité d'inversion de signe classique comporte un inverseur 22 et un additionneur 24 dont l'entrée est connectée à une sortie de l'inverseur 22. Dans l'unité d'inversion de signe classique, l'inverseur 22 produit une pluralité de signaux de bits indiquant des inversions de bits respectifs d'un signal d'entrée "INPUT" se trouvant à une entrée de l'inverseur 22. La valeur "1" présente sur une autre entrée de l'additionneur est ajoutée aux signaux de bits délivrés par l'inverseur 22. Par conséquent, un signal de sortie "OUTPUT" indiquant une valeur à signe inversé du signal d'entrée est produit sur là sortie de l'additionneur 24. L'unité d'inversion de signe classique produit le signal de sortie OUTPUT sous la forme du complément à 2, relativement à la valeur du signal d'entrée INPUT.
Au contraire, l'unité d'inversion de signe du présent mode de réalisation produit le signal de sortie sous la forme du complément à 1, relativement à la valeur du signal d'entrée. Dans le dispositif de filtrage IIR de la figure 3A, l'unité 16 à coefficient 2-6 et l'unité d'inversion de signe sont comprises dans une seule unité, sous la forme d'une unité à coefficient -2-6, sur l'on peut voir sur la figure 7A.
Comme on peut le voir sur la figure 7A, l'unité à coefficient -2-6 produit un signal de sortie "OUTPUT" qui indique le résultat de l'opération de multiplication de la valeur négative "-1/64" (soit -2-6) par la valeur d'un signal d'entrée "INPUT". Ainsi, la multiplication de 2-6 par la valeur du signal d'entrée et l'inversion de signe du résultat de la multiplication sont effectuées par l'unité à coefficient -2-6 de la figure 7A.
Afin de construire l'unité à coefficient -2-6 de la figure 7A, on peut imaginer de connecter l'unité d'inversion de signe classique (figure 6), comportant l'inverseur et l'additionneur 24, à une unité 26 de décalage de 6 bits vers la droite, telle que représentée sur la figure 7B. Dans cette unité à coefficient -2-6, la multiplication de 2-6 par la valeur du signal numérique et l'inversion du signe du résultat de la multiplication sont effectuées. L'unité de décalage de 6 bits vers la droite 26 est construite à l'aide de la pluralité de fils de connexion, comme représenté sur la figure 1C ou sur la figure 2.
L'unité 26 de décalage de 6 bits vers la droite, que l'on peut voir sur la figure 7B, produit le signal de sortie "OUTPUT" indicatif du résultat de l'opération de multiplication de 2-6 et de la valeur à signe inversé du signal numérique présent sur la sortie de l'additionneur 24 par un décalage de 6 bits vers la droite du signal numérique. Toutefois, comme décrit ci-dessus, l'unité de décalage de 6 bits vers la droite 26 tronque les 6 bits les moins significatifs du signal numérique.
Ainsi, la valeur "1" présente sur l'entrée de l'additionneur 24, qui est ajoutée au bit le moins significatif du signal de sortie de l'inverseur 22, est également tronquée par l'unité 26 de décalage de 6 bits vers la droite. Par conséquent, pour construire l'unité à coefficient -2-6 de la figure 7A à l'aide d'une unité d'inversion de signe et d'une unité de décalage de bits, il n'est pas nécessaire d'incorporer l'additionneur 24 de la figure 7B.
La figure 7C montre la structure de l'unité à coefficient -2-6 qui est utilisez par le dispositif de filtrage IIR du présent mode de réalisation. Comme représenté sur la figure 7C, l'unité à coefficient -2-6 est constituée à l'aide de l'inverseur 22 ct de l'unité 26 de décalage de 6 bits vers la droite, lesquels sont directement connectés en série. Pour la raison cidessus indiquée, l'additionneur 24 de la figure 7B n'est pas inclus dans l'unité à coefficient -2-6 de la figure 7C.
L'unité à coefficient -2-6 de la figure 7C produit le résultat de l'opération dc multiplication de 2-6 par la valeur à signe inversé du signal numérique présent sur la sortie de l'inverseur 22. Dans l'unité à coefficient -2-6 du présent mode de réalisation, l'inverseur 22 produit une pluralité de signaux de bits qui indiquent les inversions des bits respectifs du signal numérique "INPUT" présent sur l'entrée de l'inverseur 22. Un signal numérique intermédiaire indiquant la valeur à signe inversé du signal d'entrée "NPUT" est fourni à l'unité 26 de décalage de 6 bits vers la droite.L'unité 26 de décalage de 6 bits vers la droite produit le signal de sortie OUTPUT qui indique le résultat de l'opération de multiplication de 2-6 par la valeur à signe inversé du signal numérique présent sur la sortie de l'inverseur 22, grâce à un décalage de 6 bits vers la droite dans le signal numérique.
Puisque la valeur "1" n'est pas ajoutée au signal numérique intermédiaire délivré par l'inverseur 22, l'unité d'inversion de signe (l'inverseur 22) du présent mode de réalisation produit le complément à "1" relativement à la valeur du signal d'entrée INPUT. Toutefois, puisque l'unité de décalage de 6 bits vers la droite 26 tronque les 6 bits les moins significatifs du signal numérique intermédiaire, l'unité à coefficient -2-6 du présent mode de réalisation produit un signal de sortie OUTPUT qui est identique à celui indiqué par le complément à "2" relativement à la valeur à signe inversé du signal d'entrée INPUT.
Dans le mode de réalisation ci-dessus décrit, l'unité d'inversion de signe produit une valeur à signe inversé d'un signal numérique sous la forme du complément à "1" par rapport à la valeur du signal numérique. L'additionneur 24 utilisé par l'unité d'inversion de signe (figure 6) du dispositif de filtrage numérique classique est éliminé. Par conséquent, il est possible au présent mode de réalisation de produire un circuit de filtrage ayant globalement une taille réduite grâce à la diminution du nombre total d'éléments de circuit construits sur la puce sous la forme d'un équipement matériel à application spécialisée.
Ensuite, on va décrire un dispositif de filtrage IIR selon un autre mode de réalisation de l'invention, en se reportant aux figures 8, 9A et 9B.
Comme précédemment décrit, lorsqu'une modification conceptuelle visant à augmenter ou diminuer le nombre de bits d'un signal numérique traité par le filtre numérique IIR classique est nécessaire, il faut modifier complètement la conception ou le motif d'implantation du circuit de filtrage relativement à chacun des éléments de circuit constitués par exemple des multiplicateurs, des additionneurs et des registres. Il est difficile d'effectuer la modification conceptuelle du filtre numérique IIR classique en raison de l'importance du temps de traitement qu'il faut y consacrer.
Le dispositif de filtrage IIR du présent mode de réalisation est destiné à permettre la modification structurelle ci-dessus indiquée aisément grâce à la structure du dispositif de filtrage IIR en plusieurs circuits de filtrage unités associés à des bits respectifs du signal numérique traité par le dispositif de filtrage, au lieu que ce soit avec plusieurs éléments de circuit conçus pour des fonctions respectives du dispositif de filtrage.
La figure 8 montre un dispositif de filtrage IIR du deuxième ordre selon le présent mode de réalisation de l'invention. Comme on peut le voir sur la figure 8, le dispositif de filtrage IIR comprend une borne d'entrée, une bome de sortie, au moins une ligne de rétroaction, un additionneur 32, un retardateur 34, une unité 36 à coefficient 2-6, un additionneur 38, un retardateur 40, et une unité 42 à coefficient -2-.
Dans le présent mode de réalisation, trois lignes à rétroaction sont prévues : une première ligne de rétroaction 81, une deuxième ligne de rétroaction 82 et une troisième ligne de rétroaction 83. La première ligne de rétroaction 81 est connectée par une extrémité à une entrée de l'additionneur 32 et, par son autre extrémité, à une sortie du retardateur 34, et aucun élément de circuit n'est prévu sur la première ligne de rétroaction 81. La deuxième ligne de rétroaction 82 est connectée par une extrémité à une entrée de l'additionneur 38 et, par son autre extrémité, à une sortie du retardateur 40, et aucun élément de circuit n'est prévu sur la deuxième ligne de rétroaction 82.La troisième ligne de rétroaction 83 est connectée par une extrémité à la sortie du retardateur 40, est connectée par une autre extrémité à l'entrée de l'additionneur 38, et est connectée par une extrémité supplémentaire à l'entrée de l'additionneur 32.
L'unité 42 à coefficient -2-7 est placée sur la troisième ligne à rétroaction 83 du fait de la connexion d'une entrée de l'unité 42 à coefficient -2-7 avec la sortie du retardateur 40 et de la connexion de la sortie de l'unité 42 à coefficient -2-7 avec l'entrée de l'additionneur 38 et l'entrée de l'additionneur 32.
Dans le dispositif de filtrage IIR de la figure 8, un signal numérique présent sur la sortie du retardateur 34 est renvoyé à l'entrée de l'additionneur 32 sous la forme d'un signal de rétroaction "p" sur la première ligne à rétroaction 81, et un signal numérique présent sur la sortie du retardateur 40 est renvoyé sur l'entrée de l'additionneur 38 sous la forme d'un signal de rétroaction "q" sur la deuxième ligne de rétroaction 82. De plus, le signal numérique présent sur la sortie du retardateur 40 est multiplie par la valeur négative "-1/128" (soit -2-7) dans l'unité 42 à coefficient -2-7 et le signal résultant qui est présent sur la sortie de l'unité 42 à coefficient -2-7 est renvoyé sur l'entrée de l'additionneur 32 et sur l'entrée de l'additionneur 38 sous la forme d'un signal de réaction "r" sur la troisième ligne de réaction 83.
Comme décrit ci-dessus, le dispositif de filtrage IIR de la figure 8 est construit à l'une d'une pluralité de circuits de filtrage unités qui sont prévus pour les bits respectifs du signal numérique traité par le dispositif de filtrage, chaque circuit de filtrage unité étant prévu pour l'un des bits du signal numérique.
Les figures 9A et 9B montrent la pluralité de circuits de filtrage unités du dispositif de filtrage IIR de la figure 8.
Comme on peut le voir sur la figure 9A, l'un des circuits de filtrage unités, qui est prévu pour l'un des bits de signal numérique, comprend un sélecteur 52, un additionneur unité 54, un registre unité 57, un sélecteur 58, un additionneur unité 60, un registre unité 62 et un inverseur unité 64. Sur la figure 9A, une unité de décalage de 6 bits vers la droite, relative à l'unité 36 à coefficient 2-6, est prévue entre une sortie du registre unité 56 et une entrée du sélecteur 58, et une unité de décalage de 7 bits vers la droite, relative à l'unité 42 à coefficient -2-7 est connectée à une sortie de l'inverseur unité 64.Chacune des ces unités de décalage de bits est constituée à l'aide d'une pluralité de fils de connexion, qui sont analogues à ceux présentés sur la figure 2, et les unités de décalage de bits ainsi conçues sont séparées des circuits de filtrage unités.
La figure 9B présente la structure détaillée du dispositif de filtrage IIR de la figure 8, dans le cas où le signal numérique traité par le dispositif de filtrage
IIR est constitué de 24 bits. L'unité 36 à coefficient 2-6 et l'unité 42 à coefficient -2-7 de la figure 8 sont chacun construits à l'aide de la pluralité de fils de connexion, que l'on a représenté sur la figure 2.
IIR est constitué de 24 bits. L'unité 36 à coefficient 2-6 et l'unité 42 à coefficient -2-7 de la figure 8 sont chacun construits à l'aide de la pluralité de fils de connexion, que l'on a représenté sur la figure 2.
Ainsi qu'on peut le voir sur la figure 9B, le dispositif de filtrage "R selon le présent mode de réalisation comporte plusieurs circuits de filtrage unités "90(bO) à 90(b23)", qui sont prévus pour les bits respectifs du signal numérique, chaque circuit de filtrage unité étant prévu pour l'un des 24 bits du signal numérique. La plupart des circuits de filtrage unités 90(b0) à 90(b23) sont indiqués par des boîtes rectangulaires en trait interrompu sur la figure 9B, de manière à rendre la représentation plus commode. Les bits respectifs du signal d'entrée IN sont fournis aux bornes d'entrée respectives du dispositif de filtrage unité, et les bits respectifs du signal de sortie OUT sont produits sur les bornes de sortie respectives du dispositif de filtrage unité.
Pour simplifier, on donnera ci-après une description de la structure du circuit de filtrage unité 90(b23), prévu pour ne traiter que le bit le plus significatif du signal numérique, au titre d'un exemple typique des circuits de filtrage unités du dispositif de filtrage IIR selon le présent mode de réalisation.
Comme on peut le voir sur la figure 9B, le circuit de filtrage unité 90(b23) comprend le sélecteur 52, l'additionneur unité 54, le registre unité 56, le sélecteur 48, l'additionneur unité 60, le registre unité 62 et l'inverseur unité 64.
Dans le circuit de filtrage unité 90(b23), l'additionneur unité 54 traite le bit "b23"
du signal d'entrée IN dont tous les bits sont traités par l'additionneur 32 de la figure
8. L'additionneur unité 60 traite le bit "b23" du signal d'entrée IN dont tous les bits
sont traités par l'additionneur 38 de la figure 8. Le registre unité 56 traite le bit
"b23" du signal d'entrée IN dont tous les bits sont traités par le retardateur 34 de la
figure 8. Le registre unité 62 traite le bit "b23" du signal d'entrée IN dont tous les bits sont traités par le retardateur 40 de la figure 8.
du signal d'entrée IN dont tous les bits sont traités par l'additionneur 32 de la figure
8. L'additionneur unité 60 traite le bit "b23" du signal d'entrée IN dont tous les bits
sont traités par l'additionneur 38 de la figure 8. Le registre unité 56 traite le bit
"b23" du signal d'entrée IN dont tous les bits sont traités par le retardateur 34 de la
figure 8. Le registre unité 62 traite le bit "b23" du signal d'entrée IN dont tous les bits sont traités par le retardateur 40 de la figure 8.
Le registre unité 56 du circuit de filtrage unité 90(b23) est connecté par sa sortie à une entrée (A) du sélecteur 58 du circuit de filtrage unité 90(b17) via un fil de connexion. Une entrée (A) du sélecteur 58 du circuit de filtrage unité 90(b23), et des entrée (A) respectives des sélecteurs 58 des circuits de filtrage unités 90(b22) à 90(b17) sont connectées en commun entre elles via des fils de connexion. Une partie correspondante de l'unité de décalage de 6 bits vers la droite associée à l'unité 36 à coefficient 2-6 de la figure 8 est construite dans le circuit de filtrage unité 90(b23) à l'aide des fils de connexion. L'unité de décalage de bits produit un signal de sortie qui donne le résultat de l'opération de multiplication via un décalage de 6 bits vers la droite dans le signal numérique.
L'inverseur unité 64 du circuit de filtrage unité 90(b23) possède une sortie qui est connectée à une entrée (B) du sélecteur 52 ainsi qu'à une entrée (B) du sélecteur 58 du circuit de filtrage unité 90(b16) via des fils de connexion.
L'inverseur unité 64 correspond à l'unité d'inversion de signe associée à l'unité 42 à coefficient -2-7 de la figure 8. Une entrée (B) du sélecteur 52 et une entrée (B) du sélecteur 58 du circuit de filtrage unité 90(b23), ainsi que des entrées respectives (B) des sélecteurs 52 et des entrée respectives (B) des sélecteurs 58 des circuits de filtrage unités 90(b22) à 90(b16) sont connectés en commun les unes aux autres via des fils de connexion. Une partie correspondante de l'unité de décalage de 7 bits vers la droite qui est associée à l'unité 42 à coefficient -2-7 de la figure 8 est construite dans le circuit de filtrage unité 90(b23) à l'aide des fils de connexion.
L'unité de décalage de bits produit un signal de sortie qui donne le résultat de l'opération de multiplication via un décalage de 7 bits vers la droite dans le signal numérique.
Un signal de rétroaction présent sur la ligne de rétroaction 81 du circuit de filtrage unité 90(b23), foumi par le registre unité 56 à l'additionneur 54, correspond à 1 bit du signal de rétroaction p présent sur la première ligne de rétroaction 81 de la figure 8. Un signal de rétroaction présent sur la deuxième ligne de rétroaction 82 du circuit de filtrage unité 90(b23), fourni par le registre unité 62 à l'additionneur unité 60, correspond à un bit du signal de rétroaction q présent sur la deuxième ligne de rétroaction 82 de la figure 8. Un signal de rétroaction présent sur la troisième ligne de rétroaction 83 du circuit de filtrage unité 90(b23), fourni par l'inverseur unité 64 à chacun des sélecteurs 52 et 58 via l'unité de décalage de bit, correspond à un bit du signal de rétroaction r présent sur la troisième ligne de rétroaction 83 de la figure 8.
Dans le présent mode de réalisation, le sélecteur 52 fournit l'un des deux signaux de bits présents sur les entrées A et B du sélecteur 52 à l'additionneur unité 54 par une commande de division temporelle. Ainsi, par la commande de division temporelle, l'une des deux opérations que constituent l'addition entre le signal d'entrée IN et le signal venant de la première ligne de rétroaction 81 et l'addition entre le signal venant de la ligne de rétroaction 83 et le signal venant de la ligne de rétroaction 81 est effectuée par l'additionneur unité 54. De plus, le sélecteur 58 fournit l'un des deux signaux de bits présents sur les entrées A et B du sélecteur 58 à l'additionneur unité 60 par une commande de division temporelle.
Grâce à cette commande de division temporelle, l'une des deux opérations que constituent l'addition entre le signal venant de l'unité de décalage de 6 bits vers la droite et le signal venant de la deuxième ligne de rétroaction 82 et l'addition entre le signal venant de l'unité de décalage de 7 bits vers la droite et le signal venant de la deuxième ligne de rétroaction 82 est effectuée par l'additionneur unité 60.
Dans le cas où les opérations ci-dessus mentionnées d'addition sont effectuées simultanément non pas par la commande de division temporelle, on utilise des additionneurs unités ayant trois bornes d'entrée au lieu des additionneurs unités 54 et 60. Dans ce cas, le sélecteur 52 et le sélecteur 58 ne sont pas nécessaires au circuit de filtrage unité 90(b23).
Dans le présent mode de réalisation, d'autres fils de connexion, qui ne sont pas représentés sur la figure 9A et 9B, sont prévus entre les circuits de filtrage unités. Ces fils de connexion sont utilisés pour transmettre des signaux de "report" venant des additionneurs unités 54 et 60 sur ceux-ci.
Le dispositif de filtrage IIR selon le présent mode de réalisation de la figure 8 est construit à l'aide de la pluralité de circuits de filtrage unités prévus pour les bits respectifs du signal numérique, de la pluralité de fils de connexion prévus pour les unités de décalage de bits, et des fils de connexion supplémentaires cidessus mentionnés servant à transmettre les signaux de report.
Dans le mode de réalisation ci-dessus décrit, le dispositif de filtrage numérique comporte la pluralité de circuits de filtrage unités qui produisent le signal de sortie indiquant le résultat de l'opération de filtrage des bits respectifs du signal numérique traité par le dispositif de filtrage. Puisque le nombre des circuits de filtrage unités compris dans le dispositif de filtrage numérique peut être facilement augmenté ou diminué par modifications de l'implantation des fils de connexion, il est possible au présent mode de réalisation d'effectuer aisément une modification conceptuelle afin d'augmenter ou de diminuer le nombre de bits du signal numérique devant être traités, avec une réduction du temps de traitement.
De plus, lorsque des éléments de circuit du dispositif de filtrage numérique sont construits sur la puce à circuit intégré selon la forme d'un équipement matériel, l'implantation du circuit de filtrage tout entier peut être effectué par répétition régulière du motif du circuit de filtrage unité. 1l est possible au présent mode de réalisation de créer aisément la structure d'implantation du circuit de filtrage tout entier sur la puce. De plus, dans le présent mode de réalisation, on peut facilement réduire l'aire du dispositif de filtrage numérique sur la puce.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir des dispositifs dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.
Claims (12)
1. Dispositif de filtrage numérique, comprenant:
un additionneur (12; 32, 38);
un retardateur (14 ; 34, 40) connecté audit additionneur;
au moins une ligne de rétroaction (71 à 73 ; 81 à 83) connectée par une extrémité à une sortie dudit retardateur et par une autre extrémité à une entrée dudit additionneur;
une unité d'inversion de signe (12 ; 22 ; 42) produisant une valeur à signe inversé d'un signal numérique présent sur une entrée de l'unité d'inversion de signe ; et
une unité de décalage de bits (16, 18 ; 26 ; 36, 42) produisant le résultat de l'opération de multiplication d'un nombre se présentant sous la forme 2-n, où n est un entier non négatif, et de la valeur d'un signal numérique présent sur une entrée de l'unité de décalage de bits, ladite unité de décalage de bits produisant un signal de sortie indicatif du résultat de l'opération par décalage à droite de n bits dans le signal numérique et par troncation des n bits les moins significatifs du signal numérique.
2. Dispositif selon la revendication 1, caractérisé en ce que ladite unité d'inversion de signe (22) produit un complément à 1 par rapport à la valeur du signal numérique présent sur l'entrée de l'unité d'inversion de signe.
3. Dispositif selon la revendication 1, caractérisé en ce que ladite unité de décalage de bits (26) comprend une pluralité de fils de connexion correspondants à des bits respectifs du signal numérique présent sur l'entrée de l'unité de décalage de bits.
4. Dispositif selon la revendication 1, caractérisé en ce que ladite unité d'inversion de signe (22) possède une sortie qui est connectée à une entrée de ladite unité dc décalage de bit, et ladite unité de décalage de bit possède une sortie qui est connectée à l'entrée dudit additionneur.
5. Dispositif selon la revendication 1, caractérisé en ce que chacun des coefficients d'une fonction de transfert dudit dispositif de filtrage numérique est représenté par un nombre de la forme 2-n ou
6. Dispositif selon la revendication 1, caractérisé en ce que ledit dispositif de filtrage numérique produit le résultat d'une opération de filtrage d'un signal numérique en utilisant une représentation en virgule fixe.
7. Dispositif de filtrage numérique, caractérisé en ce qu'il comprend:
une pluralité de circuits de filtrage unités produisant un signal de sortie qui indique le résultat d'une opération de filtrage de bits respectifs d'un signal numérique, où chaque circuit de filtrage unité est prévu pour l'un des bits du signal numérique et comprend un additionneur unité (54, 60), un registre unité (56, 62) connecté audit additionneur unité, et au moins une ligne de rétroaction (81 à 83) connectée par un extrémité à une sortie dudit registre unité et par l'autre extrémité à une entrée dudit additionneur unité ; et
une unité de décalage de bits produisant le résultat de l'opération de multiplication d'un nombre se présentant sous la forme 2-n, où n est un entier non négatif, et de la valeur d'un signal numérique présent sur une entrée de l'unité de décalage de bits, ladite unité de décalage de bits produisant un signal de sortie indicatif du résultat de ltopération par décalage à droite de n bits dans le signal numérique et par troncation des n bits les moins significatifs du signal numérique.
8. Dispositif selon la revendication 7, caractérisé en ce que chacun des coefficients d'une fonction de transfert dudit dispositif de filtrage numérique est représenté par un nombre de la forme 2-n ou -2-n.
9. Dispositif selon la revendication 7, caractérisé en ce que ledit dispositif de filtrage numérique produit le résultat de l'opération de filtrage du signal numérique en utilisant une représentation en virgule fixe.
10. Dispositif selon la revendication 7, caractérisé en ce qu'il comprend en outre une unité d'inversion de signe (64) produisant une valeur à signe inversé d'un signal numérique présent sur une entrée de l'unité d'inversion de signe.
11. Dispositif selon la revendication 10, caractérisé en ce que ladite unité (64) d'inversion de signe produit un complément à 1 par rapport à la valeur du signal numérique.
12. Dispositif selon la revendication 7, caractérisé en ce que ladite unité de décalage de bits comprend une pluralité de fils de connexion correspondant à des bits respectifs du signal numérique présent sur l'entrée de l'unité de décalage de bits.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7265831A JPH09116387A (ja) | 1995-10-13 | 1995-10-13 | デジタルフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2739991A1 true FR2739991A1 (fr) | 1997-04-18 |
| FR2739991B1 FR2739991B1 (fr) | 2001-11-30 |
Family
ID=17422667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9612432A Expired - Fee Related FR2739991B1 (fr) | 1995-10-13 | 1996-10-11 | Dispositif de filtrage numerique |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5798954A (fr) |
| JP (1) | JPH09116387A (fr) |
| CN (1) | CN1099071C (fr) |
| FR (1) | FR2739991B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0948133A2 (fr) * | 1998-03-30 | 1999-10-06 | Texas Instruments Incorporated | Filtre numérique comportant un circuit de quantification efficient |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19738226C1 (de) * | 1997-09-02 | 1999-02-04 | Telefunken Microelectron | Digitale, durchstimmbare Filteranordnung |
| US6711599B2 (en) | 1999-12-03 | 2004-03-23 | Texas Instruments Incorporated | Limit-cycle-absent allpass filter lattice structure |
| JP2001250115A (ja) * | 2000-03-03 | 2001-09-14 | Sony Computer Entertainment Inc | ディジタルフィルタ |
| FR2808139B1 (fr) * | 2000-04-25 | 2003-01-03 | Saint Louis Inst | Procede de filtrage a large dynamique pour filtre numerique recursif implante dans un processeur de signal dsp travaillant avec des nombres entiers |
| US7986932B1 (en) | 2002-11-19 | 2011-07-26 | National Semiconductor Corporation | Fixed point FIR filter with adaptive truncation and clipping and wireless mobile station using same |
| US8321489B2 (en) | 2006-09-15 | 2012-11-27 | National Semiconductor Corporation | Software reconfigurable digital phase lock loop architecture |
| DE102012216897B4 (de) * | 2012-09-20 | 2014-09-11 | Siemens Aktiengesellschaft | Methoden zur Minimierung eines Truncation- Fehlers bei einem MRT |
| JP6015386B2 (ja) * | 2012-11-29 | 2016-10-26 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
| CN104218918A (zh) * | 2013-05-30 | 2014-12-17 | 无锡华润矽科微电子有限公司 | 实现asic音频处理功能的直流滤波电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0266004A2 (fr) * | 1986-10-27 | 1988-05-04 | Koninklijke Philips Electronics N.V. | Filtre numérique non récursif avec des coefficients de multiplication du type puissance-deux |
| WO1993024879A1 (fr) * | 1992-05-26 | 1993-12-09 | Monolith Technologies Corporation | Filtre numerique utilisant des coefficients s'exprimant par des puissances de 2 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2027303C3 (de) * | 1970-06-03 | 1975-09-04 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Filter mit frequenzabhängigen Übertragungseigenschaften für elektrische Analogsignale |
| US4321685A (en) * | 1978-11-20 | 1982-03-23 | Masao Kasuga | Circuit for reducing the limit cycle in a digital filter |
| JPS5571316A (en) * | 1978-11-24 | 1980-05-29 | Hitachi Ltd | Recursive digital filter |
| US4213187A (en) * | 1978-12-14 | 1980-07-15 | Bell Telephone Laboratories, Incorporated | Digital filters with control of limit cycles |
| US4356559A (en) * | 1980-08-01 | 1982-10-26 | Bell Telephone Laboratories, Incorporated | Logic arrangement for recursive digital filter |
| US4791597A (en) * | 1986-10-27 | 1988-12-13 | North American Philips Corporation | Multiplierless FIR digital filter with two to the Nth power coefficients |
| JPS63224408A (ja) * | 1987-03-13 | 1988-09-19 | Fuji Xerox Co Ltd | デイジタルフイルタシステム |
| JPH01145699A (ja) * | 1987-12-02 | 1989-06-07 | Nippon Precision Circuits Kk | 音声信号再生回路 |
| JP2957183B2 (ja) * | 1988-07-29 | 1999-10-04 | 日本電気株式会社 | 巡回型ディジタルフィルタ |
| JPH0537299A (ja) * | 1991-04-12 | 1993-02-12 | Sony Corp | 巡回形デイジタルフイルタ |
| JPH05219475A (ja) * | 1992-01-31 | 1993-08-27 | Sony Corp | エンファシス回路 |
| JP3297880B2 (ja) * | 1992-03-18 | 2002-07-02 | テキサス インスツルメンツ インコーポレイテツド | Ｉｉｒディジタル・フィルタ |
| US5339264A (en) * | 1992-07-27 | 1994-08-16 | Tektronix, Inc. | Symmetric transposed FIR digital filter |
| US5477479A (en) * | 1993-03-08 | 1995-12-19 | Nkk Corporation | Multiplying system having multi-stages for processing a digital signal based on the Booth's algorithm |
| US5499375A (en) * | 1993-06-03 | 1996-03-12 | Texas Instruments Incorporated | Feedback register configuration for a synchronous vector processor employing delayed and non-delayed algorithms |
-
1995
- 1995-10-13 JP JP7265831A patent/JPH09116387A/ja active Pending
-
1996
- 1996-10-11 FR FR9612432A patent/FR2739991B1/fr not_active Expired - Fee Related
- 1996-10-11 US US08/730,504 patent/US5798954A/en not_active Expired - Lifetime
- 1996-10-12 CN CN96121089.3A patent/CN1099071C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0266004A2 (fr) * | 1986-10-27 | 1988-05-04 | Koninklijke Philips Electronics N.V. | Filtre numérique non récursif avec des coefficients de multiplication du type puissance-deux |
| WO1993024879A1 (fr) * | 1992-05-26 | 1993-12-09 | Monolith Technologies Corporation | Filtre numerique utilisant des coefficients s'exprimant par des puissances de 2 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0948133A2 (fr) * | 1998-03-30 | 1999-10-06 | Texas Instruments Incorporated | Filtre numérique comportant un circuit de quantification efficient |
| EP0948133A3 (fr) * | 1998-03-30 | 2001-05-09 | Texas Instruments Incorporated | Filtre numérique comportant un circuit de quantification efficient |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09116387A (ja) | 1997-05-02 |
| CN1158515A (zh) | 1997-09-03 |
| FR2739991B1 (fr) | 2001-11-30 |
| CN1099071C (zh) | 2003-01-15 |
| US5798954A (en) | 1998-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0769849B1 (fr) | Procédé de filtrage numérique large bande et filtre mettant en oeuvre le procédé | |
| EP0046708B1 (fr) | Circuit de traitement numérique en arithmétique distribuée utilisant des multiplexeurs à l'entrée d'une mémoire | |
| EP0942530B1 (fr) | Circuit processeur programmable muni d'une mémoire reconfigurable, pour réaliser un filtre numérique | |
| FR2673779A1 (fr) | Procede de filtrage numerique, filtre et convertisseur analogique-numerique pour la mise en óoeuvre de ce procede. | |
| FR2739991A1 (fr) | Dispositif de filtrage numerique | |
| FR2738651A1 (fr) | Systeme de conversion de frequence d'echantillonnage | |
| EP0926823B1 (fr) | Circuit programmable pour réaliser un filtre numérique | |
| EP0693236B1 (fr) | Procede et structure de filtre fir numerique transpose destine a multiplier un signal d'entree binaire par des coefficents et procede de conception d'un filtre numerique transpose | |
| EP0262032B1 (fr) | Additionneur binaire comportant un opérande fixé, et multiplieur binaire parallèle-série comprenant un tel additionneur | |
| EP2319177B1 (fr) | Dispositif de filtrage a stucture hierarchique et dispositif de filtrage reconfigurable | |
| FR2714549A1 (fr) | Filtre numérique et convertisseur analogique-numérique à suréchantillonnage employant ce filtre. | |
| EP0331963B1 (fr) | Filtre numérique à décimation intégrée | |
| EP0437876A1 (fr) | Multiplieur série programmable | |
| FR2724741A1 (fr) | Circuit electronique de calcul modulaire dans un corps fini | |
| EP0259231A1 (fr) | Dispositif de détermination de la transformée numérique d'un signal | |
| JP2002158561A (ja) | Ｆｉｒフィルタ及びそのデータ処理方法 | |
| EP0472137A1 (fr) | Horloge à division de fréquence fractionnaire et asservissement de cette horloge | |
| EP0695989B1 (fr) | Circuit d'inversion d'éléments d'un corps de galois | |
| EP0320352B1 (fr) | Circuit intégré de calcul numérique pour calculs glissants du type convolution | |
| EP0327445A1 (fr) | Multiplieur numérique généralisé et filtre numérique mettant en oeuvre ce multiplieur | |
| EP1071008A1 (fr) | Procédé pour effectuer une multiplication avec accumulation dans un corps de Galois. | |
| JPH10509011A (ja) | 改良されたディジタルフィルタ | |
| EP0190514A1 (fr) | Dispositif de test en ligne de circuit de calcul de la transformée de Fourier discrète, et circuit comportant un tel dispositif | |
| EP0273802B1 (fr) | Filtre numérique de rang K, et procédé de filtrage correspondant | |
| EP0718755B1 (fr) | Composant électronique capable notamment d'effectuer une division de deux nombres en base 4 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100630 |