FR2733099A1

FR2733099A1 - Commutateur de puissance a porte mosfet a trois broches protege avec niveau de signal de mise a zero d'entree separe

Info

Publication number: FR2733099A1
Application number: FR9604518A
Authority: FR
Inventors: Bruno C Nadd
Original assignee: International Rectifier Corp USA
Current assignee: Infineon Technologies Americas Corp
Priority date: 1995-04-11
Filing date: 1996-04-11
Publication date: 1996-10-18
Also published as: DE19614354A1; SG52684A1; KR960039047A; JP3040342B2; GB2299902B; ITMI960687A1; GB2299902A; IT1285197B1; ITMI960687A0; US5563759A; JPH08307221A; GB9606870D0; KR100197913B1; DE19614354C2

Abstract

La présente invention concerne un dispositif de puissance MOS à grille contrôlée intelligent à trois bornes ayant une protection contre les courts-circuits, surtempératures et surtensions et similaire. Le circuit de commande et les circuits de protection sont alimentés à partir d'une borne d'entrée (17) ou de commande connectée à un microprocesseur. La sortie du microprocesseur est connectée à un circuit diviseur résistif pour produire sélectivement trois potentiels au noeud du diviseur qui comprennent respectivement des signaux de niveaux de marche, d'arrêt et de mise à zéro. Le circuit de commande comprend un circuit de verrouillage R-S (21) qui est passant en l'absence de signal de défaut pour connecter les niveaux des signaux de marche et d'arrêt au dispositif. Pendant un défaut le circuit de verrouillage R-S (21) déconnecte l'entrée du circuit de commande.

Description

COMMUTATEUR DE PUISSANCE A PORTE MOSFET A TROIS BROCHES

PROTEGE AVEC NIVEAU DE SIGNAL DE MISE A ZERO D'ENTREE

- SEPARE

La présente invention concerne des dispositifs de puissance à porte MOS intelligents et concerne, plus particulièrement, un circuit de puissance intelligent dans lequel un signal unique de mise à zéro pour mettre à zéro le circuit de verrouillage de défaut après un défaut est appliqué à la broche d'entrée du circuit et dans lequel le niveau d'entrée de signal d'arrêt du dispositif ne peut pas mettre à

zéro le circuit de verrouillage de défaut du circuit.

Les dispositifs de puissance intelligents sont des dispositifs de commutation de puissance bien connmus dans lesquels un dispositif à porte MOS, typiquement un transistor de puissance MOS à effet de champ ou MOSFET est prévu avec une "intelligence" telle que des circuits qui commandent la température du dispositif, les conditions de courant et de tension et rend le dispositif bloqué quand des conditions de défaut sont mesurées ou attendues. Un dispositif bien connu de ce type est le commutateur de puissance DMOS (MOS à double diffusion) entièrement protégé fabriqué par International Rectifier Corporation. type N IRSF 3010, appelé transistor SMARTFET. SMARTFET est une marque de fabrique de International Rectifier Corporation, le cessionnaire de la présente invention. Le dispositif est formé de manière monolithe dans un boîtier à trois broches ou TO 220. D'autres sûyrles dc boitier peuvent être utilisés. Le boîtier a une broche d'entrée, une broche de drain et une broche de source. La puissance de tonctionnement pour les circuits de commande est fournie à partir des signaux de commande d'entrée à la borne d'entrée. Le dispositif est un MOSFET de puissance de niveau logique monolithe canal N entièrement protégé, avec une résistance à l'état passant de 8,) ohms ct avec une protection de circuit incorporée contre les surintensités, les surtempératures, les décharges électrostatiques et avec une

protection active de surtension.

Le dispositif emploie un circuit de verrouillage qui est intégré dans la puce FET (transistor à effet de champ) de puissance et qui reconnaît et mémorise qu'une erreur s'est produite et enlève, ensuite, le signal de marche de la grille du MOSFET de puissance. Le circuit de verrouillage est mis à zéro et repositionné en maintenant l'entrée au niveau bas pendant une durée minimum spécifiée. Donc, si une condition de défaut persiste et que le circuit de verrouillage est mis à zéro dans le cycle de fonctionnement suivant, le dispositif active la condition de défaut et est de nouveau déclenché, cette condition durant jusqu'à ce que le circuit soit

autrement mis à zéro.

Cette condition peut être évitée en prévoyant une borne séparée de mise à zéro pour le boîtier qui reçoit un signal séparé d'entrée de mise à zéro. Cependant, cela nécessiterait une boîte à cinq bornes et, de plus, empêcherait l'utilisation d'un boîtier de type SOT223. Il est très souhaitable, cependant, de réaliser ce dispositif comme une boîte à trois bornes qui peut être une substitution insérée pour d'autres

boîtes à trois bornes qui sont avec ou sans circuits intelligents.

BREVE DESCRIPTION DE L'INVENTION

Selon la présente invention, un nouveau circuit, qui peut être employé avec le circuit du IRSF 3010, utilise le multiplexage analogique de signaux de marche et d'arrêt d'entrée et de mise à zéro et retient un circuit et un boîtier d'entrée à trois bornes. Le nouveau circuit emploie deux tensions de seuil différentes:

1. Un seuil de mise à zéro qui peut être typiquement de 1 volt ou moins.

2 5 L'abaissement de la borne d'entrée en dessous de ce seuil met à zéro le circuit de

verrouillage de défaut.

2. Un seuil fixé qui peut être typiquement de 3,2 volts. L'augmentation de la borne d'entrée au-dessus de ce seuil rend le dispositif MOS à grille contrôlée passant et son abaissement en dessous de 3,2 volts rend le dispositif MOS à grille

3 0 contrôlée bloqué.

Le signal d'entrée, dans des conditions de non-défaut, est commuté entre une tension au-dessus de la tension de mise à zéro, par exemple, de 2 volts pour rendre le dispositif bloqué et une tension au-dessus de la tension fixée, par exemple, de 5 volts pour rendre le dispositif passant. Si le dispositif est rendu bloqué du fait d'une condition de défaut qui déclenche le circuit de verrouillage de défaut, le circuit de verrouillage de défaut ne peut pas être mis à zéro par la tension de coupure d'entrée qui est plus élevée que la tension de mise à zéro. Ainsi, le circuit de verrouillage n'est pas remis à zéro jusqu'à ce qu'une tension inférieure à 1 volt

soit appliquée à l'entrée.

N'importe quel circuit d'entrée souhaité à trois états peut être utilisé.

Cependant, un nouveau circuit de commande à trois états spécifique est présenté, dans lequel trois signaux distincts sont fournis à partir d'un micro-contrôleur ayant un diviseur résistif consistant en résistances qui peuvent avoir deux valeurs différentes, connectées en série et à travers les bornes d'entrée et de mise à zéro du micro-contrôleur. Le noeud entre les résistances est connecté à la borne d'entrée du circuit du dispositif MOS à grille contrôlée et aura une tension de signal de trois états ou niveaux, en fonction des niveaux de signal des deux ports de sortie du micro-contrôleur. Ces trois niveaux de signal peuvent être de 0 volt (mise à zéro), de 2 volts (pour rendre le dispositif bloqué) et de 5 volts (pour rendre le

2 0 dispositif passant). Evidemment, d'autres valeurs peuvent être utilisées.

Ainsi, la présente invention prévoit l'effet d'un signal d'entrée de mise à zéro

séparé pour un dispositif MOS à grille contrôlée protégé à trois bornes.

D'autres caractéristiques et avantages de la présente invention deviendront

évidents à partir de la description suivante de l'invention qui fait référence aux

2 5 dessins joints.

BREVE DESCRIPTION DES DESSINS

La figure 1 est un schéma fonctionnel d'un commutateur MOS de puissance

protégé de l'art antérieur.

La figure 2 est une vue en perspective d'un boîtier TO 220 à trois broches

typique qui abrite le circuit de la figure 1.

La figure 3a montre le signal d'entrée à la borne d'entrée du circuit de la

figure 1 comme une fonction du temps.

La figure 3b montre le courant de drain du circuit de la figure 1 sur la même

échelle de temps que celui de la figure 3a, en présence d'un défaut continu.

La figure 4 est un schéma fonctionnel du nouveau circuit protégé de l'invention. La figure 5 est un schéma fonctionnel du circuit de sortie analogique pour

fournir une entrée de signal à trois niveaux dans le circuit de la figure 4.

La figure 6a montre le signal d'entrée à la borne d'entrée de la figure 5,

produit par le circuit de la figure 5, comme une fonction du temps.

La figure 6b montre le courant de drain du circuit de la figure 5 sur la même

échelle de temps que celui de la figure 6a en présence d'un défaut continu.

La figure 7 montre la caractéristique d'hystérésis du circuit de la figure 4

pour fournir une immunité contre le bruit améliorée.

DESCRIPTION DETAILLEE DES MODES DE REALISATION DE

L'INVENTION

2 0 Se référant d'abord à la figure 1, il est montré un schéma fonctionnel d'un dispositif de commutateur commandé MOS, protégé, de l'art antérieur dans lequel les circuits de protection sont intégrés dans la même puce que le dispositif de puissance. Le circuit de la figure 1 est celui du commutateur de puissance DMOS à effet de champ intelligent du type IRSF 3010, de l'art antérieur, auquel il a été

2 5 fait référence précédemment.

Sur la figure 1, le dispositif de puissance 10 est un MOSFET ou MOS de puissance à détection de courant ayant une électrode de drain connectée à une borne 11 de drain, une électrode de source connectée à la borne 12 de source et une électrode 13 de sortie de détection de courant connectée à la résistance 14, comme montré. L'électrode 15 de grille du dispositif MOS à effet de champ est comme montré. L'électrode 15 de grille du dispositif MOS à effet de champ est connectée à travers le dispositif MOS à effet de champ 16 de commande à la borne 17 d'entrée. Il faudrait noter que le dispositif MOS à effet de champ 10 pourrait être n'importe quel dispositif MOS à grille contrôlée souhaité, par exemple, un IGBT(transistor bipolaire à grille isolée) ou un thyristor MOS à grille

contrôlée, avec n'importe quel agencement souhaité de détection de courant.

Les circuits de commande pour le dispositif MOS à effet de champ 10 sont destinés à protéger le dispositif MOS à effet de champ 10 des conditions de défaut qui pourraient autrement endommager ou détruire le dispositif ou le circuit qu'il commande. Le circuit de commande pourrait prendre n'importe quelle forme mais, sur la figure 1, il comprend le dispositif MOS à effet de champ 16 de commande susmentionné connecté en série avec le circuit d'entrée du dispositif MOS à effet de champ 10 principal et un second dispositif MOS à effet de champ 20 connecté entre la source et la grille du dispositif MOS à effet de champ 10 principal. Sont également prévus, le circuit 21a d'alimentation de tension de polarisation qui dérive sa puissance de fonctionnement du signal d'entrée à la borne 17 d'entrée, un circuit 21 de verrouillage R-S, des comparateurs 22 et 23, le circuit OU 24, la

diode zener 25 et la diode zener 26 de circuit de blocage et la diode 27.

La diode zener 25 fournit la protection ESD (protection contre les décharges électrostatiques) pour le circuit et limite également la tension d'entrée, par

exemple, à 10 volts.

Le circuit de la figure 1 est montré dans le bloc 30. Le bloc 30 correspond à la puce de silicium de circuit intégré qui est contenue, de manière classique, dans la boite 31 TO 220 à trois bornes de la figure 2. La boîte 31 comprend la borne 11 d'entrée, la borne 17 de drain (et patte) et la borne 12 de source, également référencées sur la figure 1. Notez que le dispositif MOS protégé des figures 1 et 2 sera monté directement dans un réceptacle conçu pour un dispositif MOS de puissance à effet de champ non protégé standard ou un dispositif MOS à grille

contrôlée similaire.

la borne 17 d'entrée pour commander la commutation à l'état passant et à l'état bloqué du courant de drain entre la borne 11 de drain et la borne 12 de source, comme souhaité par l'utilisateur. Notez que n'importe quelle charge adaptée est connectée en série avec les bornes de drain et de source 11 et 12, telle qu'une commande de moteur à courant continu, un dispositif de commande d'électroaimant, un dispositif de commande de lampe ou similaire. Le dispositif peut être commuté à des fréquences en dessous d'environ 40 kHz avec des formes d'onde d'entrée commutées entre 0 et 5 volts pour respectivement rendre le

dispositif MOS à effet de champ 10 bloqué et passant.

La figure 3a montre une forme d'onde typique de signal d'entrée à la borne 17 et la figure 3b montre le courant de drain résultant à la borne 11 sur la même échelle de temps. Pendant le fonctionnement normal, quand le signal à la borne 17 est de 5 volts, le dispositif MOS à effet de champ 10 est à l'état passant. Le signal de courant à la résistance 14 est inférieur à la tension de référence VREF et le signal de surtempérature Tj est également inférieur à la tension de référence VREF. Donc, les sorties des comparateurs 22 et 23 sont basses et l'entrée à R du circuit de verrouillage R-S est basse. En conséquence, la sortie à Q est haute, rendant le dispositif MOS à effet de champ 16 passant et la sortie à Q est basse,

maintenant le dispositif MOS à effet de champ 20 à l'état bloqué.

Considérant toujours le fonctionnement normal, quand le signal à la borne 17 d'entrée est de zéro volt, la tension de grille du dispositif MOS à effet de champ 10 est nulle et le dispositif est à l'état bloqué. Quand le signal d'entrée est de nouveau commuté à 5 volts, le dispositif MOS à effet de champ 10 commute à l'état passant et le courant de drain circule comme montré sur la première partie de

2 5 la figure 3b et le système fonctionne normalement.

Si une condition de surintensité ou de surtempérature se développe, comme montré par la pointe de défaut "x" sur la figure 3b, l'un ou l'autre des comparateurs 22 et 23, ou les deux, ont une sortie haute afin que la sortie du circuit OU 24 soit haute. Cela entraîne le circuit de verrouillage R-S à commuter les sorties Q et Q pour rendre le dispositif MOS à effet de champ 16 bloqué, déconnectant la borne 17 d'entrée et la grille du dispositif MOS à effet de champ 10 et pour rendre le dispositif MOS à effet de champ 20 passant pour bloquer la borne 12 de source vers la grille du dispositif MOS à effet de champ 10. Ainsi, le dispositif MOS à effet de champ 10 commute à l'état bloqué en réponse à la condition de défaut. Après une durée de temps prédéterminée, le circuit de verrouillage R-S est mis à zéro par le signal d'entrée bas à la borne 17 d'entrée. Le dispositif MOS à effet de champ 10 commutera ensuite à l'état passant quand un signal de marche (Vin haut) apparaît à l'entrée 17. Si, cependant, la condition de défaut existe encore, l'impulsion de défaut "y" de la figure 3b apparaîtra et le circuit 21 de verrouillage fonctionnera de nouveau, cette séquence continuant jusqu'à ce que le

défaut soit mis à zéro ou que le circuit ait dépassé le temps d'attente.

Cette condition peut être évitée en prévoyant une borne de mise à zéro séparée pour fournir un signal de mise à zéro séparé au circuit 21 de verrouillage à

partir du circuit de micro-contrôleur et après en mettant à zéro le défaut.

Cependant, il est très souhaitable de retenir la configuration à trois bornes de la

figure 2.

Selon la présente invention, un nouveau circuit est prévu, utilisant une configuration à trois bornes, mais dans lequel l'entrée de signal de marche ne

2 o mettra pas à zéro le circuit de verrouillage après un fonctionnement de défaut.

Le circuit de l'invention est montré schématiquement sur la figure 4 et sa nouvelle source de signal est montrée sur la figure 5. Les composants similaires à ceux de la figure 1 ont les mêmes chiffres d'identification sur la figure 4. Le circuit de la figure 4 est modifié, cependant, en ce que le circuit 21 de verrouillage R-S a une bascule de Schmitt 41 associé à celui-ci, ayant une tension de déclenchement plus élevée que le seuil de mise à zéro du circuit 21 de verrouillage. Par exemple, le circuit 21 de verrouillage a un seuil de mise à zéro d'un volt et la bascule 41 a un seuil de 3,5 V. La sortie de la bascule 41 et la sortie Q du circuit 21 de verrouillage sont appliquées aux entrées du circuit ET 42. La 3 0 sortie du circuit ET 42 est appliquée à la grille du dispositif MOS à effet de champ 16 de commande et à l'inverseur 43. La sortie de l'inverseur 43 est appliquée à la grille du dispositif MOS à effet de champ 20 de commande. Le seuil de mise à zéro du circuit 21 de verrouillage à l'entrée R est de I volt dans le mode de réalisation décrit. C'est-à-dire que la tension à la borne R doit être de 1 volt ou moins pour mettre à zéro le circuit 21 de verrouillage. En conséquence, le circuit de la figure 4 réagira, comme suit, à trois niveaux différents de signal d'entrée à la

borne 17 d'entrée.

Si l'entrée est à 5 volts et qu'il n'y a aucune condition de défaut, les entrées vers le circuit ET 42 seront hautes, le dispositif MOS à effet de champ 16 sera

passant et le dispositif MOS à effet de champ 20 sera à l'état bloqué.

Si la tension d'entrée est réduite à 2 volts, la bascule 41 est mis en fonctionnement et la sortie de la bascule 41 est basse. Ainsi, la sortie de la grille 42 ET est basse, le dispositif MOS à effet de champ 16 commute à l'état bloqué et le dispositif MOS à effet de champ 20 commute à l'état passant pour rendre le dispositif MOS à effet de champ 10 de puissance principal bloqué. Cette opération est montrée schématiquement sur les figures 6a et 6b. Tant que l'entrée est commutée entre 2 et 5 volts, le dispositif fonctionnera comme le dispositif de l'art antérieur de la figure 1 quand l'entrée commute entre 0 et 5 volts. On notera que le

circuit 21 de verrouillage ne se met pas à zéro pendant ce temps.

Si maintenant un défaut survient, le circuit 21 de verrouillage est actionné et Q devient bas afin que le dispositif MOS à effet de champ 16 reste à l'état bloqué et que le dispositif MOS à effet de champ 20 reste passant. Cette condition continue jusqu'à ce qu'un troisième signal de mise à zéro en dessous de la tension de seuil de mise à zéro du circuit 21 de verrouillage, de préférence 0 volt, soit appliqué à l'entrée 17. L'abaissement de la borne 17 d'entrée en dessous de I volt met donc à zéro le circuit 21 de verrouillage de défaut afin qu'un fonctionnement

normal puisse continuer, comme montré sur la figure 7b.

La figure 5 montre un nouveau circuit d'entrée pour produire trois niveaux de tension différents à la borne d'entrée sous n'importe quelle commande adaptée, par exemple, un micro-contrôleur 50. Ainsi, le micro- contrôleur 50 a un port ENTREE et un port MISE A ZERO. La tension au port ENTREE peut être une onde rectangulaire de facteur de marche contrôlé et commute entre 0 et 5 volts selon les besoins de l'utilisateur. La tension au port MISE A ZERO peut être à 5 volts, mais peut être commutée à 0 volt à des fins de mise à zéro. Un diviseur résistif comprenant des résistances 51 et 52, par exemple 2000 ohms et 3000 ohms, respectivement, est connecté à travers les ports ENTREE et MISE A ZERO et ils sont connectés au noeud 53. Les résistances 51 et 52 peuvent avoir la même valeur, ou d'autres valeurs que celles énoncées. Le noeud 53 est connecté à

l'entrée 17 sur la figure 5.

Le circuit de la figure 5 fournit un circuit de commande à trois états utilisant simplement deux sorties logiques et le diviseur résistif et fonctionne comme suit: Pour produire une sortie de 5 volts, le port ENTREE va à 5 volts et le port MISE A ZERO va à 5 volts. La tension au noeud 53 sera alors également de 5

volts.

Pour produire une sortie de 2 volts, le port ENTREE va à 0 volt et le port MISE A ZERO reste à 5 volts. Le rapport de division des résistances est tel qu'il

produit 2 volts au noeud 53.

Pour produire une tension nulle au noeud 53 (pour la mise à zéro du circuit 21 de verrouillage), il est seulement nécessaire de rendre la tension au port MISE

A ZERO de 0 volt et la tension au port ENTREE également de 0 volt.

Il doit être noté que l'invention peut être utilisée sur n'importe quelle plage de tensions souhaitée tant que la tension de mise à zéro pour le circuit de verrouillage de défaut est inférieure à la tension de signal bas pour rendre le

dispositif MOS à effet de champ 10 bloqué pendant un fonctionnement de non-

défaut. Comme énoncé auparavant, le circuit de la figure 4 a de l'hystérésis à cause de la bascule de Schmitt 41. Ainsi, comme montré sur la figure 7, la courbe du courant de drain ID est montrée comme une fonction de la tension d'entrée Vgs à la grille du dispositif MOS à effet de champ 10. Comme la tension d'entrée Vgs du dispositif MOS à effet de champ 10 augmente, la bascule 41 fonctionne à la valeur 1 qui est à l'excès de 3,5 volts et le dispositif MOS à effet de champ 10 commute à l'état passant et le courant ID circule. Cependant, pendant la commutation à l'état bloqué, la tension de grille chute au-dessous de la valeur qu'elle avait à l'état passant vers une seconde valeur inférieure à environ 3,5 volts.

Cet effet d'hystérésis crée une bonne immunité au bruit pour le circuit.

Bien que la présente invention ait été décrite par rapport à ses modes de réalisation particuliers, de nombreuses autres variations et modifications et

d'autres utilisations deviendront évidentes à ceux maîtres dans l'art.

il

Claims

REVENDICATIONS

1. Circuit de commande pour un circuit de puissance à porte MOS; ledit circuit de puissance à porte MOS ayant des première et seconde bornes principales et une borne d'entrée (17) ladite borne d'entrée (17) commandant la commutation marche et arrêt dudit circuit de puissance à porte MOS entre ses dites bornes principales; ledit circuit de puissance à porte MOS comprenant un dispositif de puissance à porte MOS ayant des première et seconde électrodes principales connectées auxdites première et seconde bornes et une électrode d'entrée; ledit circuit de commande comprenant des moyens de circuit de protection pour contrôler au moins une condition de fonctionnement dudit dispositif de puissance à porte MOS et pour rendre ledit dispositif de puissance à porte MOS bloqué quand ladite condition de fonctionnement dépasse une valeur donnée; ledit circuit de commande comprenant, de plus, au moins des premiers moyens de commande à MOSFET couplés entre ladite borne d'entrée (17) et ladite électrode d'entrée pour commander la commutation à l'état passant et la commutation à l'état bloqué dudit dispositif de puissance à porte MOS quand un signal de marche est appliqué à ladite borne d'entrée (17); des premiers moyens de circuit couplant ladite borne d'entrée (17) auxdits moyens de commande à MOSFET pour rendre lesdits premiers moyens de commande à MOSFET et ledit dispositif de puissance à porte MOS passants et bloqués en réponse aux signaux des première et seconde ampleurs de tension, respectivement; des moyens de circuit de verrouillage (21) susceptibles d'être mis à zéro ayant une entrée couplée auxdits moyens de circuit de protection et une sortie couplée auxdits premiers moyens de commande à MOSFET de telle manière que lesdits moyens de circuit de verrouillage (21) sont commutés à une première condition de verrouillage en réponse à une sortie desdits moyens de circuit de protection pour, de ce fait, désactiver lesdits premiers moyens de commande à MOSFET afin que ledit dispositif de puissance à porte MOS commute à l'état bloqué; et des moyens couplant lesdits moyens de circuit de verrouillage (21) susceptibles d'être mis à zéro à ladite entrée desdits moyens de circuit de verrouillage (21) pour mettre à zéro lesdits moyens de circuit de verrouillage (21) en réponse à un signal d'une troisième ampleur de tension qui est inférieure à la plus basse desdites première et seconde ampleurs de tension, de telle manière que ledit circuit de puissance à porte MOS soit respectivement rendu passant et bloqué et soit mis à zéro après un défaut par trois signaux respectifs de première, seconde et troisième tensions qui sont susceptibles d'être distingués les

uns des autres appliqués à ladite borne d'entrée (17).

2. Circuit selon la revendication 1, dans lequel ledit circuit de puissance à

porte MOS est logé dans un boîtier (31) à trois broches de style TO 220.

3. Circuit selon la revendication 1, dans lequel lesdits moyens de circuit de protection comprennent un circuit de mesure de courant et un circuit de mesure de température.

4. Circuit selon la revendication 1, dans lequel ledit circuit de commande comprend un second MOSFET de commande connecté entre ladite électrode d'entrée et une desdites électrodes principales dudit dispositif de puissance à porte MOS de telle manière que la conduction dudit second MOSFET commute à l'état bloqué ledit dispositif de puissance à porte MOS; ledit second MOSFET de commande étant couplé à ladite borne d'entrée (17) et auxdits moyens de circuit de verrouillage (21) de sorte que quand lesdits premiers moyens de commande à MOSFET sont passants ou bloqués, ledit second MOSFET de commande est

bloqué ou passant, respectivement.

5. Circuit de commande selon la revendication 1, dans lequel lesdits moyens

2 5 de circuit de verrouillage (21) sont un circuit de verrouillage R- S.

6. Circuit de commande selon la revendication 1, dans lequel lesdites première, seconde et troisième à de commande est bloqué ou passant, tensions ont des ampleurs de tension différentes d'environ 5 volts, d'environ 2 volts et

d'environ 0 volt, respectivement.

7. Circuit de commande selon la revendication 1 ou 4, dans lequel lesdits

premiers moyens de circuit comprennent une bascule de Schmitt (41).

8. Circuit de commande selon la revendication 7, dans lequel lesdits premiers moyens de circuit comprennent, de plus, un circuit inverseur (43) ayant une entrée connectée à la sortie de ladite bascule de Schmitt (41) et à l'entrée desdits premiers moyens de commande à MOSFET et une sortie connectée à

l'entrée dudit second MOSFET de commande.

9. Circuit de commande selon la revendication 8, qui comprend, de plus, un circuit ET ayant une première entrée connectée à la sortie de ladite bascule de Schmitt (41), une seconde entrée connectée à une sortie desdits moyens de circuit de verrouillage (21) et une sortie connectée à ladite entrée dudit circuit inverseur (43).

10. Circuit selon la revendication 1 qui comprend, de plus, un circuit d'entrée connecté à ladite borne d'entrée (17); ledit circuit d'entrée ayant des moyens pour produire sélectivement lesdites première, seconde et troisième tensions de signal; ledit circuit d'entrée comprenant des premier et second ports de sortie susceptibles chacun d'être commutés sélectivement entre des première et seconde sorties de tension respectives et un circuit diviseur résistif connecté à travers lesdits premier et second ports de sortie et ayant un noeud connecté à ladite

borne d'entrée (17).

11. Circuit selon la revendication I0, dans lequel les valeurs de résistance

dudit circuit diviseur sont différentes sur les côtés opposés dudit noeud.