FR2682785A1 - Structure de microprocesseur a frequence de noyau double de celle des bus. - Google Patents
Structure de microprocesseur a frequence de noyau double de celle des bus. Download PDFInfo
- Publication number
- FR2682785A1 FR2682785A1 FR9212340A FR9212340A FR2682785A1 FR 2682785 A1 FR2682785 A1 FR 2682785A1 FR 9212340 A FR9212340 A FR 9212340A FR 9212340 A FR9212340 A FR 9212340A FR 2682785 A1 FR2682785 A1 FR 2682785A1
- Authority
- FR
- France
- Prior art keywords
- signal
- bus
- clock signals
- frequency
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7828—Architectures of general purpose stored program computers comprising a single central processing unit without memory
- G06F15/7832—Architectures of general purpose stored program computers comprising a single central processing unit without memory on one IC chip (single chip microprocessors)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
- G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30083—Power or thermal control instructions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Information Transfer Systems (AREA)
- Microcomputers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Executing Machine-Instructions (AREA)
Abstract
L'invention concerne un microprocesseur à utiliser dans un système d'ordinateur, comprenant un bus prévu pour transférer des données. Il comprend: un moyen générateur (300) de signaux d'horloge pour engendrer des signaux d'horloge de noyau (PH1, PH2) et des signaux d'horloge de bus (CLKIN, CLKOUT), lesdits signaux d'horloge de noyau (PH1, PH2) étant à une première ou à une deuxième fréquence (2X), lesdits signaux d'horloge de bus (CLKIN, CLKOUT) étant à ladite première fréquence (1X), ladite deuxième fréquence (2X) étant plus rapide que ladite première fréquence (1X); une unité sensible aux dits signaux d'horloge de noyau (PH1, PH2) pour traiter lesdites données; et un moyen de commande de bus sensible aux dits signaux d'horloge de bus (CLKIN, CLKOUT) pour piloter lesdites données sur ledit bus. Le microprocesseur peut en particulier comprendre en outre un moyen de commutation couplé audit moyen générateur (300) de signaux d'horloge.
Description
La présente invention concerne le domaine de la vitesse des
microprocesseurs compris à l'intérieur d'un ordinateur numérique et son but est, plus particulièrement, de permettre à un noyau de microprocesseur d'opérer, sur une base qui peut être choisie, à une fréquence qui est un multiple de celle des signaux d'horloge d'entrée aux bus d'adresses/de données. Typiquement, un système d'ordinateur contient un microprocesseur, un bus, et d'autres dispositifs périphériques Le microprocesseur exécute les opérations logiques sur les données du système d'ordinateur Le bus est utilisé par le microprocesseur et les dispositifs périphériques pour transférer des signaux de données, d'adresses et de commandes Les dispositifs périphériques peuvent être des dispositifs de mémorisation, des dispositifs d'entrée/sortie (E/S), et ainsi de suite Généralement, chaque élément du système d'ordinateur fonctionne à la même fréquence
(c'est-à-dire le même type de cycle).
Le microprocesseur inclut une unité de noyau pour traiter les données Le noyau est constitué par l'unité centrale de traitement (UCT), la mémoire de cache, etc. Le microprocesseur communique avec le bus en utilisant un dispositif de commande de bus Puisque toutes les opérations du système d'ordinateur se produisent à la même fréquence, les opérations logiques effectuées par le noyau le sont à la même fréquence que le transfert des signaux de données, d'adresses et de commandes sur le bus du système d'ordinateur Le dispositif de commande de bus assure cette synchronisation en
engendrant les signaux de commande du bus.
Certaines opérations logiques effectuées par l'unité de noyau, par exemple des opérations arithmétiques, exigent des cycles multiples pour être achevées Jusqu'à l'achèvement de ces opérations à cycles multiples, le bus reste inoccupé La présente invention permet à l'unité de noyau d'opérer à une vitesse plus rapide que le bus De cette manière, le bus est utilisé pour transférer plus fréquemment des données Par conséquent, des états de bus inoccupés sont minimisés et les opérations peuvent être réaliséhes
plus rapidement.
Lorsque l'on modifie le microprocesseur pour opérer à une vitesse plus rapide, il est avantageux de le modifier de manière à minimiser des modifications au reste du système d'ordinateur De cette manière, il faut simplement insérer le nouveau microprocesseur dans le système d'ordinateur sans modifier aucun des autres équipements du système (c'est-à-dire sans réaliser à nouveau totalement la carte) Il est également avantageux de maintenir à un minimum les modifications d'équipement afin que des applications préexistantes d'ordinateur puissent bénéficier d'une élévation du niveau des systèmes d'ordinateur sans qu'il soit nécessaire d'acheter de nouveaux composants du système
en évitant ainsi des dépenses importantes.
Pour répondre facilement à ces exigences, la présente invention réalise un microprocesseur qui peut fonctionner aussi bien à la vitesse du bus qu'à une vitesse supérieure à la vitesse du bus La présente invention permet aux spécifications de synchronisation du bus de rester les mêmes dans les deux modes De cette manière, des modifications au système complet
d'ordinateur sont minimisées.
L'avantage de la présente invention par rapport à l'art antérieur est qu'elle permet de modifier une structure de microprocesseur pour permettre au noyau d'opérer à une fréquence multiple de celle du bus avec un très faible nombre de modifications de structures seulement Ceci réduit de manière spectaculaire le temps de réalisation En outre, en utilisant cette technique, la majeure partie de la logique de commande du bus (environ 99 %) peut être réalisée en supposant un fonctionnement à la vitesse de bus seulement Cette approche permet aussi l'addition d'une logique de choix pour permettre à une simple pastille à attacher de
choisir entre les modes rapide et lent d'opération.
Cette structure à microplaquette unique peut donc être utilisée pour répondre aux exigences d'un grand nombre de types de microprocesseurs en utilisant une programmation de soudage de fils de la pastille de
logique de choix.
De façon plus spécifique il est réalisé selon un premier aspect de l'invention un microprocesseur à utiliser dans un système d'ordinateur, comprenant un bus prévu pour transférer des données, caractérisé en ce qu'il comprend: un moyen générateur de signaux d'horloge pour engendrer des signaux d'horloge de noyau et des signaux d'horloge de bus, lesdits signaux d'horloge de noyau étant à une première ou à une deuxième fréquence, lesdits signaux d'horloge de bus étant à ladite première fréquence, ladite deuxième fréquence étant plus rapide que ladite première fréquence; une unité sensible auxdits signaux d'horloge de noyau pour traiter lesdites données; et un moyen de commande de bus sensible auxdits signaux d'horloge de bus pour piloter lesdites données
sur ledit bus.
De préférence, le microprocesseur comprend en outre un moyen de commutation couplé audit moyen générateur de signaux d'horloge, ledit moyen de commutation étant prévu pour commuter ledit moyen générateur de signaux d'horloge pour engendrer lesdits signaux d'horloge de noyau à ladite première fréquence lorsque ledit moyen de commutation est dans une première position et à ladite deuxième fréquence lorsque ledit moyen de commutation est dans une
deuxième position.
De façon avantageuse, la largeur d'impulsion des signaux d'horloge de bus est la même que celle des
signaux d'horloge de noyau.
Selon une modalité ledit moyen générateur de signaux d'horloge peut comprendre: un moyen générateur de signaux d'horloge de noyau pour engendrer les signaux d'horloge de noyau en réponse au signal d'horloge global, d'une manière telle que la fréquence desdits signaux d'horloge de noyau est plus rapide que la fréquence du signal d'horloge global; et un moyen générateur de signaux d'horloge de bus couplé audit moyen générateur de signaux d'horloge de noyau, ledit moyen générateur de signaux d'horloge de bus étant prévu pour recevoir des signaux d'horloge de noyau et pour engendrer des signaux d'horloge de bus en réponse auxdits signaux d'horloge de noyau, ledit moyen générateur de signaux d'horloge de bus masquant lesdits signaux d'horloge de noyau pour engendrer lesdits signaux d'horloge de bus, d'une manière telle que lesdits signaux d'horloge de noyau ne
sont pas affectés.
Ledit moyen générateur de signaux d'horloge comprend alors de préférence une boucle verrouillée en phase. Selon une modalité, cette boucle de verrouillage de phase du moyen générateur de signaux d'horloge de noyau est constituée de: un moyen détecteur de phase prévu pour recevoir ledit signal d'horloge global et un signal de rétroaction, et pour engendrer en réponse à ceux-ci, un premier signal qui est une mesure de la différence de phase entre ledit signal d'horloge global et ledit signal de rétroaction; un moyen générateur de tension prévu pour engendrer un signal de commande de tension selon ledit premier signal; un moyen d'oscillateur commandé en tension pour engendrer lesdits signaux de noyau en réponse audit signal de commande de tension, la fréquence desdits signaux de noyau variant en fonction du niveau de ladite tension de rétroaction; et un moyen diviseur de tension pour engendrer ledit signal de rétroaction en réponse auxdits signaux d'horloge de noyau, la fréquence dudit signal de rétroaction étant un multiple de celle desdits signaux d'horloge de noyau, d'une manière telle que ledit oscillateur produit un signal dont la fréquence est N
fois celle du signal d'horloge global.
Ledit diviseur de fréquence peut comprendre: un premier moyen logique pour engendrer un signal de masquage en réponse à au moins un premier desdits signaux de noyau, ledit signal de masquage étant un premier état ou un deuxième état; et un deuxième moyen logique destiné à engendrer ledit signal de rétroaction en réponse audit premier signal de noyau et audit signal de masquage, d'une manière telle que ledit deuxième moyen logique engendre ledit signal de rétroaction lorsque ledit signal de masquage est dans ledit premier état et masque ledit signal de rétroaction lorsque ledit signal de masquage
est dans ledit deuxième état.
Ledit diviseur de fréquence peut engendrer
lesdits signaux d'horloge de bus.
Selon un deuxième aspect, l'invention réalise un microprocesseur à à utiliser dans un système d'ordinateur, comprenant un bus prévu pour transférer des données, caractérisé en ce qu'il comprend: un moyen générateur de signaux d'horloge pour engendrer des signaux d'horloge de noyau et des signaux d'horloge de bus, lesdits signaux d'horloge de noyau étant à une première ou à une deuxième fréquence, lesdits signaux d'horloge de bus étant à ladite première fréquence, ladite deuxième fréquence étant plus rapide que ladite première fréquence; un moyen de commutation couplé audit moyen générateur de signaux d'horloge, ledit moyen de commutation étant prévu pour commuter ledit moyen générateur de signaux d'horloge pour engendrer lesdits signaux d'horloge de noyau à ladite première fréquence lorsque ledit moyen de commutation est dans une première position et à ladite deuxième fréquence lorsque ledit moyen de commutation est dans une
deuxième position.
une unité sensible auxditx signaux d'horloge de noyau pour traiter lesdites données; et un moyen de commande de bus sensible auxdits signaux d'horloge de bus pour piloter lesdites données
sur ledit bus.
De préférence le microprocesseur comprend en outre un moyen générateur de blocage pour engendrer un signal de blocage afin d'empêcher une transition du dispositif de commande de bus depuis le début de
l'ancien cycle vers la fin de l'ancien cycle.
De façon avantageuse, ledit moyen de commutation invalide en mode normal ledit moyen générateur de blocage. Selon une modalité qui peut s'appliquer à l'un
comme à l'autre des aspects de l'invention décrits ci-
dessus, ladite deuxième fréquence est double de la
première fréquence.
Selon un troisième aspect, l'invention réalise un circuit inclus dans un microprocesseur synchronisé par un signal d'horloge global et prévu pour permettre à un noyau dudit microprocesseur de fonctionner à une fréquence égale à N fois la fréquence des bus d'adresses et de données, caractérisé en ce qu'il comprend: un moyen détecteur de phase prévu pour recevoir ledit signal d'horloge global et un signal de rétroaction, et pour engendre en réponse à ceux-ci, un premier signal qui est une mesure de la différence de phase entre ledit signal d'horloge global et ledit signal de rétroaction; un moyen générateur de tension prévu pour engendrer un signal de commande de tension selon ledit premier signal; un moyen d'oscillateur commandé en tension pour engendrer lesdits signaux de noyau en réponse audit signal de commande de tension, la fréquence desdits signaux de noyau variant en fonction du niveau de ladite tension de rétroaction; un premier moyen logique pour engendrer un signal de masquage en réponse à au moins un premier desdits signaux de noyau, ledit signal de masquage étant un premier état ou un deuxième état; et un deuxième moyen logique destiné à engendrer lesdits signaux d'horloge de bus en réponse audit premier signal de noyau et audit signal de masquage, d'une manière telle que ledit deuxième moyen logique engendre lesdits signaux d'horloge de bus lorsque ledit signal de masquage est dans ledit premier état et masque lesdits signaux de commande de bus lorsque ledit signal de masquage est dans ledit deuxième état, la fréquence desdits signaux de commande de bus étant un multiple de celle desdits signaux d'horloge de noyau, l'un desdits signaux de commande de bus étant ledit signal de rétroaction, d'une manière telle que ledit oscillateur produit des signaux d'horloge de noyau dont la fréquence est N fois la fréquence dudit signal
d'horloge global.
Selon une modalité particulière, ledit deuxième moyen logique peut engendrer ledit signal de masquage qui masque une fois sur deux lesdits signaux de commande de bus, d'une manière telle que ledit signal de rétroaction pilote ledit oscillateur afin de produire des signaux d'horloge de noyau dont la fréquence est double de celle du signal d'horloge global. Que cette modalité soit ou non réalisée, ledit circuit peut comprendre en outre un moyen de commutation pour commuter le noyau
entre le mode normal et le mode plus rapide.
et il peut comprendre en outre aussi un moyen générateur de blocage pour engendrer un signal de blocage pour empêcher une transition du dispositif de commande de bus depuis le début de l'ancien cycle vers la fin de l'ancien cycle: ledit moyen de commutation invalide alors, de préférence, en
mode normal ledit moyen générateur de blocage.
Selon un quatrième aspect, l'invention réalise un microprocesseur à utiliser dans un système d'ordinateur, comprenant un bus pour transférer les données, ledit microprocesseur comprenant un noyau de traitement desdites données; et un moyen de commande de bus pour piloter lesdites données et lesdits bus, caractérisé en ce que ledit noyau fonctionne plus vite que ledit bus, d'une manière telle que le bus peut s'adapter à une quantité de données supérieure à celle que traite ledit noyau. Les largeurs d'impulsions des impulsions d'horloge de la fréquence dudit bus est, de préférence, égale à la largeur d'impulsion des impulsions d'horloge
de la fréquence dudit noyau.
Les signaux d'horloge de bus sont alors, de façon avantageuse, des cycles opératoires de signaux d'horloge à cycle actif d'un quart de temps. La présente invention sera comprise de façon plus
complète à partir de la description détaillée donnée
ci-dessous et des dessins annexés des modes de réalisation préférés de l'invention, qui ne devraient pas cependant être considérés comme limitant l'invention à des modes de réalisation spécifiques mais comme étant simplement destinés à l'explication et à la compréhension. Les figures représentent: La Figure 1 une illustration de l'architecture du système d'ordinateur; la Figure 2 un schéma fonctionnel du microprocesseur du mode de réalisation actuellement préféré de la présente invention; la Figure 3 un schéma du générateur de signaux d'horloge du mode de réalisation actuellement préféré de la présente invention; la Figure 4 les signaux de synchronisation engendrés par le générateur de signaux d'horloge du mode de réalisation actuellement préféré de la présente invention. On va maintenant décrire un microprocesseur qui fonctionne de façon sélective à la même fréquence ou à une fréquence plus rapide que le bus
deadresses/données Dans la description qui suit, de
nombreux détails spécifiques sont indiqués, par exemple des numéros spécifiques de signaux et de portes, etc, afin de permettre une compréhension complète de la présente invention Il sera cependant évident pour l'homme de l'art que la présente invention peut être mise en oeuvre sans ces détails spécifiques Dans d'autres cas, des opérations et des composants d'ordinateur bien connus n'ont pas été décrits en détail pour éviter d'obscurcir inutilement la présente invention. On décrira d'abord une vue générale du système
d'ordinateur de la présente invention.
En se référant en premier lieu à la Figure 1, il y est représenté sous forme de schéma une vue générale d'un système d'ordinateur de la présente invention On comprendra qu'un grand nombre de détails du système n'ont pas été représentés à la Figure 1 qui est
utilisable pour fournir une description générale du
système d'ordinateur de la présente invention D'autres détails seront indiqués en référence à d'autres figures
annexées selon les besoins de la description En outre,
la présente invention est décrite en se référant à son mode de réalisation préféré; des variantes de modes de réalisation qui peuvent être conçues par l'homme de l'art sont considérées comme situées à l'intérieur du
cadre des revendications indiquées ci-après.
Comme représenté à la Figure 1, un système d'ordinateur du type utilisable par le mode de réalisation préféré de la présente invention comprend généralement un bus ou d'autres moyens de communications 101 pour communiquer les informations, un moyen de traitement 102 couplé au bus 101 pour traiter l'information, une mémoire vive (REM) ou un autre dispositif dynamique de mémorisation 104 (appelé classiquement une mémoire principale) couplé au bus 101 pour mémoriser une information et des instructions pour ledit moyen de traitement 102, une mémoire morte (ROM) ou un autre dispositif de mémorisation statique couplé au bus 101 pour mémoriser une information et des instructions statiques pour ledit moyen de traitement 102, un dispositif de mémorisation de données 107, par exemple un disque magnétique et une unité de disque, couplé audit bus 101 pour mémoriser une information et des instructions, un dispositif d'affichage 121, par exemple un tube à rayons cathodiques, un affichage à cristaux liquides, etc couplé au bus 101 pour afficher une information à l'utilisateur de l'ordinateur, un dispositif d'entrée alphanumérique 122 incluant des touches alphanumériques et autres, etc, couplé à un bus 101 pour communiquer une information et des choix d'ordres audit processeur 102 et pour commander le mouvement du curseur Finalement, le système comprend un dispositif 123 de création d'exemplaire original, par exemple un traceur ou une imprimante Post Script, pour fournir une représentation visuelle des images d'ordinateur Le dispositif de création de l'exemplaire original est couplé au processeur 102, à la mémoire principale 104, à la mémoire statique 106 et au
dispositif de mémorisation de masse 107 par le bus 101.
Evidemment, certaines implantations et utilisations de la présente invention peuvent ne pas exiger ni inclure tous les composants ci-dessus Par exemple, dans certaines implantations, un clavier et un dispositif de commande de curseur prévus pour l'entrée d'information dans le système peuvent ne pas être nécessaires Dans d'autres implantations, il peut ne pas être nécessaire de fournir un dispositif
d'affichage pour afficher l'information.
On va maintenant décrire une vue générale du
microprocesseur selon la présente invention.
La Figure 2 représente un schéma fonctionnel du microprocesseur, le processeur 200 utilisé par le mode de réalisation préféré de la présente invention Le processeur 200 est de préférence fabriqué sous forme de
circuit intégré en utilisant un processus de semi-
conducteur métal-oxyde (MOS) Le processeur 200 comprend généralement une unité de noyau 210 pour traiter les données, et un dispositif de commande de bus 220 pour commander une communication du processeur avec le bus du système d'ordinateur (Figure 1) et un générateur de signaux d'horloge 230 pour fournir la synchronisation fondamentale et la fréquence interne de fonctionnement du processeur 200 f Dans le mode de réalisation actuellement préféré, l'unité de noyau 210 fonctionne, sur une base qui peut être choisie, à une ou deux fois la vitesse du bus dans le système d'ordinateur L'unité de noyau 210 comprend des registres 211 de retenue et de mémorisation de valeurs de données, un décodeur d'instructions 212 pour interpréter les instructions successives (recherchées dans la mémoire) afin de déterminer l'opération que l'unité de noyau 210 doit exécuter, et une unité logique arithmétique (ALU) 213 pour effectuer les opérations selon les instructions, par exemple additionner, compléter, comparer, décaler, déplacer, etc sur des quantités contenues dans les registres 211 En outre, l'unité de noyau 210 comprend un compteur de programme 214 destiné à suivre
l'emplacement actuel dans le programme d'exécution.
Normalement, le compteur de programme 214 s'incrémente après chaque instruction Cependant, il peut atteindre une nouvelle valeur après une instruction de "saut" ou "branchement" L'indicateur de pile 215 et les drapeaux 216 (porter, zéro, signe) contiennent une information de statut qui est vérifiée dans le cas d'un branchement conditionnel La mémoire de cache 217 retient des valeurs récemment recherchées dans la mémoire en vue d'un accès plus rapide Les caractéristiques spécifiques du fonctionnement de ces éléments sont bien
connues dans l'art.
Le générateur de signaux d'horloge 230 engendre les signaux d'horloge pour le fonctionnement du
processeur 200 et pour le bus du système d'ordinateur.
Des générateurs séparés de signaux d'horloge pourraient être utilisés pour les signaux d'horloge de noyau et pour les signaux d'horloge de bus Dans le mode de réalisation actuellement préféré de l'invention, le générateur de signaux d'horloge 230 produit, sur une base qui peut être choisie, des signaux d'horloge de noyau à une fois ( 1 X) ou deux fois ( 2 X), la fréquence du bus Cependant, les enseignements de la présente invention pourraient être utilisés pour produire des signaux d'horloge de noyau dont la fréquence est un
autre multiple de celle des signaux d'horloge de bus.
Les signaux d'horloge de noyau synchronisent les opérations effectuées par l'unité de noyau 210 et le dispositif de commande de bus 220 Dans le mode de réalisation actuellement préféré, les signaux d'horloge de noyau engendrés sont de phase un, PH 1, et de phase deux, PH 2 Les signaux d'horloge de bus rythment le transfert de données qui se produit sur le bus du système d'ordinateur Des transferts de données se
produisent dans deux phases de signaux d'horloge.
Pendant une phase de sortie, une donnée est sortie vers le bus, alors que, pendant une phase d'entrée, une donnée est pilotée pour entrer dans le processeur 200 à partir du bus Dans le mode de réalisation actuellement préféré, les signaux d'horloge de bus engendrés par le générateur de signaux d'horloge 230, qui correspondent aux phases d'entrée et sortie, sont respectivement les
signaux CLKOUT et CLKIN.
Dans le mode de réalisation actuellement préféré, les signaux d'horloge de noyau 2 X sont à une fréquence de 66 M Hz et les signaux d'horloge de noyau 1 X sont à une fréquence de 33 M Hz Ces signaux d'horloge de noyau commandent le fonctionnement de l'unité de noyau 210 (Figure 2) et du dispositif de commande de bus 220 (Figure 2) Ainsi, pendant le mode 2 X du mode de réalisation actuellement préféré, l'unité de noyau 210 et le dispositif de commande de bus 220 fonctionnent à 66 M Hz Seule une petite partie du dispositif de commande de bus 220 sait que le bus fonctionne à 33 M Hz. En mode l X, les signaux d'horloge de bus CLKOUT et CLKIN sont les mêmes que les signaux d'horloge de
noyau P Hi et PH 2 (à l'exception d'un faible retard).
Dans le mode de réalisation actuellement préféré, tous les signaux sont à 33 M Hz Pendant le mode 2 X, les signaux d'horloge de bus CLKOUT et CLKIN, sont des signaux d'horloge à 33 M Hz à cycle opératoire d'l/4 de temps qui sont synchronisés avec un sur deux des
signaux d'horloge de noyau PH 1 et PH 2 respectivement.
Puisque ces signaux synchronisés d'horloge de bus entrant dans le dispositif de commande de bus 220, qui détermine la vitesse de fonctionnement général du bus, sont à la moitié de la fréquence des signaux d'horloge de noyau, le bus fonctionne à la moitié de la fréquence. Dans le mode de réalisation actuellement préféré de la présente invention, le générateur de signaux d'horloge 230 reçoit un signal d'horloge d'entrée, CLK et un signal de choix, SELECT Le signal CLK est un
signal d'horloge externe dans le système d'ordinateur.
Tous les paramètres externes de synchronisation sont spécifiés par rapport au bord montant de CLK Dans le mode de réalisation actuellement préféré, CLK est un signal à 33 M Hz Le signal SELECT indique la fréquence à laquelle les signaux d'horloge de noyau doivent être
engendrés par le générateur de signaux d'horloge 230.
Dans le mode de réalisation actuellement préféré, SELECT indique que les signaux d'horloge de noyau engendrés par le moyen générateur de signaux d'horloge le sont à un fréquence égale, soit à une fois, soit à deux fois, celle des signaux d'horloge de bus Le signal SELECT est dérivé d'une option d'attache dans le mode de réalisation actuellement préféré Cette possibilité de choix permet à une microplaquette unique de répondre aux exigences de plusieurs types de microprocesseur en utilisant une programmation par attache de fil sur la pastille d'attache de logique de choix. Le dispositif de commande de bus 220 commande le transfert de données entre le processeur 200 et le bus du système d'ordinateur (Figure 1) Puisque l'instant d'origine de phase élevée des phases de noyau en mode 2 X, PHI et PH 2, est utilisé par les signaux d'horloge de bus en mode 1 X, CLKOUT et CLKIN, et que les phases des signaux d'horloge de bus sont alignées avec le début et la fin des signaux d'horloge de noyau 2 X, le circuit de pilotage du bus à demie vitesse est
minimisé.
Lorsque l'unité d'exploitation de noyau 210 opère à deux fois la vitesse du bus, le dispositif de commande de bus 220 tend à effectuer une transition depuis l'ancien début de cycle vers l'ancienne fin de cycle Pour empêcher ceci, le dispositif de commande de brus 220 engendre un signal de blocage Le signal de blocage redéfinit les états de bus du dispositif de commande de bus Les signaux d'horloge de bus sont décalés par rapport au commencement du début de cycle 1 X et à la fin du cycle l X en utilisant un état d'attente Ceci permet à la synchronisation d'être la même Par conséquent, des pilotes de sorties additionnelles et des sas d'entrée ne sont pas nécessaires pour la présente invention pour interfacer le processeur 200 avec le bus de système d'ordinateur en mode 2 X. Le signal de blocage est engendré par le générateur de blocage 221 Le générateur de blocage 221 engendre le signal de blocage en ajoutant deux phases de retard au signal CLKOUT Ceci empêche le dispositif de commande de bus 220 d'effectuer une transition prématurée Le générateur de blocage est activé en utilisant le signal SELECT Une porte ET reçoit le signal SELECT et envoie un zéro logique lorsque le processeur 200 est en mode 1 X Cette sortie de zéro logique invalide le générateur de blocage 221. On va maintenant décrire une vue générale du générateur de signaux d'horloge de la présente invention. Dans le mode de réalisation actuellement préféré de la présente invention, le générateur de signaux d'horloge est une boucle verrouillée en phase (PLL) 300, comme représenté à la Figure 3 PLL 300 engendre tant les signaux d'horloge de noyau, PH 1 et PH 2, que les signaux d'horloge de bus CLKOUT et CLKIN Dans le mode de réalisation actuellement préféré, PLL 300 est une boucle verrouillée en phase 4 X qui engendre les signaux d'horloge de noyau à une fois ou deux fois la
fréquence des signaux d'horloge de bus.
En se référant à la Figure 3, PLL 300 comprend des tampons d'entrée 301 a et b, un détecteur de phase de fréquence 302, une pompe de charge 303, un filtre de boucle 304, un oscillateur commandé en tension (VCO) 305, un circuit diviseur par 2 306, des retards 307 a à d et 312, une bascule D 308, une porte OU 309, des portes ET 310 a et b et 311, un inverseur 313 et un
circuit PH 2/PH 1 314. Les tampons d'entrée 301 a et b tamponnent les signaux sur leurs entrées
et sortent les signaux sous forme inversée Le but des tampons est d'aligner les bords positifs de leurs signaux d'entrée d'une manière telle que le détecteur de fréquence de phase 302 peut déterminer la différence de phase entre les deux signaux Le détecteur de phase 302 examine simplement les bords négatifs tamponnés de signaux L'entrée du tampon d'entrée 301 a est couplée au signal d'horloge d'entrée, CLK Dans le mode de réalisation actuellement préféré, CLK est une entrée à 33 M Hz vers le processeur
à partir d'une source extérieure de signaux d'horloge.
La sortie du tampon 301 a est couplée à l'entrée Ref CLK de détecteur de phase de fréquence 302 L'entrée au tampon d'entrée 301 b est couplée au retard 312. L'entrée représente le signal de rétroaction pour PLL 300 La sortie du tampon 301 b est couplée à l'entrée de
rétroaction du détecteur de phase de fréquence 306.
Le détecteur de phase 302 compare les fréquences d'entrée provenant des tampons d'entrée 301 a et b et engendre une sortie qui est la mesure de la différence de phase entre les signaux Le détecteur de phase 302 possède deux sorties La sortie ADJUP est couplée à l'une des entrées de la pompe de charge 303 La sortie ADJDWN est couplée à l'autre entrée de la pompe de charge 303 Les sorties ADJUP et ADJDWN sont engendrées lorsque le bord du signal de rétroaction suit ou
précède le bord du signal CLK respectivement.
La pompe de charge 303 est couplée au filtre de boucle 304 et à l'entrée VCNTL du VCO 305 La pompe de charge 303 engendre un courant de charge ou de décharge et l'envoie aux éléments capacitifs du filtre de boucle 304 en réponse aux impulsions ADJUP ou ADJDWN provenant du détecteur de phase 302 respectivement Ce courant charge ou décharge les éléments capacitifs du filtre de boucle 304 en engendrant une tension de commande La tension de commande indique la mesure de la différence entre la fréquence d'entrée du signal CLK et le signal de rétroaction La tension de commande est couplée à
l'entrée VCNTL du VCO 305.
Le VCO 305 reçoit la tension de commande et un signal de validation EN et produit VCOUNT La sortie VCOUNT du VCO 305 est couplée à l'entrée CLK du diviseur par 2 306 Le VCO 305 est validé lorsque le système d'ordinateur est alimenté Lorsqu'il est validé, le VCO 305 engendre une fréquence VCOUNT en réponse à la tension de commande Si la fréquence du signal CLK n'est pas égale à la fréquence du signal de rétroaction, la fréquence engendrée par VCO 305 s'écarte dans la direction de la fréquence du signal
CLK.
Le diviseur par 2 306 produit deux sorties, PA et PB Ces sorties sont à la moitié de la fréquence de la sortie VCOUNT du VCO 305 et sont des impulsions qui ne se recouvrent pas Les sorties PA et PB sont couplées à des retards 307 b et d, respectivement Dans le mode de réalisation actuellement préféré, les retards 307 b et d comprennent des inverseurs La sortie du retard 307 b est couplée au retard 307 a, à l'une des entrées des portes ET 310 a, à l'entrée d'horloge de la bascule D 308 et à l'entrée de l'inverseur 313 La sortie du retard 307 d est couplée à l'entrée du retard 307 c et à
l'une des entrées de la porte ET 310 b.
Les retards 307 a et c comprennent des inverseurs dans le mode de réalisation actuellement préféré La sortie du retard 307 a est couplée à l'entrée EPH 2 du circuit P Hl/PH 2 314 La sortie du retard 307 c est
couplée à l'entrée EPHI du circuit PH 1/PH 2 314.
La bascule D 308 engendre une sortie Q lorsqu'elle est rythmée par le signal de sortie PA du diviseur par 2 306 tamponné par l'intermédiaire du retard 307 b La sortie Q est couplée à l'entrée D de la bascule D 308 La sortie de la bascule D 308 est couplée à l'une des entrées de la porte OU 309 L'autre
entrée de la porte OU 309 est couplée au signal MODE.
Dans le mode de réalisation actuellement préféré, le signal MODE indique si le générateur de signaux d'horloge 300 doit produire des signaux d'horloge de noyau dont la fréquence est égale à une fois ( 1 X) ou deux fois ( 2 X) celle des signaux d'horloge de bus La sortie de la porte OU 309 est couplée aux autres entrées de la porte ET 310 a et b La sortie de la porte entrées de la porte ET 310 a et b La sortie de la porte ET 310 b est le signal CLKOUT La sortie de la porte ET 310 a est couplée à l'une des entrées de la porte ET 311 L'autre entrée de la porte ET 311 est couplée à la sortie d'inverseur 313 La sortie de la porte ET 311 est le signal CLKIN La sortie de la porte ET 311 est aussi couplée à l'entrée du retard 312 Dans le mode de réalisation actuellement préféré, le retard 312 comprend une série d'inverseurs La sortie du retard
312 est inversée et couplée à l'entrée du tampon 301 b.
Le circuit PH 1/PH 2 314 reçoit en tant qu'entrées les EPH 2 et EPH 1 et produit le signal d'horloge de noyau de phase 2, PH 2, et le signal d'horloge de noyau de phase 1, PH 1 En se référant à la Figure 3, l'entrée EPH 2 est couplée à l'entrée de l'inverseur 314 f et à la grille du transistor pnp 314 a La source du transistor 314 a est couplée à Vcc Le drain du transistor 314 a est couplée à la grille du transistor pnp 314 b, au drain du transistor 314 d et à la source du transistor 314 c La grille du transistor 314 d est couplée à Vcc, et la source est couplée à la sortie PH 1 La grille du transistor 314 c est couplée à la masse et son drain est couplé à la sortie PH 1 La source du transistor 314 b est couplée à Vcc et son drain est couplé à la sortie PH 2 et au drain du transistor npn 314 e La grille du transistor 314 e est couplée à la sortie de l'inverseur 314 f La source du transistor 314 e est couplée à la masse L'entrée EPH 1 est couplée à l'entrée de
l'inverseur 3141 et à la grille du transistor pnp 314 g.
La source du transistor 314 g est couplée à Vcc Le drain du transistor 314 g est couplée à la grille du transistor pnp 314 h, au drain du transistor 314 j et à la source du transistor 314 i La grille du transistor 314 j est couplée à Vcc et la source est couplée à la sortie PH 2 La grille du transistor 314 i est couplée à la masse et son drain est couplé à la sortie PH 2 La source du transistor 314 h est couplée à Vcc et son drain est couplé à la sortie PHI et au drain du transistor npn 314 k La grille du transistor 314 k est couplée à la sortie de l'inverseur 3141 La source du transistor 314 k est couplée à la masse Le but du circuit 314 est d'assurer que les signaux PH 2 et PHI ne se recouvrent pas Fonctionnellement, le circuit 314 permet à un signal de devenir bas avant que l'autre ne devienne haut Le fonctionnement de cette implantation
est bien connu dans l'art.
On va maintenant décrire le fonctionnement du
système de la présente invention.
Dans le mode de réalisation actuellement préféré, la PLL 300 produit des signaux d'horloge de noyau PH 2 et PHI et des signaux d'horloge de bus CLKIN et CLKOUT, signaux en réponse à une entrée du signal CLK Le signal CLK vient dans le générateur de signaux d'horloge 230 du processeur 200 (Figure 2) Le signal est tamponné par le tampon d'entrée 301 a et il entre dans le détecteur de phase 302 avec le signal de rétroaction de tampon (également tamponné) Le détecteur de phase 302 envoie soit un signal d'élévation, ADJUP, soit un signal d'abaissement ADJDWN La pompe de charge 303 reçoit les signaux et engendre un courant de charge ou de décharge et l'envoie aux éléments capacitifs du filtre 303 de boucle Ce courant charge ou décharge les éléments capacitifs du filtre 304 de boucle, en engendrant une tension de commande La tension de commande produite
est couplée à l'entrée VCNTL à VCO 305.
La tension de commande pilote la sortie de VCO 305 Lorsque la tension de commande augmente, la fréquence produite par VCO 305 s'élève Lorsque la tension de commande diminue, la fréquence produite par VCO 305 s'abaisse La sortie de VCO 305 est entrée dans le diviseur par 2 306 Le diviseur par 2 306 divise la fréquence de sortie du VCO 305 pour produire deux sorties, PA et PB, dans lesquelles chaque bord montant du signal CLK produit un bord, tant montant que descendant, pour le signal de sortie La fréquence de ces sorties est la moitié de celle de la sortie VCOUNT
de VCO 305 et ce sont des impulsions sans recouvrement.
Les signaux PA et PB sont respectivement les pilotes des signaux d'horloge de noyau de phase 2 PH 2, et des signaux d'horloge de noyau de phase 1 P Hl Le signal PA est retardé par les retards 307 b et 307 a et
il est ensuite entré dans l'entrée EPH 2 du circuit 314.
Le signal de sortie PB est retardé par le retard 307 d et il est ensuite entré dans le circuit 314 à l'entrée EPH 1 Les sorties du circuit 314 sont les signaux
d'horloge de noyau, PH 2 et PHI.
La sortie PA, essentiellement le signal PH 2 en tant que sortie provenant du retard 307 b, produit le signal de rétroaction de la PLL 300 par les portes ET 310 a et 311 et le retard 312 Le signal de rétroaction est le signal CLKIN produit par la PLL 300 La porte ET 310 a agit, soit pour "absorber" le signal de rétroaction, soit pour lui permettre de traverser selon son entrée provenant de la porte OU 309 En mode 2 X, la porte ET 310 a (et la porte ET 310 b) masquent un signal d'horloge sur deux Par conséquent, le signal de rétroaction qui est entré dans la porte ET 311 est d'une fréquence égale à la moitié du signal de rétroaction, c'est-à-dire le signal d'horloge de noyau PH 2, en mode 2 X L'inverseur 313 est l'autre entrée de la porte ET 311 et permet au signal de rétroaction de traverser la porte ET 311 lorsque le signal PHI, qui vient de la sortie PB du diviseur par 2 306 tamponné par le retard 307 d est bas Ceci assure une synchronisation appropriée entre les signaux d'horloge
de noyau et les signaux d'horloge de bus.
La sortie de la porte ET 311 est le signal CLKIN.
En mode 1 X, puisque le signal de rétroaction peut passer à travers la porte ET 310 a, le signal CLKIN est de la même fréquence que le signal d'horloge de noyau PH 2 En mode 2 X, puisqu'une impulsion sur deux du signal de rétroaction est masquée, la fréquence du signal CLKIN est la moitié de celle du signal d'horloge du noyau PH 2 Il en est de même de la relation entre le signal CLKOUT et le signal de sortie de noyau P Hi,
produit par-la porte ET 310 b.
Le signal CLKIN, c'est-à-dire le signal de rétroaction, est retardé par le retard 312 et envoyé en rétroaction par l'intermédiaire de la PLL 300 par le tampon d'entrée 301 b En mode 2 X, puisque la fréquence de rétroaction est la moitié de celle du signal d'horloge d'entrée CLK, la pompe de charge 303 et le filtre 304 de boucle produisent une tension plus grande pour compenser la différence importante entre les fréquences des signaux CLK et CLKIN La forte tension de commande produite amène le VCO 305 à engendrer une fréquence plus élevée Une fréquence plus élevée provenant de 305 produit des signaux d'horloge de noyau PH 1 et PH 2 qui sont plus élevés De cette manière, les signaux d'horloge d'un noyau, PH 1 et PH 2, sont engendrés par la présente invention à deux fois ( 2 X) la
fréquence du signal d'horloge.
Le fonctionnement de la porte ET 310 a est commandé par la sortie de la porte OU 309 Un niveau haut actif du signal MODE commute la PLL 300 en mode 1 X et un signal actif bas commute la PLL 300 en mode 2 X. Par conséquent, lorsque la PLL est en mode 1 X, la
sortie de la porte OU 309 est toujours un 1 logique.
Ainsi, le signal de rétroaction traverse la porte ET 310 a sans être masqué En outre, le signal PH 1 traverse la porte ET 310 b en tant que signal CLKOUT Dans cette situation, les signaux CLKOUT et CLKIN sont de la même fréquence que les signaux d'horloge de noyau PH 1 et PH 2 Ainsi, le bus (Figure 1) fonctionne à la même
fréquence que l'unité de noyau 210 (Figure 2).
Lorsque la PLL est commutée en mode 2 X, la sortie de la porte OU 309 est déterminée par la sortie de la bascule D 308 Lorsque la sortie de la bascule D 308 est un 1 logique, un 1 logique apparaît à la porte ET
310 a et permet au signal de rétroaction de traverser.
Lorsque la sortie de la bascule D 308 est un O logique, un 0 logique apparaît à la porte ET 310 a et la porte ET 310 a masque le signal de rétroaction, en l'empêchant ainsi de traverser la porte En outre, lorsque la sortie de la bascule D 308 est un O logique, la porte
ET 310 b masque la sortie du signal CLKOUT.
La bascule D 308 est ajoutée en tant que deuxième diviseur par 2 La bascule D 308 est ajoutée hors phase de façon à ne pas être dans le trajet critique La sortie du retard 307 b rythme la bascule D 308 Par conséquent, une impulsion sur deux de la sortie de retard 307 b produit une sortie logique 1 de la bascule D 308 Par conséquent, lorsque la PLL 300 est en mode 2 X, une impulsion sur deux de la sortie du retard 307 b produit une sortie logique 1 de la porte OU 309, en empêchant la porte ET 310 a de permettre au signal de rétroaction de traverser la porte ET 310 a En outre, dans cette situation, la porte ET 310 b empêche le
signal P Hi de la traverser en tant que signal CLKOUT.
Par conséquent, les deux signaux CLKOUT et CLKIN sont à une fréquence moitié de celle des signaux d'horloge de noyau PH 1 et PH 2 parce que la moitié des impulsions de signaux ont été masquées Cependant, bien qu'ils soient à une fréquence moitié, la synchronisation des signaux est exactement parce que les bords montants et descendants des signaux d'horloge de bus, CLKIN et CLKOUT sont alignés avec les bords montants et descendants des signaux d'horloge de noyau PH 2 et PH 1 respectivement Ceci permet à l'unité de noyau 210 (Figure 2) d'opérer à une vitesse double de celle du
bus sans modifier la synchronisation.
Les signaux de synchronisation engendrés en mode 1 X par la PLL 300 du mode de réalisation actuellement préféré sont représentés à la Figure 4 En se référant à la Figure 4, il y est représenté le signal d'horloge d'entrée CLK Le signal CLK est une entrée 1 X à 33 M Hz provenant du monde extérieur PH 1 et PH 2 sont des signaux d'horloge de noyau à 33 M Hz de phase 1 et de phase 2, respectivement, produits par le circuit PH 1/PH 2 314 Les signaux CLKOUT et CLKIN sont également des signaux d'horloge de bus à 33 M Hz qui sont synchronisés avec un sur deux des signaux d'horloge de
noyau PH 1 et PH 2 respectivement.
La Figure 4 représente aussi l'état de bus du système d'ordinateur de la présente invention en mode MX Le cycle de bus commence en Tl lorsque les adresses sont sorties vers le bus de système d'ordinateur quand la transition des signaux CLKOUT s'effectue vers le niveau haut Le dispositif de commande de bus 220 utilise ensuite une logique pour établir une transition de Tl à T 2 pendant les signaux d'horloge de noyau PH 2 de Tl Au début de T 2, une donnée est envoyée vers le bus du système d'ordinateur lors de la transition du signal CLKOUT vers le haut si le cycle est un cycle d'écriture; dans le cas contraire, rien ne se passe pendant l'état haut de CLKOUT Pendant T 2, une donnée est renvoyée par le bus de système d'ordinateur pendant la phase CLKIN La donnée est utilisée si un signal prêt indique que la donnée est bonne A cet état, la transition du dispositif de commande de bus 220 peut s'effectuer, soit vers un nouveau T 2, soit vers un nouveau Tl, soit vers un état d'attente selon le type
de cycle.
Les signaux de synchronisation engendrés par la PLL 300 du mode de réalisation actuellement préféré en mode 2 X sont représentés à la Figure 5 En se référant à la Figure 5, le signal d'horloge d'entrée CLK est représenté Le signal CLK est une entrée 1 X à 33 M Hz provenant du monde extérieur PH 1 et PH 2 sont des signaux d'horloge de noyau à 66 M Hz de phase 1 et de phase 2 respectivement produits par le circuit PH 2/PH 1 314 Les signaux CLKOUT et CLKIN sont des signaux d'horloge de bus à 33 M Hz à cycle opératoire d'un quart de temps qui sont synchronisés avec un signal sur deux parmi les signaux d'horloge de noyau PH 1 et PH 2 respectivement. La Figure 5 représente aussi l'état de bus (BUS STATE) du système d'ordinateur de la présente invention Le cycle de bus commence à l'adresse Tl (Tl ADDRESS) lorsque les adresses sont sorties vers le bus du système d'ordinateur à la transition des signaux CLKOUT vers le haut Il faut noter que Tl est divisé en deux états, Tl ADDRESS et Tl END (c'est-à-dire fin de Tl) Ceci ajoute effectivement un cycle d'attente à Tl puisque, pendant l'état Tl ADDRESS, la machine d'état du dispositif de commande -de bus 220 ne sait pas qu'elle est en Tl A Tl END, le dispositif de commande de bus 220 détermine qu'il est dans Tl Le dispositif de commande de bus 220 utilise ensuite une logique pour établir une transition de Tl à T 2 pendant les signaux d'horloge de noyau PH 2 de Tl END Au début de T 2, une donnée est envoyée sur le bus de système d'ordinateur lors de la transition vers le haut du signal CLKOUT si le cycle est un cycle d'écriture; dans le cas contraire, rien ne se produit pendant l'état haut de CLKOUT Pendant T 2 END (c'est-à-dire fin de T 2), une donnée est renvoyée du bus de système d'ordinateur pendant la phase CLKIN La donnée est utilisée si un signal prêt indique que la donnée est bonne Dans cet état, le dispositif de commande de bus 220 peut effectuer une transition, soit vers un nouveau T 2, soit vers un nouveau Tl, soit vers un état d'attente, selon
le type de cycle.
Alors que de nombreuses variantes et modifications de la présente invention ressortiront sans aucun doute à l'homme de l'art après avoir lu la
description qui suit, il faut comprendre que le mode de
réalisation particulier représenté et décrit à titre d'illustration ne doit en aucun cas être considéré comme limitatif Par conséquent, aucune référence à des détails des modes de réalisation préférés n'est prévue
pour limiter le cadre des revendications qui ne
décrivent elles-mêmes que les particularités qui sont
considérées comme essentielles pour l'invention.
Claims (16)
1 Microprocesseur ( 200) à utiliser dans un système d'ordinateur ( 100), comprenant un bus ( 101) prévu pour transférer des données, caractérisé en ce qu'il comprend: un moyen générateur ( 230, 300) de signaux d'horloge pour engendrer des signaux d'horloge de noyau (PHI, PH 2) et des signaux d'horloge de bus (CLKIN, CLKOUT), lesdits signaux d'horloge de noyau (P Hl, PH 2) étant à une première ou à une deuxième fréquence ( 2 X), lesdits signaux d'horloge de bus (CLKIN, CLKOUT) étant à ladite première fréquence ( 1 X), ladite deuxième fréquence ( 2 X) étant plus rapide que ladite première fréquence ( 1 X); une unité ( 210) sensible aux dits signaux d'horloge de noyau (PHI, PH 2) pour-traiter lesdites données; et un moyen de commande ( 220) de bus ( 101) sensible aux dits signaux d'horloge de bus (CLKIN, CLKOUT) pour
piloter lesdites données sur ledit bus ( 101).
2 Microprocesseur ( 200) selon la revendication 1, caractérisé en ce qu'il comprend en outre un moyen de commutation couplé audit moyen générateur ( 230, 300) de signaux d'horloge, ledit moyen de commutation étant prévu pour commuter ledit moyen générateur ( 230, 300) de signaux d'horloge pour engendrer lesdits signaux d'horloge de noyau (PHI, PH 2) à ladite première fréquence (l X) lorsque ledit moyen de commutation est dans une première position et à ladite deuxième fréquence ( 2 X) lorsque ledit moyen de
commutation est dans une deuxième position.
3 Microprocesseur ( 200) selon la revendication 1, caractérisé en ce que la largeur d'impulsion des signaux d'horloge de bus (CLKIN, CLKOUT) est la même que celle des signaux
d'horloge de noyau (PHI, PH 2).
4 Microprocesseur ( 200) selon la revendication
1,
caractérisé en ce que ledit moyen générateur ( 230, 300) de signaux d'horloge comprend: un moyen générateur ( 230, 300) de signaux d'horloge de noyau (PH 1, PH 2) pour engendrer les signaux d'horloge de noyau (PH 1, PH 2) en réponse au signal d'horloge global, d'une manière telle que la fréquence desdits signaux d'horloge de noyau (PH 1, PH 2) est plus rapide que la fréquence du signal d'horloge global; et un moyen générateur ( 230, 300) de signaux d'horloge de bus (CLKIN, CLKOUT) couplé audit moyen générateur ( 230, 300) de signaux d'horloge de noyau (PH 1, PH 2), ledit moyen générateur ( 230, 300) de signaux d'horloge de bus (CLKIN, CLKOUT) étant prévu pour recevoir des signaux d'horloge de noyau (PH 1, PH 2) et pour engendrer des signaux d'horloge de bus (CLKIN, CLKOUT) en réponse aux dits signaux d'horloge de noyau
(PH 1, PH 2),
ledit moyen générateur ( 230, 300) de signaux d'horloge de bus (CLKIN, CLKOUT) masquant lesdits signaux d'horloge de noyau (PH 1, PH 2) pour engendrer lesdits signaux d'horloge de bus (CLKIN, CLKOUT), d'une manière telle que lesdits signaux d'horloge de noyau
(PH 1, PH 2) ne sont pas affectés.
5 Microprocesseur ( 200) selon la revendication 4, caractérisé en ce que ledit moyen générateur ( 230, 300) de signaux
d'horloge comprend une boucle verrouillée en phase.
6 Microprocesseur ( 200) selon la revendication , caractérisé en ce que la boucle de verrouillage de phase ( 300) du moyen générateur ( 230, 300) de signaux d'horloge de noyau (P Hi, PH 2) est constituée de: un moyen détecteur de phase ( 302) prévu pour recevoir ledit signal d'horloge global et un signal de rétroaction, et pour engendrer en réponse à ceux-ci, un premier signal qui est une mesure de la différence de phase entre ledit signal d'horloge global et ledit signal de rétroaction; un moyen générateur de tension ( 304) prévu pour engendrer un signal de commande de tension selon ledit premier signal; un moyen d'oscillateur ( 305) commandé en tension pour engendrer lesdits signaux de noyau en réponse audit signal de commande de tension, la fréquence desdits signaux de noyau variant en fonction du niveau de ladite tension de rétroaction; et un moyen diviseur de tension ( 306) pour engendrer ledit signal de rétroaction en réponse aux dits signaux d'horloge de noyau (PHI, PH 2), la fréquence dudit signal de rétroaction étant un multiple de celle desdits signaux d'horloge de noyau (PHI, PH 2), d'une manière telle que ledit oscillateur produit un signal dont la fréquence est N fois celle du signal d'horloge global. 7 Microprocesseur ( 200) selon la revendication 6 caractérisé en ce que ledit diviseur de fréquence ( 306) comprend: un premier moyen logique pour engendrer un signal de masquage en réponse à au moins un premier desdits signaux de noyau, ledit signal de masquage étant un premier état ( 1 X) ou un deuxième état ( 2 X); et un deuxième moyen logique destiné à engendrer ledit signal de rétroaction en réponse audit premier signal de noyau et audit signal de masquage, d'une manière telle que ledit deuxième moyen logique engendre ledit signal de rétroaction lorsque ledit signal de masquage est dans ledit premier état (l X) et masque ledit signal de rétroaction lorsque ledit signal de masquage est dans ledit deuxième état ( 2 X). 8 Microprocesseur ( 200) selon la revendication 6 caractérisé en ce que ledit diviseur de fréquence engendre lesdits
signaux d'horloge de bus (CLKIN, CLKOUT).
9 Microprocesseur ( 200) à utiliser dans un système d'ordinateur ( 100), comprenant un bus ( 101) prévu pour transférer des données, caractérisé en ce qu'il comprend: un moyen générateur ( 230, 300) de signaux d'horloge pour engendrer des signaux d'horloge de noyau (PH 1, PH 2) et des signaux d'horloge de bus (CLKIN, CLKOUT), lesdits signaux d'horloge de noyau (PH 1, PH 2) étant à une première ou à une deuxième fréquence ( 2 X), lesdits signaux d'horloge de bus (CLKIN, CLKOUT) étant à ladite première fréquence (IX), ladite deuxième fréquence ( 2 X) étant plus rapide que ladite première fréquence ( 1 X); un moyen de commutation couplé audit moyen générateur ( 230, 300) de signaux d'horloge, ledit moyen de commutation étant prévu pour commuter ledit moyen générateur ( 230, 300) de signaux d'horloge pour engendrer lesdits signaux d'horloge de noyau (PH 1, PH 2) à ladite première fréquence ( 1 X) lorsque ledit moyen de commutation est dans une première position et à ladite deuxième fréquence ( 2 X) lorsque ledit moyen de
commutation est dans une deuxième position.
une unité ( 210) sensible aux dits signaux d'horloge de noyau (PH 1, PR 2) pour traiter lesdites données; et un moyen de commande ( 220) de bus ( 101) sensible aux dits signaux d'horloge de bus (CLKIN, CLKOUT) pour
piloter lesdites données sur ledit bus ( 101).
Microprocesseur ( 200) selon la revendication
9,
caractérisé en ce qu'il comprend en outre un moyen générateur de blocage ( 221) pour engendrer un signal de blocage afin d'empêcher une transition du dispositif de commande ( 220) de bus depuis le début de l'ancien cycle vers la fin de
l'ancien cycle.
11 Microprocesseur ( 200) selon la revendication ,
caractérisé en ce que -
ledit moyen de commutation invalide en mode
normal ledit moyen générateur de blocage ( 221).
12 Microprocesseur ( 200) selon l'une des
revendications 1 ou 4,
caractérisé en ce que ladite deuxième fréquence ( 2 X) est double de la
première fréquence ( 1 X).
13 Circuit inclus dans un microprocesseur ( 200) synchronisé par un signal d'horloge global et prévu pour permettre à un noyau dudit microprocesseur ( 200) de fonctionner à une fréquence égale à N fois la fréquence des bus ( 101) d'adresses et de données, caractérisé en ce qu'il comprend: un moyen détecteur de phase ( 302) prévu pour recevoir ledit signal d'horloge global et un signal de rétroaction, et pour engendre en réponse à ceux-ci, un premier signal qui est une mesure de la différence de phase entre ledit signal d'horloge global et ledit signal de rétroaction; un moyen générateur de tension ( 304) prévu pour engendrer un signal de commande de tension selon ledit premier signal; un moyen d'oscillateur ( 305) commandé en tension pour engendrer lesdits signaux de noyau en réponse audit signal de commande de tension, la fréquence desdits signaux de noyau variant en fonction du niveau de ladite tension de rétroaction; un premier moyen logique pour engendrer un signal de masquage en réponse à au moins un premier desdits signaux de noyau, ledit signal de masquage étant un premier état ou un deuxième état; et un deuxième moyen logique destiné à engendrer lesdits signaux d'horloge de bus (CLKIN, CLKOUT) en réponse audit premier signal de noyau et audit signal de masquage, d'une manière telle que ledit deuxième moyen logique engendre lesdits signaux d'horloge de bus (CLKIN, CLKOUT) lorsque ledit signal de masquage est dans ledit premier état et masque lesdits signaux de commande de bus ( 101) lorsque ledit signal de masquage est dans ledit deuxième état, la fréquence desdits signaux de commande de bus ( 101) étant un multiple de celle desdits signaux d'horloge de noyau (P Hl, PH 2), l'un desdits signaux de commande de bus ( 101) étant ledit signal de rétroaction, d'une manière telle que ledit oscillateur produit des signaux d'horloge de noyau (PH 1, PH 2) dont la fréquence est N fois la
fréquence dudit signal d'horloge global.
14 Circuit selon la revendication 13 caractérisé en ce que ledit deuxième moyen logique engendre ledit signal de masquage qui masque une fois sur deux lesdits signaux de commande de bus ( 101), d'une manière telle que ledit signal de rétroaction pilote ledit oscillateur afin de produire des signaux d'horloge de noyau (PH 1, PH 2) dont la fréquence est double de celle
du signal d'horloge global.
15 Circuit selon la revendication 13 ou 14, caractérisé en ce qu'il comprend en outre un moyen de commutation pour commuter le noyau
entre le mode normal et le mode plus rapide.
16 Circuit selon la revendication 13 ou 14, caractérisé en ce qu'il comprend en outre un moyen générateur de blocage ( 221) pour engendrer un signal de blocage pour empêcher une transition du dispositif de commande ( 220) de bus ( 101) depuis le début de l'ancien cycle vers la fin de
l'ancien cycle.
17 Circuit selon la revendication 16 caractérisé en ce que ledit moyen de commutation invalide en mode
normal ledit moyen générateur de blocage ( 221).
18 Microprocesseur ( 200) à utiliser dans un système d'ordinateur ( 100), comprenant un bus ( 101) pour transférer les données, ledit microprocesseur ( 200) comprenant un noyau de traitement desdites données; et un moyen de commande ( 220) de bus ( 101) pour piloter lesdites données et lesdits bus ( 101), caractérisé en ce que ledit noyau fonctionne plus vite que ledit bus ( 101), d'une manière telle que le bus ( 101) peut s'adapter à une quantité de données supérieure à celle
que traite ledit noyau.
19 Microprocesseur ( 200) selon la revendication 18, caractérisé en ce que les largeurs d'impulsions des impulsions d'horloge de la fréquence dudit bus est égale à la largeur d'impulsion des impulsions d'horloge de la
fréquence dudit noyau.
Microprocesseur ( 200) selon la revendication 19, caractérisé en ce que les signaux d'horloge de bus (CLKIN, CLKOUT) ( 101) sont des cycles opératoires de signaux d'horloge
à cycle actif d'un quart de temps.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US77857591A | 1991-10-17 | 1991-10-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2682785A1 true FR2682785A1 (fr) | 1993-04-23 |
| FR2682785B1 FR2682785B1 (fr) | 1995-02-17 |
Family
ID=25113805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9212340A Granted FR2682785A1 (fr) | 1991-10-17 | 1992-10-15 | Structure de microprocesseur a frequence de noyau double de celle des bus. |
Country Status (8)
| Country | Link |
|---|---|
| US (5) | US5481731A (fr) |
| JP (1) | JPH05233275A (fr) |
| KR (1) | KR100265218B1 (fr) |
| CN (1) | CN1130646C (fr) |
| DE (1) | DE4235005C2 (fr) |
| FR (1) | FR2682785A1 (fr) |
| GB (1) | GB2260631B (fr) |
| IT (1) | IT1255851B (fr) |
Families Citing this family (90)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| GB2260631B (en) * | 1991-10-17 | 1995-06-28 | Intel Corp | Microprocessor 2X core design |
| US5935253A (en) * | 1991-10-17 | 1999-08-10 | Intel Corporation | Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency |
| US6343363B1 (en) * | 1994-09-22 | 2002-01-29 | National Semiconductor Corporation | Method of invoking a low power mode in a computer system using a halt instruction |
| US5630107A (en) * | 1992-09-30 | 1997-05-13 | Intel Corporation | System for loading PLL from bus fraction register when bus fraction register is in either first or second state and bus unit not busy |
| JP3904244B2 (ja) * | 1993-09-17 | 2007-04-11 | 株式会社ルネサステクノロジ | シングル・チップ・データ処理装置 |
| US7216064B1 (en) | 1993-09-21 | 2007-05-08 | Intel Corporation | Method and apparatus for programmable thermal sensor for an integrated circuit |
| US5835934A (en) * | 1993-10-12 | 1998-11-10 | Texas Instruments Incorporated | Method and apparatus of low power cache operation with a tag hit enablement |
| US5813028A (en) * | 1993-10-12 | 1998-09-22 | Texas Instruments Incorporated | Cache read miss request invalidation prevention method |
| US5537570A (en) * | 1993-10-12 | 1996-07-16 | Texas Instruments Incorporated | Cache with a tag duplicate fault avoidance system and method |
| US6112307A (en) * | 1993-12-30 | 2000-08-29 | Intel Corporation | Method and apparatus for translating signals between clock domains of different frequencies |
| US5632038A (en) * | 1994-02-22 | 1997-05-20 | Dell Usa, L.P. | Secondary cache system for portable computer |
| EP0803130B1 (fr) * | 1994-06-29 | 2007-02-28 | Intel Corporation | Processeur signalant l'acces exclusif au bus systeme d'une configuration d'ordinateurs a multiprocesseurs extensible |
| AU3313795A (en) * | 1994-10-14 | 1996-04-26 | Compaq Computer Corporation | Circuit for placing a cache memory into low power mode in response to special bus cycles |
| DE69522633T2 (de) * | 1994-10-19 | 2002-07-04 | Advanced Micro Devices, Inc. | Integrierte Prozessorsysteme für tragbare Informationsgeräte |
| JP3505018B2 (ja) * | 1994-11-22 | 2004-03-08 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| US5729720A (en) * | 1994-12-22 | 1998-03-17 | Texas Instruments Incorporated | Power management masked clock circuitry, systems and methods |
| US5754436A (en) * | 1994-12-22 | 1998-05-19 | Texas Instruments Incorporated | Adaptive power management processes, circuits and systems |
| US5771373A (en) * | 1994-12-22 | 1998-06-23 | Texas Instruments Incorporated | Power management masked clock circuitry, systems and methods |
| US5530932A (en) * | 1994-12-23 | 1996-06-25 | Intel Corporation | Cache coherent multiprocessing computer system with reduced power operating features |
| US5669003A (en) * | 1994-12-23 | 1997-09-16 | Intel Corporation | Method of monitoring system bus traffic by a CPU operating with reduced power |
| US5812861A (en) * | 1995-06-22 | 1998-09-22 | Intel Corporation | Override signal for forcing a powerdown of a flash memory |
| US5774701A (en) * | 1995-07-10 | 1998-06-30 | Hitachi, Ltd. | Microprocessor operating at high and low clok frequencies |
| JP3062050B2 (ja) * | 1995-07-21 | 2000-07-10 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | ディスク駆動制御方法及び装置 |
| US5926032A (en) * | 1995-08-14 | 1999-07-20 | Compaq Computer Corporation | Accommodating components |
| US6035407A (en) * | 1995-08-14 | 2000-03-07 | Compaq Computer Corporation | Accomodating components |
| US5603047A (en) * | 1995-10-06 | 1997-02-11 | Lsi Logic Corporation | Superscalar microprocessor architecture |
| US5737265A (en) * | 1995-12-14 | 1998-04-07 | Intel Corporation | Programming flash memory using data stream analysis |
| US5838995A (en) * | 1995-12-18 | 1998-11-17 | International Business Machines Corporation | System and method for high frequency operation of I/O bus |
| US5774703A (en) * | 1996-01-05 | 1998-06-30 | Motorola, Inc. | Data processing system having a register controllable speed |
| US5734291A (en) * | 1996-03-11 | 1998-03-31 | Telcom Semiconductor, Inc. | Power saving technique for battery powered devices |
| US5712826A (en) * | 1996-03-26 | 1998-01-27 | Intel Corporation | Apparatus and a method for embedding dynamic state machines in a static environment |
| US5724611A (en) * | 1996-04-25 | 1998-03-03 | Vlsi Technology, Inc. | Automatic cache controller system and method therefor |
| US5900757A (en) * | 1996-05-01 | 1999-05-04 | Sun Microsystems, Inc. | Clock stopping schemes for data buffer |
| US5884100A (en) * | 1996-06-06 | 1999-03-16 | Sun Microsystems, Inc. | Low-latency, high-throughput, integrated cache coherent I/O system for a single-chip processor |
| US5774704A (en) * | 1996-07-29 | 1998-06-30 | Silicon Graphics, Inc. | Apparatus and method for dynamic central processing unit clock adjustment |
| JP3798476B2 (ja) * | 1996-08-30 | 2006-07-19 | 株式会社東芝 | コンピュータシステムおよびそのシステムにおけるキャッシュメモリのパワーダウン制御方法 |
| GB2318893B (en) * | 1996-11-02 | 1999-05-26 | Abit Computer Corp | An apparatus and method for switching an operating frequency of a computer host board |
| US6256745B1 (en) * | 1998-06-05 | 2001-07-03 | Intel Corporation | Processor having execution core sections operating at different clock rates |
| US5828868A (en) * | 1996-11-13 | 1998-10-27 | Intel Corporation | Processor having execution core sections operating at different clock rates |
| US6631454B1 (en) * | 1996-11-13 | 2003-10-07 | Intel Corporation | Processor and data cache with data storage unit and tag hit/miss logic operated at a first and second clock frequencies |
| US5802355A (en) * | 1996-12-10 | 1998-09-01 | International Business Machines Corporation | Multi-processor system using processors of different speeds |
| WO1998044405A1 (fr) * | 1997-03-31 | 1998-10-08 | Intel Corporation | Transition automatique entre les modes acpi3 et c2 |
| US6014751A (en) * | 1997-05-05 | 2000-01-11 | Intel Corporation | Method and apparatus for maintaining cache coherency in an integrated circuit operating in a low power state |
| US6021500A (en) * | 1997-05-07 | 2000-02-01 | Intel Corporation | Processor with sleep and deep sleep modes |
| AU9798798A (en) * | 1997-10-10 | 1999-05-03 | Rambus Incorporated | Power control system for synchronous memory device |
| US6076160A (en) * | 1997-11-20 | 2000-06-13 | Advanced Micro Devices, Inc. | Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal |
| US6065131A (en) * | 1997-11-26 | 2000-05-16 | International Business Machines Corporation | Multi-speed DSP kernel and clock mechanism |
| US5951681A (en) * | 1997-12-01 | 1999-09-14 | Micro-Star International Co., Ltd. | Method and device of plugging and immediately playing a CPU |
| US7363401B1 (en) * | 1997-12-15 | 2008-04-22 | Intel Corporation | Method and apparatus for controlling bus transactions depending on bus clock frequency |
| US6016551A (en) * | 1997-12-19 | 2000-01-18 | Intel Corporation | Method and apparatus for masking and unmasking a clock signal in an integrated circuit |
| US6006169A (en) * | 1997-12-31 | 1999-12-21 | Intel Corporation | Method and apparatus for trimming an integrated circuit |
| US6154821A (en) * | 1998-03-10 | 2000-11-28 | Rambus Inc. | Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain |
| KR100281529B1 (ko) | 1998-04-11 | 2001-02-15 | 윤종용 | 유니버설 시리얼 버스 디바이스를 구비한 디스플레이 장치의 전원 공급 제어 회로 |
| US6105141A (en) * | 1998-06-04 | 2000-08-15 | Apple Computer, Inc. | Method and apparatus for power management of an external cache of a computer system |
| US6347379B1 (en) * | 1998-09-25 | 2002-02-12 | Intel Corporation | Reducing power consumption of an electronic device |
| US6266779B1 (en) * | 1998-10-08 | 2001-07-24 | Intel Corporation | Clock enable generation, synchronization, and distribution |
| CA2270516C (fr) | 1999-04-30 | 2009-11-17 | Mosaid Technologies Incorporated | Boucle a verrouillage de retard a frequence doublee |
| CN1188795C (zh) * | 1999-11-24 | 2005-02-09 | 皇家菲利浦电子有限公司 | 备用期间访问另一个数据处理单元的存储器的数据处理单元 |
| JP3610854B2 (ja) | 1999-12-27 | 2005-01-19 | 株式会社日立製作所 | 情報処理装置および情報処理システム |
| US7100061B2 (en) | 2000-01-18 | 2006-08-29 | Transmeta Corporation | Adaptive power control |
| US6664833B1 (en) * | 2000-11-20 | 2003-12-16 | Intersil Americas, Inc. | Dual-edge function clock generator and method of deriving clocking signals for executing reduced instruction sequences in a re-programmable I/O interface |
| US6845432B2 (en) * | 2000-12-28 | 2005-01-18 | Intel Corporation | Low power cache architecture |
| US7424576B2 (en) * | 2001-05-02 | 2008-09-09 | Intel Corporation | Parallel cachelets |
| US6976181B2 (en) * | 2001-12-20 | 2005-12-13 | Intel Corporation | Method and apparatus for enabling a low power mode for a processor |
| DE10164338A1 (de) * | 2001-12-28 | 2003-07-17 | Thomson Brandt Gmbh | Verfahren zur Einstellung eines Betriebsparameters in einem Peripherie-IC und Vorrichtung zur Durchführung des Verfahrens |
| US7096377B2 (en) * | 2002-03-27 | 2006-08-22 | Intel Corporation | Method and apparatus for setting timing parameters |
| US7882369B1 (en) * | 2002-11-14 | 2011-02-01 | Nvidia Corporation | Processor performance adjustment system and method |
| JP3857661B2 (ja) * | 2003-03-13 | 2006-12-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理装置、プログラム、及び記録媒体 |
| US7290161B2 (en) | 2003-03-24 | 2007-10-30 | Intel Corporation | Reducing CPU and bus power when running in power-save modes |
| US20040221117A1 (en) * | 2003-05-02 | 2004-11-04 | Shelor Charles F. | Logic and method for reading data from cache |
| US7945803B2 (en) * | 2003-06-18 | 2011-05-17 | Nethra Imaging, Inc. | Clock generation for multiple clock domains |
| US20070038782A1 (en) * | 2005-07-26 | 2007-02-15 | Ambric, Inc. | System of virtual data channels across clock boundaries in an integrated circuit |
| US7801033B2 (en) | 2005-07-26 | 2010-09-21 | Nethra Imaging, Inc. | System of virtual data channels in an integrated circuit |
| US20070124565A1 (en) * | 2003-06-18 | 2007-05-31 | Ambric, Inc. | Reconfigurable processing array having hierarchical communication network |
| GB2403561A (en) * | 2003-07-02 | 2005-01-05 | Advanced Risc Mach Ltd | Power control within a coherent multi-processor system |
| US7694080B2 (en) * | 2004-12-29 | 2010-04-06 | Intel Corporation | Method and apparatus for providing a low power mode for a processor while maintaining snoop throughput |
| EP1920307A1 (fr) * | 2005-07-26 | 2008-05-14 | Ambric Inc. | Generation de signaux d'horloge pour de multiples domaines d'horloge |
| KR100812600B1 (ko) | 2005-09-29 | 2008-03-13 | 주식회사 하이닉스반도체 | 주파수가 다른 복수의 클럭을 사용하는 반도체메모리소자 |
| US9134782B2 (en) | 2007-05-07 | 2015-09-15 | Nvidia Corporation | Maintaining optimum voltage supply to match performance of an integrated circuit |
| US8370663B2 (en) * | 2008-02-11 | 2013-02-05 | Nvidia Corporation | Power management with dynamic frequency adjustments |
| EP2271992B1 (fr) * | 2008-04-28 | 2013-04-03 | Hewlett-Packard Development Company, L. P. | Procédé et système pour générer et délivrer des interruptions inter-processeur dans un processeur à noyaux multiples et dans certains systèmes à processeurs multiples à mémoire partagée |
| DE102008021148B4 (de) * | 2008-04-28 | 2014-02-13 | Caddon Color Technology Gmbh | Verfahren und Vorrichtung zur originalgetreuen Wiedergabe von Farben auf Bildschirmen |
| US8336762B1 (en) | 2008-11-17 | 2012-12-25 | Greenwise Bankcard LLC | Payment transaction processing |
| US9256265B2 (en) | 2009-12-30 | 2016-02-09 | Nvidia Corporation | Method and system for artificially and dynamically limiting the framerate of a graphics processing unit |
| US9830889B2 (en) | 2009-12-31 | 2017-11-28 | Nvidia Corporation | Methods and system for artifically and dynamically limiting the display resolution of an application |
| US8839006B2 (en) | 2010-05-28 | 2014-09-16 | Nvidia Corporation | Power consumption reduction systems and methods |
| WO2012064537A2 (fr) * | 2010-11-09 | 2012-05-18 | Rambus Inc. | Utilisation d'un signal d'horloge cadencé pour réduire un bruit de tension auto-induite |
| US10817043B2 (en) * | 2011-07-26 | 2020-10-27 | Nvidia Corporation | System and method for entering and exiting sleep mode in a graphics subsystem |
| US20130117511A1 (en) * | 2011-11-08 | 2013-05-09 | Arm Limited | Data processing apparatus and method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0167853A2 (fr) * | 1984-06-27 | 1986-01-15 | Compaq Computer Corporation | Ordinateur personnel ayant des modes d'exécution à vitesse normale et à vitesse élevée |
| EP0366326A2 (fr) * | 1988-10-28 | 1990-05-02 | Hewlett-Packard Company | Dispositif pour un système de distribution d'horloge à faible décalage et génération de signaux d'horloge à fréquence double |
| EP0385567A2 (fr) * | 1989-02-28 | 1990-09-05 | International Business Machines Corporation | Générateur de signal d'horloge pour un système de traitement de données |
Family Cites Families (84)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3623017A (en) * | 1969-10-22 | 1971-11-23 | Sperry Rand Corp | Dual clocking arrangement for a digital computer |
| US4896260A (en) * | 1970-12-28 | 1990-01-23 | Hyatt Gilbert P | Data processor having integrated circuit memory refresh |
| US3715729A (en) * | 1971-03-10 | 1973-02-06 | Ibm | Timing control for a multiprocessor system |
| US3919695A (en) * | 1973-12-26 | 1975-11-11 | Ibm | Asynchronous clocking apparatus |
| US3895311A (en) * | 1974-06-14 | 1975-07-15 | Comstron Corp | Direct programmed differential synthesizers |
| US3931585A (en) * | 1974-06-17 | 1976-01-06 | Navidyne Corporation | Phase comparison systems employing improved phaselock loop apparatus |
| US3936762A (en) * | 1974-06-17 | 1976-02-03 | The Charles Stark Draper Laboratory, Inc. | Digital phase-lock loop systems for phase processing of signals |
| JPS5266346A (en) * | 1975-11-29 | 1977-06-01 | Tokyo Electric Co Ltd | Synch. clock control of microcomputer system |
| US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
| US4077016A (en) * | 1977-02-22 | 1978-02-28 | Ncr Corporation | Apparatus and method for inhibiting false locking of a phase-locked loop |
| JPS5467753A (en) * | 1977-11-10 | 1979-05-31 | Toshiba Corp | Pulse swallow type programmable frequency divider |
| US4171539A (en) * | 1977-12-19 | 1979-10-16 | The Bendix Corporation | Power strobed digital computer system |
| US4203153A (en) * | 1978-04-12 | 1980-05-13 | Diebold, Incorporated | Circuit for reducing power consumption in battery operated microprocessor based systems |
| US4300019A (en) * | 1979-01-09 | 1981-11-10 | Victor Company Of Japan, Limited | Method and apparatus for multiplying an electrical signal |
| US4365290A (en) * | 1979-03-12 | 1982-12-21 | Medtronic, Inc. | Computer system with power control circuit |
| JPS55134459A (en) * | 1979-04-06 | 1980-10-20 | Hitachi Ltd | Data processing system |
| US4758945A (en) * | 1979-08-09 | 1988-07-19 | Motorola, Inc. | Method for reducing power consumed by a static microprocessor |
| US4293927A (en) * | 1979-12-12 | 1981-10-06 | Casio Computer Co., Ltd. | Power consumption control system for electronic digital data processing devices |
| US4405898A (en) * | 1980-06-30 | 1983-09-20 | International Business Machines Corporation | Pseudo synchronous clocking |
| GB2080585B (en) * | 1980-07-22 | 1984-07-04 | Tokyo Shibaura Electric Co | Semiconductor integrated circuit with reduced power consumption |
| JPS5775335A (en) * | 1980-10-27 | 1982-05-11 | Hitachi Ltd | Data processor |
| US4405895A (en) * | 1981-06-11 | 1983-09-20 | Anaren Microwave, Inc. | Angle digitizing method |
| US4506323A (en) * | 1982-03-03 | 1985-03-19 | Sperry Corporation | Cache/disk file status indicator with data protection feature |
| JPS5933549A (ja) * | 1982-08-19 | 1984-02-23 | Toshiba Corp | Ｃｍｏｓ形１チツプマイクロプロセツサ |
| JPS5955526A (ja) * | 1982-09-24 | 1984-03-30 | Sharp Corp | インタ−フエ−ス回路 |
| DE3242952A1 (de) * | 1982-11-20 | 1984-05-24 | SWF-Spezialfabrik für Autozubehör Gustav Rau GmbH, 7120 Bietigheim-Bissingen | Rechner, insbesondere bordrechner fuer kraftfahrzeuge |
| US4722070A (en) * | 1982-12-21 | 1988-01-26 | Texas Instruments Incorporated | Multiple oscillation switching circuit |
| JPS59200327A (ja) * | 1983-04-26 | 1984-11-13 | Nec Corp | 周辺装置の制御方式 |
| US4698748A (en) * | 1983-10-07 | 1987-10-06 | Essex Group, Inc. | Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity |
| US4780843A (en) * | 1983-11-07 | 1988-10-25 | Motorola, Inc. | Wait mode power reduction system and method for data processor |
| US4893271A (en) * | 1983-11-07 | 1990-01-09 | Motorola, Inc. | Synthesized clock microcomputer with power saving |
| US4747043A (en) * | 1984-02-10 | 1988-05-24 | Prime Computer, Inc. | Multiprocessor cache coherence system |
| US4766567A (en) * | 1984-04-19 | 1988-08-23 | Ltd. Nippondenso Co. | One-chip data processing device including low voltage detector |
| US4823256A (en) * | 1984-06-22 | 1989-04-18 | American Telephone And Telegraph Company, At&T Bell Laboratories | Reconfigurable dual processor system |
| US4669099A (en) * | 1985-10-15 | 1987-05-26 | The Singer Company | Digital frequency multiplier |
| JPS62166419A (ja) * | 1986-01-17 | 1987-07-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多周波クロック発生装置 |
| GB2194082A (en) * | 1986-08-18 | 1988-02-24 | Philips Nv | Data processing apparatus with energy saving clocking device |
| JPS63163912A (ja) * | 1986-12-26 | 1988-07-07 | Toshiba Corp | マイクロコンピユ−タシステム |
| FR2610120B1 (fr) * | 1987-01-26 | 1989-07-13 | Merlin Gerin | Ensemble de commande et de protection connectant un reseau de communication local a un processus industriel |
| JPS63236113A (ja) * | 1987-03-25 | 1988-10-03 | Toshiba Corp | バツテリ駆動携帯用機器 |
| US4814591A (en) * | 1987-04-13 | 1989-03-21 | Kabushiki Kaisha Toshiba | Portable medium |
| US4881205A (en) * | 1987-04-21 | 1989-11-14 | Casio Computer Co., Ltd. | Compact electronic apparatus with a refresh unit for a dynamic type memory |
| US5133064A (en) * | 1987-04-27 | 1992-07-21 | Hitachi, Ltd. | Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices |
| US4979097A (en) * | 1987-09-04 | 1990-12-18 | Digital Equipment Corporation | Method and apparatus for interconnecting busses in a multibus computer system |
| US4922450A (en) * | 1987-10-08 | 1990-05-01 | Rose Frederick A | Communications management system having multiple power control modes |
| US5305452A (en) * | 1987-10-23 | 1994-04-19 | Chips And Technologies, Inc. | Bus controller with different microprocessor and bus clocks and emulation of different microprocessor command sequences |
| US4823756A (en) * | 1988-03-24 | 1989-04-25 | North Dakota State University Of Agriculture And Applied Science | Nozzle system for engines |
| DK174975B1 (da) * | 1988-05-06 | 2004-04-05 | Toppan Printing Co Ltd | Integreret kredsløbskort |
| JP2570845B2 (ja) * | 1988-05-27 | 1997-01-16 | セイコーエプソン株式会社 | 情報処理装置 |
| DE3822574A1 (de) * | 1988-07-04 | 1990-01-11 | Messerschmitt Boelkow Blohm | Sitz, insbesondere fuer einen flugbegleiter |
| US4931748A (en) * | 1988-08-26 | 1990-06-05 | Motorola, Inc. | Integrated circuit with clock generator |
| US5025387A (en) * | 1988-09-06 | 1991-06-18 | Motorola, Inc. | Power saving arrangement for a clocked digital circuit |
| US4980836A (en) * | 1988-10-14 | 1990-12-25 | Compaq Computer Corporation | Apparatus for reducing computer system power consumption |
| US4951309A (en) * | 1988-10-14 | 1990-08-21 | Compag Computer Corporation | Power-down modem |
| US5059924A (en) * | 1988-11-07 | 1991-10-22 | Level One Communications, Inc. | Clock adapter using a phase locked loop configured as a frequency multiplier with a non-integer feedback divider |
| EP0368144B1 (fr) * | 1988-11-10 | 1996-02-07 | Motorola, Inc. | Système de traitement numérique avec un mode faible consommation d'énergie |
| US5249298A (en) * | 1988-12-09 | 1993-09-28 | Dallas Semiconductor Corporation | Battery-initiated touch-sensitive power-up |
| US5175845A (en) * | 1988-12-09 | 1992-12-29 | Dallas Semiconductor Corp. | Integrated circuit with watchdog timer and sleep control logic which places IC and watchdog timer into sleep mode |
| US5041962A (en) * | 1989-04-14 | 1991-08-20 | Dell Usa Corporation | Computer system with means for regulating effective processing rates |
| JPH0387909A (ja) * | 1989-05-10 | 1991-04-12 | Seiko Epson Corp | 情報処理装置およびマイクロプロセッサ |
| US5123107A (en) * | 1989-06-20 | 1992-06-16 | Mensch Jr William D | Topography of CMOS microcomputer integrated circuit chip including core processor and memory, priority, and I/O interface circuitry coupled thereto |
| US5021679A (en) * | 1989-06-30 | 1991-06-04 | Poqet Computer Corporation | Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency |
| US4991129A (en) * | 1989-07-25 | 1991-02-05 | Areal Technology, Inc. | Dual mode actuator for disk drive useful with a portable computer |
| US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
| JPH03116311A (ja) * | 1989-09-29 | 1991-05-17 | Toshiba Corp | スリープモード制御方式 |
| JPH03119416A (ja) * | 1989-10-03 | 1991-05-21 | Toshiba Corp | コンピュータシステム |
| US5210858A (en) * | 1989-10-17 | 1993-05-11 | Jensen Jan E B | Clock division chip for computer system which interfaces a slower cache memory controller to be used with a faster processor |
| US5191657A (en) * | 1989-11-09 | 1993-03-02 | Ast Research, Inc. | Microcomputer architecture utilizing an asynchronous bus between microprocessor and industry standard synchronous bus |
| US5276824A (en) * | 1990-01-08 | 1994-01-04 | Motorola, Inc. | Data processor having a multi-stage instruction pipe and selection logic responsive to an instruction decoder for selecting one stage of the instruction pipe |
| US5077686A (en) * | 1990-01-31 | 1991-12-31 | Stardent Computer | Clock generator for a computer system |
| US5103114A (en) * | 1990-03-19 | 1992-04-07 | Apple Computer, Inc. | Circuit technique for creating predetermined duty cycle |
| JP2762670B2 (ja) * | 1990-03-30 | 1998-06-04 | 松下電器産業株式会社 | データ処理装置 |
| US5263172A (en) * | 1990-04-16 | 1993-11-16 | International Business Machines Corporation | Multiple speed synchronous bus having single clock path for providing first or second clock speed based upon speed indication signals |
| US5251320A (en) * | 1990-05-25 | 1993-10-05 | International Business Machines Corporation | Power controller for permitting multiple processors to power up shared input/output devices and inhibit power down until all processors have ceased service with the I/O devices |
| US5289581A (en) * | 1990-06-29 | 1994-02-22 | Leo Berenguel | Disk driver with lookahead cache |
| US5309561A (en) * | 1990-09-28 | 1994-05-03 | Tandem Computers Incorporated | Synchronous processor unit with interconnected, separately clocked processor sections which are automatically synchronized for data transfer operations |
| US5175853A (en) * | 1990-10-09 | 1992-12-29 | Intel Corporation | Transparent system interrupt |
| JPH0511876A (ja) * | 1990-12-25 | 1993-01-22 | Mitsubishi Electric Corp | デイジタル回路装置 |
| US5239652A (en) * | 1991-02-04 | 1993-08-24 | Apple Computer, Inc. | Arrangement for reducing computer power consumption by turning off the microprocessor when inactive |
| GB2260631B (en) * | 1991-10-17 | 1995-06-28 | Intel Corp | Microprocessor 2X core design |
| US5325516A (en) * | 1992-03-09 | 1994-06-28 | Chips And Technologies Inc. | Processor system with dual clock |
| US5359232A (en) * | 1992-05-08 | 1994-10-25 | Cyrix Corporation | Clock multiplication circuit and method |
| US5336939A (en) * | 1992-05-08 | 1994-08-09 | Cyrix Corporation | Stable internal clock generation for an integrated circuit |
| US5392437A (en) * | 1992-11-06 | 1995-02-21 | Intel Corporation | Method and apparatus for independently stopping and restarting functional units |
-
1992
- 1992-08-28 GB GB9218302A patent/GB2260631B/en not_active Expired - Lifetime
- 1992-09-30 CN CN92112046A patent/CN1130646C/zh not_active Expired - Lifetime
- 1992-10-08 IT ITMI922317A patent/IT1255851B/it active IP Right Grant
- 1992-10-15 FR FR9212340A patent/FR2682785A1/fr active Granted
- 1992-10-15 KR KR1019920018958A patent/KR100265218B1/ko not_active IP Right Cessation
- 1992-10-16 DE DE4235005A patent/DE4235005C2/de not_active Expired - Fee Related
- 1992-10-19 JP JP4304486A patent/JPH05233275A/ja active Pending
-
1993
- 1993-03-24 US US08/036,470 patent/US5481731A/en not_active Expired - Lifetime
- 1993-03-24 US US08/036,441 patent/US5537581A/en not_active Expired - Lifetime
- 1993-03-25 US US08/037,711 patent/US5634117A/en not_active Expired - Lifetime
-
1995
- 1995-10-16 US US08/543,523 patent/US5630146A/en not_active Expired - Lifetime
-
1997
- 1997-04-09 US US08/838,393 patent/US5884068A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0167853A2 (fr) * | 1984-06-27 | 1986-01-15 | Compaq Computer Corporation | Ordinateur personnel ayant des modes d'exécution à vitesse normale et à vitesse élevée |
| EP0366326A2 (fr) * | 1988-10-28 | 1990-05-02 | Hewlett-Packard Company | Dispositif pour un système de distribution d'horloge à faible décalage et génération de signaux d'horloge à fréquence double |
| EP0385567A2 (fr) * | 1989-02-28 | 1990-09-05 | International Business Machines Corporation | Générateur de signal d'horloge pour un système de traitement de données |
Non-Patent Citations (2)
| Title |
|---|
| "multiple phase clock generation from a single oscillator", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 33, no. 6B, November 1990 (1990-11-01), NEW YORK US, pages 322 - 325 * |
| R. CATES ET AL.: "The VL86C020 RISC with on-board cache", WESCON/89 CONFERENCE RECORD, 14 November 1989 (1989-11-14), SAN FRANCISCO, CALIFORNIA, USA, pages 251 - 254 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US5634117A (en) | 1997-05-27 |
| KR930008647A (ko) | 1993-05-21 |
| JPH05233275A (ja) | 1993-09-10 |
| FR2682785B1 (fr) | 1995-02-17 |
| US5537581A (en) | 1996-07-16 |
| GB2260631A (en) | 1993-04-21 |
| CN1071525A (zh) | 1993-04-28 |
| DE4235005A1 (de) | 1993-04-22 |
| GB2260631B (en) | 1995-06-28 |
| US5481731A (en) | 1996-01-02 |
| IT1255851B (it) | 1995-11-17 |
| ITMI922317A0 (it) | 1992-10-08 |
| US5884068A (en) | 1999-03-16 |
| CN1130646C (zh) | 2003-12-10 |
| DE4235005C2 (de) | 2002-11-28 |
| US5630146A (en) | 1997-05-13 |
| GB9218302D0 (en) | 1992-10-14 |
| ITMI922317A1 (it) | 1993-04-18 |
| KR100265218B1 (ko) | 2000-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2682785A1 (fr) | Structure de microprocesseur a frequence de noyau double de celle des bus. | |
| US7276945B2 (en) | Low power and low timing jitter phase-lock loop and method | |
| JP3778946B2 (ja) | バイナリ連結キャパシタを備える遅延ロックループ | |
| US5744991A (en) | System for distributing clocks using a delay lock loop in a programmable logic circuit | |
| US6987701B2 (en) | Phase detector for all-digital phase locked and delay locked loops | |
| FR2696598A1 (fr) | Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrapé. | |
| FR2604836A1 (fr) | Ligne a retard a boucle de verrouillage de phase | |
| CA2367151A1 (fr) | Circuit logique protege contre des perturbations transitoires | |
| US6456562B1 (en) | Clock generation circuits | |
| US5491663A (en) | Pre-charged slave latch with parallel previous state memory | |
| FR2768276A1 (fr) | Generateur d'alea | |
| FR2904129A1 (fr) | Coeur processeur a frequence pilotee et procede de demarrage dudit coeur processeur dans un mode programme | |
| EP0134374B1 (fr) | Horloge à verrouillage de phase | |
| US6262608B1 (en) | Delay locked loop with immunity to missing clock edges | |
| JP3479389B2 (ja) | データ処理システム及び半導体集積回路 | |
| FR2903205A1 (fr) | Procede de controle du temps d'evaluation d'une machine d'etat | |
| EP0707260A1 (fr) | Dispositif de mémoire asynchrone à accès séquentiel et procédé de stockage et de lecture correspondant | |
| FR2810438A1 (fr) | Circuit de detection d'usure | |
| US6933757B1 (en) | Timing method and apparatus for integrated circuit device | |
| EP4145704B1 (fr) | Démarrage sécurisé d'une unité de traitement | |
| EP0908829B1 (fr) | Procédé et système perfectionnés de contrôle d'accès partagés à une mémoire vive | |
| FR2796224A1 (fr) | Circuit logique adiabatique | |
| EP0592260B1 (fr) | Circuit de comptage pour division de fréquence, et synthétiseur équipé d'un tel circuit | |
| FR2631502A1 (fr) | Circuit generateur et sequenceur de signaux logiques pour dispositif a transfert de charges |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20110630 |