[go: up one dir, main page]

FR2670322A1 - Modules de memoire a etat solide et dispositifs de memoire comportant de tels modules. - Google Patents

Modules de memoire a etat solide et dispositifs de memoire comportant de tels modules. Download PDF

Info

Publication number
FR2670322A1
FR2670322A1 FR9015210A FR9015210A FR2670322A1 FR 2670322 A1 FR2670322 A1 FR 2670322A1 FR 9015210 A FR9015210 A FR 9015210A FR 9015210 A FR9015210 A FR 9015210A FR 2670322 A1 FR2670322 A1 FR 2670322A1
Authority
FR
France
Prior art keywords
chips
module according
modules
memory
crossed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9015210A
Other languages
English (en)
Other versions
FR2670322B1 (fr
Inventor
De Givry Jacques
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MATRA ESPACE
Original Assignee
MATRA ESPACE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MATRA ESPACE filed Critical MATRA ESPACE
Priority to FR9015210A priority Critical patent/FR2670322B1/fr
Priority to DE69107808T priority patent/DE69107808T2/de
Priority to EP91403267A priority patent/EP0489643B1/fr
Priority to ES91403267T priority patent/ES2069858T3/es
Priority to JP3347650A priority patent/JPH05121643A/ja
Priority to US07/800,521 priority patent/US5229960A/en
Publication of FR2670322A1 publication Critical patent/FR2670322A1/fr
Application granted granted Critical
Publication of FR2670322B1 publication Critical patent/FR2670322B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Combinations Of Printed Boards (AREA)
  • Dram (AREA)

Abstract

Modules de mémoire comprenant, sur un substrat (12) d'interconnexion, plusieurs puces de mémoire à semiconducteurs de forme allongée dont les sorties sont localisées aux extrémités. Il comporte au moins deux puces (14, 16) empilées et croisées.

Description

MODULES DE MEMOIRE A ETAT SOLIDE ET DISPOSITIFS DE MEMOIRE
COMPORTANT DE TELS MODULES
L'invention concerne le domaine des dispositifs de
mémoire utilisés dans les systèmes informatiques et notam-
ment les mémoires à grande capacité.
Les besoins en capacité de mémoire des systèmes in-
formatiques ne cessent d'augmenter Dans beaucoup de cas,
l'espace disponible doit être aussi réduit que possible.
Ces besoins ont conduit à développer des composants unitai-
res de plus en plus intégrés: les composants de mémoire
vive atteignent en 1990 des capacités de 1 Mbit en stati-
que, 4 Mbits en dynamique Ils ont également conduit à -dé-
velopper des procédés d'interconnexion permettant de fortes
densités de montage des puces Pour augmenter encore la ca-
pacité dans un volume donné, on a proposé des modules de mémoire comprenant, sur un substrat d'interconnexion, un empilement constitué de plusieurs puces superposées On réalise ainsi une répartition dans l'espace et non plus simplement dans le plan Mais on se heurte à des problèmes d'interconnexion qui conduisent à des processus itératifs onéreux et longs Il faut en effet, du fait que les puces sont exactement superposées, effectuer les liaisons sur la puce la plus basse, placer un intercalaire, coller la puce qui est au-dessus, câbler cette nouvelle puce et ainsi de suite. La présente invention vise à augmenter les densités d'implantation couramment utilisées à l'heure actuelle, par une répartition en volume et non plus en plan, sans pour autant rencontrer les problèmes d' interconnexion auxquels se heurtent les solutions déjà envisagées Elle utilise dans ce but la constatation que la plupart des puces de
mémoires à grande capacité existantes ont une forme rectan-
gulaire très allongée et que les connexions de sortie de ces puces sont souvent localisées aux deux extrémités A titre d'exemple, la puce HC 628-128 de mémoire 1 Mbit a uîne longueur L et une largeur 1 qui sont respectivement de 14,4 et de 5,7 mm, avec seize plages de raccordement à chaque
extrémité Conformément à un aspect de l'invention, un mo-
dule de mémoire comprenant, sur un substrat d'intercon-
nexion, plusieurs puces de mémoire à semi-conducteurs de
forme allongée dont les sorties sont localisées aux extré-
mités est caractérisé en ce qu'il comporte au moins deux
puces empilées et croisées.
Grâce à ce croisement, les connexions à partir des
deux extrémités des puces s'effectuent sans aucune diffi-
culté, puisque les liaisons à partir de la puce supérièure ne sont pas gênées par la puce inférieure En apparence; le
montage en croix de deux puces ne fait pas gagner d'espace.
Mais en fait il est toujours nécessaire d'associer aux mé-
moires des composants annexes de plus petite dimension,
tels que des condensateurs et/ou des circuits logiques in-
tégrés Ces composants de petite taille peuvent être placés
entre les branches de la croix.
Lorsque les puces sont suffisamment allongées, trois puces peuvent être croisées à 60 les unes des autres. Qu'on utilise deux puces ou trois puces croisées, il est souhaitable de placer des cales sous les extrémités des puces, afin d'éviter un porte-à-faux lors de l'appui de l'organe de soudure des fils d'aluminium ou d'or aux plages terminales. Sur deux puces empilées et croisées peuvent être
superposés d'autres jeux de deux puces, chaque fois en pla-
çant des cales destinées à éviter les portes-à-faux.
Dans un mode avantageux de réalisation de l'inven-
tion, applicable lorsque chaque puce a une longueur supé-
rieure à deux fois sa largeur, un couple de deux puces pa-
rallèles et identiques est croisé à angle droit avec un autre couple de deux puces également parallèles, identiques
aux premières Cette disposition permet d'augmenter consi-
dérablement la compacité.
L'invention sera mieux comprise à la lecture de la
description qui suit de modes particuliers de réalisation
de l'invention, donnés à titre d'exemples non limitatifs.
La description se réfère aux dessins qui l'accompagnent,
dans lesquels:
la figure 1 est un schéma de principe en éléva-
tion montrant un micro-module constitué de deux puces de mémoire sur un substrat; la figure 2 est une vue en élévation montrant la juxtaposition de deux couples de puces, les deux puces de chaque couple ayant la disposition montrée en figure 1 i la figure 3 montre schématiquement un module comprenant trois puces croisées à 600; la figure 4, similaire à la figure 1, montre un mode particulièrement avantageux de mise en oeuvre de l'invention;
la figure 5 montre un dispositif de mémoire com-
portant quatre micro-modules du genre montré en figure 4;
la figure 5 A est un schéma en perspective mon-
trant comment les plages des puces d'un micro-module du genre montré en figure 5 peuvent être raccordées à un bus prévu sur un support; la figure 6 montre un dispositif comportant un support double face; la figure 7, similaire à la figure 6, montre un mode possible de montage en bottier hermétique; les figures 8 et 9, similaires à la figure 6, montrent des variantes de réalisation; la figure 10 est un schéma de principe montrant
un mode possible de montage de micro-modules avec raccorde-
ment avec une carte mère.
Le micro-module montré schématiquement sur la figu-
re 1 comporte un substrat porteur 12 et deux puces de
mémoire 14 et 16, de forme allongée La puce 14 est direc-
tement collée sur le substrat 12, qui est par exemple un substrat en céramique portant un circuit hybride Les plots de sortie 18 de la puce 14 sont raccordés à des pistes formées sur le substrat porteur 12 par des fils -19, généralement en aluminium ou en or, fixés par soudage thermosonique ou par thermocompression La puce 16 est collée en croix sur la puce 14 et ses plots de sortie sont également reliés aux pistes du substrat porteur 12 par des fils 19, qui auront une longueur plus grande que les fils de raccordement des plages 18 Un tel collage à l'aide de résine isolante époxyde ou silicone est possible sans aucune corrosion des puces, dont la surface est passivée dans la zone encollée Pour éviter un porte-à-faux intempestif lors de l'application de la sonde de soudage, des cales 20 de même épaisseur que la puce 14, donc très minces (en général moins de 0,3 mm) sont intercalées sous les parties terminales de la puce 16 On utilisera généralement des cales en silicium, qui pourront être des
fragments de puces mises au rebut.
La mise en place de la puce 14 et des cales 20,
puis de la puce 16, peut s'effectuer par une machine auto-
matique à l'heure actuelle disponible.
Dans les zones mortes qui subsistent entre les branches de la croix formée par les puces 14 et 16 peuvent être disposés des composants de petite taille, tels qu'un condensateur 22 et des logiques associés 24, tels que registres tampon, circuits de couplage, etc Comme le montre la figure 2, on peut empiler deux jeux de puces du genre montré en figure 1, ce qui permet un gain de place supplémentaire La puce 14 a placée au- dessus
de la puce 14 en est séparée par la puce 16 et par des ca-
les 34, qui doivent laisser alors subsister un léger porte-
à-faux pour laisser de la place aux soudures des fils 19 et
ne pas écraser ces fils Il en est de même des cales 36 in-
terposées entre les puces 16 a et 16.
Le nombre de jeux de deux puces que l'on peut ainsi empiler est limité notamment par les modes habituels de montage automatique: les machines à soudage thermosonique n'acceptent qu'une dénivelée limitée entre les soudures d'extrémité d'un même fil On voit sur la figure 2 que la dénivelée entre les soudures terminales d'un fil 19 a est déjà nettement supérieure à la dénivelée entre les soudures
d'un fil 19.
Une autre limitation du nombre de jeux est liée au caractère itératif du processus de montage: alors que dans
la figure 1 une seule séquence de soudage suffit, deux sé-
quences sont nécessaires dans le cas de la figure 2,
puisqu'il faut successivement placer le premier jeu et fai-
re les soudures, puis coller les puces du second étage
avant d'effectuer une nouvelle opération de soudage.
Lorsque les puces de mémoire ont un rapport lon-
gueur (L) largeur ( 1) suffisant, il est possible de croiser plus de deux puces, pour permettre de câbler en une seule
opération un nombre plus élevé de puces disposées en étoi-
le On a notamment utilisé trois puces à 60 l'une de l'autre On peut également placer en étoile quatre puces 14, 16, 26 et 28, comme le montre la figure 3 Dans ce cas, des cales de dimension et d'épaisseur différentes 20, 30 et 32 doivent être prévues Les puces et les cales sont
d'abord assemblées par collage, puis le câblage est effec-
tué comme dans le cas de la figure 1.
La figure 4 montre un mode de réalisation de
l'invention particulièrement avantageux par le gain de pla-
ce qu'il procure et l'absence de porte-à-faux Le micro-
module montré en figure 4 comporte une paire de puces infé-
rieure 38 et une paire de puces supérieures 40 Les deux puces de chaque paire sont disposées parallèlement l'une à
l'autre et croisées avec les deux puces de l'autre paire.
Les puces 38 sont collées directement sur le substrat et
leur écartement est tel que les parties terminales des pu-
ces 40 s'appliquent sur elles, évitant un porte-à-faux Des
cales 42 peuvent être placées entre les puces 38 pour ga-
rantir une mise en place relative précise L'écartement dès puces 40 est tel qu'elles libèrent les parties terminales des puces 38 et notamment les plots de raccordement des fils 19 Ce montage autorise également l'emploi de puces présentant des plots de sortie 44 dans leur zone médiane. Dans le dispositif montré en figure 4, la densité d'intégration est pratiquement doublée par rapport à celle
d'un montage normal.
Il est possible de constituer un micro-module indé-
pendant, testable individuellement, interchangeable avec un autre micromodule, en utilisant un substrat 12 de petit format, toutes les connexions d'interface du micro-module étant ramenées d'un seul côté du module, sur des plots de
sortie 46, par des pistes imprimées.
Plusieurs micro-modules du genre montré en figure 4
peuvent être montés sur une seule face ou sur les deux fa-
ces d'un support de plus grande taille, de type co-cuit, ou portant des circuits en couche épaisse La figure 5 montre quatre micro-modules ayant chacun un substrat 12, fixés sur
un support 45 portant des circuits d'interconnexion réali-
sés par exemple en technologie à couche épaisse Le support
peut porter également des composants annexes 48.
Dans un module du genre montré en figure 5, les connexions peuvent être rendues particulièrement simples en
prévoyant sur le support 45 un bus passant sous les sub-
strats 12 Les plages de connexion des substrats sont alors
reliées aux fils de bus par des trous métallisés des sub-
strats Les liaisons avec les conducteurs de bus 50 peuvent
également être effectuées à l'aide de tronçons de fils sou-
dés 52, comme indiqué schématiquement sur la figure 5 A. Un support 45 peut être muni de micro-modules sur
ses deux faces, comme indiqué sur la figure 6 On peut ain-
si constituer des modules portant quatre micro-modules sur chaque face et correspondant à une mémoire organisée en
octets.
Un tel module peut être placé dans un bottier métallique comportant un cadre 54 et des couvercles scellés 56, comme
indiqué sur la figure 7 Le support peut être un des sub-
strats bi-face dits "multi-chip modules" en cours de com-
mercialisation dont les deux faces sont reliables par -des liaisons à l'intérieur du support. Dans une autre disposition possible, illustrée sur la figure 8 deux micro-modules ayant chacun la constitution montrée en figure 5 sont superposés sur un support 58, Les
deux micro-modules sont alors identiques, mais une cale in-
tercalaire 60 doit être prévue entre pour eux pour éviter
de coucher les fils de connexion du micro-module inférieur.
Une autre solution, schématisée en figure 9, consiste à utiliser un micro-module supérieur dont le substrat support 12 a a une taille en plan supérieure à celle du substrat support 12 du micro-module inférieur de façon qu'il puisse reposer sur une cale 60 en forme de cadre La cale 60 a alors une épaisseur réservant un jeu de passage des fils
entre le micro-module inférieur et le substrat 12 a.
Dans le cas illustré en figure 9, un substrat por-
teur pourra être orienté à 1800 de l'autre et prévu pour que sa rangée de plots de connexion externe 46 corresponde
aux emplacements d'un bus rectiligne sur le support 58.
Plusieurs modules du genre montré en figure 6 peu-
vent être juxtaposés parallèlement dans un cadre ou bottier
métallique portant une carte mère pour constituer un dispo-
sitif de mémoire La figure 6 montre les flancs 62 d'un tel cadre, munis de rainures dans lesquelles s'engagent les supports 45 L'écoulement de la chaleur générée par les circuits est assuré par appui des bords des supports 45 contre la paroi des rainures par des ressorts 64 La carte
mère, non représentée, est prévue au fond du cadre.
La figure 10 montre un dispositif qui constitue une variante de celui de la figure 6 Le fond 66 du cadre porte
la carte mère 68, équipée éventuellement sur sa face arriè-
re de composants tels que des mémoires ou jeux de bascules tampons, des condensateurs, etc 70 Les supports 45, portant chacun un jeu de quatre puces sur chaque face, sont
encore guidés par des rainures non représentées Des res-
sorts en épingle 72, emprisonnés dans des logements du cadre, pressent les bords des supports contre la paroi-des rainures et garantissent un bon contact thermique Les sup- ports 45 sont munis de rangées de pattes de sortie 74 de même longueur fixées aux supports, par exemple par soudage à haute température ou soudage électrique à pression Les pattes de sortie 74 viennent en contact avec la carte mère 68, constituée généralement en circuit couche épaisse ou en
co-cuit céramique du type couramment désigné par l'abrévia-
tion anglo-saxonne "multi-chip module" Cette carte est préalablement étamée localement, aux emplacements d'appui des sorties 74 Les pattes de sortie 45 peuvent ensuite être solidarisées des zones étamées en une seule opération
de refusion, par exemple en phase vapeur.
L'ensemble ainsi constitué peut être enfermé her-
métiquement dans un bottier équipé de sorties parallèles
prolongeant la carte mère.
Le montage de la figure 10 permet de disposer des micro-modules à un intervalle de 3 mm les uns des autres, ce qui permet de monter 16 micromodules comportant des puces de 4 Mbits pour constituer un module mémoire de 0,5
Gbits dans un volume ne dépassant pas 35 x 65 x 34 mm.
L'invention ne se limite nullement aux modes particuliers de réalisation qui ont été donnés à titre d'exemples Elle s'étend à toute variante entrant dans le cadre des équivalences et à toute combinaison entre elles
des différentes dispositions décrites.

Claims (7)

REVENDICATIONS
1 Module de mémoire comprenant, sur un substrat
( 12) d'interconnexion, plusieurs puces de mémoire à semi-
conducteurs de forme allongée dont les sorties sont locali-
sées aux extrémités, caractérisé en ce qu'il comporte au
moins deux puces ( 14,16; 38,40) empilées et croisées.
2 Module selon la revendication 1, caractérisé en
ce que des composants annexes ( 22,24) tels que des conden-
sateurs ou des circuits logiques intégrés, sont placés entre les branches de la croix constituée par deux puces
( 14,16) à 900.
3 Module selon la revenication 1, caractérisé en ce qu'il comporte trois puces croisées à 600 les unes des
autres à quatre puces ( 14,16,26,28) à 45 .
4 Module selon la revendication 1, 2 ou 3, carac-
térisé en ce que des cales ( 20,30,32) sont placées sous les
extrémités des puces en porte-à-faux.
Module selon la revendication 1, caractérisé en ce que, chaque puce ( 38,40) ayant une longueur supérieure à
deux fois sa largeur, un couple de deux puces parallèles et identiques ( 38) est croisé à angle droit avec un autre cou-
ple de deux puces également parallèles et identiques ( 40). 6 Module selon l'une quelconque des revendications précédentes, caractérisé en ce que, sur un jeu d'au moins
deux puces empilées et croisées est superposé un autre jeu d'au moins deux puces, des cales étant prévues pour éviter
les portes-à-faux. 7 Module selon l'une quelconque des revendications précédentes, caractérisé en ce que le substrat ( 12) porte
au moins un jeu de deux puces sur chaque face.
8 Module selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend un support
( 45) muni d'un bus ( 50) passant sous plusieurs substrats ( 12) et en ce que les substrats sont munis de moyens de
liaison avec le bus.
9 Module selon la revendication 8, caractérisé en ce que chaque substrat porte des plots de sortie des puces sur un seul bord et en ce que lesdits plots de sortie sont
reliés aux fils de bus par des fils soudés.
10 Dispositif de mémoire comprenant plusieurs mo-
dules suivant l'une quelconque des revendications précé-
dentes, caractérisé en ce que les substrats des modules sont placés parallèlement les uns aux autres dans un cadre et munis, sur un bord, de pattes de sortie soudables à des zones de raccordement d'une carte mère placée au fond du cadre.
FR9015210A 1990-12-05 1990-12-05 Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules Expired - Fee Related FR2670322B1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FR9015210A FR2670322B1 (fr) 1990-12-05 1990-12-05 Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules
DE69107808T DE69107808T2 (de) 1990-12-05 1991-12-03 Festkörper-Speichermodule und Speicheranordnungen mit solchen Modulen.
EP91403267A EP0489643B1 (fr) 1990-12-05 1991-12-03 Modules de mémoire à état solide et dispositifs de mémoire comportant de tels modules
ES91403267T ES2069858T3 (es) 1990-12-05 1991-12-03 Modulos de memoria en estado solido y dispositivos de memoria que comprenden dichos modulos.
JP3347650A JPH05121643A (ja) 1990-12-05 1991-12-04 固体メモリモジユール及びこのようなモジユールを含むメモリデバイス
US07/800,521 US5229960A (en) 1990-12-05 1991-12-04 Solid state memory modules and memory devices including such modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9015210A FR2670322B1 (fr) 1990-12-05 1990-12-05 Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules

Publications (2)

Publication Number Publication Date
FR2670322A1 true FR2670322A1 (fr) 1992-06-12
FR2670322B1 FR2670322B1 (fr) 1997-07-04

Family

ID=9402909

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9015210A Expired - Fee Related FR2670322B1 (fr) 1990-12-05 1990-12-05 Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules

Country Status (6)

Country Link
US (1) US5229960A (fr)
EP (1) EP0489643B1 (fr)
JP (1) JPH05121643A (fr)
DE (1) DE69107808T2 (fr)
ES (1) ES2069858T3 (fr)
FR (1) FR2670322B1 (fr)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371866A (en) * 1992-06-01 1994-12-06 Staktek Corporation Simulcast standard multichip memory addressing system
US5495397A (en) * 1993-04-27 1996-02-27 International Business Machines Corporation Three dimensional package and architecture for high performance computer
US5886412A (en) * 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5874781A (en) * 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US6884657B1 (en) 1995-08-16 2005-04-26 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
JP3455040B2 (ja) * 1996-12-16 2003-10-06 株式会社日立製作所 ソースクロック同期式メモリシステムおよびメモリユニット
DE19724053A1 (de) * 1997-06-07 1998-12-10 Biotronik Mess & Therapieg Elektronische Speichervorrichtung, insbesondere zur Anwendung bei implantierbaren medizinischen Geräten
US6109929A (en) * 1998-07-29 2000-08-29 Agilent Technologies, Inc. High speed stackable memory system and device
US6617671B1 (en) 1999-06-10 2003-09-09 Micron Technology, Inc. High density stackable and flexible substrate-based semiconductor device modules
JP3304921B2 (ja) 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
KR100338774B1 (ko) * 1999-07-08 2002-05-31 윤종용 인쇄회로기판에 사용되는 메모리 모듈 보오드 장착용 소켓
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
US6605875B2 (en) * 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
US6545891B1 (en) * 2000-08-14 2003-04-08 Matrix Semiconductor, Inc. Modular memory device
TW523890B (en) * 2002-02-07 2003-03-11 Macronix Int Co Ltd Stacked semiconductor packaging device
JP2004087936A (ja) * 2002-08-28 2004-03-18 Seiko Epson Corp 半導体装置及び半導体装置の製造方法並びに電子機器
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
JP3776427B2 (ja) * 2003-11-17 2006-05-17 沖電気工業株式会社 半導体装置及びその製造方法
WO2005059967A2 (fr) * 2003-12-17 2005-06-30 Chippac, Inc. Module de boitier a plusieurs puces dote d'un boitier inverse empile au-dessus d'une puce
TWI233170B (en) * 2004-02-05 2005-05-21 United Microelectronics Corp Ultra-thin wafer level stack packaging method and structure using thereof
JP4538830B2 (ja) 2004-03-30 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US7700409B2 (en) * 2004-05-24 2010-04-20 Honeywell International Inc. Method and system for stacking integrated circuits
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US7863720B2 (en) * 2004-05-24 2011-01-04 Honeywell International Inc. Method and system for stacking integrated circuits
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
SG119234A1 (en) 2004-07-29 2006-02-28 Micron Technology Inc Assemblies including stacked semiconductor dice having centrally located wire bonded bond pads
US7492039B2 (en) 2004-08-19 2009-02-17 Micron Technology, Inc. Assemblies and multi-chip modules including stacked semiconductor dice having centrally located, wire bonded bond pads
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
WO2006105514A2 (fr) * 2005-03-31 2006-10-05 Stats Chippac Ltd. Ensemble boitiers semi-conducteurs empiles comportant des surfaces de substrat exposees sur les cotes superieur et inferieur
JP5346578B2 (ja) * 2005-03-31 2013-11-20 スタッツ・チップパック・リミテッド 半導体アセンブリおよびその作製方法
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US8026611B2 (en) 2005-12-01 2011-09-27 Tessera, Inc. Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
US7342308B2 (en) * 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
US7456088B2 (en) * 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US20070279079A1 (en) * 2006-05-31 2007-12-06 Jianxiang Chang Multiple chip package test program and programming architecture
US8659175B2 (en) * 2006-06-12 2014-02-25 Stats Chippac Ltd. Integrated circuit package system with offset stack
CN100539125C (zh) * 2007-02-09 2009-09-09 钰创科技股份有限公司 悬臂堆栈式系统整合型封装构造及其封装方法
TWI335055B (en) * 2007-06-29 2010-12-21 Chipmos Technologies Inc Chip-stacked package structure
US20090127694A1 (en) * 2007-11-14 2009-05-21 Satoshi Noro Semiconductor module and image pickup apparatus
JP5105417B2 (ja) * 2007-11-20 2012-12-26 スパンション エルエルシー 半導体装置及びその製造方法
US10236032B2 (en) * 2008-09-18 2019-03-19 Novachips Canada Inc. Mass data storage system with non-volatile memory modules
US8331094B2 (en) * 2011-01-24 2012-12-11 Oracle International Corporation Thermal and power bus stacked package architecture
US9912448B2 (en) * 2012-02-13 2018-03-06 Sentinel Connector Systems, Inc. Testing apparatus for a high speed communications jack and methods of operating the same
US20130256883A1 (en) * 2012-03-27 2013-10-03 Intel Mobile Communications GmbH Rotated semiconductor device fan-out wafer level packages and methods of manufacturing rotated semiconductor device fan-out wafer level packages
KR102062738B1 (ko) * 2013-02-25 2020-01-06 삼성전자주식회사 반도체 패키지
JP7226358B2 (ja) * 2020-02-05 2023-02-21 株式会社デンソー 電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1639309A1 (de) * 1968-02-29 1971-04-15 Licentia Gmbh Anordnung von Selengleichrichterplatten
JPS61287133A (ja) * 1985-06-13 1986-12-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
EP0222203A1 (fr) * 1985-11-15 1987-05-20 BBC Brown Boveri AG Module semi-conducteur de puissance

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4045105A (en) * 1974-09-23 1977-08-30 Advanced Memory Systems, Inc. Interconnected leadless package receptacle
US4192565A (en) * 1976-10-28 1980-03-11 Richard Gianni Multi-level socket for an integrated circuit
US4080026A (en) * 1976-10-28 1978-03-21 Richard Gianni Multi-level socket for an integrated circuit
SU855731A1 (ru) * 1979-07-10 1981-08-15 Киевский Ордена Ленина Политехнический Институт Им.50-Летия Великой Октябрьской Социалистической Революции Запоминающа матрица
US4558397A (en) * 1983-12-19 1985-12-10 Amp Incorporated Interposer connector for surface mounting a ceramic chip carrier to a printed circuit board
KR890004820B1 (ko) * 1984-03-28 1989-11-27 인터내셔널 비지네스 머신즈 코포레이션 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
US4696525A (en) * 1985-12-13 1987-09-29 Amp Incorporated Socket for stacking integrated circuit packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1639309A1 (de) * 1968-02-29 1971-04-15 Licentia Gmbh Anordnung von Selengleichrichterplatten
JPS61287133A (ja) * 1985-06-13 1986-12-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
EP0222203A1 (fr) * 1985-11-15 1987-05-20 BBC Brown Boveri AG Module semi-conducteur de puissance

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN, vol. 11, no. 148 (E-506)[2595], 14 mai 1987; & JP-A-61 287 133 (MATSUSHITA) 17-12-1986 *

Also Published As

Publication number Publication date
FR2670322B1 (fr) 1997-07-04
DE69107808T2 (de) 1995-06-29
DE69107808D1 (de) 1995-04-06
ES2069858T3 (es) 1995-05-16
US5229960A (en) 1993-07-20
JPH05121643A (ja) 1993-05-18
EP0489643A1 (fr) 1992-06-10
EP0489643B1 (fr) 1995-03-01

Similar Documents

Publication Publication Date Title
EP0489643B1 (fr) Modules de mémoire à état solide et dispositifs de mémoire comportant de tels modules
EP2770810B1 (fr) Carte électronique pourvue d'un système de refroidissement liquide
JP5881734B2 (ja) 同時のウェハ結合及び相互接続接合
EP0239494A1 (fr) Boîtier de circuit intégré
FR2701153A1 (fr) Composant et module de mémoire à semi-conducteur.
EP0565391A1 (fr) Procédé et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
FR2688630A1 (fr) Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
EP0749160A1 (fr) Procédé de refroidissement d'un circuit intégré monté dans un boîtier
FR2879021A1 (fr) Dispositif a semiconducteur de puissance
FR2759493A1 (fr) Dispositif de puissance a semiconducteur
EP0593330A1 (fr) Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant
EP3712743A1 (fr) Module d'interconnexion dissipant pour carte d'extension a facteur de forme m.2
FR2594603A1 (fr) Connecteur pour bus informatique
EP0083265B1 (fr) Support d'interconnexion d'un boîtier de circuit intégré sur un circuit imprimé, et système d'interconnexion utilisant un tel support
FR2987170A1 (fr) Boitier et dispositif electroniques
US7863720B2 (en) Method and system for stacking integrated circuits
FR2878118A1 (fr) Module de circuit, procede pour son assemblage, systeme pour l'extraction d'energie thermique a partir d'un module de circuit et systeme de gestion thermique
WO2014091000A2 (fr) Circuit imprimé comportant un insert caloporteur
BE1019752A3 (fr) Structure de plots de connexion pour composant electronique
EP1116424A1 (fr) Assemblage electronique comportant une semelle formant drain thermique
FR2795556A1 (fr) Dispositif a semiconducteur et sa structure de montage
FR2809868A1 (fr) Assemblage de conditionnement de dispositif a semiconducteurs et procede pour fabriquer un tel assemblage
FR3141797A1 (fr) Boitier de type qfn comprenant deux puces electroniques de substrat different
CH665060A5 (en) Electronic module for integrated circuit mounting on PCB - has space provided between rows of connector pins for chips mounted on board through which pins pass

Legal Events

Date Code Title Description
ST Notification of lapse