[go: up one dir, main page]

FR2648609A1 - Circuit suiveur de tension de source d'alimentation pour la stabilisation de lignes de bit d'une memoire - Google Patents

Circuit suiveur de tension de source d'alimentation pour la stabilisation de lignes de bit d'une memoire Download PDF

Info

Publication number
FR2648609A1
FR2648609A1 FR8908625A FR8908625A FR2648609A1 FR 2648609 A1 FR2648609 A1 FR 2648609A1 FR 8908625 A FR8908625 A FR 8908625A FR 8908625 A FR8908625 A FR 8908625A FR 2648609 A1 FR2648609 A1 FR 2648609A1
Authority
FR
France
Prior art keywords
voltage
node
power source
source voltage
bln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8908625A
Other languages
English (en)
Other versions
FR2648609B1 (fr
Inventor
Byung-Yoon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2648609A1 publication Critical patent/FR2648609A1/fr
Application granted granted Critical
Publication of FR2648609B1 publication Critical patent/FR2648609B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electronic Switches (AREA)

Abstract

L'invention concerne les mémoires à semi-conducteurs. Un circuit suiveur de tension de source d'alimentation, destiné à fournir une tension donnée qui est inférieure à une tension de source d'alimentation, comprend un premier noeud 34 destiné à recevoir une tension de source d'alimentation Vcc, un second noeud 40 et une ligne de sortie 32, des moyens de charge T13 connectés entre le premier noeud et la ligne de sortie pour précharger cette dernière à la tension donnée, des moyens C1, T10, T11 connectés entre le premier noeud et le second noeud pour charger ce dernier, et des moyens T12, T15, T16 qui déchargent la ligne de sortie pour la faire passer à la tension donnée sous l'effet de la tension de charge du second noeud. Application aux mémoires vives statiques.

Description

La présente invention concerne un circuit suiveur
de tension de source d'alimentation. Elle porte en particu-
lier sur un circuit qui fournit une tension stabilisée en
suivant des fluctuations de tension.
Un dispositif de mémoire vive statique (ou SRAM) utilise la technique consistant à précharger des lignes de bit pendant une opération de lecture, et avec cette technique, la tension de ses lignes de bit effectue une excursion dans les limites d'environ 1 volt au-dessous de
la tension de la source d'alimentation.
En considérant la figure 1, on voit un transis-
tor de charge T8 consistant en un transistor à effet de champ MOS à canal N, connecté en diode, qui est branché entre une tension de source d'alimentation Vcc et une ligne de précharge 28, pour précharger la ligne de précharge 28 avec une tension Vcc-VTH (on désigne par VTH une tension de
seuil du transistor de charge T8).
Chaque paire de lignes de bit (BL1, BL1)(BLn,
BLn) est connectée à la ligne de précharge 28 par l'inter-
médiaire d'un circuit d'égalisation 14 qui comprend des transistors à effet de champ MOS à canal P T1-T3, qui sont
activés par des impulsions d'égalisation OB, et des tran-
sistors à effet de champ MOS à canal P T4, T5, qui sont
dans l'état conducteur au repos.
Entre des paires de lignes de bit, un ensemble de cellules de mémoire 10 sont disposées sous la forme d'une matrice arrangée en rangées et en colonnes, et les cellules de mémoire qui se trouvent dans la même rangée sont activées par des impulsions de rangée 0WL. Chaque
paire de lignes de bit est connectée à des lignes de don-
nées DL, DL qui sont connectées à un amplificateur de lçc-
ture 12 par l'intermédiaire de transistors série T6, T7 qui consistent en transistors à effet de champ MOS à canal P. Les transistors série T6, T7 connectés à chaque paire de lignes de bit sont actives par des impulsions de colonne
CD1, CDn qui sont fournies par un décodeur de colonne.
Pendant un cycle de lecture, les paires de lignes de bit (BL1, BL1) (BLn, BLn) sont préchargées et égalisées avec la tension Vcc-VTH, par un transistor T8 et un circuit d'égalisation 14. Ensuite, des données enregistrées dans les cellules de mémoire 10 sont lues et transmises à des paires de lignes de bit par une impulsion de rangée OWL,
et les données lues sont transmises vers une paire de li-
gnes de données DL, DL, par l'intermédiaire d'une paire de transistors série qui sont activés par une impulsion de
colonne, et ces données sont amplifiées par un amplifica-
teur de lecture 12. Les transistors T4, T5 sont toujours à l'état conducteur, de façon à empêcher que la tension des paires de lignes de bit ne présente une excursion excessive pendant le cycle de lecture des cellules de mémoire 10. Ce mécanisme de précharge permet à l'amplificateur de lecture de fonctionner efficacement en ce qui concerne le temps de
lecture et l'amplification.
Cependant, lorsque la tension de source d'alimen-
tation Vcc augmente au cours de ses fluctuations, la ten-
sion de précharge des paires de lignes de bit augmente d'une valeur qui correspond à l'augmentation de la tensioh de la source d'alimentation. Ensuite, si la tension de la source d'alimentation Vcc tombe à la tension de source
d'alimentation normale ou au-dessous de celle-ci, la ten-
sion qui est préchargée sur les paires de lignes de bit reste égale à la tension de précharge accrue. Même si en
pratique une décharge se produit par des cellules de mé-
moire qui sont connectées entre les paires de lignes de
bit, une longue durée est nécessaire pour obtenir une dé-
charge jusqu'à la tension de précharge qui suit les fluctuations de la tension de la source d'alimentation. Il en résulte que la tension de paires de lignes de données DL, DL pendant une opération de lecture de données est plus élevée que la tension de la source d'alimentation
Vcc, et l'opération de lecture de l'amplificateur de lectu-
re 12 est ainsi perturbée.
L'invention a donc pour but de procurer un cir-
cuit suiveur de tension de source d'alimentation, pour ré-
soudre le problème qui est décrit ci-dessus. Un autre but de l'invention est de procurer un circuit suiveur de tension de source d'alimentation qui
fournisse une tension nécessaire, en fonction de fluctua-
tions de la tension de source d'alimentation.
Pour atteindre les buts qui sont indiqués ci-
dessus, un circuit suiveur de tension de source d'alimen-
tation, destiné à fournir une tension donnée qui est infé-
rieure à la tension de source d'alimentation, comprend un premier noeud prévu pour l'application d'une tension de source d'alimentation, un second noeud et une ligne de sortie, des moyens de charge connectés entre le premier noeud et la ligne de sortie pour précharger la ligne de sortie avec la tension donnée, des moyens connectés entre le premier noeud et le second noeud pour charger le second
noeud, et des moyens qui déchargent la ligne de sortie jus-
qu'à la tension donnée, sous la dépendance de la tension
de charge du second noeud.
D'autres caractéristiques et avantages de l'in-
vention seront mieux compris à la lecture de la descrip-
tion qui va suivre d'un mode de réalisation, donné à titre
d'exemple non limitatif. La suite de la description se ré-
fère aux dessins annexés sur lesquels:
La figure 1 est un schéma de circuit d'une cel-
lule de mémoire vive statique de type classique; et La figure 2 est un schéma du circuit suiveur de
tension de source d'alimentation conforme à l'invention.
En considérant la figure 2, on note que la ligne de sortie 32 est connectée à la ligne de précharge 28 de la figure 1, et qu'un transistor à effet de champ MOS à
canal N T13 est un transistor de charge identique au tran-
sistor T8 de la figure 1. La tension de source d'alimenta-
tion normale est une tension classique qui est utilisée
dans un dispositif de mémoire habituel. On utilisera à ti-
tre d'exemple une tension de 16 V. Les transistors T13 à T16 sont des transistors à effet de champ MOS à canal N, et les substrats de ces transistors sont connectés à la masse. Les transistors T10 à T12 sont des transistors à effet de champ MOS à canal P, et les substrats de ces
transistors sont connectés à la tension de source d'ali-
mentation Vcc. Le canal drain-source du transistor T15 est connecté entre la ligne de sortie 32 et la masse, et les transistors T12, T16, avec leurs canaux drain-source
connectés en série par l'intermédiaire d'un noeud de con-
nexion 38, sont également connectés en parallèle avec le
transistor T15 entre la ligne de sortie 32 et la masse.
Le noeud de connexion 38 est connecté à la grille du
transistor T15. Un condensateur C1 et des transistors con-
nectés en diodes, T10, Tll, sont connectés en parallèle entre le premier noeud, qpi fournit la tension de source d'alimentation, et le second noeud; et ces transistors connectés en diodes T10, Tll sont connectés mutuellement en série. Le canal drain-source d'un transistor T14 est connecté entre le second noeud et la masse. La grille du transistor T12 est connectée à un second noeud 40, et les grilles des transistors T14, T16 sont connectées à la tension de source d'alimentation Vcc par l'intermédiaire d'un troisième noeud 36. Le condensateur C1 est prévu pour transmettre immédiatement au second noeud des variations transitoires de la tension de source d'alimentation, et
les transistors T10, Tll sont prévus pour charger le se-
cond noeud 40 à une tension donnée, à savoir la valeur qu'on obtient en soustrayant de la tension de source d'alimentation Vcc la somme des tensions de seuil des
transistors T10, Tll, après l'écoulement de la durée né-
cessaire pour la transition de la tension de source d'ali-
mention Vcc. La partie qui comprend les transistors T12,
T15, T16 est destinée à décharger la tension qui est char-
gée sur la ligne de sortie 32, conformément à la tension qui est appliquée au second noeud 40. Le transistor T16 est prévu pour décharger la tension qui est chargée au noeud de connexion 38, et le transistor T14 est prévu pour
transmettre le bruit qui est appliqué au second noeud 40.
En ce qui concerne le rapport entre la largeur et la lon-
gueur de canal des transistors T16, T14, on le choisit avec une valeur suffisamment faible pour ne pas décharger rapidement la tension de charge présente sur les noeuds
38, 40.
La taille du transistor T14 peut être très inférieure à celle du transistor T16 et, si nécessaire, on peut ne
pas utiliser le transistor T14. Au contraire, le transis-
tor de charge T13 a une taille suffisamment grande pour fournir un courant qui charge des paires de lignes de bit,
et la taille du transistor T15 est choisie de façon à dé-
charger la tension présente sur la ligne de sortie 32, pour lui donner une valeur désirée en une durée fixée, au moment o ce transistor devient conducteur, et elle est inférieure à la taille du transistor T13 pour éviter une
décharge excessive.
On va maintenant décrire le fonctionnement.du
circuit suiveur de tension de source d'alimentation con-
forme à l'invention. Une tension de seuil de chaque tran--
sistor qui sera spécifiée ci-après consiste en une valeur
absolue. En présence de la tension de source d'alimenta-
tion normale NVcc, la ligne de sortie 32 est chargée par la tension NVccVTH13. On désigne ici par VTH13 la tension de seuil du transistor T13. La tension du second neeud 40
est chargée à la valeur (NVcc-VTH10-VTH11) par l'intermé-
diaire des transistors T10, Tll. On désigne ici par VTH10 et VTH11 les valeurs absolues des tensions de seuil des transistors T10, Tll. Du fait que la tension entre la grille et la source du transistor T12 est inférieure à sa tension de seuil, à cause de la tension qui est chargée sur le second noeud 40, le transistor T12 est bloqué et le
transistor T15 est également bloqué.
Ensuite, lorsque la tension de source d'alimen- tation Vcc augmente de façon abrupte de la valeur a VH, à partir de la tension de source d'alimentation normale
NVcc, la tension accrue apparait immédiatement sur le se-
cond noeud 40, par l'intermédiaire du condensateur C1,
mais le transistor T12 reste à l'état bloqué. Le transis-
tor T15 est également bloqué. Ensuite, la ligne de sortie 32 est chargée par (NVcc-VTH13+.VH), et le noeud 40 est chargé par (NVcc-VTH11+ nVH), par l'intermédiaire des transistors T10, Tll. Les transistors T12, T15 restent
donc bloqués.
Lorsque la tension accrue (NVcc + AVH) diminue
de façon abrupte de la valeur.6VL, à un certain ins-
tant,.la tension réduite est immédiatement appliquée au
second noeud 40. Si aVL a une valeur suffisante qui per-
met à la tension grille-source d'être supérieure à la tension de seuil du transistor T12, ce dernier deviendra conducteur et, sous l'effet de la tension qui est chargée au noeud de connexion 38 par l'intermédiaire du transistor
T12, le transistor T15 deviendra également conducteur.
Ensuite, la ligne de sortie 32 est déchargée à (NVcc-
VTH13+ AVH- AVL) par le passage du transistor T15 à l'état
conducteur, et le second noeud est stabilisé à (NVcc-
VTH10-VTH11+ eVH- AVL), par l'intermédiaire des transis-
tors T10, Tll. A ce moment, le transistor T12 est bloqué et le transistor T15 est également bloqué. La ligne de sortie 32 peut donc être chargée à tout moment avec une
tension qui est inférieure à la tension de source d'ali-
mentation, avec un écart égal à la tension de seuil du transistor de charge T13, en suivant les fluctuations de
la tension de source d'alimentation.
L'homme de l'art comprendra aisément qu'on peut obtenir un tel résultat, même pour de faibles fluctuations de la tension de source d'alimentation, en minimisant la différence entre la tension grille-source et la tension de seuil du transistor T12. Comme décrit ci-dessus, lorsqu'on utilise dans une mémoire vive statique le circuit suiveur de tension de
source d'alimentation qui est considéré ici, l'amplifica-
teur de lecture peut accomplir correctement son opération de lecture des données, indépendamment des fluctuations
de la source de tension d'alimentation.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et auprocédé décrits
et représentés, sans sortir du cadre de l'invention.

Claims (7)

REVENDICATIONS
1. Circuit suiveur de tension de source d'alimen-
tation, destiné à fournir une tension donnée inférieure à
une tension d'alimentation, caractérisé en ce qu'il com-
prend: un premier noeud (34) destiné à recevoir la tension de source d'alimentation; un second noeud (40) et une ligne de sortie (32); des moyens de charge (T13)-connectés entre
le premier noeud (34) et la ligne de sortie (32), pour pré-
charger la ligne de sortie (32) avec la tension donnée; des moyens (C1, T10, Tll), connectés entre le premier noeud (34) et le second noeud (40) pour charger le second noeud (40); et des moyens (T12, T15, T16) qui déchargent la ligne
de sortie (32) de façon à la faire passer à la tension don-
née, sous l'effet de la tension à laquelle est chargé le
second noeud (40).
2. Circuit suiveur de tension de source d'ali-
mentation selon la revendication 1, caractérisé en ce que les moyens de charge consistent en un transistor à effet
de champ MOS (T13) connecté en diode.
3. Circuit suiveur de tension de source d'ali-
mentation selon la revendication 2, caractérisé en ce que les moyens de charge (T13) sont connectés en parallèle avec un condensateur et une paire de transistors à effet
de champ MOS (T10, Tll) connectés en diodes.
4. Circuit suiveur de tension de source d'ali-
mentation selon la revendication 3, caractérisé en ce que les moyens de décharge comprennent: un transistor à effet de champ MOS à canal P (T12) dont le canal source-drain est connecté entre la ligne de sortie (32) et un noeud de connexion (38), et dont la grille est connectée au second noeud (40); un transistor à effet de champ MOS à canal N (T16), dont le canal drain-source est connecté entre le noeud de connexion (38) et la masse, et dont la grille est connectée à la tension de source d'alimentation (Vcc); et un transistor à effet de champ MOS à canal N (T15), dont le canal drain-source est connecté entre la ligne de sortie (32) et la masse, et dont la grille est connectée au noeud
de connexion (38).
5. Circuit suiveur de tension de source d'alimen-
tation selon la revendication 4, caractérisé en ce qu'il
comprend en outre un transistor à effet de champ MOS à ca-
nal N (T14) dont le canal drain-source est connecté entre le second noeud (40) et la masse, et dont la grille est
connectée à la tension de source d'alimentation (Vcc).
6. Dispositif de mémoire vive, caractérisé en ce qu'il comprend: un ensemble de paires de lignes de bit
(BL1, BL1,... BLn, BLn) connectées à un ensemble de cel-
lules de mémoire (10); des moyens (14) connectés entre chaque paire de lignes de bit (BL1, BL1,... BLn, BLn) et une ligne de précharge (28), pour égaliser ces paires de lignes de bit; des moyens de charge (T8, T13) connectés entre la tension de source d'alimentation (Vcc) et la ligne de précharge (28), pour précharger la ligne de précharge et les paires de lignes de bit (BL1, BL1,... BLn, BLn) avec une tension qui est inférieure d'une tension donnée
à la tension de source d'alimentation; et des moyens con-
nectés en parallèle avec les moyens de charge (T8, T13) pour fournir à la ligne de précharge (28) et aux paires de lignes de bit (BL1, BL1,... BLn, BLn) une tension qui est inférieure d'une tension donnée à une tension de source
d' alimentation variable (Vcc).
7. Dispositif de mémoire vive selon la revendi-
cation 6, caractérisé en ce que les moyens de charge con-
sistent en un transistor à effet de champ MOS (T8, T13) connecté en diode, et la tension donnée est une tension de
seuil de ce transistor.
FR898908625A 1989-05-02 1989-06-28 Circuit suiveur de tension de source d'alimentation pour la stabilisation de lignes de bit d'une memoire Expired - Lifetime FR2648609B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890005915A KR910007740B1 (ko) 1989-05-02 1989-05-02 비트라인 안정화를 위한 전원전압 추적회로

Publications (2)

Publication Number Publication Date
FR2648609A1 true FR2648609A1 (fr) 1990-12-21
FR2648609B1 FR2648609B1 (fr) 1993-01-08

Family

ID=19285865

Family Applications (1)

Application Number Title Priority Date Filing Date
FR898908625A Expired - Lifetime FR2648609B1 (fr) 1989-05-02 1989-06-28 Circuit suiveur de tension de source d'alimentation pour la stabilisation de lignes de bit d'une memoire

Country Status (6)

Country Link
US (1) US5305259A (fr)
JP (1) JPH02302993A (fr)
KR (1) KR910007740B1 (fr)
DE (1) DE3923630A1 (fr)
FR (1) FR2648609B1 (fr)
GB (1) GB2231184B (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
US6384623B1 (en) 1993-01-07 2002-05-07 Hitachi, Ltd. Semiconductor integrated circuits with power reduction mechanism
KR100281600B1 (ko) 1993-01-07 2001-03-02 가나이 쓰도무 전력저감 기구를 가지는 반도체 집적회로
US5436588A (en) * 1993-12-17 1995-07-25 National Semiconductor Corp. Click/pop free bias circuit
US5604704A (en) * 1994-05-30 1997-02-18 Nec Corporation Compound semiconductor static random access memory device equipped with precharging circuit controlled by boosted signal
JP3207680B2 (ja) * 1994-08-30 2001-09-10 株式会社東芝 半導体集積回路
US5521874A (en) * 1994-12-14 1996-05-28 Sun Microsystems, Inc. High speed differential to single ended sense amplifier
US5781469A (en) * 1997-01-24 1998-07-14 Atmel Corporation Bitline load and precharge structure for an SRAM memory
US6075729A (en) * 1997-09-05 2000-06-13 Hitachi, Ltd. High-speed static random access memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553709A (en) * 1978-10-18 1980-04-19 Seiko Instr & Electronics Ltd Constant voltage circuit
JPS5578313A (en) * 1978-12-06 1980-06-12 Citizen Watch Co Ltd Voltage control circuit
DE3030654A1 (de) * 1979-08-17 1981-03-26 Hitachi Ltd Sperrvorspannungsgenerator
JPS62157921A (ja) * 1986-01-06 1987-07-13 Toshiba Corp 基準電位発生回路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909631A (en) * 1973-08-02 1975-09-30 Texas Instruments Inc Pre-charge voltage generating system
US4453235A (en) * 1980-05-27 1984-06-05 Supertex, Inc. Integrated memory circuits
US4355377A (en) * 1980-06-30 1982-10-19 Inmos Corporation Asynchronously equillibrated and pre-charged static ram
JPS5837896A (ja) * 1981-08-31 1983-03-05 Fujitsu Ltd Ｍｏｓダイナミック回路
DE3138558A1 (de) * 1981-09-28 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur erzeugung eines von schwankungen einer versorgungsgleichspannung freien gleichspannungspegels
DE3247033A1 (de) * 1982-12-18 1984-06-20 Telefunken electronic GmbH, 6000 Frankfurt Schaltungsanordnung mit einem frequenzabhaengigen daempfungsverhalten
JPS59116986A (ja) * 1982-12-23 1984-07-06 Toshiba Corp 半導体記憶装置
JPH0685141B2 (ja) * 1983-03-31 1994-10-26 株式会社東芝 充放電回路
JPS59218042A (ja) * 1983-05-26 1984-12-08 Toshiba Corp 半導体集積回路
US4754167A (en) * 1985-04-04 1988-06-28 Cecil Conkle Programmable reference voltage generator for a read only memory
JPH0713878B2 (ja) * 1985-06-20 1995-02-15 三菱電機株式会社 Ｃｍｏｓトランジスタ回路
US4788455A (en) * 1985-08-09 1988-11-29 Mitsubishi Denki Kabushiki Kaisha CMOS reference voltage generator employing separate reference circuits for each output transistor
KR950002293B1 (ko) * 1986-03-28 1995-03-16 가부시키가이샤 도시바 다이나믹형 반도체기억장치
JPH083766B2 (ja) * 1986-05-31 1996-01-17 株式会社東芝 半導体集積回路の電源電圧降下回路
IT1204375B (it) * 1986-06-03 1989-03-01 Sgs Microelettronica Spa Generatore di polarizzazione di sorgenti per transistori naturali in circuiti integrati digitali in tecnologia mos
JPS621190A (ja) * 1986-06-07 1987-01-07 Fujitsu Ltd 半導体集積回路装置
JPS639095A (ja) * 1986-06-30 1988-01-14 Toshiba Corp スタテイツク型半導体メモリ
JPS63236407A (ja) * 1987-03-25 1988-10-03 Toshiba Corp 半導体回路
US4810962A (en) * 1987-10-23 1989-03-07 International Business Machines Corporation Voltage regulator capable of sinking current
DE3768277D1 (de) * 1987-12-15 1991-04-04 Ibm Referenz-spannungsgenerator fuer cmos-speicher.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553709A (en) * 1978-10-18 1980-04-19 Seiko Instr & Electronics Ltd Constant voltage circuit
JPS5578313A (en) * 1978-12-06 1980-06-12 Citizen Watch Co Ltd Voltage control circuit
DE3030654A1 (de) * 1979-08-17 1981-03-26 Hitachi Ltd Sperrvorspannungsgenerator
JPS62157921A (ja) * 1986-01-06 1987-07-13 Toshiba Corp 基準電位発生回路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN. vol. 28, no. 3, Août 1985, NEW YORK US pages 1227 - 1228; 'BIT LINE RESTORE CIRCUIT FOR HIGH SPEED CMOS ARRAYS' *
PATENT ABSTRACTS OF JAPAN vol. 11, no. 391 (P-649)22 Décembre 1987 & JP-A-62 157 921 ( TOSHIBA ) 13 Juillet 1987 *
PATENT ABSTRACTS OF JAPAN vol. 4, no. 127 (P-026)6 Septembre 1980 & JP-A-55 078 313 ( CITIZEN WATCH ) 12 Juin 1980 *
PATENT ABSTRACTS OF JAPAN vol. 4, no. 90 (P-017)27 Juin 1980 & JP-A-55 053 709 ( SEIKO ) 19 Avril 1980 *

Also Published As

Publication number Publication date
JPH0532839B2 (fr) 1993-05-18
JPH02302993A (ja) 1990-12-14
US5305259A (en) 1994-04-19
FR2648609B1 (fr) 1993-01-08
GB2231184A (en) 1990-11-07
GB8925682D0 (en) 1990-01-04
DE3923630A1 (de) 1990-11-08
KR910007740B1 (ko) 1991-09-30
GB2231184B (en) 1993-10-13
DE3923630C2 (fr) 1993-05-13
KR900018823A (ko) 1990-12-22

Similar Documents

Publication Publication Date Title
US6789099B2 (en) Sense-amp based adder with source follower evaluation tree
FR2799874A1 (fr) Dispositif de memoire a semiconducteur
FR2712421A1 (fr) Circuit de commande d'une ligne de mots pour dispositif de mémoire à semi-conducteur.
FR2974666A1 (fr) Amplificateur de detection differentiel sans transistor de precharge dedie
US5220527A (en) Dynamic type semiconductor memory device
FR2634311A1 (fr) Circuit tampon de sortie de donnees pour une memoire d'octets
FR2753829A1 (fr) Circuit de lecture pour memoire non volatile fonctionnant avec une basse tension d'alimentation
FR2519177A1 (fr) Dispositif a circuits integres de memoire ram dynamique
JP3505373B2 (ja) 半導体記憶装置
FR2762434A1 (fr) Circuit de lecture de memoire avec dispositif de limitation de precharge
FR2648609A1 (fr) Circuit suiveur de tension de source d'alimentation pour la stabilisation de lignes de bit d'une memoire
KR960009953B1 (ko) 반도체 메모리 장치의 센스앰프 제어회로
FR3043488A1 (fr)
JPH0541086A (ja) 半導体メモリー装置のセンスアンプ制御回路
FR2634047A1 (fr) Pilote d'amplificateur de lecture pour dispositif a memoire
FR2475269A1 (fr) Procede de synchronisation d'elevation de tension dans une memoire dynamique a semi-conducteur
US5867449A (en) Tracking signals
US7403439B2 (en) Bitline leakage limiting with improved voltage regulation
FR2676854A1 (fr) Procede pour precharger des lignes d'entree/sortie d'un dispositif de memoire.
FR2830973A1 (fr) Dispositif de memoire a contenu adressable
FR2787212A1 (fr) Circuit pour remettre a l'etat initial une paire de bus de donnees d'un dispositif de memoire a semiconducteur
FR2866180A1 (fr) Procede de traitement des informations delivrees par une matrice de pixels actifs d'un capteur offrant une dynamique et un gain etendus, et capteur correspondant.
US8934286B2 (en) Complementary metal-oxide-semiconductor (CMOS) dynamic random access memory (DRAM) cell with sense amplifier
EP0872848B1 (fr) Circuit de lecture de mémoire avec dispositif de précharge à commande dynamique.
FR2656455A1 (fr) Circuit de precharge d'un bus de memoire.