[go: up one dir, main page]

FR2568386A1 - VOLTAGE REFERENCE CIRCUIT WITH BAND PROHIBITED - Google Patents

VOLTAGE REFERENCE CIRCUIT WITH BAND PROHIBITED Download PDF

Info

Publication number
FR2568386A1
FR2568386A1 FR8500086A FR8500086A FR2568386A1 FR 2568386 A1 FR2568386 A1 FR 2568386A1 FR 8500086 A FR8500086 A FR 8500086A FR 8500086 A FR8500086 A FR 8500086A FR 2568386 A1 FR2568386 A1 FR 2568386A1
Authority
FR
France
Prior art keywords
transistor
bandgap
reference voltage
npn
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8500086A
Other languages
French (fr)
Inventor
Gregory J Smith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Tucson Corp
Original Assignee
Burr Brown Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burr Brown Corp filed Critical Burr Brown Corp
Publication of FR2568386A1 publication Critical patent/FR2568386A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is DC
    • G05F3/10Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

L'INVENTION CONCERNE LES CIRCUITS DE REFERENCE DE TENSION DE PRECISION. UN CIRCUIT DE REFERENCE DE TENSION A BANDE INTERDITE COMPREND NOTAMMENT UNE CELLULE DE BANDE INTERDITE 2 QUI DETECTE UN DESEQUILIBRE DANS LES COURANTS CIRCULANT DANS LA CELLULE ET QUI PRODUIT UN SIGNAL DE DESEQUILIBRE QUI EST TRANSMIS EXCLUSIVEMENT PAR DES TRANSISTORS NPN A GRANDE LARGEUR DE BANDE 40, 41, 50, 51 AFIN D'OBTENIR UN GAIN TRES STABLE ET TRES ELEVE ET UNE TRES GRANDE LARGEUR DE BANDE. L'ABSENCE DE TOUT TRANSISTOR PNP ACTIF DANS LE CHEMIN DE SIGNAL PROCURE UN CIRCUIT DE REFERENCE DE TENSION SIMPLE MAIS AYANT NEANMOINS UNE TRES GRANDE LARGEUR DE BANDE, AVEC DES PERFORMANCES STABLES ET TRES REPRODUCTIBLES. APPLICATION AUX CIRCUITS ELECTRONIQUES.THE INVENTION RELATES TO PRECISION VOLTAGE REFERENCE CIRCUITS. A FORBIDDEN BAND VOLTAGE REFERENCE CIRCUIT INCLUDES IN PARTICULAR A FORBIDDEN BAND 2 CELL WHICH DETECTS AN IMBALANCE IN THE CURRENTS FLOWING IN THE CELL AND WHICH PRODUCES AN IMBALANCE SIGNAL WHICH IS TRANSMITTED EXCLUSIVELY BY LARGE BAND 40 NP TRANSISTORSGEURN 41, 50, 51 IN ORDER TO OBTAIN A VERY STABLE AND VERY HIGH GAIN AND A VERY LARGE BANDWIDTH. THE ABSENCE OF ANY ACTIVE PNP TRANSISTOR IN THE SIGNAL PATH PROVIDES A SINGLE VOLTAGE REFERENCE CIRCUIT BUT HAVING A VERY LARGE BANDWIDTH, WITH STABLE AND VERY REPRODUCIBLE PERFORMANCE. APPLICATION TO ELECTRONIC CIRCUITS.

Description

La présente invention concerne les circuits de référence de tension àThe present invention relates to voltage reference circuits at

bande interdite, et elle porteforbidden band, and she carries

plus particulièrement sur de tels circuits ayant une lar-  more particularly on such circuits having a

geur de bande très supérieure à ce qu'on peut obtenir avec des circuits à bande interdite antérieurs.  bandwidth much higher than can be achieved with previous bandgap circuits.

On utilise couramment des circuits à bande in-  Intra-band circuits are commonly used

terdite dans des circuits intégrés pour produire des ten-  terdite in integrated circuits to produce

sions de référence invariantes vis-à-vis de la tempéra-  invariant reference points with respect to the temperature

ture qui sont employées de façon interne dans le circuit intégré dans divers buts, comme par exemple en tant que  which are used internally in the integrated circuit for various purposes, such as for example

tensions de référence ou que tensions de polarisation.  reference voltages or bias voltages.

Les divers circuits de référence de tension à bande inter-  The various inter-band voltage reference circuits

dite connus présentent divers inconvénients. La plupart de ces circuits sont très complexes et occupent une fraction importante de l'aire d'une puce de semiconducteur. Certains  known as known have various disadvantages. Most of these circuits are very complex and occupy a large fraction of the area of a semiconductor chip. Some

des circuits de référence de tension à bande interdite an-  reference voltage circuits with forbidden band

térieurs n'ont pas un gain en tension approprié et sont donc excessivement sensibles à des variations des courants de charge que le circuit à bande interdite doit fournir  They do not have an appropriate voltage gain and are therefore excessively sensitive to variations in load currents that the bandgap circuit must provide.

à un circuit de charge. Certains des circuits de référen-  to a charging circuit. Some of the reference circuits

ce de tension à bande interdite antérieurs ne sont capa-  previous bandgap voltage are not capable of

bles de générer qu'une tension de référence particulière, et on ne peut pas les régler pour produire des tensions de référence accrues, de valeur plus élevée, indépendantes de la température. L'état de la technique est indiqué de façon générale dans les brevets des E.U.A. nO Rè-30586, 4 325 017, 4 249 122, 4 339 707 et 4 064 448. Le circuit antérieur connu de la demanderesse qui est le plus proche  It can not be adjusted to produce higher reference voltages, higher value, independent of the temperature. The state of the art is generally indicated in U.S. patents. Nos. R-30586, 4,325,017, 4,249,122, 4,339,707 and 4,064,448. The known prior art circuit of the applicant who is closest

de celui de l'invention est décrit dans une demande de bre-  of the invention is described in a patent application

vet conjointe et cédée à la demanderesse, intitulée "IMPROVED BANDGAP REFERENCE CIRCUIT", déposée le 25 mai  co-owned and assigned to the plaintiff, entitled "IMPROVED BANDGAP REFERENCE CIRCUIT", filed May 25

1984 par Stephen R. Burnham et Paul M. Henry.  1984 by Stephen R. Burnham and Paul M. Henry.

Tous les circuits à bande interdite antérieurs  All previous bandgap circuits

les plus proches de celui de l'invention utilisent des tran-  closest to that of the invention use

sistors PNP latéraux en tant que dispositifs actifs dans les voies de signal des étages amplificateurs qui amplifient des différences entre les signaux d'entrée différentiels  Lateral PNP sistors as active devices in signal channels of amplifier stages that amplify differences between differential input signals

d'une cellule de bande interdite. L'utilisation de tran-  a bandgap cell. The use of

sistors PNP latéraux limite sévèrement la largeur de ban-  Lateral PNP sistors severely limit the width of

de des étages amplificateurs, à moins qu'on n'utilise des techniques nécessitant des circuits complexes, du fait que la largeur de bande des transistors PNP latéraux dans la technologie actuelle des circuits intégrés est limitée à  amplification stages, unless techniques requiring complex circuits are used, because the bandwidth of the lateral PNP transistors in current integrated circuit technology is limited to

environ un mégahertz. Ceci constitue une limitation impor-  about a megahertz. This constitutes an important limitation

tante des circuits à bande interdite antérieurs, du fait  previous bandgap circuits, as a result of

que les applications modernes des circuits à bande inter-  modern applications of inter-band circuits

dite conduisent à leur utilisation dans des circuits inté-  they lead to their use in integrated circuits.

grés qui commandent des systèmes qui sont soumis à des courants transitoires de fréquence élevée. Si le circuit  who control systems that are subject to transient currents of high frequency. If the circuit

à bande interdite a une faible largeur de bande, les ten-  bandgap has a low bandwidth, the

sions transitoires présentes sur une tension de noeud de  transients present on a node voltage of

référence générée par le circuit à bande interdite et com-  reference generated by the bandgap and

mandant d'autres circuits critiques sont filtréoeset tendent à s'amortir lentement en produisant des ondulations, ce qui entratne un fonctionnement défectueux des circuits  other critical circuits are filtered and tend to dampen slowly producing ripples, resulting in faulty circuit operation.

dans le système commandé. Les circuits de référence à ban-  in the controlled system. The reference circuits with

de interdite doivent donc avoir des largeurs de bande éle-  banned must therefore have high bandwidths.

vées, pour une raison qui est précisément identique à celle pour laquelle les circuits régulateurs de tension doivent  for a reason which is exactly the same as that for which the voltage regulator circuits

de façon générale avoir une largeur de bande élevée, c'est-  generally have a high bandwidth, that is,

à-dire pour qu'ils puissent présenter une récupération très  to say so that they can present a very recovery

rapide après la présence de courants de charge transitoires.  fast after the presence of transient charge currents.

Les étages amplificateurs à transistors PNP la-  The amplifier stages with transistors PNP la-

téraux qui sont utilisés en relation avec certains circuits  which are used in connection with certain circuits

de référence de tension à bande interdite antérieurs, peu-  reference to previous bandgap voltage, may

vent être utilisés commodément avec la technologie courante  can be used conveniently with current technology

des circuits intégrés bipolaires, et certains de ces cir-  bipolar integrated circuits, and some of these

cuits, comme celui mentionné dans la demande de brevet con-  cooked, like the one mentioned in the patent application

jointe de Burnham/Henry, doivent être conçus avec soin pour  joined by Burnham / Henry, must be carefully designed to

atteindre des gains suffisamment élevés.  achieve sufficiently high earnings.

Il demeure donc un besoin portant sur un cir-  There remains, therefore, a need for a cir-

cuit de référence de tension à bande interdite perfec-  bake voltage reference to perfect bandgap

tionné, simple et à grande largeur de bande, procurant  simple and broad bandwidth, providing

une tension de référence accrue et indépendante de la tem-  an increased reference voltage independent of the time

pérature qui soit très stable et qui ait une réponse à des variations de charge transitoires qu'il est possible  which is very stable and has a response to transient load variations that are possible

de prévoir de façon très précise.  to predict in a very precise way.

L'invention a donc pour but de procurer un cir-  The object of the invention is therefore to provide a

cuit de référence de tension à bande interdite de type per-  bake voltage reference with band gap type

fectionné, ayant une largeur de bande très supérieure à  with a bandwidth much greater than

celle de circuits de référence de tension à bande interdi-  that of reference circuits with a band

te antérieurs.earlier.

Un autre but de l'invention est de procurer un circuit de référence de tension à bande interdite qui soit économique, qui ait une grande largeur de bande et dont on puisse prévoir avec précision les caractéristiques de récupération en présence de variations transitoires de  Another object of the invention is to provide a band gap voltage reference circuit which is economical, has a large bandwidth and can be accurately predicted recovery characteristics in the presence of transient variations of

la charge.load.

Brièvement, et conformément à l'un de ses mo-  Briefly, and in accordance with one of his

des de réalisation, l'invention procure un circuit de ré-  embodiments, the invention provides a feedback circuit

férence à bande interdite à grande largeur de bande qui comprend une cellule de bande interdite ayant des première  bandgap bandgap which includes a bandgap cell with first bandgap

et seconde entrées différentielles, la première de ces en-  and second differential inputs, the first of these

trées étant connectée de façon à recevoir une tension de  being connected so as to receive a voltage of

référence, un circuit de rapport résistif destiné à appli-  reference, a resistive ratio circuit intended to

quer une "tension thermique" à la seconde entrée différen-  a "thermal voltage" at the second differential input

tielle de la cellule de bande interdite, un circuit de char-  of the bandgap cell, a charging circuit

ge dans la cellule de bande interdite, destiné à produire  in the bandgap cell, intended to produce

un signal amplifié représentatif d'un déséquilibre de cou-  an amplified signal representative of a neck imbalance

rant dans la cellule de bande interdite, et des circuits destinés à amplifier à nouveau le signal pour produire une  in the bandgap cell, and circuits for amplifying the signal again to produce a

tension de référence de sortie, dans lequel le signal am-  output reference voltage, wherein the amber signal

plifié ne passe que par des transistors NPN verticaux dans  folded only goes through vertical NPN transistors in

le circuit de charge et le circuit amplificateur. Le cir-  the charging circuit and the amplifier circuit. The cir-

cuit de tension de référence à bande interdite et à grande  fired reference voltage with bandgap and large

largeur de bande comprend également un circuit de réac-  bandwidth also includes a feedback circuit

tion qui réagit à la tension de référence de sortie en produisant un signal de réaction et en l'appliquant au circuit de rapport résistif, pour établir et pour corriger la tension thermique. Le mode de réalisation de l'inven- tion qui est décrit utilise un circuit miroir de courant PNP en tant que dispositif de charge à courant constant  which responds to the output reference voltage by producing a feedback signal and applying it to the resistive ratio circuit to establish and correct the thermal voltage. The embodiment of the invention which is described uses a PNP current mirror circuit as a constant current charging device.

dissymétrique pour un c8té de la cellule de bande inter-  asymmetrical for one side of the

dite, un circuit à charge d'émetteur de type NPN pour iso-  said, an NPN-type transmitter charge circuit for isolating

ler la sortie dissymétrique de la cellule de bande inter-  the asymmetrical output of the

dite et pour appliquer son signal à l'entrée d'un étage  said and to apply his signal to the entrance of a floor

amplificateur ayant un transistor NPN actif et un tran-  amplifier having an active NPN transistor and a tran-

sistor de charge à courant constant branché en miroir de courant, de type PNP. Le signal amplifié est isolé par un transistor NPN à charge d'émetteur et il est appliqué à un transistor NPN de réaction et à un circuit diviseur  constant current load sistor connected in current mirror, type PNP. The amplified signal is isolated by an emitter-charged NPN transistor and is applied to a feedback NPN transistor and divider circuit

qui effectue une division résistive de la tension de réfé-  which performs a resistive division of the reference voltage

rence de sortie qui est appliquée au circuit de rapport  output frequency that is applied to the signal circuit

résistif. Le circuit de rapport résistif est réglé de fa-  resistive. The resistive ratio circuit is adjusted

çon à réaliser une compensation précise du coefficient de température négatif de la tension VBE du transistor NPN de réaction. L'invention sera mieux comprise à la lecture de  to achieve a precise compensation of the negative temperature coefficient of the voltage VBE of the reaction NPN transistor. The invention will be better understood when reading

la description qui va suivre d'un mode de réalisation, don-  the following description of an embodiment, given

né à titre d'exemple non limitatif. La suite de la descrip-  born as a non-limiting example. The rest of the description

tion se réfère aux dessins annexés sur lesquels:. -  refers to the accompanying drawings in which :. -

la figure i est un schéma simplifié d'un circuit de référence de tension à bande interdite; la figure 2 est un schéma de circuit détaillé d'un mode de réalisation de l'invention; et  Figure i is a schematic diagram of a band gap voltage reference circuit; Figure 2 is a detailed circuit diagram of an embodiment of the invention; and

la figure 3 est un graphique utile à la descrip-  Figure 3 is a graph useful for describing

tion du fonctionnement des circuits des figures 1 et 2.  operation of the circuits of Figures 1 and 2.

En considérant maintenant la figure 1, on voit  Now considering Figure 1, we see

un circuit générateur de tension de référence à bande inter-  an inter-band reference voltage generator circuit

dite, 1, qui comprend une cellule de bande interdite encadrée par les lignes en traits mixtes 2. La cellule de bande interdite 2 comprend un transistor NPN 33 dont la base est connectée au conducteur 101 et dont l'émetteur est  1, which comprises a bandgap framed by the phantom lines 2. The bandgap cell 2 comprises an NPN transistor 33 whose base is connected to the conductor 101 and whose emitter is

connecté à un circuit de source à courant constant 3.  connected to a constant current source circuit 3.

L'émetteur du transistor 33 est également connecté à l'émetteur du transistor 34, dont la base est connectée au conducteur de masse 5. Les quatre flèches symbolisant  The emitter of the transistor 33 is also connected to the emitter of the transistor 34, the base of which is connected to the ground conductor 5. The four arrows symbolizing

l'émetteur du transistor 34 indiquent que son aire d'émet-  the transmitter of transistor 34 indicate that its transmission area

teur est quatre fois plus grande que celle du transistor 33. Le collecteur du transistor 33 est connecté au moyen d'un conducteur 6 et d'une résistance 17 à un conducteur  The collector of transistor 33 is connected by means of a conductor 6 and a resistor 17 to a conductor which is four times larger than that of transistor 33.

d'alimentation en tension +V. De façon similaire, le col-  voltage supply + V. Similarly, the col-

lecteur du transistor 34 est connecté au conducteur +V  transistor 34 drive is connected to the + V driver

par un conducteur 7 et une résistance 18.  by a conductor 7 and a resistor 18.

La base du transistor 33 est connectée par le  The base of transistor 33 is connected by the

conducteur 101 et la résistance 21 au conducteur de réac-  conductor 101 and the resistor 21 to the feedback conductor

tion 103, et elle est également connectée par la résistan-  103, and is also connected by the resistance

ce 16 au conducteur de masse 5.this 16 to the ground conductor 5.

Les conducteurs 6 et 7, qui constituent les bornes de sortie de la cellule de bande interdite 2, sont respectivement connectés aux entrées positive et négative  The conductors 6 and 7, which constitute the output terminals of the bandgap cell 2, are respectively connected to the positive and negative inputs.

de l'amplificateur à gain élevé 8. La sortie de l'amplifi-  of the high gain amplifier 8. The output of the amplifier

cateur 8 est connectée au conducteur 37, auquel est appli-  8 is connected to the conductor 37, to which

quée la tension de sortie VREF.the output voltage VREF.

Une résistance 19 est connectée entre le conduc-  A resistor 19 is connected between the lead

teur 37 et le conducteur 102, sur lequel apparaît,une ten-  37 and the driver 102, on which appears, a voltage

sion de bande interdite VBG. Une résistance 20 est connectée entre le conducteur 102 et le conducteur de masse 5. Le  bandgap VBG. A resistor 20 is connected between the conductor 102 and the ground conductor 5. The

conducteur 102 est également connecté à la base du transis-  driver 102 is also connected to the base of the transistor.

tor NPN de réaction 36, dont le collecteur est connecté à  tor NPN reaction 36, whose collector is connected to

+V, et dont l'émetteur est connecté au conducteur de réac-  + V, and whose transmitter is connected to the response conductor

tion 103.103.

On notera que la structure précédente, représen-  It will be noted that the preceding structure, representing

tée sur la figure 1, est envisagée non pour décrire précisé-  shown in Figure 1, is not intended to describe specifically

ment l'invention, mais pour faciliter la description du fonc-  the invention, but to facilitate the description of the func-

tionnement fondamental du circuit à bande interdite, dont un mode.de réalisation particulier constitue la présente  fundamental circuit of the bandgap circuit, a particular embodiment of which constitutes the present

invention et qui est représenté sur la figure 2. Le fonc-  invention and which is shown in FIG.

tionnement du circuit de la figure 2 est similaire à celui du circuit simplifié de la figure 1. Sur la figure 1, le fonctionnement fondamental est le suivant. L'amplificateur 8 détecte toute différence de faible valeur entre les tensions sur les conducteurs 6 et 7, et il fait varier VREF en lui donnant une valeur qui est renvoyée en réaction et force VTH à avoir une valeur pour laquelle les conducteurs 6 et 7 sont précisément à la même tension. On suppose que les valeurs des résistances 17 et 18 sont égales. Le gain très élevé de l'amplificateur  The circuit of FIG. 2 is similar to that of the simplified circuit of FIG. 1. In FIG. 1, the basic operation is as follows. The amplifier 8 detects any low value difference between the voltages on the conductors 6 and 7, and varies VREF by giving it a value which is feedback and forces VTH to have a value for which the leads 6 and 7 are precisely at the same voltage. It is assumed that the values of the resistors 17 and 18 are equal. The very high gain of the amplifier

8 force donc la circulation de courants égaux dans les tran-  8 forces the circulation of equal currents in

sistors 33 et 34.sistors 33 and 34.

Les résistances 19 et 20 remplissent la fonction qui consiste à "accroître proportionnellement" la tension  Resistors 19 and 20 fulfill the function of "proportionally increasing" the voltage

VBG sur le conducteur 102, pour établir la valeur de réfé-  VBG on the driver 102, to establish the reference value

rence VREF. On peut exprimer ceci différemment en disant  VREF. We can express this differently by saying

que VREF est divisée conformément au rapport entre la ré-  that VREF is divided according to the relationship between the

sistance 19 et la résistance 20, pour établir la valeur de la tension de bande interdite VBG qui est appliquée à la  19 and resistance 20, to establish the value of the VBG band gap voltage that is applied to the

base du transistor de réaction 36.base of the reaction transistor 36.

A ce point, il faut avoir à l'esprit qu'un but du circuit de tension de référence à bande interdite 1 est de  At this point, it must be borne in mind that one purpose of the forbidden band reference voltage circuit 1 is to

produire pour VREF un niveau qui soit indépendant de la tem-  produce for VREF a level that is independent of the time

pérature.ture.

La tension base-émetteur du transistor de réac-  The base-emitter voltage of the reaction transistor

tion36 n'est cependant pas indépendante de la température, et elle diminue en fait lorsque la température augmente, comme l'indique la courbe 39 sur la figure 3. Sur la figure  However, the temperature is not temperature independent, and decreases in fact as the temperature increases, as shown in curve 39 in FIG.

3, la variation nulle désirée de la tension de bande inter-  3, the desired zero variation of the inter-band voltage

dite VBG sur le conducteur 102 est indiquée par la référence 38. La référence 44 désigne la région hachurée sur la figure  said VBG on the conductor 102 is indicated by the reference 38. The reference 44 designates the hatched region in the figure

3 qui représente la différence entre la courbe 39 et la cour-  3 which represents the difference between curve 39 and

be 38, et représente la valeur de la tension au noeud 103.  be 38, and represents the value of the voltage at node 103.

On notera ensuite que la tension sur le oonduc-  It will then be noted that the tension on the oonduct-

teur 101, c'est-à-dire la tension VTH, est égale à (kT/q)Log(N), en désignant par N le rapport entre l'aire de l'émetteur du transistor 34 et l'aire de l'émetteur du transistor 33. On peut voir que la valeur de VTH augmente  101, that is to say the voltage VTH, is equal to (kT / q) Log (N), denoting by N the ratio between the area of the emitter of the transistor 34 and the area of the emitter of transistor 33. It can be seen that the value of VTH increases

lorsque la température augmente.when the temperature increases.

L'homme de l'art verra aisément qu'on peut sé-  Those skilled in the art will readily see that it is possible

lectionner le rapport entre la résistance 21 et la résis-  select the ratio of resistance 21 to resistance

tance 16 de fagon que la variation de la tension de réac-  16, so that the variation of the reaction voltage

tion sur le conducteur 103 ait une pente égale mais de si-  the driver 103 has an equal slope but

gne opposé à la pente de la ligne 39 sur la figure 3, et compense donc précisément le coefficient de température  opposite to the slope of line 39 in FIG. 3, and thus compensates for the temperature coefficient precisely

négatif de la tension base-émetteur du transistor de réac-  negative of the base-emitter voltage of the

tion 36.36.

A ce point, on va décrire le mode de réalisa-  At this point, we will describe the mode of

tion détaillé de l'invention en se référant à la figure 2.  detailed description of the invention with reference to FIG.

La référence 1A désigne le circuit de référence de tension à bande interdite perfectionné de l'invention. Lorsque  Reference 1A designates the improved band gap voltage reference circuit of the invention. When

c'était possible, on a utilisé les mêmes références numé-  it was possible, we used the same numerical references

riques pour désigner les composants identiques ou similaires  to designate identical or similar components

sur la figure 2 et sur la figure 1.in Figure 2 and in Figure 1.

Pour certaines raisons pratiques, la structure de la cellule de bande interdite 2 sur la figure 2 est quelque  For some practical reasons, the structure of the band gap cell 2 in FIG.

peu différente de la structure représentée sur la figure 1.  little different from the structure shown in Figure 1.

Premièrement, les résistances 17 et 18 représentées sur la  First, the resistors 17 and 18 represented on the

figure 1 ont été supprimées et on trouve à la place un tran-  Figure 1 has been deleted and there is instead a

sistor PNP latéral 9, fonctionnant en source de courant, dont l'émetteur est connecté à +V par une résistance de contre-réaction 10A, et dont le collecteur est connecté au  PNP side sistor 9, operating as a current source, whose emitter is connected to + V by a feedback resistor 10A, and whose collector is connected to the

conducteur 7. En association avec des transistors PNP laté-  7. In combination with PNP transistors

raux 11 et 13, le transistor PNP latéral 9 constitue un cir-  11 and 13, the side PNP transistor 9 constitutes a cir-

cuit miroir de courant de type PNP, comme l'homme de l'art le notera aisément. La base du transistor 9 est connectée  baked current mirror PNP type, as one skilled in the art will note easily. The base of transistor 9 is connected

à l'émetteur du transistor 13, dont le collecteur est connec-  to the emitter of transistor 13, whose collector is connected

té à -V. La base du transistor 9 est également connectée à la base du transistor 11, dont l'émetteur est connecté à +V par la résistance de contre-réaction lOB. Le collecteur du transistor 11 est connecté à la base du transistor 13 au moyen du conducteur 14, et il est également connecté au  to -V. The base of the transistor 9 is also connected to the base of the transistor 11, the emitter of which is connected to + V by the feedback resistor IOB. The collector of the transistor 11 is connected to the base of the transistor 13 by means of the conductor 14, and it is also connected to the

collecteur du transistor NPN 3B, qui est l'un des transis-  collector of the NPN transistor 3B, which is one of the

tors de source de courant d'un circuit miroir de courant de type NPN, comprenant les transistors NPN 3A, 3B, 3C,  current source torsion of an NPN-type current mirror circuit, comprising the NPN transistors 3A, 3B, 3C,

3D, 3E et 3F. Une source de courant 29 attaque le transis-  3D, 3E and 3F. A current source 29 attacks the transistor

tor connecté en diode 3F, qui établit la tension base-  tor connected in diode 3F, which establishes the voltage

émetteur des transistors fonctionnant en source de courant  emitter of transistors operating as current source

dans ce circuit miroir de courant.in this current mirror circuit.

Si on le désire, on peut utiliser des résistan-  If desired, resistance can be used.

ces de contre-réaction en série avec les émetteurs de cha-  these counter-reactions in series with the transmitters of

cun des transistors NPN fonctionnant en source de courant, pour améliorer leur appariement, mais, par commodité, ces  each of the NPN transistors operating as a current source, to improve their pairing, but, for convenience, these

résistances ne sont pas représentées sur la figure 2.  resistors are not shown in Figure 2.

L'homme de l'art notera aisément que le collec-  Those skilled in the art will readily note that the collection of

teur du transistor PNP source de courant 9 présente au  current source PNP transistor 9 is present at

collecteur du transistor NPN 34A une impédance très supé-  collector of the NPN transistor 34A a much higher impedance

rieure à celle qu'on peut obtenir par une résistance uti-  than can be achieved by resistance

lisable en pratique, comme la résistance 18 représentée sur la figure 1, dans l'état actuel de la technologie des  readable in practice, as the resistor 18 shown in Figure 1, in the current state of the art technology.

circuits intégrés.integrated circuits.

La résistance 17 de la figure 1 n'est pas uti-  The resistor 17 of FIG. 1 is not used

lisée dans la cellule de bande interdite sur la figure 2.  in the bandgap cell in Figure 2.

- Un transistor NPN 10 dont la base est connectée à une ten-  An NPN transistor 10 whose base is connected to a voltage

sion de référence dont le niveau est supérieur de 3 chutes de tension de diode à celui du conducteur de masse 5, est  reference voltage whose level is greater than 3 diode voltage drops to that of the ground conductor 5, is

connecté par son émetteur au collecteur du transistor 33A.  connected by its emitter to the collector of transistor 33A.

Le transistor 10 a pour fonction d'égaliser les tensions  The function of transistor 10 is to equalize the voltages

collecteur-base des transistors 33A et 34A.  collector-base of transistors 33A and 34A.

Pour augmenter la tension nominale aux bornes de la résistance 16, on a utilisé l'expédient consistant à ajouter un transistor connecté en diode, 33B, identique au transistor 33A, en série avec l'émetteur du transistor NPN 33A. De façon similaire, le transistor connecté en  To increase the nominal voltage across the resistor 16, the expedient of adding a diode-connected transistor 33B identical to the transistor 33A in series with the emitter of the NPN transistor 33A has been used. Similarly, the transistor connected to

diode 34B est connecté en série avec l'émetteur du tran-  diode 34B is connected in series with the transmitter of the

sistor 34A, dont le collecteur est connecté au conducteur 7. Les émetteurs des transistors 33B et 34B sont connectés ensemble et sont également connectés au transistor source de courant 3A, dont l'émetteur est connecté à -V. Dans le  sistor 34A, whose collector is connected to the conductor 7. The emitters of the transistors 33B and 34B are connected together and are also connected to the current source transistor 3A, whose emitter is connected to -V. In the

mode de réalisation préféré de l'invention, l'aire d'émet-  preferred embodiment of the invention, the transmission area

teur du transistor 33B est égale à celle du transistor 33A, et l'aire d'émetteur du transistor 34B est égale à l'aire d'émetteur du transistor 34A. On notera que plus le rapport  The transistor 33B is equal to that of the transistor 33A, and the emitter area of the transistor 34B is equal to the emitter area of the transistor 34A. It should be noted that the higher the ratio

des aires des émetteurs des transistors 34A et 34B, vis-  areas of the emitters of transistors 34A and 34B,

à-vis des aires d'émetteurs correspondantes des transis-  the corresponding transmitter areas of the transistors

tors 33A et 33B, est grand, moins l'atténuation de réac-  tors 33A and 33B, is large, minus the attenuation of

tion due aux résistances 21 et 16 doit être forte; et plus l'atténuation est faible, plus la largeur de bande  due to resistances 21 and 16 must be strong; and the lower the attenuation, the more the bandwidth

en boucle fermée est grande.Closed loop is great.

Alors que le signal de sortie de la cellule de bande interdite représentée sur la figure i est appliqué  While the output signal of the bandgap cell shown in Figure i is applied

sous la forme d'un signal d'entrée différentiel à l'ampli-  in the form of a differential input signal to the amplifier

ficateur 8, sur la figure 2 le signal de sortie amplifié  8, in FIG. 2 the amplified output signal

que la cellule de bande interdite 2 produit sur le conduc-  that the bandgap cell 2 produces on the conductor

teur 7 est pris sous la forme d'un signal de sortie "dissy-  7 is taken as an output signal "dissy-

métrique"; au lieu d'un signal de sortie différentiel, et  metric "instead of a differential output signal, and

il est appliqué à la base d'un transistor à charge dfémet-  it is applied to the base of a transistor with a charge of

teur 40, dont le collecteur est connecté à +V.  40, whose collector is connected to + V.

L'émetteur du transistor à charge d'émetteur ou  The emitter of the emitter charging transistor or

séparateur 40 est connecté au conducteur 27, qui est lui-  separator 40 is connected to the conductor 27, which is itself

même connecté au collecteur du transistor source de courant 3C. La base du transistor 40 est également connectée à une borne du condensateur de compensation 12. L'émetteur du  even connected to the collector of the current source transistor 3C. The base of the transistor 40 is also connected to a terminal of the compensation capacitor 12.

transistor séparateur 40 est également connecté par le con-  separator transistor 40 is also connected by the con-

ducteur 27 à la base d'un transistor amplificateur de se-  driver 27 at the base of a transistor amplifier of se-

cond étage, 41, qui est un transistor NPN, conformément à l'invention. L'émetteur du transistor NPN 41 est connecté au conducteur de masse 5, et son collecteur est connecté par le conducteur 22 à l'autre borne du condensateur de compensation 12, ainsi qu'au collecteur du transistor PNP source de courant 23. Les transistors PNP latéraux 23 et 25 forment un autre circuit miroir de courant de type PNP. Les émetteurs de ces deux transistors PNP fonctionnant en source de courant sont connectés à +V par des résistances de contre-réaction respectives O10C et 10D. Leurs bases  cond floor, 41, which is an NPN transistor, according to the invention. The emitter of the NPN transistor 41 is connected to the ground conductor 5, and its collector is connected by the conductor 22 to the other terminal of the compensation capacitor 12, as well as to the collector of the PNP transistor current source 23. The transistors Lateral PNPs 23 and 25 form another PNP-type current mirror circuit. The emitters of these two PNP transistors operating as a current source are connected to + V by respective feedback resistors O10C and 10D. Their bases

sont toutes deux connectées par le conducteur 26 au col-  both are connected by the driver 26 to the

lecteur du transistor 25.transistor 25 reader.

Le signal de sortie du second étage amplifica-  The output signal of the second amplifier stage

teur sur la figure 2, apparait sur le conducteur 22 et il est transmis par le conducteur 22 à la base du transistor  2, appears on the conductor 22 and is transmitted by the conductor 22 to the base of the transistor

NPN à charge d'émetteur 50, dont le collecteur est connec-  NPN with transmitter charge 50, whose collector is connected

té à +V, et dont l'émetteur est connecté au conducteur 28.  to + V, and whose transmitter is connected to the conductor 28.

Le collecteur du transistor PNP source de cou-  The collector of the PNP transistor source of cou-

rant 25 est connecté par le conducteur 26 au collecteur  rant 25 is connected by the conductor 26 to the collector

du transistor NPN source de courant 3D.  of the NPN transistor current source 3D.

Le conducteur 28 connecte l'émetteur du transis-  The driver 28 connects the transmitter of the transistor

tor NPN à charge d'émetteur 50 au collecteur du transistor NPN miroir de courant 3E. Le conducteur 28 est également connecté à la base du transistor NPN 51, dont l'émetteur attaque le conducteur 37 sur lequel est produite la tension de référence de bande interdite accrue, VREF, indépendante  tor NPN to 50 emitter load at the collector of the NPN current mirror 3E. The conductor 28 is also connected to the base of the NPN transistor 51, the emitter of which drives the conductor 37 on which is produced the increased bandgap reference voltage, VREF, independent

de la température. Le collecteur du transistor 51 est con-  of the temperature. The collector of transistor 51 is

necté à +V. Le conducteur 37 est connecté au collecteur du transistor NPN de réaction 36, dont l'émetteur est connecté au conducteur de réaction 103, comme sur la figure 1. Les résistances 19 et 20 et le conducteur 102 sont connectés de la même manière que sur la figure 1, et remplissent la même fonction qui consiste à accroître proportionnellement VBG  connected to + V. The conductor 37 is connected to the collector of the reaction NPN transistor 36, the emitter of which is connected to the feedback conductor 103, as in FIG. 1. The resistors 19 and 20 and the conductor 102 are connected in the same manner as on FIG. Figure 1, and perform the same function of proportionally increasing VBG

pour produire VREF.to produce VREF.

Le fonctionnement en continu correspondant à l'am-  The continuous operation corresponding to the

plification dissymétrique effectuée par la cellule de bande interdite de la figure 2 diffère du fonctionnement de la il cellule représentée sur la figure 1, dans laquelle le circuit miroir de courant PNP comprenant les transistors  asymmetrical plating carried out by the forbidden band cell of FIG. 2 differs from the operation of the cell shown in FIG. 1, in which the PNP current mirror circuit comprising the transistors

9, 11 et 13, permet au courant I2 traversant les tran-  9, 11 and 13, allows the current I2 crossing the tran-

sitors 34A et 34B d'avoir une valeur de 50 microampères, de la manière déterminée par le courant Il, qui est éga- lement de 50 microampères, ce dernier étant produit par le transistor NPN 3B, fonctionnant en source ou miroir  sitors 34A and 34B have a value of 50 microamperes, as determined by the current Il, which is also 50 microamperes, the latter being produced by the NPN transistor 3B, operating as a source or mirror

de courant, et par la source de courant 29.  current, and by the current source 29.

Le transistor NPN miroir de courant 3A, donne une valeur de 100 microampères au courant 13 qui circule  The NPN current mirror transistor 3A gives a value of 100 microamperes to the current 13 flowing

dans son collecteur. Le courant 14 qui traverse les tran-  in his collector. The current 14 which passes through the

sistors 33A et 34A est donc forcé à 50 microampères.  sistors 33A and 34A is forced to 50 microamperes.

Tout déséquilibre entre 12 et 14 produit par une varia-  Any imbalance between 12 and 14 produced by a variation

tion de la tension VTH sur le conducteur 101 est donc am-  tion of the voltage VTH on the conductor 101 is therefore

plifié sur le conducteur 7 avec un gain d'environ 500, et il est à nouveau amplifié sur le conducteur 22 avec un gain supplémentaire d'environ 2000, et une réaction  folded on the driver 7 with a gain of about 500, and it is again amplified on the driver 22 with an additional gain of about 2000, and a reaction

est établie d'une manière analogue à celle décrite ci-des-  is established in a manner similar to that described above.

sus en relation avec la figure 1, pour produire la correc-  in relation to Figure 1, to produce the correct

tion nécessaire sur le conducteur 101.  necessary on the driver 101.

Un aspect original de l'invention ci-dessus consiste dans l'utilisation exclusive de transistors NPN  An original aspect of the invention above consists in the exclusive use of NPN transistors

en tant que dispositifs actifs dans les parties amplifica-  as active devices in the amplifying parts

trices du circuit à bande interdite de la figure 2, com-  of the forbidden-band circuit of Figure 2,

* prenant les transistors 40, 41, 50, 51 et 36. Ces transis-taking transistors 40, 41, 50, 51 and 36. These transistors

tors NPN ont une fréquence de coupure très supérieure à celle des transistors PNP latéraux qu'on peut réaliser en  NPN tors have a cut-off frequency much higher than that of lateral PNP transistors which can be

pratique à l'heure actuelle, dans l'état présent de la tech-  practice in the present state of the art,

nique. Le tableau suivant donne des exemples de valeurs  Picnic. The following table gives examples of values

pour les résistances et le condensateur du mode de réalisa-  for the resistors and the capacitor of the mode of

tion de la figure 2.of Figure 2.

TABLEAU ITABLE I

Résistance 10A 2 kiloohms Résistance 10B 2 kiloohms Résistance 10C 2 kiloohms Résistance 10D 2 kiloohms Résistance 16 700 ohms Résistance 21 5 kiloohms Condensateur 12 2,5 picofarads Les valeurs des résistances 19 et 20 ne sont en rien critiques, et elles sont simplement choisies de façon à faire circuler un courant de polarisation approprié dans le transistor à charge d'émetteur 51, et de façon à donner le rapport d'accroissement proportionnel désiré faisant  Resistance 10A 2 kiloohms Resistance 10B 2 kiloohms Resistance 10C 2 kiloohms Resistance 10D 2 kiloohms Resistance 16 700 ohms Resistance 21 5 kiloohms Capacitor 12 2.5 picofarads The values of resistors 19 and 20 are not critical, and they are simply chosen to circulate an appropriate bias current in the emitter load transistor 51, and to give the desired proportional increase ratio

passer de la tension de bande interdite VBG à la valeur dé-  to go from the band gap voltage VBG to the value de-

sirée, indépendante de la température, de VREF. Les va-  Sire, independent of the temperature, of VREF. The values

leurs précises des courants produits par les transistors NPN fonctionnant en miroir de courant 3C, 3D et 3E ne sont  their precise currents produced by the NPN transistors operating in current mirror 3C, 3D and 3E are not

en rien critiques.nothing critical.

L'homme de l'art notera qu'à la température am-  Those skilled in the art will note that at ambient temperature

biante, la valeur de VTH est d'environ 71 millivolts, si on donne la valeur 4 à N, c'est-à-dire le rapport entre les  biante, the value of VTH is about 71 millivolts, if we give the value 4 to N, that is to say the ratio between

aires des émetteurs des transistors 34A et 34B, et les ai-  transistors of the transistors 34A and 34B, and

res des émetteurs des transistors 33A et 33B.  res emitters of transistors 33A and 33B.

On désire de façon caractéristique que la valeur  It is typically desired that the value

de VBG soit égale à la tension de bande interdite du sili-  VBG is equal to the bandgap voltage of the silicone

cium, qui est d'environ 1,14 volt. Il est souhaitable que la somme de la tension base-émetteur VBE(36) du transistor 36 et de la tension sur le conducteur 103 soit égale à la tension de bande interdite VBG. La figure 3 montre ces deux  cium, which is about 1.14 volts. It is desirable that the sum of the base-emitter voltage VBE (36) of the transistor 36 and the voltage on the conductor 103 is equal to the bandgap voltage VBG. Figure 3 shows these two

composantes de tension et leur somme, sur une plage de tem-  voltage components and their sum over a period of time

pératures théorique. Mathématiquement, on peut extrapoler la valeur de VBE(36), pour obtenir VBG à une température égale à 0 Kelvin. A cette même température, la valeur extrapolée de VTH est égale à zéro. La partie hachurée 44 du dessin représente la tension au noeud 103, qui est égale à R21+R16 VTH, en désignant par R16 et R21 les valeurs des R16 résistances 16 et 21. Le choix approprié du rapport des résistances et de N permet à la tension au noeud 103 d'aug- menter en fonction de la température, dans un rapport tel  theoretical temperatures. Mathematically, we can extrapolate the value of VBE (36), to obtain VBG at a temperature equal to 0 Kelvin. At this same temperature, the extrapolated value of VTH is equal to zero. The shaded part 44 of the drawing represents the voltage at the node 103, which is equal to R21 + R16 VTH, by designating by R16 and R21 the values of the R16 resistors 16 and 21. The appropriate choice of the ratio of the resistances and N allows the voltage at node 103 to increase as a function of temperature, in such a ratio

que la tension au noeud de bande interdite 102 demeure pra-  that the voltage at the bandgap node 102 remains practically

tiquement constante dans la plage intéressante, de 200   tically constant in the interesting range of 200

à 4000 Kelvin.at 4000 Kelvin.

Il faut noter qu'avec une analyse précise, la composante VBE(36) présente une légère courbure et que la tension de bande interdite varie légèrement en fonction de  It should be noted that with a precise analysis, the VBE component (36) has a slight curvature and that the band gap voltage varies slightly depending on

la température. On peut inclure ces effets dans la concep-  temperature. These effects can be included in the design

tion d'ensemble du circuit de référence de la figure 2.  of the reference circuit of FIG. 2.

On a trouvé que le mode de réalisation de l'in-  It has been found that the embodiment of the invention

vention décrit ci-dessus avait une très grande largeur de bande, d'environ 30 mégahertz. Ceci est très supérieur à la largeur de bande d'amplificateur de tous les circuits amplificateurs de référence de tension à bande interdite  The invention described above had a very wide bandwidth of about 30 megahertz. This is much greater than the amplifier bandwidth of all bandgap voltage reference amplifier circuits

connus dans l'art antérieur, qui utilisent tous des ampli-  known in the prior art, all of which use amplifiers

ficateurs à un seul étage de gain, formés par des circuits PNP miroirs de courant ou des circuits de réaction de type bootstrap, qu'on appelle quelquefois des circuits miroirs de courant flottants. Ces derniers circuits ont de façon  single-stage gain drivers, formed by current mirror PNP circuits or bootstrap-type feedback circuits, sometimes referred to as floating current mirror circuits. These last circuits have so

caractéristique une largeur de bande d'amplificateur infé-  characteristic a lower amplifier bandwidth

rieure à un mégahertz.than one megahertz.

Le circuit représenté sur la figure 2 n'exige ce-  The circuit shown in FIG. 2 does not require

pendant pas une aire de puce de semiconducteur supérieur à celle des amplificateurs miroirs de courant flottants PNP à un seul étage, et il est beaucoup plus simple du point de vue de l'analyse des circuits. La largeur de bande améliorée  while not having a higher semiconductor chip area than single-stage PNP floating current amplifiers, and it is much simpler from a circuit analysis point of view. Improved bandwidth

du circuit représenté sur la figure 2 fait en réalité inter-  of the circuit represented in FIG.

venir deux étages d'amplification au lieu d'un seul. Le pre-  come two amplification stages instead of just one. Meadow-

mier étage d'amplification comprend la moitié droite de la cellule d'amplification 2 et le transistor PNP source de courant 9, et le second étage comprend le transistor NPN  The first amplification stage comprises the right half of the amplification cell 2 and the PNP current source transistor 9, and the second stage comprises the NPN transistor.

41 et le transistor PNP source de courant 23. Les perfor-  41 and the current source PNP transistor 23.

mances considérablement améliorées résultent du fait que le signal amplifié ne passe par aucun des transistors PNP sources de courant; ces transistors font simplement fonction de dispositifs de charge à impédance élevée. La fréquence de coupure des transistors NPN verticaux dans  greatly improved maneuvers result from the fact that the amplified signal does not pass through any of the current source PNP transistors; these transistors simply act as high impedance load devices. The cutoff frequency of vertical NPN transistors in

les circuits intégrés bipolaires est de façon caractéristi-  bipolar integrated circuits is typically

que supérieure à 500 mégahertz. Pour les transistors PNP  than greater than 500 megahertz. For PNP transistors

latéraux, la fréquence-de coupure est de façon caractéris-  side, the cut-off frequency is typically

tique d'environ un mégahertz seulement. Il en résulte que des circuits à haute fréquence à transistors PNP latéraux, et des amplificateurs comprenant de tels circuits, ont des  tick of about one megahertz only. As a result, high frequency circuits with side PNP transistors, and amplifiers comprising such circuits, have

largeurs de bande limitées à une valeur de l'ordre du mé-  bandwidths limited to a value of the order of

gahertz, à moins d'utiliser des techniques faisant appel  gahertz, unless you use techniques that make use of

à des circuits complexes.to complex circuits.

A titre de comparaison pour montrer la simplicité de conception et d'analyse du circuit de la figure 2 par rapport aux étages d'amplification antérieurs précités à  By way of comparison to show the simplicity of design and analysis of the circuit of FIG. 2 with respect to the above-mentioned amplification stages at

"miroir de courant PNP flottant", incorporés dans des cir-  "floating PNP current mirror", incorporated into cir-

cuits générateurs de tension de bande interdite de l'art  burned bandgap voltage generators of art

antérieur, on peut noter que le gain du circuit de l'inven-  previous, we can note that the gain of the circuit of the invention

tion avec ses deux étages d'amplification de type NPN est  tion with its two stages of NPN amplification is

simplement gm1gm2RllR12, en désignant par gml la transcon-  simply gm1gm2RllR12, where gml is the transcon-

ductance du côté droit de lacellule debande interdite 2, par Rill'impédance au noeud 7, par gm2 la transconductance du transistor NPN 41 et par R12 l'impédance au noeud 22. Ce gain est très stable, on peut le prévoir avec précision et  ductance on the right side of the forbidden cell cell 2, by Rill 'impedance at node 7, by gm2 transconductance NPN transistor 41 and by R12 the impedance at node 22. This gain is very stable, it can be accurately predicted and

il a une valeur d'environ i 000 000. Comme mentionné précé-  it has a value of about 1,000,000. As mentioned earlier

demment, le gain du circuit miroir de courant PNP flottant peut théoriquement être proche de l'infini mais, en pratique,  However, the gain of the floating PNP current mirror circuit can theoretically be close to infinity but, in practice,

lorsqu'on construit réellementces dispositifs, des phénomè-  when we actually build these devices, phenomena

nes subtils dans le fonctionnement du circuit font que le gain réel est fréquemment très inférieur à celui prévu et souvent très inférieur à 1 000 000. En outre, la largeur de bande des circuits miroirs de courant PNP est toujours très inférieure à la largeur de bande de 30 mégahertz du  Subtle effects in the operation of the circuit mean that the actual gain is frequently much lower than expected and often much less than 1,000,000. In addition, the bandwidth of the PNP current mirror circuits is still much less than the bandwidth. 30 megahertz of

présent circuit.present circuit.

Cette largeur de bande extrêmement élevée per- met au condensateur de compensation 12 d'avoir une valeur  This extremely high bandwidth allows the compensation capacitor 12 to have a value

très faible, de façon caractéristique d'environ 2 à 5 pico-  very low, typically about 2 to 5 pico-

farads seulement, comparé à la plage de 30 à 40 picfarads  farads only, compared to the beach of 30 to 40 picfarads

des condensateurs de compensation qui sont exigés de fa-  compensation capacitors which are required to

çon caractéristique dans des circuits de référence de ten-  characteristic in reference circuits of

sion à bande interdite antérieurs.  previous bandgap.

La période de récupération du circuit de référen-  The recovery period of the reference circuit

ce à bande interdite de la présente invention, sous l'effet de variations de charge transitoires en sortie, est donc réduite d'un ordre de grandeur ou plus, par rapport aux  this band-gap of the present invention, under the effect of transient load variations output, is reduced by an order of magnitude or more, compared to

circuits de tension de référence à bande interdite anté-  pre-banded reference voltage reference circuits

rieurs, employant des transistors PNP latéraux actifs dans  using PNP side transistors active in

leurs étages d'amplification. On considère donc que le cir-  their amplification stages. It is therefore considered that the cir-

cuit à bande interdite de la figure 2 représente une con-  baked-in-line of Figure 2 represents a

ception beaucoup plus sûre, à moindres risques, qui n'exi-  much safer, less risky, which does not require

ge aucun compromis de taille, de complexité ou de perfor-  no compromise in size, complexity or performance

mances, et qui a toujours une largeur de bande très supé-  and still has a much higher bandwidth

rieure et des temps de récupération très inférieurs à tout  and much lower recovery times than

circuit de référence de tension à bande interdite connu.  known band gap voltage reference circuit.

Bien qu'on ait décrit l'invention en considérant un mode de réalisation particulier, l'homme de l'art notera  Although the invention has been described with reference to a particular embodiment, those skilled in the art will appreciate

qu'on peut apporter diverses modifications au mode de réali-  various modifications to the way in which

sation décrit, sans sortir du cadre de l'invention. A titre d'exemple, on peut procéder de diverses manières autres que celles décrites, pour obtenir des densités de courant égales dans les transistors NPN situés dans chacun des cotés droit  described, without departing from the scope of the invention. For example, one can proceed in various ways other than those described, to obtain equal current densities in the NPN transistors located in each of the right sides

et gauche de la cellule de bande interdite.  and left of the bandgap cell.

Claims (15)

REVENDICATIONS 1. Circuit générateur de tension de référence à bande interdite à grande largeur de bande, caractérisé en ce qu'il comprend, en combinaison: (a) une cellule de bande interdite (2) ayant des première et seconde entrées différentielles, la première entrée différentielle étant connectée de façon à recevoir une première tension de  A high bandgap bandgap reference voltage generator circuit, characterized in that it comprises, in combination: (a) a bandgap cell (2) having first and second differential inputs, the first input differential being connected to receive a first voltage of référence (5); (b) un circuit de rapport (16, 21) desti-  reference (5); (b) a reporting circuit (16, 21) for né à appliquer une tension thermique (VTH) à la seconde entrée différentielle de la cellule de bande interdite; (c) un circuit de charge (9, 10, 11, 13) dans la cellule  born to apply a thermal voltage (VTH) to the second differential input of the bandgap cell; (c) a charging circuit (9, 10, 11, 13) in the cell de bande interdite (2), destiné à produire un premier si-  bandgap (2), intended to produce a first gnal amplifié représentatif d'un déséquilibre de courant dans la cellule de bande interdite (2); (d) des moyens d'amplification (40, 41, 50, 51) qui réagissent au premier signal amplifié en produisant une tension de référence de sortie (VREF), ces moyens d'amplification comprenant un certain nombre de transistors actifs par lesquels passe le premier signal amplifié; et (e) des moyens de réaction sensibles à la température (36,103) qui réagissent à la  amplified signal representative of a current imbalance in the bandgap cell (2); (d) amplifying means (40, 41, 50, 51) responsive to the first amplified signal producing an output reference voltage (VREF), said amplifying means including a number of active transistors through which the first amplified signal; and (e) temperature responsive reaction means (36,103) responsive to the tension de référence de sortie (VREF) en produisant un si-  output reference voltage (VREF) by producing a gnal de réaction et en appliquant ce signal de réaction  reaction and applying this reaction signal au circuit de rapport (16, 21), le circuit de rapport fonc-  the reporting circuit (16, 21), the gear ratio tionnant sous la dépendance du signal de réaction de façon à compenser la tension thermique (VTH), afin que la tension  dependent on the feedback signal to compensate for the thermal voltage (VTH), so that the voltage de référence de sortie (VREF) soit pratiquement indépendan-  (VREF) is virtually independent of te de la sensibilité à la température des moyens de réaction (36, 103), et tous les transistors actifs (40, 41, 50, 51)  the temperature sensitivity of the reaction means (36, 103), and all the active transistors (40, 41, 50, 51) sont des transistors NPN, les moyens d'amplification ne con-  are NPN transistors, the amplification means do not tenant aucun transistor traversé par le premier signal ampli-  holding any transistor crossed by the first ampli- fié qui ne soit pas un transistor NPN.  which is not an NPN transistor. 2. Circuit générateur de tension de référence à  2. Reference voltage generator circuit at bande interdite à grande largeur de bande selon la revendi-  wideband bandgap according to the cation 1, caractérisé en ce que la cellule de bande interdite (2) comprend des premier et second transistors NPN (34A, 33A),  cation 1, characterized in that the bandgap cell (2) comprises first and second NPN transistors (34A, 33A), dont les bases sont respectivement connectées aux premiè-  whose bases are respectively connected to the first re et seconde entrées différentielles, et en ce que le  re and second differential inputs, and that the circuit de charge comprend un premier transistor PNP sour-  charging circuit comprises a first PNP transistor sour- ce de courant (9) dont le collecteur est connecté au col-  current (9) whose collector is connected to the collec- lecteur du premier transistor NPN (34A), et le premier si- gnal amplifié est produit sur le collecteur du premier  reader of the first NPN transistor (34A), and the first amplified signal is produced on the collector of the first transistor PNP source de courant (9).  PNP transistor current source (9). 3. Circuit générateur de tension de référence  3. Reference voltage generator circuit à bande interdite à grande largeur de bande selon la re-  bandgap band according to the vendication 2, caractérisé en ce que les moyens d'amplifi-  2, characterized in that the amplification means cation comprennent un troisième transistor NPN (41) dont l'émetteur est connecté de façon à recevoir la première  cation comprises a third NPN transistor (41) whose emitter is connected to receive the first tension de référence (5), et un second transistor PNP sour-  reference voltage (5), and a second PNP transistor ce de courant (23) dont le collecteur est connecté au col-  current (23) whose collector is connected to the collec- lecteur du troisième transistor NPN (41), et des premiers moyens de couplage (40), destinés à coupler le collecteur du premier transistor PNP source de courant (9) à la base  reader of the third NPN transistor (41), and first coupling means (40) for coupling the collector of the first current source PNP transistor (9) to the base du troisième transistor NPN (41),afin d'appliquer le pre-  of the third NPN transistor (41), in order to apply the first mier signal amplifié à la base du troisième transistor  first amplified signal at the base of the third transistor NPN (41).NPN (41). 4. Circuit générateur de tension de référence à  4. Reference voltage generator circuit at bande interdite à grande largeur de bande selon la reven-  wideband bandgap according to the dication 3, caractérisé en ce que les moyens de réaction sensibles à la température comprennent un transistor NPN de  3, characterized in that the temperature responsive reaction means comprises an NPN transistor of réaction (36), dont la tension émetteur-base diminue lors-  reaction (36), whose emitter-base voltage decreases when que la température augmente, et en ce que le circuit de rap-  that the temperature increases, and that the circuit of port comprend des première et seconde résistances (16, 21) connectées en série entre l'émetteur du transistor NPN de réaction (36) et la première tension de référence (5), le  port comprises first and second resistors (16, 21) connected in series between the emitter of the reaction NPN transistor (36) and the first reference voltage (5), the point de connexion (101) entre les première et seconde ré-  connection point (101) between the first and second sistances étant connecté à la seconde entrée différentielle  sistances being connected to the second differential input de la cellule de bande interdite (2).  the bandgap cell (2). 5. Circuit générateur de tension de référence à  5. Reference voltage generator circuit at bande interdite à grande largeur de bande selon la revendica-  wideband bandgap according to the claim tion 4, caractérisé en ce que le rapport des première et se-  4, characterized in that the ratio of the first and second conde résistances (16, 21) est sélectionné de façon à  resistance (16, 21) is selected to compenser un coefficient de température négatif du tran-  compensate for a negative temperature coefficient of the sistor NPN de réaction (36).NPN reaction sistor (36). 6. Circuit générateur de tension de référence à bande interdite à grande largeur de bande selon la reven-  6. High Bandwidth Bandgap Reference Voltage Generating Circuit According to the Claim dication 5, caractérisé en ce qu'il comprend un condensa-  cation 5, characterized in that it comprises a condensation teur de compensation (12) qui est branché entre le collec-  compensator (12) which is connected between the teur du troisième transistor NPN (41) et le collecteur du  third NPN transistor (41) and the collector of the premier transistor PNP source de courant (9).  first PNP current source transistor (9). 7. Circuit générateur de tension de référence  7. Reference voltage generator circuit à bande interdite à grande largeur de bande selon la reven-  bandgap band according to the claim dication 2, caractérisé en ce que la cellule de bande in-  2, characterized in that the band cell terdite (2) comprend un premier transistor connecté en diode (34B) dont la base et le collecteur sont connectés  terdite (2) comprises a first diode-connected transistor (34B) whose base and collector are connected à l'émetteur du premier transistor NPN (34A), et un se-  to the emitter of the first NPN transistor (34A), and a second cond transistor connecté en diode (33B), dont la base et le collecteur sont connectés au second transistor NPN (33A), et dont l'émetteur est connecté à l'émetteur du premier  diode-connected transistor (33B), whose base and collector are connected to the second NPN transistor (33A), and whose emitter is connected to the emitter of the first transistor connecté en diode (34B).  transistor connected in diode (34B). 8. Circuit générateur de tension de référence  8. Reference voltage generator circuit à bande interdite à grande largeur de bande selon la reven-  bandgap band according to the claim dication 3, caractérisé en ce que les premiers moyens de couplage comprennent un premier transistor NPN à charge d'émetteur (40) dont la base est connectée au collecteur du  3, characterized in that the first coupling means comprises a first emitter-charged NPN transistor (40) whose base is connected to the collector of the emitter. premier transistor PNP source de courant (9), et dont l'émet-  first PNP current source transistor (9), and whose transmitting teur est connecté à la base du troisième transistor NPN (41).  is connected to the base of the third NPN transistor (41). 9. Circuit générateur de tension de référence à  9. Reference voltage generator circuit at bande interdite à grande largeur de bande selon la revendi-  wideband bandgap according to the cation 8, caractérisé en ce que les moyens d'amplification comprennent un second transistor NPN à charge d'émetteur (50) dont la base est connectée au collecteur du troisième transistor NPN (41), et un troisième transistor NPN à charge d'émetteur (51) dont la base est connectée à l'émetteur du  8, characterized in that the amplification means comprise a second emitter-charged NPN transistor (50) whose base is connected to the collector of the third NPN transistor (41), and a third emitter-charged NPN transistor (51) whose base is connected to the transmitter of the second transistor à charge d'émetteur (50), et dont l'émet-  second transistor with an emitter load (50), and whose emitter teur est connecté à la tension de référence de sortie (VREF) et est également connecté à la base du transistor NPN de  is connected to the output reference voltage (VREF) and is also connected to the base of the NPN transistor réaction (36).reaction (36). 10. Circuit générateur de tension de référence  10. Reference voltage generator circuit à bande interdite à grande largeur de bande selon la reven-  bandgap band according to the claim dication 9, caractérisé en ce qu'il comprend une troisième  9, characterized in that it comprises a third résistance (19) qui est connectée entre l'émetteur du troi-  resistor (19) which is connected between the transmitter of the third sième transistor à charge d'émetteur (51) et la base du  second emitter load transistor (51) and the base of the transistor NPN de réaction (36), et une quatrième résis-  NPN reaction transistor (36), and a fourth resistor tance (20) qui est connectée entre la base du transistor NPN de réaction (36) et la première tension de référence (5).  which is connected between the base of the NPN feedback transistor (36) and the first reference voltage (5). 11. Circuit générateur de tension de référence11. Reference voltage generator circuit à bande interdite à grande largeur de bande selon la reven-  bandgap band according to the claim dication 6, caractérisé en ce que la configuration géomé-  6, characterized in that the geometric configuration trique d'un transistor appartenant à la cellule de bande interdite (2) et la configuration géométrique du premier transistor PNP source de courant (9) sont sélectionnées de façon à donner un gain d'environ 500 pour la cellule de  of a transistor belonging to the bandgap cell (2) and the geometrical configuration of the first current source PNP transistor (9) are selected to give a gain of about 500 for the bande interdite (2).bandgap (2). 12. Circuit générateur de tension de référence  12. Reference voltage generator circuit à bande interdite à grande largeur de bande selon la reven-  bandgap band according to the claim dication 11, caractérisé en ce que la configuration géomé-  11, characterized in that the geometric configuration trique du troisième transistor NPN (41) et la configuration géométrique du second transistor PNP source de courant (23)  of the third NPN transistor (41) and the geometrical configuration of the second current source PNP transistor (23) sont sélectionnées de façon à donner un gain de second éta-  are selected so as to give a gain of second ge d'environ 2000 pour les moyens d'amplification.  about 2000 for the amplification means. 13. Circuit générateur de tension de référence  13. Reference voltage generator circuit à bande interdite à grande largeur de bande selon la reven-  bandgap band according to the claim dication 1, caractérisé en ce que tous les transistors NPN actifs (40, 41, 50, 51) sont des transistors NPN verticaux  1, characterized in that all active NPN transistors (40, 41, 50, 51) are vertical NPN transistors dans un circuit intégré.in an integrated circuit. 14. Procédé d'obtention d'une tension de référen-  14. Method for obtaining a reference voltage ce à bande interdite, caractérisé en ce qu'il comprend les opérations suivantes: (a) on établit une cellule de bande  this bandgap, characterized in that it comprises the following operations: (a) a band cell is established interdite (2) ayant des première et seconde entrées diffé-  prohibited (2) having first and second different entries rentielles, et on connecte la première entrée différen-  and connect the first differential input tielle à une première tension de référence (5); (b) on applique une tension thermique (VTH) à la seconde entrée différentielle de la cellule de bande interdite (2), au moyen d'un circuit de rapport résistif (16, 21) ; (c) on produit sur un premier noeud de sortie (7) de la cellule  at a first reference voltage (5); (b) applying a thermal voltage (VTH) to the second differential input of the band gap cell (2) by means of a resistive ratio circuit (16, 21); (c) producing on a first output node (7) of the cell de bande interdite (2) un premier signal amplifié repré-  band (2) a first amplified signal sentatif d'un déséquilibre de courant dans la cellule de bande interdite (2), au moyen d'un premier circuit de charge (9, 11, 13) connecté au premier noeud de sortie  sensing current imbalance in the bandgap cell (2) by means of a first load circuit (9, 11, 13) connected to the first output node (7); (d) on amplifie le premier signal amplifié pour pro-  (7); (d) amplifying the first amplified signal for duire une tension de référence de sortie (VREF), en fai-  to obtain an output reference voltage (VREF), in sant passer ce premier signal amplifié par un ensemble de transistors actifs (40, 41, 50, 51); et (e) on produit un signal de réaction sous la dépendance de la tension de référence de sortie (VREF), et on applique ce signal de REF  passing this first amplified signal through a set of active transistors (40, 41, 50, 51); and (e) producing a feedback signal in response to the output reference voltage (VREF), and applying this REF signal. réaction au circuit de rapport résistif (16, 21), par l'in-  reaction to the resistive ratio circuit (16, 21) by termédiaire d'un transistor actif de réaction (36), pour compenser la tension thermique (VTH), afin que la tension  of an active reaction transistor (36) to compensate for the thermal voltage (VTH), so that the voltage de référence de sortie (VREF) soit pratiquement indépendan-  (VREF) is virtually independent of te de la sensibilité à la température du transistor de réac-  the sensitivity to the temperature of the reaction transistor tion (36), et tous les transistors actifs (40, 41, 50, 51,  (36), and all the active transistors (40, 41, 50, 51, 36) par lesquels passe le premier signal amplifié ou le si-  36) through which the first amplified signal or the gnal de réaction, ainsi que les transistors actifs de la cellule de bande interdite (2), sont des transistors NPN verticaux.  The reaction signal, as well as the active transistors of the bandgap cell (2), are vertical NPN transistors. 15. Procédé selon la revendication 14, caractéri-  15. The method according to claim 14, characterized sé en ce que la cellule de bande interdite (2) comprend des premier et second transistors NPN (34A, 33A), dont les bases  in that the bandgap cell (2) comprises first and second NPN transistors (34A, 33A), the bases of which sont respectivement connectées aux première et seconde en-  are respectively connected to the first and second trées différentielles, et en ce que le premier circuit de charge comprend un premier transistor PNP source de courant  differential paths, and in that the first load circuit comprises a first PNP current source transistor. (9) dont le collecteur est connecté au collecteur du pre-  (9) whose collector is connected to the collector of the first mier transistor NPN (34A), le premier signal amplifié appa-  first NPN transistor (34A), the first amplified signal raissant sur le collecteur de ce premier transistor PNP source  rerouting on the collector of this first source PNP transistor de courant (9).current (9).
FR8500086A 1984-07-25 1985-01-04 VOLTAGE REFERENCE CIRCUIT WITH BAND PROHIBITED Withdrawn FR2568386A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US63408084A 1984-07-25 1984-07-25

Publications (1)

Publication Number Publication Date
FR2568386A1 true FR2568386A1 (en) 1986-01-31

Family

ID=24542352

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8500086A Withdrawn FR2568386A1 (en) 1984-07-25 1985-01-04 VOLTAGE REFERENCE CIRCUIT WITH BAND PROHIBITED

Country Status (4)

Country Link
JP (1) JPS6140620A (en)
DE (1) DE3502910A1 (en)
FR (1) FR2568386A1 (en)
GB (1) GB2162344A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550241B2 (en) * 1991-09-20 1996-11-06 株式会社日立製作所 Floating power supply circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4277739A (en) * 1979-06-01 1981-07-07 National Semiconductor Corporation Fixed voltage reference circuit
US4349778A (en) * 1981-05-11 1982-09-14 Motorola, Inc. Band-gap voltage reference having an improved current mirror circuit
US4525663A (en) * 1982-08-03 1985-06-25 Burr-Brown Corporation Precision band-gap voltage reference circuit

Also Published As

Publication number Publication date
JPS6140620A (en) 1986-02-26
GB8518805D0 (en) 1985-08-29
GB2162344A (en) 1986-01-29
DE3502910A1 (en) 1986-01-30

Similar Documents

Publication Publication Date Title
FR2623307A1 (en) TWO-TERMINAL CURRENT SOURCE WITH TEMPERATURE COMPENSATION
FR2571492A1 (en) TRANSISTOR TEMPERATURE SENSOR
FR2642916A1 (en) METHOD AND CIRCUIT FOR PRODUCING STABLE AND LOW NOISE REFERENCE VOLTAGE
FR2532083A1 (en) PRECISION REFERENCE CIRCUIT WITH BAND INTERVAL VOLTAGE
FR2654274A1 (en) METHOD AND CIRCUIT FOR CANCELING HARMONIC DISTORTION INDUCED BY NONLINEAR CAPACITY.
FR2541016A1 (en) HIGH-PRECISION FOUR-QUADRANT MULTIPLIER THAT CAN ALSO OPERATE AS A FOUR-QUADRANT DIVIDER
FR2466135A1 (en) OPERATIONAL TRANSCONDUCTANCE AMPLIFIERS
FR2566146A1 (en) IMPROVED PROHIBITED BAND VOLTAGE REFERENCE CIRCUIT
FR2478347A1 (en) GAIN CONTROL SYSTEMS
FR2525364A1 (en) REFERENCE VOLTAGE CIRCUIT AND SUPPLY VOLTAGE SENSOR AMPLIFIER INCLUDING THIS CIRCUIT
US4724337A (en) Automatic gain control detection circuit
FR2584252A1 (en) ECONOMIC DIGITAL-TO-ANALOG CONVERTER HAVING PRECISION REACTION RESISTOR AND OUTPUT AMPLIFIER AND CONVERTER MANUFACTURING METHOD
FR2637747A1 (en) METHOD FOR PRODUCING ZERO SHIFTING VOLTAGE IN A VOLTAGE FOLLOWING CIRCUIT AND NULL SHIFT VOLTAGE AMPLIFIER
FR2546687A1 (en) CIRCUIT MIRROR OF CURRENT
FR2474252A1 (en) CLASS B AMPLIFIER
FR2638913A1 (en) METHOD AND CIRCUIT FOR PRODUCING REFERENCE VOLTAGE
EP2725711B1 (en) Electronic circuit with unit for attenuating at least one input signal of an amplifier in an automatic gain control loop
FR2621190A1 (en) PROGRAMMABLE GAIN INSTRUMENTATION AMPLIFIER
FR2481539A1 (en) REGULATED GAIN AMPLIFIER WITH VARIABLE LOAD IMPEDANCE
FR2534086A1 (en) CONSTANT CURRENT GENERATOR CIRCUIT WITH LOW SUPPLY VOLTAGE, MONOLITHICALLY INTEGRAL
FR2607337A1 (en) CURRENT-TO-VOLTAGE CONVERTER
FR2801145A1 (en) CONSTANT CURRENT POWER CIRCUIT
FR2523783A1 (en) ELECTRICALLY VERSATILE FILTER
JP2000503143A (en) Temperature stable constant fractional voltage controlled current source
EP0524294B1 (en) Amplification circuit with exponential gain control

Legal Events

Date Code Title Description
ST Notification of lapse