FR2542875A1

FR2542875A1 - Procede d'adressage de la memoire dans un transformateur numerique d'images

Info

Publication number: FR2542875A1
Application number: FR8304477A
Authority: FR
Inventors: Christian Lachaize; Jean-Pierre Andrieu; Jean-Pierre Bugnard
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1983-03-18
Filing date: 1983-03-18
Publication date: 1984-09-21
Also published as: FR2542875B1

Abstract

PROCEDE D'ADRESSAGE DE LA MEMOIRE DE MASSE D'UN TRANSFORMATEUR NUMERIQUE D'IMAGES, DANS LEQUEL ON INSCRIT SIMULTANEMENT N POINTS D'UNE RADIALE REPERES EN COORDONNEES POLAIRES APRES UNE CONVERSION EN COORDONNEES CARTESIENNES, DANS N PARMI N DES BLOCS MEMOIRE DE LA MEMOIRE DE MASSE 3, CES BLOCS CORRESPONDANT A N POINTS EN CARRE D'UN PAVE DEFINI DANS L'ESPACE-POINTS CONSIDERE, PROCEDE SUIVANT LEQUEL N POINTS SUCCESSIFS D'UNE MEME LIGNE DE PLUSIEURS PAVES ADJACENTS, SE TROUVENT RANGES DANS N BLOCS MEMOIRES DIFFERENTS. APPLICATION AUX TRANSFORMATEURS NUMERIQUUES D'IMAGES.

Description

PROCEDE D'ADRESSAGE DE LA MEMOIRE
DANS UN TRANSFORMATEUR NUMERIQUE D'IMAGES
La présente invention concerne un procédé d'adressage de la mémoire dans un transformateur numérique d'images. Elle vise également un dispositif de mise en oeuvre d'un tel procédé.

Dans ce qui suit, à l'aide de la figure 1. On va rappeler ce qu'est un transformateur numérique d'images.

Un transformateur numérique d'images a pour rôle essentiel de transformer une image à renouvellement relativement lent en une image du type télévision donc très lumineuse permettant son exploitation en ambiance éclairée. Cette image à renouvellement lent est très généralement une image radar, mais ce peuvent être également des images en provenance d'un sonar, de senseurs infra-rouge, de systèmes d'échographie, que l'on veut visualiser sur des écrans fonctionnant en mode télévision. L'invention se rapporte plus particulièrement à un transformateur numérique d'images associé à un équipement radar.

Suivant la figure 1, Un transformateur numérique d'images comprend essentiellement un circuit 1, dit d'interface radar qui reçoit les signaux vidéo radar VI conjointement avec des signaux de synchronisation (SY), un circuit 2 de conversion des coordonnées, p, 4 de la vidéo radar en XY, représentation cartésienne sur l'écran de télévision. Les circuits 1 et 2 sont connectés à une mémoire numérique 3, mémoire à accès aléatoire (RAM). Un circuit de rémanence 4 est interposé entre le circuit 1 d'interface radar et la mémoire 3, qui est connectée à un circuit 5 dit de visualisation et lecture mémoire. Le moniteur de télévision 6 est connecté au circuit 5.

Les fonctions des différents circuits d'un TDI sont les suivantes: - le circuit d'interface 1 échantillonne et met sous forme numérique les signaux vidéo qui lui sont appliqués. Il comprend un circuit de compression vidéo permettant l'acquisition en temps réel d'une radiale radar, c'est-à- dire l'acquisition des signaux vidéo reçus par ce radar après émission d'une impulsion de synchronisation SY, pour un angle défini de l'antenne, en rotation par rapport à une origine déterminée, et la lecture de ces signaux vidéo, en temps différé et à une vitesse différente, ceci pour s'adapter aux temps d'accès de la mémoire d'image 3, et à la non disponibilité de cette mémoire pendant les cycles de lecture, prioritaires sur les cycles d'écriture;; - le circuit 2 de conversion des coordonnées polaires en coordonnées cartésiennes permet de calculer l'adresse de chaque élément d'image en coordonnées cartésiennes à partir des informations radar reçues en coordonnées polaires; - la mémoire 3 a une résolution adaptée au standard de télévision utilisé.

Elle peut être par exemple de 1024 lignes de 1024 cases mémoire. A chaque case correspond un point de l'image à visualiser. La luminance de chaque point peut être codée par exemple à l'aide de 3 bits, autorisant 8 niveaux de luminosité pour chaque point. Pour cette mémoire, les phases de lecture télévision et écriture radar sont asynchrones.La lecture est prioritaire et pendant une phase lecture, la conversion est arrêtée; - le circuit 5 de visualisation effectue les opérations suivantes: génération des signaux de synchronisation télévision; lecture simultanée de plusieurs points de la mémoire image de façon à respecter les temps d'accès des circuits utilisés et de permettre l'écriture dans cette même mémoire; conversion numérique, analogique des informations de luminosité lues dans la mémoire image pour générer un signal vidéo télévision analogique destiné au moniteur de télévision associé sur lequel apparaissent les informations visualisées; - le circuit de rémanence 4 a pour rôle de restituer pour des informations données en numérique, pour lesquelles la rémanence n'existe pas, un effet de rémanence comparable à celui qui est produit sur un tube mémoire.Sur un tube en effet, la brillance d'un plot commence à décroître dès qu'il est inscrit. Le circuit de rémanence 4 crée un effet semblable, toutefois avec un retard d'un tour d'antenne et une décroissance de niveau quantifiée à chaque tour.

Dans un transformateur numérique d'images, la mémoire travaille en temps partagé, une partie de ce temps étant consacrée à l'écriture des informations entrantes et le reste consacré à la lecture en ligne des informations qui y ont été mémorisées. Pour occuper le moins possible la mémoire à la lecture il est judicieux de lire simultanément un nombre de points maximum par ligne. En ce qui concerne l'écriture, pour en augmenter la rapidité il est souhaitable d'écrire un nombre maximum de points simultanément. Cette condition est d'autant plus intéressante que dans un radar associé au transformateur, le renouvellement de l'image est rapide et pour certains types de radar, il tend à augmenter. Actuellement la vitesse de rotation de l'antenne qui donne la fréquence de renouvellement des informations est de l'ordre de 5 à 40 tours minutes.Cependant cette vitesse de rotation tend à augmenter et des radars de surveillance des pistes d'aérodrome voient leur vitesse atteindre 60 tours minutes et des vitesses supérieures sont même envisagées.

Actuellement pour pouvoir fonctionner avec des radars dont L'antenne ne tourne aux environs de 30 tours minutes, on écrit simultanément N points d'une radiale, ce qui -entraîne pour l'adressage en X et Y des cellules de la mémoire, de pouvoir inscrire simultanément N2 points suivant un carre
La mémoire de masse 3 est composée de blocs mémoires comportant un ou plusieurs boîtiers, chaque boîtier comportant un certain nombre de cellules suivant sa capacité. Plus il y a de cellules dans un bottier, plus sa capacité est grande: on dit aussi que son intrégration est grande.

Actuellement on dispose de boîtiers comportant 16 K cellules (16x1024) ou 64 K cellules (64x1024). Cependant dans une mémoire numérique, on ne peut adresser qu'une seule cellule par bottier. Procéder à l'écriture simultanée de plusieurs points nécessite l'utilisation de plusieurs boîtiers.

Pour la lecture qui se fait en balayage télévision, c'est-à-dire en ligne, on ne peut lire ou adresser simultanément que des cellules disposées en ligne et contenues dans des blocs ou des boîtiers différents.

La nécessité de pouvoir écrire simultanément N2 points entraîne de découper la mémoire en N2 blocs, chaque bloc contenant au minimum un bottier. Cependant un bloc peut contenir plusieurs boîtiers si çeux-ci n'ont pas une capacité suffisante. Dans l'espace-points que l'on peut définir comme l'ensemble des points constitutifs de l'image, N2 points répartis dans un carré de côté N et inscrits dans N2 cellules constituent ce que l'on appelle un pavé, chaque point étant "inscrit" toujours dans le même bloc de la mémoire. L'écriture simultanée de N2 points implique donc l'écriture d'un point par bloc dans les N2 prévus et à chaque point ayant une position déterminée dans le pavé considéré correspond de manière figée un bloc.

La détermination d'un bloc dans la mémoire se fait par le décodage des bits de poids faible dans l'adressage en X et en Y. Dans ces conditions, pour deux pavés adjacents constitués chacun de N2 points, deux points ayant la même position relative à l'intérieur des deux pavés ont la même adresse en Y, mais leur adresse en X différe, d'un pavé à l'autre, d'une unité pour les bits de rang supérieur à ceux utilisés pour le décodage à l'intérieur du pavé.

La figure 2 rend compte de l'organisation de l'espace-points décomposé en pavés adjacents pour lequel on a fait correspondre à chaque point d'un pavé, un bloc mémoire suivant une relation figée conformément à l'art antérieur. Dans l'exemple choisi, N est égal à -4, c'est-à-dire que l'on procéde à linscription-simultanée de 4 points d'une radiale. On considère alors N2 blocs, c'est-à-dire 16 blocs, repérés BO à B15 qui correspondent aux points correspondants des pavés. Les adresses des points rangés dans des blocs sont portées en abscisse X et en ordonnée Y. Ainsi le point d'adresse X1(-01) et Y1(-01) est mémorisé dans le bloc B5. Sur cette figure 2 on a défini 4 pavés adjacents, I, II, III, IV séparés par des traits renforcés.Cependant, avec une telle organisation on remarque qu'à la lecture, le nombre de points que l'on peut lire simultanément est limité au nombre de blocs divisés par N ou lorsqu'il y a plusieurs boîtiers par bloc, au nombre de blocs divisé par N et multiplié par le nombre de boîtiers par bloc. Ainsi dans l'exemple choisi pour 16 blocs constitués chacun par un boîtier, correspondant à l'utilisation de boitiers 64 K pour un trans formateur dqmages de définition 1024 lignes par 1024 points, on ne peut lire simultanément que 16/4 soit 4 points. Un quart des blocs suivant une ligne possède une information intéréssante. Ceci est lié comme on l'a vu précédemment, au fait que deux points d'une même ligne qui ont une même position relative dans deux pavés adjacents, sont rangés dans un même bloc mémoire , mais à une adresse différente.Or il n'est pas possible de lire simultanément deux informations dans un même bloc à deux adresses différentes. Cette correspondance entre l'espace-points et les blocs mémoire suivant l'art antérieur entraîne une augmentation de l'occupation de la mémoire dans le rapport N pour la lecture, lorsque l'on veut procéder à l'écriture simultanée de N points ou N quanta d'une radiale qui nécessite la possibilité de l'écriture simultanée de N2 points en adressage carré X, Y, et une limitation des performances des transformateurs numériques d'images. Elle entraîne également l'utilisation de boîtiers d'une capacité inférieure à 16 K pour un TDI d'une définition de 1024 lignes par 1024 points avec écriture simultanée d'au moins 4 quanta.

Dans la pratique, cette solution visant à utiliser des boîtiers de moindre capacité n'est pas souhaitable, car la mémoire ainsi constituée est très volumineuse et chère.

L'invention a pour but de remédier à cet inconvénient préjudiciable à la lecture en modifiant l'adressage de la mémoire.

Suivant l'invention le procédé d'adressage de la mémoire d'un transformateur numérique d'images, visant à augmenter la vitesse maximale de rotation admissible, par le transformateur, de l'antenne radar associée ou du capteur d'informations, procédé suivant lequel un certain nombre N de points d'une radiale, repérés en cordonnées polaires et convertis en coodonnées cartésiennes, sont inscrits simultanément dans la mémoire de masse du transformateur, cette mémoire étant constituée par un ensemble de N2 blocs mémoire, chaque bloc comportant un ou plusieurs boîtiers mémoire suivant la capacité dudit boîtier, chaque bloc mémoire correspondant à un point de chaque pavé qui en comprend N2 dans l'espace points, répartis suivant un carré de côté N, ces N2 points d'un pavé pouvant être inscrits simultanément dans des blocs mémoire différents, entraînant de ce fait l'inscription simultanée de N points d'une radiale dans N blocs mémoire différents, est caractérisé en ce que N2 points successifs disposés sur une ligne de même rang de plusieurs pavés adjacents sont inscrits dans N2 blocs mémoire différents à une même adresse.

D'autres avantages et caractéristiques de l'invention apparaitront dans la description qui suit, donnée à l'aide des figures qui, outre les figures 1 et 2 relevant de l'art antérieur, représentent:
- la figure 3, l'espace-points décomposé en pavés adjacents pour lesquels on fait correspondre à chaque point d'un pavé, un bloc mémoire suivant l'invention;
- la figure 4a, un mot binaire d'adressage suivant l'art antérieur;
- la figure 4b, un mot binaire d'adressage suivant l'invention;
- la figure 5, sous forme schématique, un dispositif réalisant la modification d'adressage suivant l'invention;
- la figure 6, sous forme schématique, un dispositif de lecture de la mémoire dont l'adressage a été modifié suivant l'invention.

On a indiqué dans la partie introduction de la présente demande que l'écriture simultanée d'un certain nombre de points d'une radiale, dans la mémoire numérique de masse d'un transformateur numérique d'images (TDI) organisée conformément à ce qui est représenté figure 2, introduisait une limitation dans la phase lecture de cette mémoire, exécutée ligne par ligne suivantvle mode télévision. Cette limitation due à la façon dont la mémoire est adressée, à l'écriture, entraîne une limitation dans l'utilisation d'un TDI, avec des équipements radar dont le renouvellement des informations est rapide, c'est-à-dire dont la vitesse de rotation de l'antenne est grande, avoisinant actuellement les 60 tours minute et même les dépassant.Un transformateur numérique d'images est ainsi caractérisé par la vitesse maximale de rotation de l'antenne radar qu'il admet. On introduit alors dans le TDI, la notion de temps apparent d'écriture d'un point dans la mémoire de masse. Par définition ce temps apparent d'écriture d'un point dans la mémoire est le temps moyen d'écriture de tous les points d'une radiale. Il dépend du temps d'accès à la mémoire, de l'occupation de cette mémoire pour la lecture en mode télévision et du nombre de points ou quanta de la radiale écrits simultanément.

te étant le temps d'écriture apparent d'un point, le temps de conversion tc maximum des points d'une radiale des coordonnées polaires dans lesquels ils sont recueillis, en cordonnées cartésiennes dans lesquels ils sont inscrits en mémoire est tc = te x 1024 x A/2 pour une définition de la mémoire de 1024 points par 1024 lignes.Le facteur ~ est introduit par le fait que le temps de conversion maximum est relatif à la radiale coïncidant avec la diagonale de l'écran du moniteur de télévision associé.
Si on convertit 4096 radiales pendant un tour d'antenne, la vitesse de rotation maximale admissible par le transformateur numérique d'images est

toursiminute
Dans ces conditions, un transformateur d'images n'ayant pas de direction privilégiée, les radiales couvrant toutes les valeurs d'angle par rapport à une fréquence donnée pour être certain d'écrire simultanément au moins N points d'une radiale, il est nécessaire de pouvoir écrire N points simultanément en coodonnées cartésiennes. L'écriture simultanée de N2 points implique un nombre de registres tampons d'adresses et données égal à N2.Ces tampons, 24, sont visibles sur la figure 5 qui donne une présentation schématique du dispositif d'inscription de N points d'une radiale pour N = 4.

Le temps nécessaire à l'écriture est ainsi divisé par N mais pas le temps d'écriture apparent car il dépend de la correspondance entre l'espace-points et les blocs mémoire constituant la mémoire correspondante qui influe sur le temps de lecture et donc sur le temps de disponibilité pour l'écriture, la mémoire fonctionnant en temps partagé pour l'écriture et la lecture. La mémoire 3 est ainsi découpée en N2 blocs identiques 300 à 315 de façon à permettre l'écriture simultanée d'au moins
N points d'une même radiale. Toutefois comme cela a été déjà dit, cette décomposition en blocs a une limite, fonction de l'intégration des boîtiers mémoire choisis et de la définition souhaitée.

On dispose actuellement de boîtiers 16 K x Ibit et de boîtiers 64 K x 1 bit. Pour une définition de 1024 lignes par 1024 points, le nombre maximum de blocs sera de 64 avec des boîtiers 16 K x 1 bit ou 16 avec des bottiers 64 K x 1 bit. De toute façon, le nombre N2 de blocs est inférieur ou égal au nombre de boîtiers. Le temps d'écriture apparent dépendant entre autre, comme on Pa vu précédemment, de l'occupation de la mémoire considérée pour la lecture en télévision, le nombre de points N2 que l'on peut lire simultanément dépend du nombre des boîtiers mémoire
N3, lui même dépendant de la définition souhaitée et de la capacité des boîtiers choisis, ainsi que de l'organisation mémoire en écriture.Si dans les N3 boîtiers choisis on veut être capable d'écrire N2 points simulta nément suivant un adressage carré, permettant l'écriture certaine simultanée d'au moins N points issus de la conversion d'au moins N quanta de la radiale considérée, le nombre de boîtiers pouvant avoir de l'informatión sur une même ligne devient

Le temps d'écriture apparent est donné par te - tw
-# (1) formule dans laquelle tw est le temps pris par l'écriture dans la mémoire, donnée fournie par le fabricant des boîtiers mémoire,
N ; le nombre de points d'une radiale pouvant être écrits simultanément.

P ; l'occupation de la mémoire par la lecture.

Ce temps d'occupation de la mémoire par la lecture s'exprime par

formule dans laquelle Np représente le nombre de lectures par ligne, TR la durée d'un cycle de lecture, qui est constante suivant les mémoires choisies,
Tp la durée d'une ligne télévision, qui est une constante dépendant du standard télévision choisi.

Dans ces conditions

formule dans laquelle
N1 est le nombre de points d'une ligne, constante qui dépend de la définition souhaitée, 1024 points par exemple.
N2 le nombre de points lus simultanément.
Il en résulte que

comme cela a déjà été défini.

Le nombre N2 des points lus simultanément correspond ainsi au nombre des boitiers pouvant avoir une information sur une même ligne lorsque l'on veut écrire simultanément N points d'une radiale considérée.

Le nombre N3 de boîtiers est d'ailleurs une constante dépendant de l'intégration des boîtiers choisis. On a noté que le nombre des boîtiers était de 16 pour des mémoires à accès aléatoire de 64 K x 1 bit et une définition de 1024 points X 1024 lignes.

On a noté que N étant le nombre de points d'une radiale pouvant être écrits simultanément, en adressage carré, le nombre N2 est inférieur ou égal à N3.
Reprenant la formule 2, on a

avec

C étant une constante.
Le temps d'écriture apparent devient

Suivant cette équation, on constate que l'écriture simultanée de N points n'est intéressante qui si N (1 - CN) > 1 c'est-à-dire si C < pourN 4. Dans ces conditions effectivement, le temps d'écriture apparent peut être diminue.

Ainsi pour écrire simultanément un nombre N de points d'une radiale et respecter la condition énoncée ci-dessus de C inférieur à 1/4, il faut rechercher un compromis entre l'intégration des bottiers mémoire utilisés et les performances du transformateur d'images.

Pour une définition de 1024 lignes x 1024 points et un standard télévision de 50 Hz avec entrelacement des lignes, avec--des boîtiers mémoire 16 K x 1 bit affichant une durée de 200 ns pour un cycle de 1024 200ns lecture, ona C = 64 x 35,6 ns u 0,09. Avec des boîtiers mémoires de 64 K x l bit, on a C = 0,36 > 0,25. Suivant l'art antérieur le compromis acceptable entraîne l'utilisation de boîtiers mémoires de 16 K x 1 bit ne correspondant pas à l'intégration maximale possible.

Pour un nombre N = 4 de points d'une radiale à écrire simultanément, le temps d'écriture apparent devient te = tw avec les boîtiers 16 K x 1. Dans ces conditions, on notera que, pour des boîtiers de capacité moindre, la vitesse de rotation maximale admissible Vm est diminuée par rapport à celle que l'on aurait en inscrivant un seul point. Dans ce cas en effet, le temps d'écriture apparent te vaut tw = tw = tw. La
1-c 1-0,09 0,91 diminution constatée de la vitesse de rotation maximale admissible est de 2,56 0,91 = 2,81. Cette valeur montre que l'écriture simultanée de 4 points d'une radiale n'est alors pas optimisée, puisque la diminution théorique devrait être de 4.

La figure 2 montre la correspondance, suivant l'art antérieur, entre l'espace-points et les blocs mémoire, plus particulièrement entre l'espace-
points décomposé en pavés adjacents regroupant chacun N2 points en carré et N2 blocs mémoire de la mémoire 3. Cette figure a été décrite dans la partie introductive de la présente demande, elle ne sera pas reprise ici.

La figure 3 montre de façon schématique la correspondance, suivant l'invention, entre l'espace-points décomposé en pavés adjacents, ici, 4, puisque l'on a choisi comme exemple non limitatif pour la description N = 4, chaque pavé regroupant N2(l6) points en carré et N2 blocs de la mémoire numérique de masse 3, suite à la modification de l'adressage, objet de la présente invention.

Suivant la figure 2 relevant de l'art antérieur, le choix des blocs pour les points du pavé était identique d'un pavé à l'autre, entrainant que pour une ligne suivant laquelle la lecture était faite, on retrouvait N2 points successifs de la ligne, rangés dans N blocs à N adresses différentes, nécessitant N accès mémoire; il s'ensuivait une perte de temps, puisqu' ainsi que cela a été expliqué, seulement 1 bloc sur N, ctest-à-dire suivant Exemple choisi l bloc sur 4 contenait une information intéressante pour chaque lecture. Suivant l'adressage conforme à l'invention, N2 points successifs d'une ligne se retrouvent rangés dans les N2 blocs de la mémoire de façon telle qu'à la lecture, faite en mode télévision, tous les blocs détiennent une information.Suivant l'invention donc, l'adressage est tel, que pour une ligne li donnée d'un pavé, dont les points sont caractérisés par une même adresse en Y, on inscrit l'information dans les blocs ayant servi à mémoriser l'information de la ligne li + 1, du pavé adjacent précédent. L'indice de ligne i + 1 est obtenu par une addition modulo N, c'est-à-dire que pour N = i, N + 1 = 1.

Ce pavé adjacent précédent est constitué de N2 points et deux points ayant la même position relative à l'intérieur du pavé considéré et du pavé précédent ont une même adresse Y mais adresse en X du pavé précédent est celle du pavé considéré moins une unité pour les bits d'adressage en X, en supprimant ceux servant au décodage à l'intérieur du pave.

La modification d'adressage, suivant l'invention, consiste ainsi à effectuer une permutation dans la sélection des blocs d'un pavé suivant les lignes des pavés adjacents.

Ainsi, à titre d'exemple en se reportant à la figure 3, si 11, 12, 13, et 14 désignent des lignes des pavés, on voit que la ligne 11, du pavé Il se mémorise dans les mêmes blocs que la ligne 12 du pavé I, que la ligne 11 du pavé III se mémorise dans les mêmes blocs que la ligne 12 du pavé ll et que la ligne 11 du pavé IV se mémorise dans les mêmes blocs que la ligne 12 du pavé III.

De même, la ligne 12 du pavé Il se mémorise dans les mêmes blocs que la ligne 13 du pavé I, la ligne 12 du pavé III se mémorise dans les mêmes blocs que la ligne 13 du pavé 11 et la ligne 12 du pavé IV se mémorise dans les mêmes blocs que la ligne 13 du pavé III. Il en est de même pour les lignes 13 des pavés Il, III, IV qui se mémorisent respectivement dans les mêmes blocs que les lignes 14 des pavés I, Il, III. Les lignes 14 des pavés Il, III et IV se mémorisent dans les mêmes blocs que les lignes 11 des blocs I,- Il, III. Il s'agit bien là d'une permutation modulo N.

Dans -ce qui suit, on va expliquer comment est réalisée cette modification de l'adressagè de la mémoire numérique de masse du transformateur numérique d'images, pour l'inscription simultanée de N points d'une radiale, autorisant la lecture simultanée de N2 points en ligne.

La figure 4a représente le mot binaire d'adressage d'un point selon Part antérieur. Ce mot comporte 4 champs d'adressage. Le champ A, de valeur a contenant les bits de poids faible suivant la coordonnée- X permettant d'effectuer le décodage suivant l'abscisse X du bloc mémoire, le champ B, de valeur b contenant les bits de poids faible suivant la coodonnée Y, permettant d'effectuer le décodage suivant la coordonnée Y du bloc mémoire. Ces deux champs A et B permettent donc d'obtenir la désignation du bloc de la mémoire dans lequel est inscrit un point parmi
N2 d'un pavé. Les champs A et B sont suffisants pour décoder un bloc mémoire. On a cependant ajouté aux champs A et , deux autres champs.

Le champ C, de valeur-c contenant les bits d'adressage en X de poids immédiatement supérieur à celui des bits de poids faible des bits du champ A, permettant le décodage suivant l'abscisse X du pavé contenant le point considéré parmi N pavés. Le champ D, de valeur d constitue le complément d'adressage tel que l'ensemble des champs C et D donne l'adresse du point dans le bloc qui a été sélectionné.

La figure 4b représente le mot binaire d'adressage d'un point selon l'invention. Ce mot comporte 4 champs d'adressage A, B, C et D comme le précédent. Le champ A contenant les bits de poids faible en X de valeur a, n'est pas modifié par rapport au précédent, il permet le décodage suivant l'abscisse d'un bloc mémoire. Le champ B, de valeur b + c est modifié, suivant l'invention, devenant la somme des champs d'adresse B et C précédents et permettant de décoder Coordonnée du bloc mémoire considéré avec la permutation telle qu'elle a été décrite précédemment pour le choix des blocs mémoire suivant les lignes des pavés adjacents. La combinaison des champs B nouveaux et A permet de sélectionner pour N2 points situés sur une même ligne, N2 blocs mémoire différents.Le fait ensuite de prendre pour champ C, de valeur b l'ancien champ B permet d'avoir en plus, les N2 points contenus dans les N2 blocs,à une même adresse. Le champ D de valeur d est conservé sans modification.

La figure- 5 représente sous forme schématique un dispositif réalisant la modification d'adressage faite selon l'invention.

Le circuit de conversion 2 des coordonnées polaires en coordonnées cartésiennes comporte deux circuits 21 et 22, accumulateurs, recevant respectivement les quantités sin G et cos 4. Le circuit accumulateur 21 permet d'obtenir l'abscisse des points repérés en coordonnées polaires en effectuant la suite des opérations XN = XN-l + sin 4, N étant le nombre d'accumulations. La détermination de l'abscisse X en coordonnées car té- siennes se fait donc par itération. L'accumulateur est déclenché par un processeur, non figuré, qui gère les angles repérant les radiales par rapport à une origine déterminée. La valeur d'origine de la conversion est celle correspondant au point d'entrée sur l'écran, la valeur à laquelle le fonctionnement de l'accumulateur cesse est celle correspondant à la sortie de l'écran, ou la fin de la radiale. Le circuit accumulateur 22 fonctionne de la même manière que le circuit 21, pour donner l'ordonnée des points considérés. Il exécute une opération d'itération YN =' YN 1 + cos 8. Le circuit 23 fournit l'adressage de la mémoire de compression vidéo située dans le circuit d'interface 1. Les accumulateurs 21 et 22 délivrent respectivement les coordonnées X et Y des points à inscrire dans la mémoire sous forme numérique, la coordonnée X comportant par exemple 10 bits xg à x0, la cordonnée Y comportant également par exemple 10 bits, yg à y0.

Les bits de poids faible de la coordonnée X, soit par exemple les deux bits x1, x0, permettant comme on l'a déjà noté, de choisir l'abscisse du bloc dans la mémoire, sont appliqués au décodeur 26 permettant en abscisse de sélectionner le bloc mémoire choisi par l'intermédiaire du registre tampon associé 24. Dans l'exemple choisi de N = 4, ces registres sont au nombre de 16, 2400 à 2415.

Par contre, pour réaliser le champ B du mot numérique d'adressage de la figure 4b qui, suivant l'invention, est porteur de l'information, somme des valeur b et c, les bits de poids faible de la coordonnée Y soit Y1 et y0 et les bits de poids immédiatement supérieur aux bits xl, x0 de poids faible du champ A, soit les bits de poids moyen x et x25 sont additionnés de façon binaire dans le circuit 25 et sont appliqués au décodeur 26 permettant en ordonnée de sélectionner le bloc mémoire choisi par son registre tampon associé avec le décalage modulo N pour les lignes des pavés adjacents. La sortie S1 permet ainsi la sélection du bloc mémoire. Cette addition binaire réalise bien la permutation des lignes d'un pavé suivant les lignes du pavé adjacent précédent.

Ainsi, si l'on considère, figure 3, le point du pavé Il qui était rangé dans le bloc Bo, il est rangé dans le bloc B4 par application du procédé de modification de l'adresse suivant l'invention.

champ d'adresse A de#valeur a suivant X: 00
champ d'adresse B de valeur (b+c) suivant y: 0O + 01 = 01.

L'ensemble des adresses 00 et 01, suivant respectivement l'abscisse
X et l'ordonnée Y désigne le bloc B4.

De même, si l'on considère, figure 3, le point du pavé Il qui était rangé dans le bloc B7, il est rangé dans le bloc 811 par application du procédé de modification de l'adresse suivant l'invention:
champ d'adresse A de valeur a suivant X: 11
champ d'adresse B de valeur b + c suivant Y: 01 + Ol = 10
L'ensemble des adresses 1 1 et -01, suivant respectivement l'abscisse
X et l'ordonnée Y désigne le bloc B11.

Le décodage dans le circuit 26 des champs d'adresse B et A permet
de sélectionner un registre tampon 24 dans lequel on mémorise l'adressse
écriture à l'intérieur du bloc et la donnée correspondante. Les registres
tampons 2400 à 2415 comportent une partie adresse ad et une partie
donnée do. L'adresse écriture à l'intérieur du bloc sélectionné est
composée du champ D, comportant les bits d'adresse x9 à x4, yg à y2 et du
champ C, soit suivant l'invention, -l'ancien champ B comportant les bits
d'adresse de poids faible yl, y0' permettant d'avoir N2 points d'une même ligne, toujours mémorisés dans N2 blocs avec même adresse en y (yg à y0)
constante pour une ligne et en X (xg à X4) constante pour les 16 points
considérés sur une ligne, dans le cas où N = 4.

Les parties données dO des registres tampons 2400 à 2415 recoivent
du circuit 1, par le conducteur 241, les informations vidéo comprimées. Le
circuit de compression vidéo, situé dans le circuit d'interface avait été
adressé à l'origine par le circuit 23. Déclenché par la commande d'initia
lisation, déclenchant le circuit de conversion 2, c'est-à-dire donnant la
valeur X0, Y0 du point d'entrée sur l'écran du moniteur de télévision et
recevant la commande d'incrèmentation inc, le circuit 23 commande le
circuit de compression vidéo permettant d'obtenir la vidéo comprimée
correspondant aux points considérés.

La figure 6 représente de façon schématique le dispositif de lecture
de la mémoire 3 numérique de masse, adressée conformément à l'in
vention. Ce dispositif de lecture permet de visualiser les informations lues
dans la mémoire 3, sur le moniteur 6 de télévision associé.

Un oscillateur 27 générant la fréquence du point télévision déclen
che le générateur 28 de synchronisation alimentant le moniteur 6 de télévision. L'oscillateur 27 commande également un générateur 29 délivrant les adresses de lecture de la mémoire 3, à travers un opérateur 40 qui règle le fonctionnement en temps partagé de la mémoire 3 pour l'écriture et la lecture, ces deux phases étant asynchrones avec toutefois la phase lecture prioritaire. L'oscillateur 27 commande aussi le générateur 29 des signaux d'adresse de lecture de la mémoire de masse; on effectue la lecture du nombre de points maximum par cycle de lecture pour diminuer l'occupation de la mémoire. Le nombre de points lus en une seule lecture est égal au nombre de blocs mémoire multiplié par le nombre de boîtiers par bloc dans le cas où il y en a plusieurs, comme cela a été expliqué précédemment.Cependant pour la lecture, les poids d'adressage des pavés adjacents sont remplacés par les poids des bits utilisés pour le décodage des lignes des pavés. Les bits de poids faible yl, y0 remplacent alors les bits x3, x2 dans l'adressage de la mémoire. Les N3 points qui ont été mémorisés à l'écriture sont stockés dans un registre tampon 44 connecté à la mémoire de masse. Dans ce registre tampon 44, sont inscrites sous formes binaire par exemple avec 3 bits, les valeurs de luminance des N3 points. On rappelle que suivant l'invention qui procède à une modification de l'adressage de la mémoire lors de l'écriture, deux points ayant même abscisse, - sur une même ligne de deux pavés adjacents, ne sont pas mémorisés dans le même bloc de la mémoire, mais dans deux blocs différents.L'adressage du registre tampon 44 dans lequel les N3 points lus dans -la mémoire on été stockés se fait conformément à l'adressage à l'écriture. La modification de l'adressage qui doit être réalisée se fait dans le circuit additionneur 43 connecté d'une part au registre tampon 41 qui mémorise les deux bits de poids faible yl, y0 de l'adresse en Y des points à lire, et d'autre part au circuit 42, d'adressage des points en balayage télévision, circuit qui transmet les bits #3' x2 de l'adresse en X. Suivant la sélection effectuée par les deux bits de la sortie de Padditionneur 43 et les deux bits xl, x0 donnés par le circuit 42, le registre tampon 44 délivre de la sorte un signal vidéo numérique qui est converti en un signal analogique dans le transformateur 45. Ce signal est ensuite transmis au moniteur de télévision, conjointement avec le signal de synchronisation délivré par le générateur 28.

On a ainsi décrit un procédé et un dispositif d'adressage de la mémoire numérique d'un transformateur numérique d'images.

Claims

REVENDICATIONS

1. Procédé d'adressage de la mémoire d'un transformateur nume- rique d'images, visant à augmenter la vitesse maximale de rotation, admissible par le transformateur, de l'antenne radar associée ou du capteur d'informations, procédé suivant lequel un certain nombre N de points d'une radiale, repérés en coordonnées polaires et convertis en coordonnées cartésiennes, sont inscrits simultanément dans la mémoire de masse du transformateur, cette mémoire étant constituée de N2 blocs mémoire, chaque bloc comportant un ou plusieurs boîtiers mémoire suivant la capacité dudit boîtier, chaque bloc mémoire correspondant à un point de chaque pavé qui en comprend N2 dans Pespace-points, répartis suivant un carré de côté N, ces N2 points d'un pavé pouvant être inscrits simultanément dans des blocs mémoire différents, entraînant de ce fait l'inscription simultanée des N points d'une radiale dans N blocs mémoire différents, caractérisé en ce que N2 points successifs disposés sur une ligne de même rang de plusieurs pavés adjacents sont inscrits dans Nç blocs mémoire différents à une même adresse.

2. Procédé suivant la revendication 1, suivant lequel l'espace-points étant découpé en pavés constitués par N2 points, un point d'un pavé étant rangé dans un bloc mémoire et la correspondance entre les N2 points d'un pavé et les N2 blocs mémoire étant telle que la position d'un point dans un pavé est donnée par les bits d'adresse de poids faible en X et Y, et que la position d'un pavé dans l'espace-point est donnée par les bits d'adresse de poids supérieur, caractérisé en ce que, pour N2 points successifs d'une ligne de même rang de plusieurs pavés adjacents, le choix d'un bloc mémoire pour un point d'un pavé est déterminé à partir de la ligne de rang immédiatement supérieur du pavé adjacent précédent.

3. Procédé suivant l'une des revendications 1 ou 2, caractérisé en ce que, pour une ligne li donnée d'un pavé dont les points sont caractérisés par une même adresse en Y, on inscrit l'information dans les blocs de la ligne li + 1, modulo N, du pavé adjacent précédent dans lesquels l'infor- mation avait été mémorisée.

4. Procédé suivant la revendication 3, suivant lequel le mot d'adressage comporte un champ d'adressage A de valeur a contenant les bits de poids faible suivant la coordonnée X, un champ d'adressage B de valeur b, contenant les bits de poids faible suivant la coordonnée Y, un champ d'adressage C de valeur c contenant les bits d'adressage en X de poids immédiatement supérieur à ceux du champ A, permettant le décodage suivant l'abscisse X du pavé contenant le point considéré parmi N pavés, et un champ d'adressage D de valeur d constituant le complément d'adressage, caractérisé en ce que, dans le mot d'adressage, les champs A et D sont conservés et que les champs B et C sont modifiés, le champ B affichant une valeur b + c permettant le décodage suivant l'ordonnée Y d'un bloc mémoire, permettant d'avoir N2points d'une ligne contenus dans

N2 blocs différents, le champ C affichant une valeur b qui, associée à la valeur d du champ D, constitue le complément d'adressage, permettant d'avoir les N2 points d'une ligne mémorisés à une même adresse dans N2 blocs différents.

5. Procédé suivant l'une des revendications -1 ou 4, dans lequel la lecture de la mémoire se fait en ligne suivant un balayage télévision, caractérisé en ce que le nombre N3 des points lus en une seule lecture est égal au nombre des blocs mémoire multiplié par le nombre des boîtiers par bloc, l'adresse mémoire des N3 points étant modifiée conformément à ce qui est fait pour l'écriture, en prenant pour valeur d'adresse du champ C, la valeur b, l'ensemble des champs d'adressage C et D donnant l'adresse des points à l'intérieur des blocs, la sélection d'un point parmis N2 des N3 points lus, étant modifiée, conformément à la modification opérée pour la sélection des blocs à écriture, en effectuant le décodage des champs d'adressage B et A de valeur b + c et a respectivement.

6. Dispositif d'adressage de la mémoire de masse d'un transformateur numérique d'images mettant en oeuvre le procédé suivant l'ensemble des revendications 1 à 4, comprenant un circuit d'interface radar, un circuit de conversion des coordonnées polaires en coordonnées cartésiennes, une mémoire de masse numérique, un circuit de rémanence, et un circuit décodeur, caractérisé en ce qu'il comprend inséré entre le circuit de conversion des coordonnées (2) et la mémoire de masse (3), un circuit additionneur (25), réalisant la modification du champ d'adresse B en effectuant l'addition en binaire des bits de poids faible (y1, y0) de l'adresse suivant l'ordonnée Y, et des bits de poids supérieur (X3, x# de l'adresse suivant l'abscisse X.

7. Dispositif mettant en oeuvre le procédé suivant la revendication 5, comprenant pour la lecture des points inscrits dans les blocs mémoire, un oscillateur (27) de la fréquence télévision, connecté à un générateur (28) de synchronisation, à un générateur (29) des adresses lecture de la mémoire (3), et à un circuit (42) d'adressage des points de télévision, un transformateur numérique analogique (45) et un moniteur (ó) de télévision, caractérisé en ce qu'il comprend un circuit d'addition (43) en binaire des bits de poids faible (Y1, y0) de l'adresse de lecture mémoire suivant l'ordonné Y, provenant du générateur (29) d'adresse de lecture de la mémoire, à travers un circuit tampon (41) et des bits de poids supérieurs (x3, x2) de l'adresse suivant X délivrée par le circuit (42) d'adressage des points télévision, la sortie dudit circuit additionneur (43) permettant avec les bits d'adressage de poids faible en X (xl, x0), délivrés par le circuit 42, de sélectionner un point parmi les N3 points contenus dans le circuit tampon (44) et lus simultanément dans la mémoire.