FR2524240A1 - Circuit analogique de decryptage pour systeme de transmission d'emissions cryptees de television et systeme de transmission d'emissions cryptees comprenant un tel circuit - Google Patents
Circuit analogique de decryptage pour systeme de transmission d'emissions cryptees de television et systeme de transmission d'emissions cryptees comprenant un tel circuit Download PDFInfo
- Publication number
- FR2524240A1 FR2524240A1 FR8205006A FR8205006A FR2524240A1 FR 2524240 A1 FR2524240 A1 FR 2524240A1 FR 8205006 A FR8205006 A FR 8205006A FR 8205006 A FR8205006 A FR 8205006A FR 2524240 A1 FR2524240 A1 FR 2524240A1
- Authority
- FR
- France
- Prior art keywords
- channels
- delays
- delay
- channel
- decryption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims description 14
- 238000003780 insertion Methods 0.000 claims abstract description 10
- 230000037431 insertion Effects 0.000 claims abstract description 10
- 230000015556 catabolic process Effects 0.000 claims abstract description 5
- 238000006731 degradation reaction Methods 0.000 claims abstract description 5
- 230000004044 response Effects 0.000 claims abstract description 5
- 238000010200 validation analysis Methods 0.000 claims abstract description 4
- 230000001934 delay Effects 0.000 claims description 27
- 230000003321 amplification Effects 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000011144 upstream manufacturing Methods 0.000 claims description 2
- 238000012937 correction Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 3
- 241000272814 Anser sp. Species 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/16—Analogue secrecy systems; Analogue subscription systems
- H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
- H04N7/169—Systems operating in the time domain of the television signal
- H04N7/1693—Systems operating in the time domain of the television signal by displacing synchronisation signals relative to active picture signals or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
Dans un système de transmission d émissions cryptées de télévision comprenant successivement un dispositif de cryptage des informations contenues dans les lignes de télévision, un canal de transmission des informations ainsi cryptées, et un dispositif de décryptage des informations ainsi transmises, circuit analogique de décryptage caractérisé en ce qu'il comprend N voies analogiques 550a à 550n en parallèle, obtenues à partir d'un montage en série de N-1 lignes à retard 560b a 560n identiques, de retard unitaire R et disposées de telle manière que les temps de transmission dans ces voies soient en progression arithmétique de 0 pour la première voie à N-1 R pour la Nième voie, et en ce que l équilibrage des gains de ces N voies est réalisé par la mise en place d un étage d amplification 551, 552 destiné à corriger les pertes d insertion mais qui entraîne simultanément une surcompensation des N-1 autres voies, de filtres passifs d atténuation 555a à 555n-1 destinés à corriger ladite surcompensation, de résistances à coefficient de température négatif 570b à 510n destinées à corriger les variations des pertes d insertion des lignes à retard en fonction de la température, de quadripôles 580b à 580n-l d adaptation des impédances et dans chaque voie, juste avant la réunion de leurs sorties en une connexion commune, et d'interrupteurs 590a à 590n de validation des voies sous l'action d'un circuit de commande 595. Application : récepteurs de télévision.
Description
CIRCUIT ANALOGIQUE DE DECRYPTAGE POUR SYSTEME DE TRANSMISSION D'EUSSIONS CRYPTEES DE TELEVISION ET SYSTEME DE TRANSMISSION D'EMIS
SIONS CRYPTEES COMPRENANT UN TEL CIRCUIT
La présente invention a trait au domaine de la télévision dite cryptée et concerne, plus précisément, un circuit analogique de décryptage pour système de transmission d'émissions cryptées de télévision. Elle concerne aussi, bien entendu, tout système de transmission d'émissions cryptées comprenant un tel circuit.
SIONS CRYPTEES COMPRENANT UN TEL CIRCUIT
La présente invention a trait au domaine de la télévision dite cryptée et concerne, plus précisément, un circuit analogique de décryptage pour système de transmission d'émissions cryptées de télévision. Elle concerne aussi, bien entendu, tout système de transmission d'émissions cryptées comprenant un tel circuit.
La demande de brevet français N0 7 534 029 déposée le 3 novembre 1975 par l'Etat Français décrit un procédé de cryptage et de décryptage d'émissions de télévision qui consiste, à l'émission, à imposer sur les lignes vidéo, entre l'impulsion de synchronisation de ligne et le signal d'image , des retards déterminés mais choisis de façon aléatoire, puis, à la réception, à imposer aux mêmes lignes des retards fixés selon une loi de succession complémentaire de celle adoptée à l'émission. Ainsi, l'existence des retards à l'émission détruit la structure verticale de l'image, qui devient inintelligible, mais la compensation de ces retards à la réception rétablit la synchronisation des différents signaux d'image d'une ligne vidéo à l'autre.Aucune indication n'est cependant donnée, dans ce document, sur le mode de réalisation des lignes à retard qui permettent la mise en oeuvre d'un tel procédé de cryptage et de décryptage.
Le but de l'invention est de proposer, dans un système de transmission d'émissions-de télévision cryptées tel que celui faisant l'objet de la demande citée, une structure de circuit analogique de décryptage permettant une mise en oeuvre effective du procédé de décryptage décrit.
L'invention concerne à cet effet, dans un système de transmission d'émissions cryptées de télévision comprenant successivement
- un dispositif de cryptage des informations contenues dans les lignes de télévision, ce cryptage étant opéré par imposition au signal d'image de chaque ligne de télévision de retards déterminés selon une loi de succession fixée à l'aide d'un premier générateur de séquences numériques pseudoaléatoires et par imposition au signal de synchronisation d'un retard commun égal au plus faible de ces retards
- un canal de trar,smissiGn des informtions ainsi crfp- tées
- un dispositif de décryptage des informations ainsi transmises, ce décryptage étant opéré par imposition au signal d'image contenu dans chacune de ces informations transmises de retards déterminés selon une loi de succession fixée par un deuxième générateur de séquences numériques pseudoaléatoircs synchronisé avec le premier, cette loi étant complémentaire de la loi de succession des retards au cryptage pour égaliser la somme des retards appliqués au signal d'image de chaque ligne, et par imposition au signal de synchronisation contenu dans ces informations transmises d'un retard commun égal au plus important de ces retards utilisés au décryptage
un circuit analogique de décryptage caractérisé ::
(A) en ce qu'il comprend N voies analogiques en parallèle, obtenues à partir d'un montage en série de (N-l) joignes à retard identiques, de retard unitaire R et disposées de telle manière que les temps de transmission dans ces voies, constituant lesdits retards utilisés au décryptage, soient en progression arithmétique de O pour la première voie jusqu'à (N-l)R pour la Nième voie,
(B) et en ce que l'équilibrage des gaines de ces N voies est réalisé par la mise en place
(1) en amont et/ou en aval des N voies, d'un étage d'amplification destiné à corriger les pertes d'insertion et la dégradation de la réponse en haute fréquence de la voie correspondant au retard le plus important, mais qui entraîne simultanément une surcompensation des (N-l) autres voies ; (2) à l'emplacement des (N-2) prises intermédiaires de ces N voies, de (N-2) quadripôles d'adaptation des impédances ; (3) dans chacune des (N-l) autres voies, d'un filtre passif d'atténuation destiné à corriger ladite surcompensation ; (4) en sortie de chaque ligne à retard, d'une résistance à coefficient de température négatif destinée à corriger les variations des pertes d'insertion de ces lignes en fonction de la température ; (5) et dans chaque voie, juste avant la réunion de leurs sorties en une connexion commune, d'interrupteurs de validation de ces voies sous l'action d'un circuit de commande assurant, en fonction des informations qui se présentent à ses entrées, la fermeture d'un seul interrupteur et l'ouverture simultanée de tous les autres.
- un dispositif de cryptage des informations contenues dans les lignes de télévision, ce cryptage étant opéré par imposition au signal d'image de chaque ligne de télévision de retards déterminés selon une loi de succession fixée à l'aide d'un premier générateur de séquences numériques pseudoaléatoires et par imposition au signal de synchronisation d'un retard commun égal au plus faible de ces retards
- un canal de trar,smissiGn des informtions ainsi crfp- tées
- un dispositif de décryptage des informations ainsi transmises, ce décryptage étant opéré par imposition au signal d'image contenu dans chacune de ces informations transmises de retards déterminés selon une loi de succession fixée par un deuxième générateur de séquences numériques pseudoaléatoircs synchronisé avec le premier, cette loi étant complémentaire de la loi de succession des retards au cryptage pour égaliser la somme des retards appliqués au signal d'image de chaque ligne, et par imposition au signal de synchronisation contenu dans ces informations transmises d'un retard commun égal au plus important de ces retards utilisés au décryptage
un circuit analogique de décryptage caractérisé ::
(A) en ce qu'il comprend N voies analogiques en parallèle, obtenues à partir d'un montage en série de (N-l) joignes à retard identiques, de retard unitaire R et disposées de telle manière que les temps de transmission dans ces voies, constituant lesdits retards utilisés au décryptage, soient en progression arithmétique de O pour la première voie jusqu'à (N-l)R pour la Nième voie,
(B) et en ce que l'équilibrage des gaines de ces N voies est réalisé par la mise en place
(1) en amont et/ou en aval des N voies, d'un étage d'amplification destiné à corriger les pertes d'insertion et la dégradation de la réponse en haute fréquence de la voie correspondant au retard le plus important, mais qui entraîne simultanément une surcompensation des (N-l) autres voies ; (2) à l'emplacement des (N-2) prises intermédiaires de ces N voies, de (N-2) quadripôles d'adaptation des impédances ; (3) dans chacune des (N-l) autres voies, d'un filtre passif d'atténuation destiné à corriger ladite surcompensation ; (4) en sortie de chaque ligne à retard, d'une résistance à coefficient de température négatif destinée à corriger les variations des pertes d'insertion de ces lignes en fonction de la température ; (5) et dans chaque voie, juste avant la réunion de leurs sorties en une connexion commune, d'interrupteurs de validation de ces voies sous l'action d'un circuit de commande assurant, en fonction des informations qui se présentent à ses entrées, la fermeture d'un seul interrupteur et l'ouverture simultanée de tous les autres.
La structure ainsi adoptée permet la réalisation de lignes à retard de temps de transmission différents, et donc de fonctions de transfert distinctes, mais dans lesquelles, malgré ces différences d'une voie à l'autre, les principaux problèmes de corrections à apporter (pertes d'insertion, dégradation ou surcompensation de la réponse en haute fréquence, variations en fonction de la température, adaptation d'impédance) sont pratiquement résolus.
Les particularités et avantages de l'invention apparaîtront maintenant de façon plus précise dans la description qui suit et dans les dessins annexés, dans lesquels :
- la figure 1 est une vue très schématique du système de transmission d'émissions cryptées
- la figure 2 représente le circuit analogique de décryptage selon l'invention.
- la figure 1 est une vue très schématique du système de transmission d'émissions cryptées
- la figure 2 représente le circuit analogique de décryptage selon l'invention.
Dans l'exemple ici décrit, le circuit analogique de décryptage fait partie d'un système de transmission d'émissions cryptées de télévision comprenant notamment, à l'émission, un dispositif 100 de cryptage des informations contenues dans les lignes de télévision et, à la réception, un dispositif 500 de décryptage des informations cryptées transmises par l'intermédiaire d'un canal 300 (voir la figure 1).
Conformément au procédé décrit dans le document cité plus haut, le cryptage est opéré par imposition au signal d'image de chaque ligne de télévision de l'un des retards déterminés, selon une loi de succession fixée par un générateur de séquences numériques pseudoaléatoires (dans un exemple préféré de réalisation, trois retards égaux à O, R et 2R) et par imposition au signal de synchronisation des lignes et des trames d'un retard commun égal au plus faible de ces retards (nul dans l'exemple déjà cité). Réciproquement, dans le dispositif 500, le décryptage est opéré par imposition au signal d'image contenu dans les informations transmises de retards déterminés selon une loi de succession complémentaire de celle utilisée à l'émission (dans l'exemple déjà cité, de retards complémentaires des précédents à la valeur 2R) et par imposition au signal de synchronisation d'un retard commun égal au plus important de ces retards complémentaires utilisés au décryptage. On égalise ainsi la somme des retards appliqués au signal d'image, ce qui permet de retrouver en sortie du dispositif 500 de décryptage des signaux d'image tous synchronisés et permettant la reconstitution d'une image normale et lisible.
Ces retards utilisés au décryptage sont fournis par le circuit analogique de décryptage selon l'invention, qui, comme le montre la figure 2, est composé de N voies analogiques en parallèle 550a à 550n (trois dans l'exemple cité précédemment). Ces N voies sont obtenues à partir d'un montage en série de N-l lignes à retard identiques 560b à 56don, par prélèvement à leurs N extrémités distinctes ; la disposition adoptée permet donc que les N temps de transmission dans ces voies, constituant lesdits retards utilisés au décryptage, soient en progression arithmétique de 0 pour la première voie jusqutà (N-1)R pour la
Noème oie (dans l'exemple cité, cette progression serait de O à 2R pour trois voies).
Noème oie (dans l'exemple cité, cette progression serait de O à 2R pour trois voies).
L'équilibrage de ces N voies, nécessaire pour éviter l'apparition d'une structure de lignes sur l'écran de visualisation de l'image normale reconstituée à la réception (une telle structure devient intolérable pour l'oeil si la différence de gain entre les N voies dépasse 1 0), est obtenu de la façon suivante :
(A) par la mise en place d'un étage d'amplification destiné à corriger les pertes d'insertion et la dégradation de la réponse en haute fréquence de la voie correspondant au retard le plus important.
(A) par la mise en place d'un étage d'amplification destiné à corriger les pertes d'insertion et la dégradation de la réponse en haute fréquence de la voie correspondant au retard le plus important.
En effet, comme les lignes à retard doivent être aussi économiques que possible, leurs performances sont relativement limitées, ce qui entraîne que les pertes d'insertion ne sont pas négligeables, et qu'elles affaiblissent en outre les hautes fréquences du spectre vidéo, ces phénomènes étant en outre d'autant plus marqués que le temps de transmission de la ligne à retard est plus important. Dans l'exemple décrit, cet étage d'amplification est réparti en deux amplificateurs 551 et 552. Mais une telle correction conduit à une surcompensation des (N-1) autres voies.
(B) par la mise en place, dans chacune des ces (N-1) autres voies, d'un filtre passif d'atténuation 555a à 555n-1, destiné à corriger ladite surcompensation.
(C) par la mise en place, en sortie de chaque ligne à retard 560b à 560n, d'une résistance 570b à 570n à coefficient de température négatif, destinée à corriger les variations des pertes d'insertion des lignes à retard en fonction de la température.
(D) par la mise en place, à l'emplacement des N-2 prises intermédiaires, de N-2 quadripôles 580b à 580n-1 d'adaptation des impédances.
(E) des interrupteurs 590a à 590n étant en outre prévus respectivement dans chaque voie, juste avant la réunion de la sortie de ces voies en une connexion commune, pour permettre par leur fermeture la validation des voies correspondantes sous l'action d'un circuit de commande qui assure, en fonction des informations cryptées issues du canal 300 qui se présentent à l'entrée des voies ou, ce qui est équivalent, en fonction des indications correspondantes qui sont fournies en tant que signaux d'entrée audit circuit de commande, la fermeture de l'un quelconque des interrupteurs 590a à 590n et, simultanément, l'ouverture de tous les autres. Ce circuit de commande est décrit dans une autre demande de brevet français également déposée ce jour par la société demanderesse et ne sera donc pas détaillé ici. On précisera simplement qu'un tel circuit comprend un ensemble de portes logiques agencé de façon que la commande de l'état des interrupteurs effectuée en fonction des signaux d'entrée du circuit traduise effectivement les diverses situations pouvant survenir : (a) l'information qui se présente à l'entrée des voies est un signal d'image ; (b) cette information est une impulsion du signal de synchronisation des lignes ou est le signal de retour trame ; (c) cette information est une indication d'absence de cryptage.
Bien entendu, la présente invention n'est pas limitée à l'exemple de réalisation ci-dessus décrit et représenté, à partir duquel des variantes de -circuit analogique de décryptage peuvent être proposées sans pour cela sortir du cadre de l'invention.
Claims (2)
1. Dans un système de transmission d'émissions cryptées de télévision comprenant successivement
- un dispositif de cryptage des informations contenues dans les lignes de télévision, ce cryptage étant opéré par imposition au signal d'image de chaque ligne de télévision de retards déterminés selon une loi de succession fixée à l'aide d'un premier générateur de séquences numériques pseudoaléatoires et par imposition au signal de synchronisation d'un retard commun égal au plus faible de ces retards
- un canal de transmission des informations ainsi cryptées
- un dispositif de décryptage des informations ainsi transmises, ce décryptage étant opéré par imposition au signal d'image contenu dans chacune de ces informations transmises de retards déterminés selon une loi de succession fixée par un deuxième générateur de séquences numériques pseudoaléatoires synchronisé avec le premier, cette loi étant complémentaire de la loi de succession des retards au cryptage pour égaliser la somme des retards appliqués au signal d'image de chaque ligne, et par imposition au signal de synchronisation contenu dans ces informations transmises d'un retard commun égal au plus important de ces retards utilisés au décryptage
circuit analogique de décryptage caractérisé
(A) en ce qu'il comprend N voies analogiques en parallèle, obtenues à partir d'un montage en série de (N-l) lignes retard identiques, de retard unitaire R et disposées de telle manière que les temps de transmission dans ces voies, constituant lesdits retards utilisés au décryptage, soient en progression arithmétique de 0 pour la première voie jusqu'à (N-l)R pour la Nième voie,
(B) et en ce que l'équilibrage des gains de ces N voies est réalisé par la mise en place
(1) en amont et/ou en aval des N voies, d'un étage d'amplication destiné à corriger les pertes d'insertion et la dégradation de la réponse en haute fréquence de la voie correspondant au retard le plus important, mais qui entraîne simultanément une surcompensation des (N-1) autres voies
(2) à l'emplacement des (N-2) prises intermédiaires de ces
N voies, de (N-2) quadripôles d'adaptation des impédances
(3) dans chacune des (N-l) autres voies, d'un filtre passif d'atténuation destiné à corriger ladite surcompensation
(4) en sortie de chaque ligne à retard, d'une résistance à coefficient de température négatif destinée à corriger les variations des pertes d'insertion de ces lignes en fonction de la température
(5) et dans chaque voie, juste avant la réunion de leurs sorties en une connexion commune, d'interrupteurs de validation de ces voies sous l'action d'un circuit de commande assurant, en fonction des informations qui se présentent à ses entrées, la fermeture d'un seul interrupteur et l'ouverture simultanée de tous les autres.
2. Système de transmission d'émissions cryptées de télévision, caractérisé en ce qu'il comprend un circuit analogique de décryptage selon la revendication 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8205006A FR2524240A1 (fr) | 1982-03-24 | 1982-03-24 | Circuit analogique de decryptage pour systeme de transmission d'emissions cryptees de television et systeme de transmission d'emissions cryptees comprenant un tel circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8205006A FR2524240A1 (fr) | 1982-03-24 | 1982-03-24 | Circuit analogique de decryptage pour systeme de transmission d'emissions cryptees de television et systeme de transmission d'emissions cryptees comprenant un tel circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2524240A1 true FR2524240A1 (fr) | 1983-09-30 |
| FR2524240B1 FR2524240B1 (fr) | 1984-05-04 |
Family
ID=9272335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8205006A Granted FR2524240A1 (fr) | 1982-03-24 | 1982-03-24 | Circuit analogique de decryptage pour systeme de transmission d'emissions cryptees de television et systeme de transmission d'emissions cryptees comprenant un tel circuit |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2524240A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0543294A1 (fr) * | 1991-11-19 | 1993-05-26 | Macrovision Corporation | Méthode et appareil pour cryptage et décryptage de signaux vidéo avec remplissage de bord |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2996576A (en) * | 1959-02-20 | 1961-08-15 | Ampex | Video system with transient and dropout compensation |
| US3453380A (en) * | 1966-10-03 | 1969-07-01 | Zenith Radio Corp | Variable delay network |
| US3679814A (en) * | 1970-02-16 | 1972-07-25 | Minnesota Mining & Mfg | Dropout compensator for color television |
| US3689688A (en) * | 1970-11-02 | 1972-09-05 | Skiatron Elect & Tele | Communications secrecy system |
-
1982
- 1982-03-24 FR FR8205006A patent/FR2524240A1/fr active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2996576A (en) * | 1959-02-20 | 1961-08-15 | Ampex | Video system with transient and dropout compensation |
| US3453380A (en) * | 1966-10-03 | 1969-07-01 | Zenith Radio Corp | Variable delay network |
| US3679814A (en) * | 1970-02-16 | 1972-07-25 | Minnesota Mining & Mfg | Dropout compensator for color television |
| US3689688A (en) * | 1970-11-02 | 1972-09-05 | Skiatron Elect & Tele | Communications secrecy system |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0543294A1 (fr) * | 1991-11-19 | 1993-05-26 | Macrovision Corporation | Méthode et appareil pour cryptage et décryptage de signaux vidéo avec remplissage de bord |
| US5438620A (en) * | 1991-11-19 | 1995-08-01 | Macrovision Corporation | Method and apparatus for scrambling and descrambling of video signal with edge fill |
| EP1233621A2 (fr) * | 1991-11-19 | 2002-08-21 | Macrovision Corporation | Méthode et dispositif d'embrouillage et de désembrouillage de signaux vidéo avec comblement de bords d'image |
| EP1233620A1 (fr) * | 1991-11-19 | 2002-08-21 | Macrovision Corporation | Méthode et dispositif pour cacher un signal vidéo composite au moyen de sautillage de signaux de synchronisation |
| EP1233621A3 (fr) * | 1991-11-19 | 2003-01-02 | Macrovision Corporation | Méthode ed dispositif d'embrouillage et de désembrouillage de signaux vidéo avec comblement de bords d'image |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2524240B1 (fr) | 1984-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2482815A1 (fr) | Dispositif de codage et de decodage de signaux d'image et de son | |
| FR2482813A1 (fr) | Dispositif de codage et de signaux d'image et de son | |
| US4926477A (en) | Cable television descrambler | |
| FR2750258A1 (fr) | Systeme de conformation de faisceau zonal reconfigurable pour une antenne embarquee sur un satellite en orbite et procede d'optimisation de la reconfiguration | |
| EP0187067B1 (fr) | Système de commutation pour réseau de transmission numérique | |
| FR2482814A1 (fr) | Procede et dispositif pour coder et decoder des signaux video par inversion repetitive de la polarite de ces signaux | |
| FR2533099A1 (fr) | Procede de brouillage d'images de television et dispositif de dechiffrage d'images ainsi brouillees | |
| FR2694471A1 (fr) | Procédé pour modifier des séquences pseudo-aléatoires et dispositif servant à embrouiller ou à désembrouiller des informations. | |
| FR2524240A1 (fr) | Circuit analogique de decryptage pour systeme de transmission d'emissions cryptees de television et systeme de transmission d'emissions cryptees comprenant un tel circuit | |
| EP0169093B1 (fr) | Récepteur á démodulateur de fréquence pour système de télévision à multiplexage temporal | |
| FR2499343A1 (fr) | Filtre numerique de chrominance pour un systeme de television a composantes numeriques et procede de filtrage utilisant ce filtre | |
| EP1087553A1 (fr) | Régénérateur de signaux optiques multiplexés en longueurs d'onde | |
| EP0085600A1 (fr) | Dispositif de correction d'intermodulation produite par un amplificateur de signaux haute fréquence régulé en niveau crête | |
| FR2551605A1 (fr) | Dispositif de suppression d'image fantome numerique | |
| FR2466920A1 (fr) | Reseau universel de retablissement d'horloge pour modems qpsk | |
| EP0511698A1 (fr) | Egaliseur adaptatif semi-récursif | |
| EP0835036A1 (fr) | Commutateur optique | |
| EP1986361B1 (fr) | Dispositif de commutation optique pour réseau optique transparent | |
| EP0160595B1 (fr) | Circuits de codage et de décodage d'un signal vidéo codé par un décalage du signal d'image par rapport au signal de synchronisation | |
| JP4079934B2 (ja) | 画質改善装置および画質改善方法 | |
| FR2641153A1 (fr) | ||
| KR950010969B1 (ko) | 전송로 응답 검출 장치 | |
| EP0731602B1 (fr) | Chaíne d'émission de signaux de télévision comportant une voie de données | |
| EP0240417A1 (fr) | Dispositif mélangeur de signaux vidéo | |
| FR2472307A1 (fr) | Dispositif de filtrage a faible distorsion de phase et circuit de traitement de signaux de television couleur comportant un tel dispositif |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| CD | Change of name or company name | ||
| CD | Change of name or company name |