[go: up one dir, main page]

FR2514562A1 - Circuit hybride multicouche a condensateurs et liaisons internes - Google Patents

Circuit hybride multicouche a condensateurs et liaisons internes Download PDF

Info

Publication number
FR2514562A1
FR2514562A1 FR8119076A FR8119076A FR2514562A1 FR 2514562 A1 FR2514562 A1 FR 2514562A1 FR 8119076 A FR8119076 A FR 8119076A FR 8119076 A FR8119076 A FR 8119076A FR 2514562 A1 FR2514562 A1 FR 2514562A1
Authority
FR
France
Prior art keywords
dielectric block
layers
capacitors
sheets
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8119076A
Other languages
English (en)
Other versions
FR2514562B1 (fr
Inventor
Christian Val
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR8119076A priority Critical patent/FR2514562B1/fr
Publication of FR2514562A1 publication Critical patent/FR2514562A1/fr
Application granted granted Critical
Publication of FR2514562B1 publication Critical patent/FR2514562B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

L'INVENTION SE RAPPORTE AUX CIRCUITS REALISES A PARTIR D'UN SUBSTRAT FORME DE FEUILLETS DE CERAMIQUE. L'INVENTION A POUR OBJET L'UTILISATION DES FEUILLETS POUR FABRIQUER DES CONDENSATEURS ET AUSSI DES NIVEAUX D'INTERCONNEXION. L'INVENTION S'APPLIQUE A LA REALISATION DE CIRCUITS COMBINANT DES CONDENSATEURS ET DES ELEMENTS ACTIFS OU PASSIFS, INTEGRES OU DISCRETS.

Description

CIRCUIT HYBRIDE MULTICOUCHE A CONDENSATEURS
ET LIAISONS INTERNES
L'invention concerne la réalisation à partir d'un même substrat d'une fonction complète comprenant des condensateurs, des réseaux multicouches d'interconnexions et un ou plusieurs circuits intégrés.
Actuellement on associe les composants actifs et passifs d'un système électronique par câblage et/ou brasure tendre sur un substrat isolant. Ce mode de réalisation outre un encombrement important, introduit d'autres inconvénients non négligeables qui sont notamment les résistances de fuite, les capacités parasites, les problèmes causés par l'humidité ambiante et les poussières, les perturbations provoquées par les circuits électriques se trouvant à proximité. Dans tous les cas, la réduction de la taille des composants et de leurs connexions ne peut qu'atténuer les effets parasites et augmenter la fiabilité des systèmes.
Il est particulièrement intéressant d'intégrer les fonctions comprenant des condensateurs. En effet, dans les circuits réalisés selon les techniques classiques, ces éléments sont assez encombrants et les systèmes comprenant un certain nombre de condensateurs et de composants actifs tels que des diodes qui elles sont facilement intégrables, voient la longueur de leurs connexions accroître inutilement ainsi que le nombre de croisements des liaisons. Pour remédier à ces inconvénients on peut utiliser plusieurs technologies:
- la technologie d'interconnexion par multicouches alumine co-cuit, c'est ce qui est utilisé pour réaliser les "DIL" (Dual In Line) céramiques, les "chip-carriers", les multicouches.
- la technologie de réalisation des condensateurs multicouches généralement à base de feuilles minces (10-20 microns) de céramique diélectrique (titanate de baryum, de strontium, etc.)
L'association de ces deux technologies en vue de réaliser à la fois des condensateurs multiples, interconnectés ou non entre eux, avec d'autres composants, constitue un progrès important dans l'intégration et la technique de connexion. Dans le même ordre d'idée, la demanderesse a déposé une demande de brevet le 2 septembre 1980 sous le numéro d'enregistrement national 80 18927 et intitulée "Micro-boîtier céramique d'encapsulation de circuit électronique". Cette demande concerne un "chip-carrier" à découplage, mais l'interconnexion ne fait pas appel à la technique multicouches.
Dans le cas présent, on combine les deux technologies.
Dans les procédés selon l'art connu, les liaisons entre le condensateur intégré dans le substrat et les composants ou circuits déposés sur ce substrat se faisaient sur les côtés de la pastille. Le procédé selon l'invention permet par l'utilisation de trous métallisés et par un procédé de réalisation particulier, de réunir plusieurs condensateurs au sein d'un bloc diélectrique et de connecter une ou plusieurs électrodes avec d'autres éléments (résistances, selfs, circuits actifs, etc.) sans repasser par une découpe unitaire ou par des électrodes latérales.
L'invention concerne donc un circuit monolithique caractérisé en ce que au moins deux empilages de feuillets de céramique superposés forment un bloc diélectrique supportant des composants actifs et/ou passifs, les interfaces des feuillets d'un desdits empilages comportant des métallisations pour former au moins un condensateur, les feuillets de l'autre ou des autres couches étant d'épaisseur sensiblement plus grande et comportant des métallisations pour former des couches d'interconnexion, les liaisons électriques reliant le ou lesdits condensateurs auxdits composants étant réalisées par l'intermédiaire de trous métallisés percés dans le bloc diélectrique avant cuisson et des feuillets d'interconnexion.
L'invention concerne plus particulièrement un circuit multiplicateur de tension. Dans ce type de circuit, on utilise conjointement des diodes et des condensateurs en nombre relativement important si le nombre multiplicateur est élevé. La technologie selon l'invention se prête très bien à ce cas particulier et permet d'obtenir des circuits délivrant plusieurs milliers de volts pour des dimensions très réduites.
L'invention sera mieux comprise au moyen de la description ci-après et des figures annexées parmi lesquelles:
- la figure 1 est une vue en coupe d'un circuit selon l'invention,
- la figure 2 est un schéma électrique d'un circuit multiplicateur de tension,
- la figure 3 est un schéma montrant la disposition des éléments du circuit de la figure 2.
- la figure 4 est une vue en coupe d'une partie d'un bloc diélectrique suivant l'invention.
La figure 1 est une vue en coupe d'un circuit selon l'invention. Dans cet exemple, on a choisi comme diélectrique de l'alumine. C'est un matériau bien éprouvé et compatible mécaniquement avec le silicium qui pourra être à la base de la fabrication d'éléments rapportés. L'alumine permet par ailleurs de réaliser des multicouches à faible couplage parasite car la constante diélectrique est faible. D'autres matériaux isolants peuvent bien sur être utilisés pour des applications particulières.
La figure 1 permet de mieux imaginer la structure du module. En partant du bas du bloc diélectrique, on rencontre une première zone (zone A) dite "zone multicouche fine" permettant de réaliser les condensateurs.
Celle-ci est constituée de feuilles I en alumine d'épaisseur faible, par exemple de 15 à 50 microns selon la capacité spécifique nécessaire. Sur chaque feuille 1 non cuite sont déposées par sérigraphie ou par d'autres techniques, des électrodes 2 qui définiront les valeurs des condensateurs.
Les électrodes sont alternées et raccordées (les électrodes paires ensemble et les impaires ensemble) de façon à associer les condensateurs élémentaires en parallèle selon l'art connu des fabricants de condensateurs céramiques multicouches. Une différence importante avec cette dernière technique consiste à interconnecter les électrodes non pas par l'extérieur (sur les faces latérales du substrat en alumine) mais à l'intérieur du bloc diélectrique par l'intermédiaire de trous métallisés 3. Cette technique permet de réaliser plusieurs condensateurs dans le même substrat.L'ordre de grandeur de la capacité par couche d'alumine est de 180 pF pour une couche de 25 microns 2 d'épaisseur et pour urw surface d'électrode de 45 mm
Les métallisations des couches d'alumine peuvent être réalisées en tungstène ou en molybdène ou tout autre métal qui supporte correctement la température de cuisson.
Au-dessus de la zone multicouche fine se trouve une deuxième zone (zone B) dite "zone multicouche d'interconnexion". Elle est formée de couches d'alumine 5 dont l'épaisseur peut aller de 300 à 600 microns et sur lesquelles on a déposé, par exemple par sérigraphie, des conducteurs 8 de même nature que les électrodes de la première zone multicouche. Ces conducteurs ont pour rôle d'assurer les liaisons électriques entre les condensateurs formés dans la première zone multicouche et les éléments discrets ou intégrés tels que 6 déposés sur le bloc diélectrique. L'épaisseur des couches d'interconnexion est plus grande que celle des couches de la première zone parce que là on recherche une très faible capacité entre les plans.
La grande originalité que présente l'invention est que les liaisons entre les différentes couches du diélectrique (condensateurs, couches d'interconnexion) et les éléments rapportés sont réalisées par des trous métallisés. Les trous sont effectués dans les feuilles en alumine avant cuisson. Jusqu'ici, l'utilisation de trous métallisés ne concernait que la technologie des substrats multicouches (circuits imprimés multicouches). Le perçage des trous réalisé avant superposition des différentes couches et avant cuisson ne pose aucun problème particulier.
Le bloc diélectrique peut comprendre 2, 3 n couches dtintercon- nexion. Le nombre de couches est lié à la densité d'interconnexions visée, aux capacités de couplages imposées, à la dissipation thermique nécessaire.
Les résistances peuvent être déposées sur les surfaces externes du substrat ou sur les faces internes si les températures de frittage du matériau isolant sont compatibles avec les températures de mise en oeuvre des matériaux résistifs.
Les éléments actifs peuvent être rapportés sur le verso ou le recto, ou les deux à la fois, du bloc diélectrique ainsi constitué. Il peut également être prévu deux couches d'interconnexions, la zone formant les condensateurs étant insérée entre ces deux couches. Les éléments actifs semi-conducteurs seront connectés selon les technologies habituelles: sous forme de boîtiers (plastique, céramique, métallique) ou sous forme de pastilles nues. Le câblage des pastilles nues peut se faire par câblage fil à fil, par les technologies appelées "flip-chip", "beam-lead" et TAB (transfert automatique sur bande).
Dans ces derniers cas la protection mécanique des pastilles nues peut être réalisée par une résine type silicone ou époxy ou bien par un capot céramique 7 (en alumine par exemple) collé ou brasé sur le bloc diélectrique.
Un radiateur 4 peut être fixer sur l'une des faces du bloc afin d'assurer une dissipation thermique.
Les connexions de sortie peuvent être constituées par des connexions rigides (type "lead frame") mais on peut avantageusement associer l'astuce des boîtiers "chip carrier" consistant à utiliser des demi-trous métallisés.
Cette technologie est familière aux fabricants de microboîtiers en alumine du type "DIL" et "chip-carrier"; par ailleurs elle constitue une utilisation maximale du multicouche d'interconnexion.
La technologie révélée par l'invention se montre particulièrement avantageuse dans les circuits comportant plusieurs condensateurs. Un cas particulièrement intéressant est le multiplicateur de tension qui utilise des couples diode-condensateur.
Il existe plusieurs configurations de circuits multiplicateurs de tension.
La figure 2 montre le schéma électrique d'un circuit multiplicateur par huit et composé de 8 diodes D et de 8 condensateurs C. Pour un signal d'entrée alternatif et sinusoïdal ul = U1 sin wt, la tension de sortie du dispositif sera u2 = 8 ul. On voit que dans ce circuit, les condensateurs sont amenés à supporter des tensions élevées qui sont le double de la valeur maximale de la tension d'entrée, soit 2U1. Les diodes doivent également pouvoir supporter en inverse les mêmes valeurs de tension.
Il est particulièrement avantageux d'utiliser dans la réalisation des condensateurs, un diélectrique alumine car ceux-ci tiennent mieux les hautes tensions. Dans le circuit multiplicateur choisi plus haut, les 8 condensateurs ont la même valeur ; ce cas est idéal et relativement simple.
Il entre également dans le cadre de l'invention de disposer de condensateurs réalisés dans le substrat et qui ont des valeurs différentes. On peut par exemple garder le même nombre de couches diélectriques pour tous les condensateurs et jouer sur la surface ou le nombre de leurs électrodes pour disposer de capacités de valeurs diverses. Dans le cas des circuits multiplicateurs de tension, on peut être amené, pour des raisons qui dépendent principalement de la charge du circuit, à disposer de condensateurs de valeurs plus élevées lorsqu'ils sont plus proches de la source délivrant la tension ul.
Les 32 liaisons (condensateurs, diodes) seront internes et se feront par l'intermédiaire de trous métallisés. Les 8 diodes peuvent être discrètes ou rassemblées en un circuit intégré de 8 diodes avec plots classiques ou avec bossages "flip-chip".
La figure 3 est un schéma explicatif d'une disposition possible des éléments du circuit dont le schéma électrique a été donné à la figure 2.
La figure 3 est une vue de dessus d'un bloc diélectrique 9 composé d'une superposition de feuillets de matériau céramique, de l'alumine par exemple. Comme décrit plus haut, ce bloc se compose de deux zones. Une première zone de feuillets forme les 8 condensateurs prévus dans le circuit multiplicateur. Les électrodes délimitant ces condensateurs sont représentées en traits pointillés; les électrodes 10 sont par exemple les électrodes paires et les électrodes Il les impaires. Sur la première zone de feuillets vient s'ajouter une seconde zone de feuillets d'interconnexion du genre de ceux décrits plus haut. Sur chacun de ces feuillets on a déposé des conducteurs qui serviront à relier les condensateurs conçus dans la première zone aux éléments rapportés sur le bloc diélectrique.Des trous métallisés 12 relient entre elles les différentes électrodes, paires ou impaires, de chaque condensateur. Ces trous servent également à relier les condensateurs aux conducteurs placés sur les couches d'interconnexion. D'autres trous métallisés 13 sont réalisés afin de relier, toujours par l'intermédiaire des couches d'interconnexion, les diodes aux condensateurs. Dans l'exemple de la figure 3, les diodes ont été intégrées dans un circuit 15 du type "chipcarrier" et reliées par des fils 14 aux trous 13. Sur la couche supérieure du bloc diélectrique, on a déposé une métallisation 16 sur laquelle viendra se fixer par brasure tendre un capot.Ce capot peut être métallique (par exemple en ferro-nickel qui a un coefficient de dilatation du même ordre de grandeur que celui de l'alumine) ou en céramique avec une métallisation (par exemple en alliage argent-palladium) au niveau du contact avec la métallisation 16 afin de permettre la soudure avec celle-ci. Le capot peut encore être fixé par collage en utilisant une colle époxy.
Il entre également dans le cadre de l'invention de prévoir un évidement dans la partie supérieure du bloc diélectrique afin d'y introduire les éléments rapportés et de prévoir un capot plus plat. Cette disposition est montrée à la figure 4. Cette figure est une vue en coupe du bloc diélectrique dont on ne voit que là partie supérieure formée des couches d'interconnexion 17. Les deux dernières couches ont été évidées afin de disposer un circuit 18 et ses liaisons 19. Cet évidement permet de disposer d'un capot 20 plus plat que celui utilisé dans l'exemple précédent.
L'association de plusieurs technologies: la technologie des condensateurs céramique multicouches, la technologie des substrats multicouches et celle des boîtiers du type "chip-carrier", permet d'intégrer plus de composants pour un même volume. Cette nouvelle technique conduit par ailleurs aux améliorations suivantes:
- réduction des longueurs d'interconnexion,
- fiabilité du module supérieure aux circuits hybrides à éléments rapportés,
- traitement collectif sur grands substrats (feuilles de 120 à 150 mm de côté) qui sont pré-découpés.

Claims (5)

REVENDICATIONS
1. Circuit monolithique caractérisé en ce que au moins deux empilages de feuillets de céramique superposés forment un bloc diélectrique supportant des composants actifs et/ou passifs (6), les interfaces des feuillets (1) d'un desdits empilages comportant des- métallisations (2) pour former au moins un condensateur, les feuillets (5) de l'autre ou des autres couches étant d'épaisseur sensiblement plus grande et comportant des métallisations (8) pour former des couches d'interconnexion, les liaisons électriques reliant le ou lesdits condensateurs auxdits composants étant réalisées par l'intermédiaire de trous métallisés (3) percés dans le bloc diélectrique avant cuisson et des feuillets d'interconnexion.
2. Circuit selon la revendication 1, caractérisé en ce que lesdits feuillets de céramique sont réalisés en alumine.
3. Circuit selon l'une des revendications 1 ou 2, caractérisé en ce que au moins un élément dissipateur de chaleur (4) est disposé sur le bloc diélectrique.
4. Circuit selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les connexions de sortie sont constituées par des métallisations périphériques.
5. Circuit selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le circuit est un dispositif multiplicateur de tension à diodes et condensateurs; lesdites diodes étant réunies dans un substrat semiconducteur interconnecté avec ledit bloc.
FR8119076A 1981-10-09 1981-10-09 Circuit hybride multicouche a condensateurs et liaisons internes Expired FR2514562B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8119076A FR2514562B1 (fr) 1981-10-09 1981-10-09 Circuit hybride multicouche a condensateurs et liaisons internes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8119076A FR2514562B1 (fr) 1981-10-09 1981-10-09 Circuit hybride multicouche a condensateurs et liaisons internes

Publications (2)

Publication Number Publication Date
FR2514562A1 true FR2514562A1 (fr) 1983-04-15
FR2514562B1 FR2514562B1 (fr) 1985-06-07

Family

ID=9262910

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8119076A Expired FR2514562B1 (fr) 1981-10-09 1981-10-09 Circuit hybride multicouche a condensateurs et liaisons internes

Country Status (1)

Country Link
FR (1) FR2514562B1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2587844A1 (fr) * 1985-09-20 1987-03-27 Thomson Csf Circuit hyperfrequence a faibles capacites parasites
EP0379404A2 (fr) * 1989-01-14 1990-07-25 TDK Corporation Circuit hybride multicouche
EP0451500A2 (fr) * 1990-04-09 1991-10-16 International Business Machines Corporation Plaques et castes à circuits imprimés aux condensateurs à pellicule mince moulés et procédé de fabrication de celles-ci
US8359740B2 (en) 2008-12-19 2013-01-29 3D Plus Process for the wafer-scale fabrication of electronic modules for surface mounting

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1245710A (en) * 1968-12-25 1971-09-08 Hitachi Ltd Case for containing a semiconductor element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1245710A (en) * 1968-12-25 1971-09-08 Hitachi Ltd Case for containing a semiconductor element

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EXBK/78 *
EXBK/81 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2587844A1 (fr) * 1985-09-20 1987-03-27 Thomson Csf Circuit hyperfrequence a faibles capacites parasites
EP0216699A1 (fr) * 1985-09-20 1987-04-01 Thomson-Csf Circuit hyperfréquence à faibles capacités parasites
US4792773A (en) * 1985-09-20 1988-12-20 Thomson-Csf Ultra high frequency circuit with low parasite capacities
EP0379404A2 (fr) * 1989-01-14 1990-07-25 TDK Corporation Circuit hybride multicouche
EP0379404A3 (fr) * 1989-01-14 1993-03-31 TDK Corporation Circuit hybride multicouche
EP0451500A2 (fr) * 1990-04-09 1991-10-16 International Business Machines Corporation Plaques et castes à circuits imprimés aux condensateurs à pellicule mince moulés et procédé de fabrication de celles-ci
EP0451500A3 (fr) * 1990-04-09 1995-02-08 Ibm
US8359740B2 (en) 2008-12-19 2013-01-29 3D Plus Process for the wafer-scale fabrication of electronic modules for surface mounting

Also Published As

Publication number Publication date
FR2514562B1 (fr) 1985-06-07

Similar Documents

Publication Publication Date Title
CN100452378C (zh) 半导体器件
CN103370784B (zh) 同时的晶圆结合及互连接合
EP0133125A1 (fr) Boîtier de composant électronique muni d'un condensateur
EP0325068B1 (fr) Structure microélectronique hybride modulaire à haute densité d'intégration
EP0310463A1 (fr) Boîtier pour circuit intégré de haute densité
EP0584349B1 (fr) Procede d'interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede
EP0614190A1 (fr) Composant et module de mémoire a semi-conducteur
FR2629666A1 (fr) Carte a circuit integre comportant des modules de circuit destines au montage de composants electroniques
FR2724054A1 (fr) Structure de montage de boitier semiconducteur
FR3007403A1 (fr) Procede de realisation d'un dispositif microelectronique mecaniquement autonome
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
EP0593330A1 (fr) Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant
EP1312116A1 (fr) Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions
KR19980080691A (ko) 반도체 장치 및 배선체
FR2996055A1 (fr) Circuit electrique et son procede de realisation
EP0998038A1 (fr) Module de composants superposés dans un même boítier
FR2514562A1 (fr) Circuit hybride multicouche a condensateurs et liaisons internes
EP0166634B1 (fr) Dispositif de répartition de potentiel électrique, et boîtier de composant électronique incorporant un tel dispositif
TW299487B (fr)
FR2495837A1 (fr) Embase de microboitier d'encapsulation et microboitier comportant une telle embase
CA2915856A1 (fr) Capteur differentiel de temperature
FR2529386A1 (fr) Boitier de circuit electronique comportant un condensateur
EP1147557B1 (fr) Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif
FR2489592A1 (fr) Micro-boitier ceramique d'encapsulation de circuit electronique