FR2459524A1 - Synthetiseur numerique polyphonique de signaux periodiques et instrument de musique comportant un tel synthetiseur - Google Patents

Abstract

L'INVENTION A POUR OBJET UN SYNTHETISEUR POLYPHONIQUE MUSICAL, ENTIEREMENT NUMERIQUE, DANS LEQUEL L'AMPLITUDE DE CHAQUE COMPOSANTE SPECTRALE PEUT EVOLUER, EN FONCTION DU TEMPS, SELON UNE LOI LINEAIRE OU LOGARITHMIQUE. DES MOYENS DE CALCUL D'AMPLITUDE PRODUISENT, A CHAQUE PERIODE D'UN SIGNAL D'HORLOGE D'AMPLITUDE, UNE NOUVELLE VALEUR D'AMPLITUDE COURANTE, SELON UNE INTERPOLATION LINEAIRE OU LOGARITHMIQUE ENTRE L'AMPLITUDE COURANTE INITIALE ET UNE VALEUR D'AMPLITUDE FINALE PREDETERMINEE. LA NOUVELLE VALEUR D'AMPLITUDE COURANTE EST MEMORISEE A LA PLACE DE LA VALEUR INITIALE. A L'EGALITE DE L'AMPLITUDE COURANTE ET DE L'AMPLITUDE FINALE, UN SIGNAL EST EMIS VERS LES MOYENS DE COMMANDE DU SYNTHETISEUR. L'INVENTION PERMET D'OBTENIR DES EVOLUTIONS DOUCES DE L'AMPLITUDE ET DE REDUIRE LA COMPLEXITE DES MOYENS DE COMMANDE DE L'INSTRUMENT.

Description

La présente invention concerne un synthétiseur numérique polyphonique

de signaux périodiques pour la production de sons musicaux.

Elle concerne plus particulièrement des synthétiseurs entièrement numé-

riques dans lesquels chaque signal périodique résulte d'une succession d'échan-

tillons numériques produits notamment à partir d'une mémoire d'échantillons

de forme d'onde, lue à fréquence variable, et convertis ensuite sous forme ana-

logique. De tels synthétiseurs ont dejà eté décrits dans les demandes de brevet français nO 7607419 du 16 mars 1976, n0 7720245 du ler juillet 1977, n0 7832727 du 21 novembre 1978 et le ler certificat d'addition nu 79 07339 du 23 mars

1979.

Chaque échantillon est produit à partir d'un ensemble de données numéri-

ques telles que phase instantannée, amplitude courante (enveloppe du signal), rang d'octave ou d'harmonique, voie de sortie analogique, etc., qui occupent un bloc de mémoires. Chaque échantillon résulte donc de la lecture d'un bloc

de mémoires. Ce même bloc est à l'origine d'un signal périodique complet, grâ-

ce à la lecture périodique de ce bloc et la mise à jour simultanée de l'infor-

mation de phase instantanée qu'il contient.

Tous les échantillons de tous les signaux périodiques sont produits sé-

quentiellement et cycliquement selon un enchaînement qui résulte de î'enchal-

nement de lecture des blocs de mémoires.

Etant donné qu'un son complexe en sortie peut être considéré comme la somme d'un certain nombre de signaux périodiques élémentaires, sinusoïdaux

par exemple, et étant donné le caractère polyphonique du synthétiseur, il exis-

te de nombreux blocs de mémoires regroupés dans un ensemble dénommé "clavier

virtuel". Le synthétiseur génère donc un grand nombre de signaux automatique-

ment, d'après les informations inscrites dans le "clavier virtuel".

Pour constituer un instrument de musique complet, tel qu'un orgue élec-

tronique, le synthétiseur est associé à des claviers, pédaliers, boutons, ti-

rettes et des moyens'de commande qui inscrivent les données nécessaires à la génération des signaux dans le "clavier virtuel", en fonction des actions sur

les touches, boutons, pédales, tirettes, et en fonction du temps. Dans un ins-

trument de musique de qualité, en particulier, l'évolution dans le temps de

l'amplitude de chaque composante sonore doit se faire avec une grande préci-

sion selon des lois déterminées. Mais cette nécessité entraîne un travail con-

sidérable des moyens de commande de l'instrument, une grande complexité de ces

moyens et un coût élevé des circuits qui le composent.

Un but de la présente invention est d'éviter cet inconvénient en simpli-

fiant de manière considérable le travail des moyens de commande en ce qui con-

cerne la commande de l'évolution de l'amplitude de chaque composante sonore

(ou signal périodique).

Un objet de la présente invention est un nouveau synthétiseur dans le-

quel l'amplitude de chaque composante sonore est capable d'évoluer automati-

quement en fonction du temps entre une valeur courante initiale et une valeur finale déterminée, selon une loi déterminée, et ceci sans l'intervention des moyens de commandes de l'instrument au moins jusqu'à ce que la valeur d'ampli-

tude finale soit atteinte.

Selon une caractéristique de l'invention, le synthétiseur comporte

- plusieurs générateurs de signaux rectangulaires de fréquences détermi-

nées;

- un ensemble de blocs de mémoires contenant au moins des données de pha-

se instantanée, de rang d'harmonique ou.d'octave, et d'amplitude;

- des moyens de commande de lecture des blocs de mémoires, séquentielle-

ment et selon un enchainement déterminé fonction des signaux des géne-

rateurs;

- des moyens de production d'échantillon analogiques de signaux périodi-

ques à partir des données lues dans les blocs; et

- des moyens d'évolution automatique, en fonction du temps, de l'ampli-

tude de chaque signal périodique, comportant des moyens de calcul pour remplacer périodiquement la donnée d'amplitude de chaque bloc qui en

contient, par une nouvelle donnée d'amplitude calculée selon une in-

terpolation entre l'amplitude initiale et une amplitude finale predé-

terminée.

Par exemple, un ou plusieurs générateurs d'horloge d'amplitude détermi-

nent le rythme de calcul des nouvelles valeurs d'amplitude.

Selon une autre caractéristique de l'invention, chaque bloc contenant

une donnée d'amplitude courante, contient en outre une donnée d'amplitude fi-

nale qui sert périodiquement au calcul de la nouvelle amplitude courante: les évolutions des amplitudes des différents signaux périodiques sont ainsi

indépendants les unes des autres.

Ainsi selon l'invention, la donnée d'amplitude dans le bloc du clavier virtuel est automatiquement modifiée-au rythme de l'horloge d'amplitude (à

très basse fréquence) selon une interpolation sensiblement linéaire ou loga-

rithmique. L'interpolation logarithmique (ou exponentielle), en particulier, permet d'obtenir une évolution très douce et naturelle de l'amplitude entre

deux valeurs initiale et finale sans que l'oreille puisse percevoir l'im-

pression d'une évolution d'amplitude par palliers. L'horloge d'amplitude est

complètement indépendante des générateurs de signaux rectangu-

laires qui déterminent les fréquences des sonorités élémentaires. Plusieurs

horloges d'amplitude sont même souhaitable pour disposer d'une grande varié-

té de vitesse d'évolution d'amplitude.

Etant donné que cette évolution d'amplitude est réalisée automatiquement par

le synthétiseur, les moyens de commande de l'instrument n'ont plus qu'a four-

nir quelques points de la courbe d'enveloppe d'amplitude des signaux périodi-

ques de sortie, ce qui simplifie considérablement leurs taches et permet d'amé-

liorer grandement les qualités générales de l'instrument. Selon une réalisation préférée de l'invention, les moyens mis en oeuvre pour l'évolution automatique de l'amplitude peuvent être communs avec d'autres

moyens de calcul du synthétiseur, ce qui limite la complexité des circuits.

Ces moyens peuvent aussi être bloqués à tout moment par les moyens de commande

extérieurs de l'instrument, afin de supprimer l'automatisme, laissant aux mo-

yens de commande de l'instrument, la possibilité de réalisations d'effets spé-

ciaux. D'autre caractéristiques et avantages de l'invention apparaîtront dans

la description qui suit illustrée par les figures qui représentent:

La figure 1, un schéma général d'un synthétiseur selon l'invention La figure 2, le schéma détaillé des circuits d'évolution automatique d'amplitude et des circuits de commande;

La figure 3, une. courbe d'évolution d'amplitude entre une valeur initia-

le et une valeur finale;

La figure 4, une courbe d'évolution complète de l'amplitude d'une compo-

sante sonore; et La figure 5, un organigramme expliquant le déroulement des opérations

dans le synthétiseur.

La figure 1 représente la structure générale du synthétiseur selon l'in-

vention. Celui-ci comporte, comme élément essentiel, le "clavier virtuel" 2 qui

est un ensemble de blocs de mémoires contenant chacun, des paramètres numéri-

ques servant à la génération d'un échantillon d'un signal périodique. Le cla-

vier virtuel est constitué par exemple, par une mémoire formée de 256 blocs

de 7 mémoires chacuns. Le contenu de chacune des mémoires des blocs sera ex-

plicité dans ce qui suit. Les blocs sont lus un par un, séquentiellement, selon un enchainement déterminé. Les contenus des 7 mémoires de chaque bloc sont lus

simultanément, et sont appliqués aux autres circuits du synthétiseur. Ils don-

nent lieu à la production d'un échantillon, et/ou à la mise a jour d'une infor-

mation contenue dans le clavier virtuel (amplitude courante, phase instantan-

née). Le clavier virtuel est donc l'élément fondamental du synthétiseur car il contient à la fois les données nécessaires à la production des échantillons

successifs des signaux élémentaires et aussi des pointeurs d'adresse qui per-

mettent la lecture séquentielle des blocs selon un enchaînement déterminé.

4 22459524

La position de chaque bloc dans le clavier virtuel est définie par une adresse.

Cette position peut varier. Elle est décidée par les moyens de commande exté-

rieure du synthétiseur. La position de chaque donnée dans un bloc est, par con-

tre, constante, chaque mémoire étant couplée à un ou plusieurs circuits spéci-

fiques du synthétiseur. Il y a de ce fait, deux types de blocs, dans le clavier virtuel 2: des

blocs principaux et des blocs secondaires.

Chaque bloc principal contient une valeur de phase instantannéel qui est incrémentée automatiquement en synchronisme sensiblement avec le signal d'un générateur désigné dans le bloc par un numéro I. Le bloc contient également un pointeur primaire PP, c'est-à-dire l'adresse d'un autre bloc principal, un pointeur secondaire PS, c'est-à-dire l'adresse d'un bloc secondaire, et un bit

d'identification de type T de bloc (par exemple T = 1 pour un bloc principal).

Chaque bloc secondaire contient des informations numériques d'octave 0, de ty-

pe de forme d'onde F, de sélection de voie de sortie analogique V, d'amplitude courante AC, d'amplitude finale AF, et de sélection de générateur d'horloge, d'amplitude VA. Il contient encore un bit de validation ou d'interdiction M d'évolution automatique d'amplitude, un pointeur secondaire PS c'est-à-dire

l'adresse d'un autre bloc (soit secondaire, soit principal) et un bit d'iden-

tification de type de bloc T(T = 0 pour un bloc secondaire).

La mémoire 10 contient le bit d'identification de chaque type de bloc

(T = 1 ou 0).

La mémoire 11 contient le pointeur secondaire PS des deux types de blocs.

La mémoire 12 contient soit le pointeur primaire PP, s'il s'agit d'un

bloc principal, soit les données M, VA et AF, s'il s'agit d'un bloc secondaire.

La mémoire 13 contient soit la phase instantannée f(bloc principal) soit l'amplitude courante AC (bloc secondaire). Cette disposition particulière permet de combiner les circuits d'incrémentation de la phase t et de variation

de l'amplitude AC, ces circuits ayant la même liaison au clavier virtuel.

La mémoire 14 contient soit le numéro I de générateur de fréquence (bloc

principal) soit le numéro V de voie de sortie (bloc secondaire).

Les mémoires 15 et 16 contiennent respectivement soit les numéros de for-

me d'onde F et d'octave 0 s'il s'agit d'un bloc secondaire, soit aucune donnée significative, dans le cas d'un bloc principal. Ces emplacements sont, bien entendu disponibles pour contenir des données utilisables pour des opérations

supplémentaires éventuelles.

La signification des données délivrées par le clavier V virtuel dépend

donc du type de bloc lu, c'est-à-dire de l'indicateur T lu dans la mémoire 10.

Le déroulement des opérations dans le synthétiseur est donc lié directement au déroulement de la lecture des blocs, selon un enchaînement déterminé qui a été décrit en détail dans les demandes de brevet français n0 78 32727

et 79 07339 précitées et qui sera brièvement rappelé par la suite (figure 5).

Ce déroulement est automatique, mais il est toutefois conditionné par les contenus des mémoires 11 et 12 (pointeurs), déterminé par les moyens de commande (non représentés) de l'instrument, et par les signaux rectangulaires d'un certain nombre de générateurs.

Les moyens de commande de l'instrument de musique, non représentés, com-

muniquent avec le synthétiseur par l'intermédiaire d'un ensemble de connexions

dénommées "bus" 1. Les commandes du synthétiseur se résument donc à des opéra-

tions d'écriture et de lecture dans le clavier virtuel, à partir du bus 1.

La sélectionWdes blocs du clavier virtuel est faite par un registre d'adresse 3, également relié au bus 1. Ce registre est, en fait, un registre tampon alimenté par une adresse fournie soit par le bus, soit par un circuit sélecteur 4 qui reçoit les deux pointeurs d'adresse du clavier virtuel, le

pointeur primaire PP de la memoire 12, et le pointeur secondaire Ps de la mé-

moire Il. La sélection dépend d'un signal de commande de sélection délivré par la logique de commande 6 du synthétiseur. Le renouvellement des adresses dans le registre tampon 3 s'opère au rythme d'une horloge 5 ou d'un signal

d'horloge ou de commande qui détermine la fréquence de récurrence des opéra-

tions de lecture des blocs et par suite, de production des échantillons des

signaux élémentaires. Toutefois, le choix et l'ordre de production des echan-

tillons dépend à la fois du contenu des blocs de memoire, et en particulier

des pointeurs, et aussi de générateurs de signaux rectangulaires 7 et 8.

Un ensemble de générateurs 7 de signaux rectangulaires, déterminent les fréquences des signaux élémentaires du synthétiseur. L'ensemble 7 contient au moins 12 générateurs dont les fréquences sont fixes et réparties selon une gamme chromatique. D'une manière génerale, il contient d'autres générateurs,

par exemple à fréquence commandable, permettant la production par le synthé-

tiseur, de signaux de fréquences variables et d'effets spéciaux. Ces généra-

teurs sont connectés à la logique de commande 6 qui, en rapport avec l'enchai-

nement de lecture des blocs du clavier virtuel 2, détecte les changements d'états des générateurs et commande la mise à jour des informations de phase

t et la production des échantillons analogiques.

Un ensemble de générateurs 8, détermine la vitesse de l'évolution d'am-

plitude des signaux élémentaires. Les fréquences des générateurs 8 sont

des fréquences très basses (quelques hertz à quelques centaines de hertz).

Ces générateurs sont également connectés à la logique de commande 6 qui, tou-

jours en rapport avec l'enchainement de lecture des blocs du clavier virtuel, détecte les changements d'état des générateurs et commande la mise à Jour des informations d'amplitude AC, 0 Pour ce faire, la logique de commande reçoit, en plus des signaux des générateurs 7 et 8, le bit T identificateur de type de bloc, l'adresse en cours délivrée par le registre 3, le bit de validation M, la vitesse VA pour la sélection d'un des générateurs 8, le numéro I pour la sélection d'un des générateurs 7, le bit de poids le plus faible ( ou A0) de la donnée courante de phase ou d'amplitude AC, et un signal = indiquant l'égalité

AC = AF.

En fonction de l'état de tous ces signaux, la logique 6 délivre un ordre

de mise à jour J de la donnée courante ou AC, un ordre de sélection de poin-

teur primaire ou secondaire au sélecteur 4 et des signaux d'apple IT et ADR pour

les moyens de commandes externes du synthétiseur, par l'intermédiaire du BUS 1.

La génération des sons élémentaires, par échantillons successifs est fai-

te donc a partir des signaux de commandes précités (T, A) et des données lues

dans le clavier virtuel.

Un dispositif de calcul Z0 réalise, soit î'incrémentation de la pnase t et sa mémorisation, soit la mise à jour de l'amplitude courante AC en fonction

de l'amplitude finale AF.

Un circuit de calcul d'adresse 21 reçoit la phase Y, le numéro de forme d'onde F et d'octave 0 et délivre une adresse qui est appliquée à une mémoire de formes d'onde Z2. Celle-ci delivre un échantillon numérique d'amplitude

instantannée (ou de variation d'amplitude) à un dispositif convertisseur-

numérique analogique 23. L'échantillon analogique obtenu est multiplié, dans un circuit 24, par la donnée numérique d'amplitude courante AC et le résultat est appliqué à un circuit démultiplexeur 25 commandé par la

donnée V de sélection de voie. Le circuit 25 comporte plusieurs voies de sor-

tie analogiques 25 qui sont destinées à être connectées à des amplificateurs par l'intermédiaire de circuits de filtrage et de réglage d'amplitude qui ne

sont pas représentés.

Les circuits 21 à 25 sont réalisés très simplement. Les circuits 21 et 22 sont par exemple des mémoires mortes; les circuits 23 et 24 sont constitués par exemple de deux convertisseurs numériques analogiques connectés

en série, la sortie de l'un étant connectée à l'entrée de référence de l'au-

tre; et le circuit 25 est un circuit démultiplexeur.

La figure 2 représente le détail de la logique de commande 6 et du cir-

cuit 20 de mise à jour des données de phase et d'amplitude.

Ces circuits fonctionnent à partir des données lues dans le clavier virtuel dont seules les mémoires 14, 10, 12 et 13 ont été représentées ainsi

que le registre d'adresse 3 et le sélecteur 4.

La logique de commande comprend deux circuits multiplexeurs 60 et 61.

Le circuit 60 reçoit les signaux rectangulaires délivrés par la série de généra-

teurs 7 (16 fréquences différentes par exemple) qui déterminent les fréquences

des signaux périodiques de sortie. Le circuit 61 reçoit les signaux rectaugu-

laires de la série de générateurs 8 (8 fréquences par exemple) qui déterminent

la vitesse d'évolution de l'amplitude des signaux périodiques.

Le multiplexeur 60 délivre donc en sortie le signal rectangulaire dési-

gné par le numéro I délivré par la mémoire 14 quand le bloc lu est du type

principal (T = 1). Sinon (T = 0) la sortie est déconnectée (haute impédance).

De mêmes, le multiplexeur 61 reçoit la donnée VA de la mémoire 12 et délivre le signal du générateur correspondant quand T = 0. Pour ce faire, la donnée T (un bit) est appliquée directement au circuit 60 et par l'intermédiaire

d'un inverseur 64 au circuit 61. Les deux sorties des multiplexeurs sont con-

nectées à une entrée d'un circuit OU exclusif 65 dont l'autre entrée reçoit le bit de poids le plus faible 0 (si T = 1) ou Ao (si T-= 0). La sortie du

OU exclusif 65 delivre donc un signal X actif si les états des signaux d'en-

trée sont différents, et inactifs, s'ils sont identiques. Chaque fois que le signal g est actif, ce signal provoque une mise à jour de la donnée de phase

t ou d'amplitude AC (incrémentation de la phase ou interpolation de l'ampli-

tude). Cette mise à jour doit être réalisée de telle manière que le bit de

poids le plus faible de fou de AC soit toujours identique à l'état du genéra-

teur sélectionné par l'un des multiplexeurs. Tant qu'il y a égalité, le cir-

cuit 65 ne commande pas de mise à jour.

Cette mise a jour est realisée par le circuit 20, qui comprend - un premier additionneur 8 bits, 35 à 3 entrées. Une première entrée

est connectée à la mémoire 13 et reçoit donc la phase t (si T = 1) ou l'ampli-

tude courante AC (si T = 0). Une deuxième entrée reçoit en permanence un état logique 1 (1L). Une troisième entrée est connectée à la sortie d'un circuit

ET 34-;

- un-deuxième additionneur 4 bits, 33 à deux entrées. Une première entrée reçoit les 4 bits de poids forts de la mémoire 13 après inversion par un inverseur 32. Une deuxième entrée reçoit les 4 bits de l'amplitude finale AF. La sortie de l'additionneur 33 est connectée à une entrée non inverseuse du circuit ET 34. L'autre entrée du ET 34 est inverseuse et reçoit le signal T-; - un circuit comparateur 31 recevant les contenus des mémoires 13 et 12

delivre un signal = dès qu'il y a égalité.

Pour le fonctionnement du circuit 20, deux cas pourront se présenter, suivant la valeur de T

Si T = 1, la donnee lue dans la memoire 13 est la phase(f. L'etat Mî-

naire de la sortie du ET 34 est toujours 0. Par conséquent, la sortie de l'additionneur 35 délivrez- 1. Cette donnee est mise en mémoire dans un registre 36 pour quelle soit disponible (pour le circuit 21) quand la donnée

lue dans la mémoire 13 est l'amplitude AC. La donnée ô+ 1 est également enre-

gistrée dans la mémoire 13, à la place de la donnée précédente, f. L'ordre de

mémorisation est donne par le signal X délivré par le OU exclusif 65.

Si T = O, c'est la donnée AC qui est délivrée par la mémoire 13. Les quatre bits de poids fort de AC à l'entrée Y1 du circuit 32 représentent AC/16. On considère de même que la donnée Y2 à l'entree de l'additionneur 33 est AF/16, la mémoire 12 n'ayant que 4 bits. L'additionneur 33 délivre donc

- - - AF - AC-

y3 = y2 - y1 = A - 1 Cette donnée est appliquée à l'additionneur 35, à travers le ET 34 qui est passant quand T = O, et avec un décalage à gauche de 1 bit, correspondant à une multiplication par deux:

Y4 = 2Y3

La sortie de l'additionneur 35 délivre donc y = AC + Y + 1 = AC + 2 AF AC 1 Cette opération réalise deux fonctions - une interpolation logarithmique entre AC et AF - une inversion du bit de poids faible A0 puisque la quantité ajoutée

2 AF AC _ 1 est impaire.

16

La logique de commande 6 comporte, en outre, un circuit ET 66 réalisant T x7rpour commander le circuit sélecteur 4. En effet, tant que; est a l'état

0, le type de bloc sélectionné ne change pas: tant que les états des généra-

teurs 7 ne changent pas, les blocs lus restent du type principal, et aucun

échantillon n'est calculé. S'il s'agit de la lecture d'une série de blocs se-

condaires, T = O et le signal 4 n'a aucun effet sur le sélecteur 4. L'enchai?-

nement de blocs secondaires suit son cours jusqu'à l'apparition d'un bloc

principal comme cela sera expliqué par la suite.

La logique de commande comporte, en outre, une mémoire d'adresse 63

destinée à enregistrer l'adresse du bloc dans lequel il y a égalité AC = AF.

Pour ce faire, le signal = délivré par le comparateur 31 est appliqué à un circuit logique 62 destiné à gérer la fin de l'évolution d'amplitude dans chaque bloc. Ce circuit reçoit les signaux T, M (1 bit), = et l'adresse ADR dans la mémoire 63. Il délivre des signaux de commande de mémorisation à la mémoire 63, de blocage du multiplexeur M, et d'interruption IT aux circuits de commande extérieurs du synthétiseur par l'intermédiaire du BUS 1. Le signal IT est accompagné du contenu ADR de la mémoire 63. Celle-ci reçoit aussi par le bus 1 un signal d'effacement RAZ de son contenu. La logique 62 est réalisée simplement par un réseau programmable (mémoire morte). Les sorties délivrent des signaux de commande en fonction des signaux aux entrees, selon le tableau suivant (le symbole X signifiant "quelque soit l'état 1 ou 0"): M T ADR = commandes 1 X X X... aucune commande X 1 X X.... aucune commande émission de IT 0 O U X.... pas de mémorisation dans 63 blocage du multiplexeur 61 pas de signal IT 0 0 =0 1.... pas de mémorisation dans 63 (déblocage du multiplexeur 61 émission du signal Il 0 0 =0 I.... mémorisation de ADR dans 63 ____ jblocage du multiplexeur 61

La figure 3 représente l'évolution automatique de l'amplitude d'un si-

gnal periodique de sortie en fonction du temps t entre une amplitude initiale

et une amplitude finale. Elle montre un signal croissant et un signal décrois-

sant. L'amplitude de chaque signal évolue en fait par bonds. Les points de chaque courbe indiquent la nouvelle amplitude courante AC(n + l)t calculee d'après l'amplitude courante du point précédent ACnt et l'amplitude finale AF selon la formule: AC(n + 1)t = AFAC nt + nt k le coefficient k étant de préférence une puissance de 2 (k = 4 dans le cas de

la figure).

La figure 4 représente la courbe enveloppe d'amplitude d'un signal perio-

dique. Cette courbe comprend une portion TO0 - T1 d'attaque ou l'amplitude est croissante, une portion T1 - T5 o le signal subit un tremolo d'amplitude et une Dortion T5 - T6 etc. de décroissance et d'extinction du signal. Il est

remarquable de constater que cette évolution complexe de l'amplitude ne néces-

site que quelques commandes d'amplitude (écriture de la nouvelle valeur de AF) aux instants T1, T2, T3, etc.

La figure 5 représente un organigramme expliquant le déroulement de l'en-

chainement de lecture des blocs dans le synthétiseur. Ce deroulement a dejà fait l'objet d'explications detaillees dans les demandes nu 78J2727 et

79 07339 et est seulement rappellé brièvement.

Tant que l'état des signaux des génerateurs 7 ne change pes des lectures

de blocs principaux se succèdent sans production d'echantillon, selon la bou-

1.0 cle 100-101-10U, etc. qui comprend une sélection d'un pointeur principal, une lecture du bloc principal désigné (100), et un test du générateur désigné par le numéro I qu'il contient. bi l'état d'un générateur change (t) la phase @ du bloc principal est sélectionné (103). Le bloc suivant fait d'abord l'objet d'un test. Si ce bloc est du type principal, il y a retour en lul, sinon l'é-

tat du générateur 8 désigné par la donnée VA est testé (105).

Un échantillon est alors automatiquement calculé (107) soit avec la va-

leur d'amplitude courant AC déja contenue dans le bloc (s'il n'y a pas de

changement d'état comme indiqué par le signe =) soit avec une nouvelle ampli-

tude courante (si e) calculée (1M6) selon une interpolation logarithmique (ou exponentielle ou linéaire). Puis un nouveau bloc est sélectionné par le

pointeur secondaire (103) et ainsi de suite.

L'invention s'applique à des instruments de musiques électroniques dont elle constitue l'élément fondamental. En effet, la réalisation d'un instrument tel qu'un orgue électronique nécessite autour du synthétiseur d'autres éléments tels que meuble, claviers, pédalier, alimentation électrique, amplification

basse fréquence et logique de commande du synthétiseur. Cette logique de com-

* mande est réalisée avantageusement à partir d'un micro-ordinateur dont le syn-

thétiseur selon l'invention est un périphérique. Ce micro-ordinateur est d'ail-

leurs très simple et comprend un microprocesseur associé à des mémoires de pro-

gramme, des mémoires de données, et des circuits logiques réalisant les conne-

xions nécessaires aux claviers pédaliers, boutons, tirette, etc. d'une part

et au synthétiseur d'autre part. Plusieurs synthétiseurs peuvent même être cou-

plés à un même micro-ordinateur et inversement.

Le synthétiseur suivant l'invention, en réalisant automatiquement l'évo-

lution automatique de l'enveloppe de chaque signal périodique, jusqu'à une va-

leur d'ampltiude finale, décharge le micro-ordinateur de la tache correspondan-

te. La complexité du synthétiseur n'est toutefois pas sensiblement augmentée puisque les circuits d'incrémentation de la phase et de calcul d'amplitude sont communs, avec la caractéristique que chaque opération de mise à jour (de phase ou d'amplitude) ajoute une quantité impaire à la valeur précédente (pour que le bit de poids faible puisse suivre l'état d'un générateur). D'autres moyens équivalents sont évidemment envisageables. Il est à noter également que

l'évo-

lution automatique d'amplitude de chaque signal périodique est indépendante de celle des autres signaux. Ainsi certains signaux périodiques peuvent être

modifiés de temps en temps par les moyens de commande de l'instrument, et d'au-

tres peuvent conserver la même amplitude, ceci de deux manières possibles:

soit en ignorant le signal IT émis par la logique de commande 6, soit en pla-

çant un masque M dans la mémoire 12 du clavier virtuel. Ce masque M empèche la logique 62 d'émettre un signal IT vers le microprocesseur, mais n'empêche il

pas le fonctionnement des moyens de mise à jour (20) de l'amplitude courante.

La valeur d'amplitude courante reste cependant constante et égale à AF. Le masque M peut également être utilisé pour bloquer le fonctionnement des moyens

de mise à jour 20.

RE V EN D I C A T I 0 N

1. Synthétiseur polyphonique numérique de signaux périodiques, compor-

tant plusieurs générateurs de signaux binaires de fréquences déterminées; un ensemble de blocs de mémoires contenant des données de phase instantannée, de

rang d'harmonique ou d'octave, et d'amplitudes au moins; des moyens de comman-

de lecture des blocs de mémoires selon un enchaînement déterminé en fonction

des signaux des générateurs; et des moyens de productions d'échantillons ana-

logiques de signaux périodiques à partir des données lues dans les blocs, caractérisé en ce qu'il comporte en outre des moyens d'évolution automatique de l'amplitude de chaque signal périodique, comportant des moyens de calcul pour remplacer périodiquement chaque donnée d'amplitude par une nouvelle donnée calculée selon une interpolation entre l'amplitude initiale et une amplitude

finale prédéterminée.

2. Synthétiseur selon la revendication 1 caractérisé en ce que chaque bloc de mémoires contenant une donnée d'amplitude courante (AC), pour les moyens

de production d'échantillons analogiques, contient en outre une donnée supplé-

mentaire d'amplitude finale (AF), et en ce que les moyens d'évolution automati-

que d'amplitude comportent: -

- au moins un générateur d'horloge d'amplitude délivrant un signal binai-

re (8);

- des moyens de calcul (20) pour produire une nouvelle valeur d'amplitu-

de courante selon une interpolation entre les valeurs d'amplitude courante et d'amplitude finale de chaque bloc lu; et - des moyens de commande (6) de calcul et de mémorisation de la nouvelle amplitude courante à la place de l'amplitude courante initiale, sensiblement en

synchronisme avec le signal binaire du générateur d'horloge d'amplitude.

3. Synthétiseur selon la revendication 1 ou la revendication 2, caracté-

risé en ce que chaque bloc comportant des données d'amplitude courante (AC) et d'amplitude finale (AF), comporte en outre une donnée de validation (M) et en ce que les moyens de commande de calcul d'amplitude (6) comportent des moyens d'arrêt de l'évolution automatique d'amplitude, en cas d'absence de la donnée

de validation (M), du signal périodique correspondant.

4. Synthétiseur selon la revendication 1 ou 2 ou 3, caractérisé en ce que les moyens de commande (6) de calcul d'amplitude sont synchronisés avec les

moyens de commande de lecture des blocs pour commander le calcul d'une nouvel-

le amplitude courante seulement quand un bloc contenant une donnée d'amplitude est sélectionné par les moyens de commande de lecture et quand un changement

d'état du générateur d'horloge d'amplitude (8) est détecté.

13:

5. Synthétiseur suivant l'une des revendications 1 à 4, caractérisé

en ce qu'il comporte une pluralité de générateurs d'horloge d'amplitude (8)

que chaque bloc comportant des données d'amplitude courante et finale, compor-

te en outre une donnée (VA) de sélection d'un générateur d'horloge d'amplitude et que les moyens de commande de calcul d'amplitude comportent en outre des moyens de sélection (61) d'un générateur, commandés par la donnée de sélection

lue dans le bloc correspondant.

6. Synthétiseur suivant l'une des revendications 1 à 5, caractérisé

en ce que les moyens de calcul sont conçus pour délivrer une valeur quasinou-

velle d'amplitude courante qui est une interpolation quasi-logarithmique entre

l'amplitude courante initiale et l'amplitude finale lue dans le bloc correspon-

dant. 7. Synthétiseur suivant la revendication 6, caractérisé en ce que les dits moyens de calcul comportent un additionneur (35) ayant une première entree

destinée à recevoir la valeur d'amplitude courante initiale (AC), une deuxié-

me entrée couplée à la sortie d'un circuit de calcul (32, 33) destiné à déli-

vrer une fraction de la différence entre l'amplitude finale (AF) et l'amplitu-

de courante initiale ( AC), et une sortie couplée à l'ensemble des blocs de

mémoire pour délivrer une nouvelle valeur d'amplitude courante.

8. Synthétiseur suivant l'une des revendications 1 à 7, caractérisé en

ce que l'ensemble des blocs de mémoires comporte d'une part, des blocs prin-

cipaux comportant chacun, notamment, une donnée de phase instantannée com-

mune aux calculs de plusieurs échantillons analogiques, une donnée de sélec-

tion (I) d'un générateur de signal binaire et un indicateur de bloc (T) de ty-

pe principal, et d'autre part, des blocs secondaires comportant chacun, notam-

ment, des données d'amplitude courante (AC) et finale (AF), une donnée de sélec-

tion (VA) d'un générateur d'horloge d'amplitude, et un indicateur de bloc (T) de type secondaire, en ce que l'emplacement des données de phase instantannée (Ot) des blocs principaux coïncide, en entrée et en sortie des blocs, avec l'emplacement des données d'amplitude courante (AC) des blocs secondaires, et

en ce qu'il comporte des moyens de calcul combinés (20) pour calculer et mé-

moriser une nouvelle valeur de phase instantannée ( ô) augmentée d'une unité par rapport à la précédente, dans le cas de la lecture d'un bloc principal et d'un changement d'état du signal binaire du générateur désigné par la donnée

de sélection (1) contenue dans ledit bloc principal et pour calculer et mémo-

riser une nouvelle valeur d'amplitude courante (AC) à la place de la valeur initiale dans le cas de la lecture d'un bloc secondaire et d'un changement d'état du signal binaire du générateur d'horloge d'amplitude désigné par la

donnée de sélection (VA) contenue dans ledit bloc secondaire.

9. Synthétiseur selon la revendication 8, caractérisé en ce que les

14 2459524

moyens de calcul combinés (20) comportent

- un circuit de calcul (32,33) d'une fraction de la différence entre l'am-

plitude finale (AF) et l'amplitude courante (AC) initiale; - un circuit additionneur (35) ayant une première entrée pour recevoir soit la valeur d'ampltiude courante (AC) dans le cas de la lecture d'un bloc

secondaire, soit la valeur de phase instantannée ( t) dans le cas de la lectu-

re d'un bloc principal; une deuxième entrée pour recevoir une quantité égale à une unité; et une troisième entrée pour recevoir la donnée délivrée par le

circuit de calcul (32,33) par l'intermédiaire d'une porte logique (34) connec-

tée de manière que la donnée appliquée à la troisième entrée est toujours pai-

re; la porte étant commandée par le signal (T) indicateur de type de bloc de

manière à délivrer une quantité nulle au cours de la lecture d'un bloc princi-

pal, et de manière à être passante au cours de la lecture d'un bloc secondaire et - un registre mémoire de phase (36) pour stocker la nouvelle valeur de phase instantannée délivrée par l'additionneur (35) au cours de la lecture

d'un bloc principal.

10. Synthétiseur suivant l'une des revendications 1 à 8, caractérisé en

ce qu'il comporte, en outre, un circuit comparateur (31) entre l'amplitude fi-

nale (AF) et l'ampltitude courante (AC) pour produire un signal indicateur d'égalité. 11. Instrument de musique électronique, caractérisé en qu'il comporte

un synthétiseur polyphonique selon l'une des revendications précédentes.