FI74355C - Styrminne. - Google Patents
Styrminne. Download PDFInfo
- Publication number
- FI74355C FI74355C FI800118A FI800118A FI74355C FI 74355 C FI74355 C FI 74355C FI 800118 A FI800118 A FI 800118A FI 800118 A FI800118 A FI 800118A FI 74355 C FI74355 C FI 74355C
- Authority
- FI
- Finland
- Prior art keywords
- memory
- control
- address
- control word
- multiplexer
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 95
- 230000006870 function Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims 2
- 230000003213 activating effect Effects 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000013507 mapping Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 11
- 208000034530 PLAA-associated neurodevelopmental disease Diseases 0.000 description 9
- 238000012384 transportation and delivery Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/223—Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
- G06F9/267—Microinstruction selection based on results of processing by instruction selection on output of storage
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Logic Circuits (AREA)
Claims (8)
1. Styrenhet som är avsedd att användas i en databehand-lingsanordning i ett databehandlingssystem med hjälp av vilken styrenhet alstras iterativt kontrollord pä basen av en order och föregäende kontrollord, varvid varje kontrollord innehäller en adressdel och databehandlingsanordningen uppvisar behandlingskret-sar, vilka utför funktioner pä basen av kontrollord frän styren-heten, till vilken styrenhet hör ett orderregister (8), ett ad-ressregister (6), ett första kontrollordminne (2) och ett andra kontrollordminne (4), kännetecknad därav, att det första kontrollordminnets (2) adressingängsterminaler (12, 22) är kopplade att mottaga adressignaler frän säväl orderregistret (8) som adressregistret (6), att det andra kontrollordminnets (4) adressterminaler (14) är kopplade att mottaga adressignaler en-dast frän adressregistret (6) och att utgängsterminalerna av säväl det första som det andra kontrollordminnet (2, 4) är kopplade till en multiplexer (28), som är under styrning av en signal frän adressminnet (6), vilken multiplexer under varje iterering väljer ett kontrollord som är alstrat av antingen det första el-ler det andra kontrollordminnet för transmission tili behand-lingsretsarna.
2. Styrenhet enligt patentkravet 1, kännetecknad därav, att utgängen av multiplexern (28) är vidare kopplad (30) tili adressregistret (6) för att transmitters adressdelen av ett utvalt kontrollord tili nämnda adressregister (6), varvid den används vid väljande av ett kontrollord under en senare iterering.
3. Styrenhet enligt patentkravet 1, kännetecknad därav, att tili det första kontrollordminnet hör minnes-kretsar (24) , vilkas utgängsterminaler är kopplade tili multi-plexerns (28) ingängsterminaler, vilka minneskretsar omfattar flera minnesplatser lagrande ett kontrollord, och en dekodnings-krets (26), vars ingängsterminaler är kopplade tili säväl orderregistret (8) som adressregistret (6) för väljande av minnes-platsen sä, att dess innehäll vid transmission tili multiplexern (28) motsvarar adressignaler erhällna frän säväl orderregistret (8) som adressregistret (6). 14 74 35 5
4. Styrenhet enligt patentkravet 1, känneteck-n a d därav, att till det andra kontrollordminnet (4) hör min-neskretsar (16), vilkas utgängsterminaler är kopplade till mul-tiplexerns (28) ingängsterminaler, vilka minneskretsar omfattar flera minnesplatser lagrande ett kontrollord, en dekodningskrets (18), vars ingängsterminaler är kopplade till adressregistret (16) för att väljä ett utvalt antal minnesplatser och en utgangs-multiplexer (20) för kopplande av innehället av en nämnd minnes-plats tili multiplexern (28) pä basen av adressignaler frän adressregistret.
5. Styrenhet enligt patentkravert 3 och 4, kanne-t e c k n a d därav, att tili dekodningskretsen hör flera koincidensgrindar vilkas ingängar (400-402) är kopplade tili de-kodningskretsens ingängsterminaler och vilkas utgängar avger en signal som väljer minnesplatsen.
6. Styrenhet enligt patentkravet 5, känneteck- n a d därav, att varje koincidensgrind bildas av en kontrollin-je, tili vilken ätminstone ett kretselement är kopplat, och av en utgäng, varvid en av signalerna mottagna av adressterminalen aktiverar vart och ett kretselement, vilken kontrollinje trans-mitterar en utgängssignal endast dä alla därtill kopplade kretselement är aktiverade.
7. Styrenhet enligt patentkravet 6, känneteck-n a d därav, att ätminstone en av koincidensgrindarna bildande dekodningskretsen av bäde det första och det andra kontrollordminnet har en gemensam kontrollinje (200-204), varvid tili varje dekodningskrets ytterligare hör en krets, vilken aktiverar alla de kretselement, vilka ansluter sig tili antingen det första eller det andra kontrollordminnet när multiplexern transmitterar ett kontrollord av endera minnet.
8. Styrenhet enligt patentkravet 7, känneteck- n a d därav, att var och en minneskrets bildas av flera kontrolliin jer, tili var och en av vilka ätminstone ett kretselement är kopplat, och av en utgäng, som är förenad tili multiplexern, varvid kontrollingängen av vart och ett kretselement av den första och den andra minneskretsen är förenad tili kontrollinjen av koincidensgrinden i den första resp. den andra dekodningskretsen, varvid nämnda minneskrets transmitterar en utgängssignal dä ätminstone ett av de därtill förenade kretselementen är aktiverat.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US384179A | 1979-01-16 | 1979-01-16 | |
| US384179 | 1979-01-16 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| FI800118A FI800118A (fi) | 1980-07-17 |
| FI74355B FI74355B (fi) | 1987-09-30 |
| FI74355C true FI74355C (sv) | 1988-01-11 |
Family
ID=21707845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI800118A FI74355C (sv) | 1979-01-16 | 1980-01-15 | Styrminne. |
Country Status (10)
| Country | Link |
|---|---|
| JP (1) | JPS55116147A (sv) |
| AU (1) | AU540233B2 (sv) |
| BR (1) | BR8000169A (sv) |
| CA (1) | CA1139001A (sv) |
| DE (1) | DE2951040A1 (sv) |
| FI (1) | FI74355C (sv) |
| FR (1) | FR2447062B1 (sv) |
| GB (1) | GB2046963B (sv) |
| IT (1) | IT1128852B (sv) |
| SE (1) | SE449800B (sv) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2077010B (en) * | 1980-06-02 | 1984-10-31 | Hitachi Ltd | Microprogramme control method and apparatus therefor |
| JPS5748139A (en) * | 1980-09-04 | 1982-03-19 | Nec Corp | Microprogram control device |
| DE3138971A1 (de) * | 1981-09-30 | 1983-04-21 | Siemens AG, 1000 Berlin und 8000 München | Mikroprogrammiertr prozessor und verfahren zu seinembetrieb |
| US4931989A (en) * | 1982-02-22 | 1990-06-05 | International Business Machines Corporation | Microword generation mechanism utilizing a separate programmable logic array for first microwords |
| US4594661A (en) * | 1982-02-22 | 1986-06-10 | International Business Machines Corp. | Microword control system utilizing multiplexed programmable logic arrays |
| US4685080A (en) * | 1982-02-22 | 1987-08-04 | International Business Machines Corp. | Microword generation mechanism utilizing separate programmable logic arrays for first and second microwords |
| US4575794A (en) * | 1982-02-22 | 1986-03-11 | International Business Machines Corp. | Clocking mechanism for multiple overlapped dynamic programmable logic arrays used in a digital control unit |
| DE3214068A1 (de) * | 1982-04-16 | 1983-10-20 | VMEI Lenin, Sofia | Multiprozessor-rechenmaschine |
| JPS5962953A (ja) * | 1982-10-04 | 1984-04-10 | Hitachi Ltd | マイクロプログラム制御装置 |
| US4661901A (en) * | 1982-12-23 | 1987-04-28 | International Business Machines Corporation | Microprocessor control system utilizing overlapped programmable logic arrays |
| DE3481023D1 (de) * | 1983-11-10 | 1990-02-15 | Fujitsu Ltd | Vom mikroprogramm gesteuertes system. |
| GB2161001B (en) * | 1984-06-25 | 1988-09-01 | Rational | Distributed microcode address apparatus for computer |
| JPS61170828A (ja) * | 1985-01-24 | 1986-08-01 | Hitachi Ltd | マイクロプログラム制御装置 |
| FR2587516B1 (fr) * | 1985-09-13 | 1987-11-20 | Eurotechnique Sa | Sequenceur d'instructions pour microprocesseur a architecture en reseau |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3839705A (en) * | 1972-12-14 | 1974-10-01 | Gen Electric | Data processor including microprogram control means |
| US3800293A (en) * | 1972-12-26 | 1974-03-26 | Ibm | Microprogram control subsystem |
| US3953833A (en) * | 1974-08-21 | 1976-04-27 | Technology Marketing Incorporated | Microprogrammable computer having a dual function secondary storage element |
| DE2621399A1 (de) * | 1975-05-29 | 1976-12-09 | Int Standard Electric Corp | Speichereinrichtung |
| JPS53107250A (en) * | 1977-03-01 | 1978-09-19 | Sanyo Electric Co Ltd | Microprogram control system |
-
1979
- 1979-12-19 DE DE19792951040 patent/DE2951040A1/de active Granted
-
1980
- 1980-01-09 AU AU54498/80A patent/AU540233B2/en not_active Ceased
- 1980-01-10 BR BR8000169A patent/BR8000169A/pt not_active IP Right Cessation
- 1980-01-14 FR FR8000726A patent/FR2447062B1/fr not_active Expired
- 1980-01-15 CA CA000343714A patent/CA1139001A/en not_active Expired
- 1980-01-15 SE SE8000323A patent/SE449800B/sv not_active IP Right Cessation
- 1980-01-15 FI FI800118A patent/FI74355C/sv not_active IP Right Cessation
- 1980-01-15 IT IT67052/80A patent/IT1128852B/it active
- 1980-01-16 JP JP343580A patent/JPS55116147A/ja active Granted
- 1980-01-16 GB GB8001430A patent/GB2046963B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB2046963A (en) | 1980-11-19 |
| AU5449880A (en) | 1980-07-24 |
| JPS55116147A (en) | 1980-09-06 |
| IT1128852B (it) | 1986-06-04 |
| FR2447062B1 (fr) | 1987-03-20 |
| GB2046963B (en) | 1983-09-01 |
| DE2951040A1 (de) | 1980-07-24 |
| AU540233B2 (en) | 1984-11-08 |
| CA1139001A (en) | 1983-01-04 |
| FI800118A (fi) | 1980-07-17 |
| SE8000323L (sv) | 1980-07-17 |
| JPH0117178B2 (sv) | 1989-03-29 |
| IT8067052A0 (it) | 1980-01-15 |
| SE449800B (sv) | 1987-05-18 |
| BR8000169A (pt) | 1980-10-21 |
| FI74355B (fi) | 1987-09-30 |
| DE2951040C2 (sv) | 1990-10-25 |
| FR2447062A1 (fr) | 1980-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI74355C (sv) | Styrminne. | |
| US3949370A (en) | Programmable logic array control section for data processing system | |
| US3800293A (en) | Microprogram control subsystem | |
| US3872447A (en) | Computer control system using microprogramming and static/dynamic extension of control functions thru hardwired logic matrix | |
| US4016545A (en) | Plural memory controller apparatus | |
| US4631663A (en) | Macroinstruction execution in a microprogram-controlled processor | |
| EP0169565B1 (en) | Microprocessor compatible with any software represented by different types of instruction formats | |
| US3560933A (en) | Microprogram control apparatus | |
| KR900003591B1 (ko) | 데이터 처리장치 | |
| US3978456A (en) | Byte-by-byte type processor circuit | |
| JPS5917462B2 (ja) | デイジタル計算機におけるマイクロプログラム制御装置 | |
| JPS5858705B2 (ja) | デ−タプロセシングシステム | |
| JPS61248135A (ja) | パイプライン式プロセツサ及びその制御方法 | |
| JPS62249226A (ja) | プログラム可能論理装置およびその方法 | |
| US4446517A (en) | Microprogram memory with page addressing and address decode in memory | |
| US3325785A (en) | Efficient utilization of control storage and access controls therefor | |
| US4346437A (en) | Microcomputer using a double opcode instruction | |
| US3996566A (en) | Shift and rotate circuit for a data processor | |
| US4388682A (en) | Microprogrammable instruction translator | |
| US4251862A (en) | Control store organization in a microprogrammed data processing system | |
| KR0142334B1 (ko) | 확장된 비트 슬라이스 프로세서 산술논리 연산 유니트 | |
| US3389376A (en) | Micro-program operated multiple addressed memory | |
| US4128872A (en) | High speed data shifter array | |
| US4162519A (en) | Data processor with address allocation to operations | |
| EP0358773B1 (en) | Microcomputer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM | Patent lapsed | ||
| MM | Patent lapsed |
Owner name: DIGITAL EQUIPMENT CORPORATION |