ES2861060T3 - Receptor de señales simultáneas en agregación de portadoras - Google Patents

Abstract

Un aparato (100, 199, 300) que comprende: un receptor sigma delta en fase (108) acoplado a un puerto de entrada de radiofrecuencia que proporciona al menos una primera señal de agregación de portadora y una segunda señal de agregación de portadora; y un receptor sigma delta de fase en cuadratura (104) acoplado al puerto de entrada de radiofrecuencia que proporciona al menos la primera señal de agregación de portadora y la segunda señal de agregación, en donde el receptor sigma delta en fase (108) y el receptor sigma delta de fase en cuadratura (104) incluyen cada uno un circuito de etapa de resonador (330) que incluye al menos un condensador variable que varía las frecuencias de muesca para proporcionar bandas de paso para la primera señal de agregación de portadora y la segunda señal de agregación de portadora en donde al menos un condensador variable comprende al menos un condensador de integración (CH2), y el aparato (100, 199, 300) comprende además: una etapa mezcladora (310) para reducir la muestra de una señal recibida desde el puerto de entrada de radiofrecuencia, en donde la etapa mezcladora (310) incluye además un primer condensador de integración (CH1), y en donde el primer condensador de integración (CH1) está además acoplado a un circuito de etapa de capacidad de transferencia (320), que está acoplado al circuito de etapa de resonador (330).

Description

DESCRIPCIÓN

Receptor de señales simultáneas en agregación de portadoras

Campo

El objeto divulgado en la presente se refiere a las comunicaciones inalámbricas.

Antecedentes

Un equipo de usuario, tal como dispositivos inalámbricos móviles y similares, puede ser móvil en el sentido de que puede entrar y/o salir de una pluralidad de celdas que le sirven al equipo de usuario para acceder hacia y desde la red móvil terrestre pública. Por ejemplo, cuando el equipo de usuario ingresa a una celda, la red puede enviar un comando al equipo de usuario para realizar un traspaso a esa celda a fin de acoplarse a la celda de servicio. Luego, el equipo de usuario puede proceder a configurarse para medir la celda de servicio y/u otras celdas, informar las mediciones de la celda de servicio y/u otras celdas a la red, y similares. Después de haber ejecutado el traspaso, el equipo de usuario puede volverse operativo en la celda de servicio y así los datos de usuario pueden fluir hacia y desde la red.

Algunos equipos de usuario pueden configurarse para funcionar mediante agregación de portadoras. La agregación de portadoras se refiere al uso de una o más porciones del espectro de radiofrecuencia (también conocido como fragmentos de espectro, bandas o frecuencias) para transportar datos entre el equipo del usuario y la red, aumentando así el rendimiento de los datos, cuando se activa mediante la red. Estos fragmentos de espectro pueden ser contiguos o no contiguos y pueden ser simétricos o asimétricos (por ejemplo, una cantidad diferente de fragmentos de espectro asignados al enlace ascendente y al enlace descendente). Normalmente, uno de los fragmentos de espectro se designa como celda primaria, que sirve como portadora de anclaje, mientras que uno o más fragmentos de espectro adicionales se denominan celdas secundarias (Scells); consulte también el documento US 8687736 B1 THU-MINH [US], 1 de abril de 2014, y el documento US 6020783 A COPPOLA THEODORE [US], 1 de febrero de 2000.

Sumario

Se proporcionan métodos y aparatos, incluidos productos de programas informáticos, para receptores.

En un aspecto, se proporciona un aparato. El aparato puede incluir un receptor sigma delta en fase acoplado a un puerto de entrada de radiofrecuencia que proporciona al menos una primera señal de agregación de portadora y una segunda señal de agregación de portadora; y un receptor sigma delta de fase en cuadratura acoplado al puerto de entrada de radiofrecuencia que proporciona al menos la primera señal de agregación de portadora y la segunda señal de agregación, en donde el receptor sigma delta en fase y el receptor sigma delta de fase en cuadratura incluyen cada uno un circuito de etapa de resonador que incluye al menos un condensador variable que varía las frecuencias de muesca para proporcionar bandas de paso para la primera señal de agregación de portadora y la segunda señal de agregación de portadora.

En algunas realizaciones de ejemplo, se puede realizar una o más variaciones así como se describe en la siguiente descripción detallada y/o como se describe en las siguientes características. El circuito de la etapa del resonador puede incluir al menos una etapa de integración adicional que incluya al menos un condensador variable. Al menos un condensador puede variar las frecuencias de muesca moviendo al menos ceros de un segundo orden y/o filtro de bucle de orden superior del circuito de la etapa del resonador. Al menos un condensador puede incluir al menos uno de un primer condensador de integración, un condensador de filtro de bucle, un segundo condensador de integración, un tercer condensador de integración o un condensador de muestreo. El aparato puede incluir una etapa mezcladora para reducir la muestra de una señal recibida desde el puerto de entrada de radiofrecuencia, en donde la etapa mezcladora puede incluir además el primer condensador de integración, y en donde el primer condensador de integración puede acoplarse además a un circuito de etapa de capacidad de transferencia. El circuito de la etapa del resonador puede incluir el segundo condensador de integración acoplado en un primer lado al circuito de la etapa de capacidad de transferencia y en un segundo lado a una entrada de un amplificador de transconductancia operacional. El circuito de la etapa del resonador puede incluir el condensador de filtro de bucle acoplado a la salida del amplificador de transconductancia operacional, y en donde el condensador de filtro de bucle puede estar acoplado además al segundo condensador de integración. El circuito de la etapa del resonador puede incluir el tercer condensador de integración acoplado a la salida del amplificador de transconductancia operacional y una entrada del cuantificador. El circuito de la etapa del resonador puede incluir el condensador de muestreo acoplado a la entrada del amplificador de transconductancia operacional, y en donde el condensador de muestreo puede acoplarse además a la salida del amplificador de transconductancia operacional. El aparato puede incluir además al menos un decimador acoplado al receptor sigma delta en fase y al receptor sigma delta de fase en cuadratura. El aparato puede incluir además un circuito de cancelación de señal para eliminar al menos una señal no deseada de una señal de salida generada por el receptor sigma delta en fase y el receptor sigma delta de fase en cuadratura. El circuito de cancelación de señal puede incluir un desfasador de 90 grados, un circuito de retardo y al menos un combinador. El aparato puede estar incluido en un equipo de usuario. El puerto de entrada de radiofrecuencia puede configurarse para recibir al menos una señal descendente convertida a una frecuencia intermedia.

Debe entenderse que tanto la descripción general anterior como la siguiente descripción detallada son únicamente ilustrativas y explicativas y no son restrictivas. Pueden proporcionarse características y/o variaciones adicionales además de las establecidas en la presente. Por ejemplo, las implementaciones descritas en la presente pueden estar dirigidas a diversas combinaciones y subcombinaciones de las características divulgadas y/o combinaciones y subcombinaciones de varias características adicionales divulgadas a continuación en la descripción detallada. Breve descripción de los dibujos

Los dibujos adjuntos, que se incorporan y constituyen una parte de esta memoria descriptiva, muestran ciertos aspectos del objeto descrito en la presente y, junto con la descripción, ayudan a explicar algunos de los principios asociados con el objeto divulgado en la presente. En los dibujos,

La figura 1A representa un ejemplo de un receptor sigma delta, según algunas realizaciones de ejemplo; La figura 1B representa ejemplos de gráficos asociados con el receptor sigma delta de la figura 1A, según algunas realizaciones de ejemplo;

La figura 1C representa otro ejemplo de un receptor sigma delta que incluye decimación, según algunas realizaciones de ejemplo;

La figura 1D representa ejemplos de gráficos asociados con el receptor sigma delta de la figura 1C, según algunas realizaciones de ejemplo;

La figura 2 representa ejemplos de gráficos de datos simulados, según algunas realizaciones de ejemplo;

La figura 3A representa un ejemplo de una porción del circuito para el receptor sigma delta, según algunas realizaciones de ejemplo;

La figura 3B representa una poción ampliada del circuito de la figura 3A, según algunas realizaciones de ejemplo;

La figura 4 representa gráficos que muestran los efectos de variar la capacidad de la tercera etapa del receptor sigma delta para mover las frecuencias de muesca, según algunas realizaciones de ejemplo; y La figura 5 representa un ejemplo de una radio, según algunas realizaciones de ejemplo.

Las etiquetas similares se utilizan para hacer referencia a elementos iguales o similares en los dibujos.

Descripción detallada

Cuando se utilizan múltiples receptores celulares en un equipo de usuario determinado para recibir señales multibanda en la agregación de portadoras, el uso de múltiples receptores celulares hace que el sistema sea relativamente costoso, voluminoso e ineficaz en términos de energía, en especial en el caso de los sistemas de comunicaciones inalámbricas móviles. En algunas realizaciones de ejemplo, se proporciona un único receptor que puede recibir simultáneamente una pluralidad de señales portadoras transmitidas, por ejemplo, según la agregación de portadoras.

En algunas realizaciones de ejemplo, este único receptor puede implementarse como un receptor sigma delta, tal como un receptor sigma delta de conversión descendente. El receptor sigma delta de conversión descendente puede configurarse, según algunas realizaciones de ejemplo, para recibir señales portadoras (en diferentes frecuencias y/o bandas) transmitidas en agregación de portadoras. Con ese fin, el ruido de cuantificación del receptor sigma delta de conversión descendente en las frecuencias o bandas que se reciben se puede ajustar, según algunas realizaciones de ejemplo, agregando ceros a la función de transferencia de ruido del receptor en ciertas frecuencias de desplazamiento, como se describe a continuación.

Para ilustrar más, considere la agregación de portadoras que tienen dos señales de 10 MHz centradas en 975 MHz y 1025 MHz. Estas dos señales de agregación de portadoras pueden corresponder a la celda primaria y al menos a una celda secundaria, por ejemplo. Aunque las dos señales de agregación de portadoras se pueden recibir utilizando dos receptores separados en un equipo de usuario (por ejemplo, un teléfono inteligente, un teléfono celular y/o similar), el uso de dos receptores separados puede no considerarse deseable en términos de consumo de energía y/o complejidad, en especial en el caso de aplicaciones móviles inalámbricas.Por consiguiente, en algunas realizaciones de ejemplo, se puede usar un solo receptor que comprende un receptor sigma delta para recibir simultáneamente ambas señales de agregación de portadoras.

El receptor sigma delta puede referirse a un receptor que incluye un convertidor analógico/digital (A/D) de sobremuestreo para convertir el espectro de radiofrecuencia (RF) recibido en el dominio digital; y este convertidor A/D de sobremuestreo puede funcionar en frecuencias de RF, en lugar de frecuencias de banda base. El receptor sigma delta también puede incluir un filtro de bucle para, al menos, dar forma al ruido de cuantificación de la salida del convertidor analógico-digital sobremuestreado. Se pueden encontrar ejemplos de receptores sigma delta en Downconverting Sigma-Delta A/D Converterfor a Reconfigurable RF Receiver, E. Winoto et al., Informe técnico n. °. UCB/EECS-2009-81, 21 de mayo de 2009, y en A Wideband 400 MHZ-to-4 GHz Direct RF-to- Digital MultimodeM, Receiver, C. Wu et al., IEEE Journal of Solid-StateCircuits, vol. 49, n. ° 7, julio de 2014.

En algunas realizaciones de ejemplo, se puede utilizar un solo receptor sigma delta para recibir ambas señales portadoras transmitidas en agregación de portadoras. Con referencia al ejemplo anterior que tiene dos señales de 10 MHz centradas en 975 MHz y 1025 MHz, el receptor sigma delta puede sincronizarse a la frecuencia media (que en este ejemplo es 1000 MHz). Este receptor sigma delta puede tener su función de transferencia de ruido (NTF) configurada para tener muescas en las frecuencias de desplazamiento (que en este ejemplo es más o menos 25 MHz) para permitir que el receptor sigma delta reciba simultáneamente ambas señales.

La figura 1A representa un diagrama esquemático de un sistema de receptor sigma delta 100, según algunas realizaciones de ejemplo. La descripción de la figura 1A también se refiere a la figura 1B.

El sistema de receptor sigma delta 100 puede incluir circuitos de derivación en fase (I) 108 y circuitos de derivación de fase en cuadratura (Q) 104. Las entradas a la derivación en fase 108 y la derivación de fase en cuadratura 104 se pueden acoplar a una señal de entrada de radiofrecuencia 102, un ejemplo que se representa en la figura 1B. En el ejemplo de la figura 1A, la porción en fase 108 y la derivación en cuadratura 104 están sincronizadas a 1000 MHz, por ejemplo, para permitir la recepción de la entrada de RF 102 que comprende dos portadoras a 975 MHz y 1025 MHz, como se muestra en la figura 1B en 170A-B. Además, la función de transferencia de ruido 180 de la porción en fase 108 y la porción de fase en cuadratura 104 pueden ajustarse para incluir ceros en 975 MHz y 1025 MHz. Específicamente, el receptor sigma delta 100 puede, en este ejemplo, sincronizarse a una tasa de 1000 MHz, que es la frecuencia media entre las portadoras 170A-B. En lugar de tener todos los ceros en la frecuencia media, la función de transferencia de ruido del receptor sigma delta 100 puede configurarse para tener ceros 184A-B en las dos señales portadoras 170A-B. Por consiguiente, la salida I (Iout(Z)) y la salida Q (Qout(Z)) están, en este ejemplo, a 1000 MHz más 25 MHz 184B y 1000 MHz menos 25 MHz 184^a , como se muestra en la figura 1B.

Aunque el ejemplo anterior incluye bandas de paso simétricas (por ejemplo, 10 MHz alrededor de más y menos 25 MHz), los anchos de banda de las bandas alta y baja pueden ser diferentes (por ejemplo, 10 MHz para la banda baja y 5 MHz para la banda alta).

Aunque el ejemplo de la figura 1A-1B se refiere a frecuencias portadoras específicas y desplazamientos en más y menos (+/-) 25 MHz, el receptor 100 puede configurarse con otras frecuencias de sincronización y funciones de transferencia de ruido para recibir otras frecuencias que transportan señales de agregación de portadoras.

En algunas realizaciones de ejemplo, los receptores sigma delta 104 y 108 pueden acoplarse al circuito de cancelación de señal para eliminar señales no deseadas. En el ejemplo de la figura 1A, el circuito de cancelación de señal incluye los componentes 120, 125, 135 y 137 configurados para eliminar las señales no deseadas. Por ejemplo, en la frecuencia más alta de más 25 MHz, los componentes 120, 125, 135 y 137 pueden restar la señal de agregación de la portadora de baja frecuencia 170A (que está presente en virtud de la "mezcla" proporcionada por el receptor sigma delta), como se muestra en 190B. En la frecuencia más baja a menos 25 MHz, los componentes 120, 125, 135 y 137 pueden restar la señal de agregación de la portadora de alta frecuencia 170B (que está presente en virtud de la "mezcla" proporcionada por el receptor sigma delta) como se muestra en 190A.

Para eliminar las señales no deseadas indicadas anteriormente provocadas por la mezcla del receptor sigma delta, la salida de la derivación de fase en cuadratura 104 puede acoplarse a un desfasador de 90 grados, tal como un filtro de Hilbert 120, según algunas realizaciones de ejemplo. La salida de la derivación de fase 108 se puede acoplar a una(s) celda(s) de retardo 125. El sumador 135 puede restar la salida del filtro de Hilbert 120 de la salida de la celda de retardo 125. El sumador 137 puede agregar la salida del filtro de Hilbert 120 y la salida de la celda de retardo 125. De esta manera, la salida, Lout(z), 150 representa la señal de agregación de portadora de baja frecuencia (ver, por ejemplo, 170A y 190A), y la salida, Hout(z), 155 representa la señal de agregación de portadora de alta frecuencia (ver, por ejemplo, 170B y 190B).

Con referencia a la celda de retardo 125, el retardo puede seleccionarse, en algunas realizaciones de ejemplo, como un retardo menos L/2 (donde el retardo, L, corresponde al orden del filtro de Hilbert o al retardo del filtro de Hilbert) para proporcionar sincronización entre el retardo de la salida de celda 125 y la salida de filtro de Hilbert 120.

La figura 1B traza la función de transferencia de ruido 180 superpuesta sobre la salida de fase sigma delta 108, Iout(Z), y la salida de fase en cuadratura sigma delta 104, Qout(Z). En este ejemplo, mover dos ceros conjugados de DC a 625 MHz proporciona una función de transferencia de ruido 180 que tiene un ruido de cuantificación mejorado y, por lo tanto, proporciona bandas de paso de -30 MHz a -20 MHz y de 20 MHz a 30 MHz para las señales de agregación de portadora baja y alta.

La función de transferencia de ruido 180 de los receptores sigma delta 104 y 108 se puede ajustar, como se indicó, al menos moviendo ceros del filtro de bucle a las frecuencias bajas y altas. Aunque la figura 1B muestra la frecuencia de muesca establecida moviendo los ceros al centro de las bandas de paso (ver 184A y 184B, por ejemplo), en algunas realizaciones de ejemplo, la posición óptima de los ceros puede depender de uno o más parámetros que incluyen el orden del modulador, la frecuencia de desplazamiento, el ancho de banda de la señal y el reloj de frecuencia (que puede ser generado por un oscilador local, por ejemplo).

La figura 1C representa otro diagrama esquemático de un ejemplo del sistema de receptor sigma delta 199, según algunas realizaciones de ejemplo. La descripción de la figura 1C también se refiere a la figura 1D.

La figura 1C es similar a la figura 1A en algunos aspectos, pero incluye decimadores 195A y 195B en las salidas de los receptores sigma delta 104 y 108 para reducir la tasa de muestreo. Además, los sumadores 235 y 237 pueden configurarse para funcionar a frecuencias más bajas debido a la reducción. Como se indicó anteriormente, los receptores sigma delta 104 y 108 sobremuestrean la entrada de RF 102, por lo que la decimación reduce o elimina el sobremuestreo. La figura 1D representa las gráficas de salida del decimador 192A-B. Los gráficos 194A-B representan las señales de agregación de portadoras alta y baja después del procesamiento por el circuito de cancelación (por ejemplo, componentes 120, 125, 235 y 237) para eliminar las señales no deseadas.

La figura 2 representa gráficos obtenidos a partir de una simulación del funcionamiento del sistema 100. La descripción de la figura 2 también se refiere a la figura 1A.

El gráfico 202 representa la entrada de RF 102 (figura 1A). En el ejemplo mostrado, la señal de agregación de portadora de banda más alta 208B comprende dos tonos a 1026 MHz y 1029 MHz que tienen una potencia de -15 dB con relación a la escala completa y -35 dB con relación a la escala completa. La señal de agregación de portadora de banda más baja 208A comprende un solo tono a 979 MHz que tiene una potencia de -15dB con relación a la escala completa. Esta entrada de RF que incluye las señales 208A-B se puede proporcionar a los receptores sigma delta I/Q 104/108 sincronizados con un oscilador local a 1 GHz. Los receptores sigma delta I/Q 104/108 pueden configurarse de manera que la función de transferencia de ruido incluya muescas (o cero(s)) en las frecuencias de desplazamiento correspondientes a las señales alta y baja 208A-B.

Los gráficos 210A-B muestran las salidas lout 110B y Qout 110A de los receptores sigma delta I/Q 108/104. Específicamente, los gráficos 210A-B muestran una muesca a 25 MHz que reduce significativamente el ruido de cuantificación en las bandas de paso. Los gráficos 220A-B también muestran Lout 150 y Hout 155 después de la cancelación de la imagen, lo que da como resultado la señal baja 208A y la señal alta 208B. Como puede verse en los gráficos 220A-B, la señal de banda alta 208B y la señal de banda más baja han sido separadas por la etapa de cancelación de señal que comprende los componentes 120, 125, 135 y 137.

Aunque las figuras 1A y 1C representan dos portadoras, el receptor sigma delta también puede recibir más de dos portadoras. Por ejemplo, en lugar de mover dos ceros a las frecuencias de desplazamiento más altas y más bajas, se pueden mover ceros adicionales de DC a otras frecuencias de desplazamiento para proporcionar el número deseado de frecuencias de desplazamiento y, por lo tanto, bandas de paso para el número deseado de portadoras. Por ejemplo, en un modulador de cuarto orden, se pueden mover dos ceros adicionales (por ejemplo, más y menos) en una segunda frecuencia de desplazamiento para recibir cuatro bandas. El tercer cero se puede mover en un modulador de tercer orden a un valor diferente de DC agregando vías entre las derivaciones I y Q para crear una función de transferencia de ruido compleja.

La figura 3A representa un diagrama esquemático de un sistema de receptor sigma delta 300, según algunas realizaciones de ejemplo. Específicamente, el sistema 300 puede proporcionar una de las derivaciones de los receptores sigma delta (por ejemplo, la derivación Q 104, aunque el sistema 300 puede usarse también para la derivación I 108), según algunas realizaciones de ejemplo. Los receptores sigma delta también pueden implementarse como receptores sigma delta en tiempo continuo.

Las entradas de RF 102 pueden acoplarse a la etapa integrador-mezclador del receptor sigma delta 310, que puede conectarse además a una etapa de capacidad de transferencia 320, que puede conectarse además a la etapa 330A para implementar los circuitos de la segunda etapa integradora. La etapa 330A se conecta luego a una tercera etapa integradora 330B (que puede ser una etapa integradora de tercer orden, por ejemplo), según algunas realizaciones de ejemplo.

Aunque la figura 3A representa una entrada de señal dual o diferencial en 102, también se puede usar una entrada de RF de un solo extremo. Además, aunque la señal de RF 102 puede representar las señales de interés en las frecuencias de RF transmitidas, la señal de RF 102 puede, en algunas realizaciones de ejemplo, someterse también a una conversión descendente.

En algunas realizaciones de ejemplo, la etapa integradora 330B puede acoplarse además a una etapa cuantificadora 340, cuya salida 390 proporciona retroalimentación de filtro de bucle (en forma digital a través de la etapa convertidora digital a analógica 360A-D). La salida también puede corresponder a Qout(Z) 110A en la figura 1A (en el caso de una implementación en fase) o Iout(Z) 110B (en el caso de una implementación de fase en cuadratura).

En algunas realizaciones de ejemplo, los valores de capacidad (como se describe más adelante con respecto a la Ecuación 1) de la etapa de resonador 330 (que incluye las etapas 330A y B) pueden variar para mover los ceros de DC a las frecuencias de desplazamiento deseadas de las señales de agregación de portadoras. Por ejemplo, un controlador puede variar los valores de capacidad para proporcionar bandas de paso para las señales de agregación de portadoras.

En la realización de ejemplo de la figura 3A, se representa un receptor sigma delta de tercer orden. La primera etapa del integrador-mezclador 310 puede incluir un amplificador de transconductancia (etiquetado gm) acoplado a los condensadores de integración CH1 y los correspondientes conmutadores LOi. La carga almacenada por los condensadores CH1 puede compartirse con la etapa 320 del condensador de transferencia, incluidos los condensadores de transferencia CR durante el período de tiempo ®1 (durante el cual los conmutadores etiquetados como ®1 están cerrados). El valor de los condensadores de transferencia CR puede elegirse para que sea relativamente pequeño con respecto a los condensadores de primera etapa CHi para proporcionar un factor de fuga relativamente bueno.

Durante el período de tiempo ®2 (durante el cual los conmutadores etiquetados como ®2 están cerrados), la carga almacenada en los condensadores de transferencia CR de la etapa del condensador de transferencia 320 puede compartirse con el circuito de la segunda etapa de integración 330A y, en particular, con los condensadores de integración CH2396A-B. Este intercambio permite que el segundo integrador reciba una carga. La atenuación provocada por la transferencia de carga pasiva está dada por (CR*CH2)/[CH1*(CH2+CR)]. Para evitar una mayor atenuación de la señal, se puede implementar un integrador activo 330B según se muestra. El integrador activo puede incluir un amplificador de transconductancia operacional (OTA) 332 acoplado mediante conmutadores ®2 a los condensadores de muestreo CS 334A-B y mediante conmutadores ®4 a los condensadores de integración CI 336A-B.

La figura 3B representa una porción ampliada de la figura 3A. Durante el período de tiempo ®3(durante el cual los conmutadores etiquetados como ®3están cerrados), OTA 332 copia el voltaje CH2 (en los condensadores CH2396A-B) a los condensadores de muestreo CS 334A-B; y luego este voltaje se integra, durante el período de tiempo ®4 (durante el cual los conmutadores etiquetados como ®4 se cierran), con los condensadores de integración CI 336A-B.

Sin la red de condensadores de condensadores CLF 397A-B, el circuito del receptor proporcionaría un receptor sigma delta de tercer orden que tiene 3 ceros en la banda base (o DC). La red de condensadores de condensadores CLF 397A-B puede configurarse para permitir el movimiento de dos de los ceros para desplazar las frecuencias que proporcionan muescas, tales como /- Fnotch en 184A-B. La frecuencia de la Fnotch puede configurarse basándose en los valores de los condensadores CLF 397A-B, CH2396A-B, CS 334A-B y/o CI 336A-B, según algunas realizaciones de ejemplo. Además, esta frecuencia de Fnotch se puede determinar basándose, en algunas realizaciones de ejemplo, en la siguiente ecuación:

donde flo representa la frecuencia sincronizada de los osciladores locales (ver, por ejemplo, LOi 366A en la figura 3A y LOi 366b invertido).

La figura 4 representa un gráfico 400 de una simulación del sistema 300, según algunos ejemplos de realización. En la simulación, el sistema 300 está configurado con un oscilador local (LOi) en 1GHz; condensador CH1 es igual a 10 picofaradios (pF), CR es igual a 100 femtofaradios (fF), CH2 es igual a 10 pF, CS1 es igual a 1 pF y CI es igual a 250 fF. Además, los valores del condensador de CLF varían entre los siguientes valores: 40 femtofaradios (fF), 90 fF y 160 fF. Como puede verse, ajustando el valor de CLF, la frecuencia de muesca varía de 20 MHz 402, 30 MHz 404, a 40 MHz 408, según la Ecuación 1 anterior. Aunque el ejemplo anterior describe la variación de CLF, los otros condensadores pueden variar, tales como CS, CI y CH2.

En algunas realizaciones de ejemplo, los condensadores pueden variar dinámicamente usando un condensador variable (por ejemplo, un banco de condensadores que puede tener su condensador variado y/o similar). Por ejemplo, el circuito de control puede activar (o desactivar) uno o más condensadores para proporcionar un valor de condensador determinado para variar los valores de capacidad del CLF, por ejemplo, y así seleccionar los valores de desplazamiento de la frecuencia de muesca. Al elegir el valor de desplazamiento de la frecuencia de muesca (tal como más o menos 25 MHz, aunque también se pueden implementar otros valores), el receptor 300 puede configurarse para recibir diferentes portadoras simultáneamente, y estas portadoras de agregación de portadoras pueden estar en bandas contiguas o bandas no contiguas de agregación de portadoras. Además, la profundidad de la frecuencia de la muesca también puede configurarse según algunas realizaciones de ejemplo variando, por ejemplo, la relación de los valores de capacidad de CH2 y CLF (por ejemplo, una relación más alta puede proporcionar una muesca más profunda).

En algunas realizaciones de ejemplo, el receptor sigma delta descrito en la presente puede implementarse en un equipo de usuario, tal como una estación móvil, una unidad móvil, una estación de suscriptor, un terminal inalámbrico, una tableta, un teléfono inteligente, un vehículo, un accesorio con enchufe inalámbrico y/o cualquier otro dispositivo inalámbrico. Por ejemplo, el receptor sigma delta descrito en la presente puede configurarse para recibir múltiples portadoras en agregación de portadoras.

La figura 5 representa un diagrama esquemático de una radio 10 que puede usarse como equipo de usuario que incluye el receptor sigma delta, según algunas realizaciones de ejemplo.

La radio puede incluir al menos una antena 12 en comunicación con un transmisor 14 y un receptor 16. Alternativamente, las antenas de transmisión y recepción pueden estar separadas.

En algunas realizaciones de ejemplo, el receptor 16 puede incluir el receptor sigma delta, tales como los receptores 100, 199 o 300. Además, el receptor sigma delta puede configurarse para recibir una pluralidad de señales portadoras de agregación de portadoras en diferentes frecuencias, tales como una primera portadora denominada celda primaria y una o más portadoras de celda secundaria.

El aparato 10 también puede incluir un procesador 20 configurado para proporcionar señales y recibir señales del transmisor y el receptor, respectivamente, y para controlar el funcionamiento del aparato. El procesador 20 puede configurarse para controlar el funcionamiento del transmisor y el receptor efectuando señales de control a través de cables eléctricos al transmisor y al receptor. Asimismo, el procesador 20 puede configurarse para controlar otros elementos del aparato 10 efectuando una señalización de control a través de cables eléctricos que conectan el procesador 20 a los otros elementos, tal como una pantalla o una memoria. El procesador 20 puede, por ejemplo, estar incorporado en una variedad de formas que incluyen circuitos, al menos un núcleo de procesamiento, uno o más microprocesadores con procesador(es) de señal digital adjunto(s), uno o más procesadores sin un procesador de señal digital adjunto, uno o más coprocesadores, uno o más procesadores de múltiples núcleos, uno o más controladores, circuitos de procesamiento, una o más computadoras, varios otros elementos de procesamiento que incluyen circuitos integrados (por ejemplo, un circuito integrado de aplicación específica (ASIC), arreglos de compuertas lógicas programables en sitio (FPGA), y/o similares), o alguna combinación de los mismos. Por consiguiente, aunque se ilustra en la figura 5 como un solo procesador, en algunas realizaciones de ejemplo el procesador 20 puede comprender una pluralidad de procesadores o núcleos de procesamiento.

Las señales enviadas y recibidas por el procesador 20 pueden incluir información de señalización según un estándar de interfaz aérea de un sistema celular aplicable y/o cualquier número de diferentes técnicas de redes alámbricas o inalámbricas, que comprenden, entre otras, Wi-Fi, técnicas de red de acceso local inalámbrica (WLAN), tales como el Instituto de Ingenieros Eléctricos y Electrónicos (IEEE) 802.11, 802.16 y/o similares. Además, estas señales pueden incluir datos de voz, datos generados por el usuario, datos solicitados por el usuario y/o similares.

El aparato 10 puede funcionar con uno o más estándares de interfaz aérea, protocolos de comunicación, tipos de modulación, tipos de acceso y/o similares. Por ejemplo, el aparato 10 y/o un módem celular en el mismo pueden ser capaces de funcionar según varios protocolos de comunicación de primera generación (1G), protocolos de comunicación de segunda generación (2G o 2.5G), protocolos de comunicación de tercera generación (3G), protocolos de comunicación de cuarta generación (4G), protocolos de comunicación de quinta generación (5G), protocolos de comunicación del subsistema multimedia de protocolo de Internet (IMS) (por ejemplo, protocolo de inicio de sesión (SIP) y/o cualquier revisión o mejora posterior de estos estándares. Por ejemplo, el aparato 10 puede funcionar según los protocolos de comunicación inalámbrica 2G IS-136, acceso múltiple por división de tiempo TDMA, sistema global para comunicaciones móviles, GSM, IS-95, acceso múltiple por división de código, CDMA y/o similares. Además, por ejemplo, el aparato 10 puede funcionar según los protocolos de comunicación inalámbrica 2.5G, el servicio general de radio por paquetes (GPRS), entorno GSM de datos mejorados (EDGE) y/o similares. Además, por ejemplo, el aparato 10 puede funcionar según protocolos de comunicación inalámbrica 3G, tales como el sistema universal de telecomunicaciones móviles (UMTs ), acceso múltiple por división de código 2000 (CDMA2000), acceso múltiple por división de código de banda ancha (WCDMA), acceso múltiple por división de código sincrónico por división (TD-SCDMA), y/o similares. El aparato 10 puede además funcionar según protocolos de comunicación inalámbrica 3.9G, tales como evolución a largo plazo (LTE), red de acceso de radio terrestre universal evolucionada (E-UTRAN) y/o similares. Además, por ejemplo, el aparato 10 puede funcionar según protocolos de comunicación inalámbrica 4G, tales como LTE Advanced, LTE-Direct, LTE-Unlicensed o similares, así como protocolos de comunicación inalámbrica similares que puedan desarrollarse posteriormente.

Se entiende que el procesador 20 puede incluir circuitos para implementar audio/video y funciones lógicas del aparato 10. Por ejemplo, el procesador 20 puede comprender un dispositivo procesador de señales digitales, un dispositivo microprocesador, un convertidor analógico-digital, un convertidor de digital a analógico y/o similares. Las funciones de procesamiento de control y señales del aparato 10 pueden asignarse entre estos dispositivos según sus respectivas capacidades. El procesador 20 puede comprender adicionalmente un codificador de voz interno (VC) 20a, un módem de datos interno (DM) 20b y/o similares. Además, el procesador 20 puede incluir funcionalidad para operar uno o más programas de software, que pueden almacenarse en la memoria.En general, el procesador 20 y las instrucciones de software almacenadas pueden configurarse para hacer que el aparato 10 realice acciones. Por ejemplo, el procesador 20 puede operar un programa de conectividad, como un navegador web. El programa de conectividad puede permitir que el aparato 10 transmita y reciba contenido web, tal como contenido basado en la ubicación, según un protocolo, tal como el protocolo de aplicación inalámbrica, WAP, el protocolo de transferencia de hipertexto, HTTP y/o similares.

El aparato 10 también puede comprender una interfaz de usuario que incluye, por ejemplo, un auricular o altavoz 24, un timbre 22, un micrófono 26, una pantalla 28, una interfaz de entrada de usuario y/o similares, que se pueden acoplar operativamente al procesador 20. La pantalla 28 puede, como se indicó anteriormente, incluir una pantalla sensible al tacto, donde un usuario puede tocar y/o hacer gestos para hacer selecciones, introducir valores y/o similares. El procesador 20 también puede incluir circuitos de interfaz de usuario configurados para controlar al menos algunas funciones de uno o más elementos de la interfaz de usuario, tales como el altavoz 24, el timbre 22, el micrófono 26, la pantalla 28 y/o similares. El procesador 20 y/o los circuitos de la interfaz de usuario que comprenden el procesador 20 pueden configurarse para controlar una o más funciones de uno o más elementos de la interfaz de usuario a través de instrucciones de programas informáticos, por ejemplo, software y/o firmware, almacenadas en una memoria accesible al procesador 20, por ejemplo, memoria volátil 40, memoria no volátil 42 y/o similares. El aparato 10 puede incluir una batería para alimentar varios circuitos relacionados con el terminal móvil, por ejemplo, un circuito para proporcionar vibración mecánica como salida detectable. La interfaz de entrada de usuario puede comprender dispositivos que permitan al aparato 20 recibir datos, tales como un teclado 30 (que puede ser un teclado virtual presentado en la pantalla 28 o un teclado acoplado externamente) y/u otros dispositivos de entrada.

Como se muestra en la figura 5, el aparato 10 también puede incluir uno o más mecanismos para compartir y/u obtener datos. Por ejemplo, el aparato 10 puede incluir un transceptor y/o interrogador 64 de radiofrecuencia (Rf ) de corto alcance, por lo que los datos se pueden compartir y/u obtener de dispositivos electrónicos según técnicas de RF. El aparato 10 puede incluir otros transceptores de corto alcance, tales como un transceptor de infrarrojos (IR) 66, un transceptor de BluetoothTM (BT) 68 que funciona con tecnología inalámbrica BluetoothTM, un transceptor de bus universal en serie inalámbrico (USB) 70, un transceptor de baja energía BluetoothTM, un transceptor ZigBee, un transceptor ANT, un transceptor de dispositivo a dispositivo celular, un transceptor de enlace de área local inalámbrico y/o cualquier otra tecnología de radio de corto alcance. El aparato 10 y, en particular, el transceptor de corto alcance pueden ser capaces de transmitir datos hacía y/o recibir datos de dispositivos electrónicos dentro de la proximidad del aparato, como dentro de los 10 metros, por ejemplo. El aparato 10 que incluye el módem de red de área local inalámbrica o Wi-Fi también puede transmitir y/o recibir datos de dispositivos electrónicos según varias técnicas de red inalámbrica, que incluyen 6LoWpan, Wi-Fi, Wi-Fi de baja potencia, técnicas WLAN tales como técnicas IEEE 802.11, técnicas IEEE 802.15, técnicas IEEE 802.16 y/o similares.

El aparato 10 puede comprender una memoria, tal como un módulo de identidad de suscriptor (SIM) 38, un módulo extraíble de identidad de usuario (R-UIM), un eUICC, un UICC y/o similares, que pueden almacenar elementos de información relacionados con un suscriptor móvil. Además del SIM, el aparato 10 puede incluir otra memoria extraíble y/o fija. El aparato 10 puede incluir una memoria volátil 40 y/o una memoria no volátil 42. Por ejemplo, la memoria volátil 40 puede incluir memoria de acceso aleatorio (RAM) que incluye RAM dinámica y/o estática, memoria caché en chip o fuera de chip, y/o similares. La memoria no volátil 42, que puede estar incorporada y/o ser extraíble, puede incluir, por ejemplo, memoria de solo lectura, memoria flash, dispositivos de almacenamiento magnético, por ejemplo, discos duros, unidades de disquete, cinta magnética, unidades de disco óptico y/o medios, memoria de acceso aleatorio no volátil (NVRAM) y/o similares. Como la memoria volátil 40, la memoria no volátil 42 puede incluir un área de caché para el almacenamiento temporal de datos. Al menos parte de la memoria volátil y/o no volátil puede incorporarse en el procesador 20. Las memorias pueden almacenar uno o más programas de software, instrucciones, piezas de información, datos y/o similares que pueden ser utilizados por el aparato para realizar funciones del equipo de usuario configurado con el receptor sigma delta divulgado en la presente. Las memorias pueden comprender un identificador, tal como un código de identificación de equipo móvil internacional (IMEI), capaz de identificar de forma única el aparato 10. Las funciones pueden incluir una o más de las operaciones del equipo de usuario divulgadas con respecto a los receptores sigma delta y similares.En la realización de ejemplo, el procesador 20 puede configurarse usando un código informático almacenado en la memoria 40 y/o 42 para realizar operaciones como se divulga en la presente, incluida la recepción, en un primer puerto de entrada de radiofrecuencia de un receptor sigma delta en fase, una señal que comprende una primera señal de agregación de portadoras y una segunda señal de agregación de portadoras; recibir en un segundo puerto de entrada de radiofrecuencia de un receptor sigma delta de fase en cuadratura, la señal que comprende la primera señal de agregación de portadora y la segunda agregación de portadora, en donde el receptor sigma delta en fase y el receptor sigma delta de fase en cuadratura incluyen cada uno un circuito de etapa de resonador que incluye al menos un condensador variable que varía las frecuencias de muesca para proporcionar bandas de paso para la primera señal de agregación de portadora y la segunda señal de agregación de portadora, y/o similares como se divulga en la presente con respecto a los sistemas y receptores sigma delta 100, 199 y 300.

Algunas de las realizaciones divulgadas en la presente pueden implementarse en software, hardware, lógica de aplicación o una combinación de software, hardware y lógica de aplicación. El software, la lógica de aplicación y/o el hardware pueden residir en la memoria 40, el aparato de control 20 o los componentes electrónicos, por ejemplo. En alguna realización de ejemplo, la lógica de aplicación, el software o un conjunto de instrucciones se mantienen en cualquiera de los diversos medios convencionales legibles por ordenador. En el contexto de este documento, un "medio legible por ordenador" puede ser cualquier medio no transitorio que pueda contener, almacenar, comunicar, propagar o transportar las instrucciones para su uso por o en conexión con un sistema, aparato o dispositivo de ejecución de instrucciones, tal como una computadora o un circuito de procesador de datos, con ejemplos representados en la figura 5, el medio legible por ordenador puede comprender un medio de almacenamiento legible por ordenador no transitorio que puede ser cualquier medio que pueda contener o almacenar las instrucciones para su uso mediante o en conexión con un sistema, aparato o dispositivo de ejecución de instrucciones, tal como una computadora.

Sin limitar en modo alguno el alcance, interpretación o aplicación de las reivindicaciones que aparecen en la presente, un efecto técnico de una o más de las realizaciones de ejemplo divulgadas en la presente puede proporcionar un solo receptor configurado para recibir una pluralidad de señales de agregación de portadoras. Además, sin limitar de ninguna manera el alcance, interpretación o aplicación de las reivindicaciones que aparecen en la presente, un efecto técnico de una o más de las realizaciones de ejemplo divulgadas en la presente puede incluir una reducción en el consumo de energía, en comparación con el uso de una pluralidad de receptores para recibir las señales de agregación de portadoras.

El objeto descrito en la presente puede incorporarse en sistemas, aparatos, métodos y/o artículos, dependiendo de la configuración deseada. Por ejemplo, las estaciones base y el equipo de usuario (o uno o más componentes en el mismo) y/o los procesos descritos en la presente pueden implementarse usando uno o más de los siguientes: un procesador que ejecuta código de programa, un circuito integrado específico de la aplicación (ASIC), un procesador de señales digitales (DSP), un procesador integrado, arreglos de compuertas lógicas programables en sitio (FPGA) y/o combinaciones de los mismos. Estas diversas implementaciones pueden incluir la implementación en uno o más programas informáticos que son ejecutables y/o interpretables en un sistema programable que incluye al menos un procesador programable, que puede tener un propósito especial o general, acoplado para recibir datos e instrucciones desde, y para transmitir datos e instrucciones a, un sistema de almacenamiento, al menos un dispositivo de entrada y al menos un dispositivo de salida. Estos programas informáticos (también conocidos como programas, software, aplicaciones de software, aplicaciones, componentes, código de programa o código) incluyen instrucciones de máquina para un procesador programable y pueden implementarse en un lenguaje de programación de procedimiento de alto nivel y/u orientado a objetos, y/o en lenguaje ensamblador/máquina. Como se usa en la presente, el término "medio legible por ordenador" se refiere a cualquier producto de programa informático, medio legible por máquina, medio, aparato y/o dispositivo de almacenamiento legibles por ordenador (por ejemplo, discos magnéticos, discos ópticos, memoria, dispositivos lógicos programables (PLD)) utilizados para proporcionar instrucciones de máquina y/o datos a un procesador programable, incluido un medio legible por máquina que recibe instrucciones de máquina. De manera similar, también se describen en la presente sistemas que pueden incluir un procesador y una memoria acoplados al procesador. La memoria puede incluir uno o más programas que hacen que el procesador realice una o más de las operaciones descritas en la presente.

Las diferentes funciones analizadas en la presente pueden realizarse en un orden diferente y/o simultáneamente entre sí. Además, una o más de las funciones descritas anteriormente pueden ser opcionales o pueden combinarse. También se indica en la presente que, si bien lo anterior describe realizaciones de ejemplo de la invención, estas descripciones no deben verse en un sentido restrictivo. Más bien, existen diversas variaciones y modificaciones, que pueden realizarse sin apartarse del alcance de la presente invención tal como se define en las reivindicaciones adjuntas.

Claims (15)

REIVINDICACIONES

1. Un aparato (100, 199, 300) que comprende:

un receptor sigma delta en fase (108) acoplado a un puerto de entrada de radiofrecuencia que proporciona al menos una primera señal de agregación de portadora y una segunda señal de agregación de portadora; y

un receptor sigma delta de fase en cuadratura (104) acoplado al puerto de entrada de radiofrecuencia que proporciona al menos la primera señal de agregación de portadora y la segunda señal de agregación,

en donde el receptor sigma delta en fase (108) y el receptor sigma delta de fase en cuadratura (104) incluyen cada uno un circuito de etapa de resonador (330) que incluye al menos un condensador variable que varía las frecuencias de muesca para proporcionar bandas de paso para la primera señal de agregación de portadora y la segunda señal de agregación de portadora

en donde al menos un condensador variable comprende al menos un condensador de integración (CH2), y el aparato (100, 199, 300) comprende además:

una etapa mezcladora (310) para reducir la muestra de una señal recibida desde el puerto de entrada de radiofrecuencia, en donde la etapa mezcladora (310) incluye además un primer condensador de integración (CH1), y en donde el primer condensador de integración (CH1) está además acoplado a un circuito de etapa de capacidad de transferencia (320), que está acoplado al circuito de etapa de resonador (330).

2. El aparato (100, 199, 300) de la reivindicación 1, en donde el circuito de la etapa de resonador (330) incluye al menos una etapa de integración adicional (330B).

3. El aparato (100, 199, 300) según la reivindicación 1, en donde al menos un condensador variable varía las frecuencias de muesca moviendo al menos ceros de un segundo orden y/o filtro de bucle de orden superior del circuito de la etapa del resonador (330).

4. El aparato (100, 199, 300) de la reivindicación 1, en donde al menos un condensador comprende un condensador de filtro de bucle, un segundo condensador de integración (330A), un tercer condensador de integración (330B) o un condensador de muestreo (334A, 334B).

5. El aparato (100, 199, 300) de la reivindicación 4, en donde el circuito de la etapa de resonador (330) incluye el segundo condensador de integración (330A) acoplado en un primer lado al circuito de la etapa de capacidad de transferencia (320) y en un segundo lado a un entrada de un amplificador de transconductancia operacional (332).

6. El aparato (100, 199, 300) de la reivindicación 5, en donde el circuito de la etapa de resonador (330) incluye el condensador de filtro de bucle acoplado a una salida del amplificador de transconductancia operacional (332), y en donde el condensador de filtro de bucle está acoplado además al segundo condensador de integración (330A).

7. El aparato (100, 199, 300) de la reivindicación 5, en donde el circuito de etapa de resonador (330) incluye el tercer condensador de integración (330B) acoplado a una salida del amplificador de transconductancia operacional (332) y una entrada del cuantificador (340).

8. El aparato (100, 199, 300) de la reivindicación 5, en donde el circuito de la etapa del resonador (330) incluye el condensador de muestreo (334A, 334B) acoplado a la entrada del amplificador de transconductancia operacional (332), y en donde el condensador de muestreo está acoplado además a una salida del amplificador de transconductancia operacional (332).

9. El aparato (100, 199, 300) de la reivindicación 1, que además comprende:

al menos un decimador (195A, 195B) acoplado al receptor sigma delta en fase (108) y al receptor sigma delta de fase en cuadratura (104).

10. El aparato (100, 199, 300) de la reivindicación 1, que además comprende:

circuito de cancelación de señal para eliminar al menos una señal no deseada de una señal de salida generada por el receptor sigma delta en fase (108) y el receptor sigma delta de fase en cuadratura (104).

11. El aparato (100, 199, 300) de la reivindicación 10, en donde el circuito de cancelación de señal comprende un desfasador de 90 grados (120), un circuito de retardo (125) y al menos un combinador.

12. Un equipo de usuario que comprende el aparato (100, 199, 300) de la reivindicación 1.

13. El aparato (100, 199, 300) de la reivindicación 1, en donde el puerto de entrada de radiofrecuencia está configurado para recibir al menos una señal descendente convertida a una frecuencia intermedia.

14. Un método que comprende:

recibir, en un primer puerto de entrada de radiofrecuencia de un receptor sigma delta en fase (108), una señal que comprende una primera señal de agregación de portadora y una segunda señal de agregación de portadora; y

recibir, en un segundo puerto de entrada de radiofrecuencia de un receptor sigma delta de fase en cuadratura (104), la señal que comprende la primera señal de agregación de portadora y la segunda agregación de portadora, en dondeel receptor delta sigma en fase (108) y el receptor sigma delta de fase en cuadratura (104) incluyen cada uno un circuito de etapa de resonador(330) que incluye al menos un condensador variable que varía las frecuencias de muesca para proporcionar bandas de paso para la primera señal de agregación de portadora y la segunda señal de agregación de portadora, y

en donde al menos un condensador variable comprende al menos un condensador de integración (CH2); y

muestreo descendiente, en una etapa mezcladora (310), la señal recibida, en donde la etapa mezcladora (310) incluye un primer condensador de integración (CH1), y en donde el primer condensador de integración (CH1) está acoplado además a un circuito de etapa de capacidad de transferencia (320), que está acoplado al circuito de etapa de resonador (330).

15. Un medio de almacenamiento no transitorio legible por ordenador que incluye un código de programa que, cuando se ejecuta, hace que un aparato (100, 199, 300) realice un método según la reivindicación 14.