ES2537235T3 - Procedimiento de codificación de canal de información de longitud variable, usando un código de bloque (32,11) - Google Patents
Procedimiento de codificación de canal de información de longitud variable, usando un código de bloque (32,11) Download PDFInfo
- Publication number
- ES2537235T3 ES2537235T3 ES12154033.0T ES12154033T ES2537235T3 ES 2537235 T3 ES2537235 T3 ES 2537235T3 ES 12154033 T ES12154033 T ES 12154033T ES 2537235 T3 ES2537235 T3 ES 2537235T3
- Authority
- ES
- Spain
- Prior art keywords
- code
- base
- block code
- bit
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title abstract description 31
- 239000011159 matrix material Substances 0.000 abstract description 9
- 230000008859 change Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 101000741965 Homo sapiens Inactive tyrosine-protein kinase PRAG1 Proteins 0.000 description 2
- 102100038659 Inactive tyrosine-protein kinase PRAG1 Human genes 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2942—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes wherein a block of parity bits is computed only from combined information bits or only from parity bits, e.g. a second block of parity bits is computed from a first block of parity bits obtained by systematic encoding of a block of information bits, or a block of parity bits is obtained by an XOR combination of sub-blocks of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
- H03M13/3715—Adaptation to the number of estimated errors or to the channel state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0026—Transmission of channel quality indication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0072—Error control for data other than payload data, e.g. control data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
- H04L5/005—Allocation of pilot signals, i.e. of signals known to the receiver of common pilots, i.e. pilots destined for multiple users or terminals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/0091—Signalling for the administration of the divided path, e.g. signalling of configuration information
- H04L5/0092—Indication of how the channel is divided
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/20—Control channels or signalling for resource management
- H04W72/21—Control channels or signalling for resource management in the uplink direction of a wireless link, i.e. towards the network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W84/00—Network topologies
- H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
- H04W84/04—Large scale networks; Deep hierarchical networks
- H04W84/042—Public Land Mobile systems, e.g. cellular systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Quality & Reliability (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Software Systems (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mobile Radio Communication Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Un procedimiento de codificación de canal de bits de entrada con una longitud A, usando una matriz de generación de código de un código de bloque (32, A), que incluye 32 filas y A columnas, denominado en el presente documento a continuación secuencias base para el código de bloque (32, A), estando el procedimiento caracterizado por: codificación del canal de bits de entrada usando la secuencia base Mi.0 a la secuencia base Mi,A-1 del código de bloque (32, A) para generar bits codificados de una longitud de 32, donde A es un entero positivo no mayor de 11, y en el que las secuencias base Mi.0 a Mi,10 son tal como se definen en la Tabla 1:**Tabla**
Description
E12154033
18-05-2015
[Tabla 1]
En general, como es bien conocido en la técnica, aunque la ubicación entre filas o la ubicación entre columnas sea reemplazada por otras ubicaciones en el código de bloque, no hay ninguna diferencia en las prestaciones entre las palabras de código generadas. La siguiente Tabla 2 muestra un código de bloque específico, que es equivalente al código de bloque (32, 10) usado para la precitada codificación de información de TFCI que usa la ventaja precitada.
5
10
15
20
25
30
35
E12154033
18-05-2015
[Tabla 2]
Como puede apreciarse en el código de bloque mostrado en la Tabla 2, las ubicaciones de fila y de columna del código (32, 10) usado para la codificación de TFCI están cambiadas por otras ubicaciones, y las ubicaciones entre algunas columnas (o ubicaciones entre algunas filas en base al código de información de TFCI) están intercambiadas entre sí.
En otras palabras, según esta realización de la presente invención, pueden punzarse 12 filas, ya sea en el código de información de TFCI de formato (32, 10) (Tabla 1) o en su matriz equivalente (Tabla 2), o bien se seleccionan 20 filas del código de información de TFCI de formato (32, 10) (Tabla 1) o de su matriz equivalente (Tabla 2), de modo que se configure el código de bloque (20, 10), En este caso, desde el punto de vista del código de bloque de la Tabla 2, pueden punzarse 12 columnas, y pueden seleccionarse 20 columnas. No hay ninguna diferencia en las prestaciones de la modalidad entre el primer caso del uso de la Tabla 1 y el segundo caso del uso de la Tabla 2, Por conveniencia de la descripción y para una mejor comprensión de la presente invención, se supone que la presente invención usa el formato equivalente (Véase la Tabla 2) del código de información de TFCI si no hay ninguna mención en la descripción precitada.
Mientras tanto, el código (32, 10) usado para codificar la información de TFCI ha sido generado en base al código de Reed-Muller (RM). En este caso, a fin de implementar una realización de la corrección de errores, es muy importante para el anterior código (32, 10) buscar un patrón de punción que permita que una palabra de código tenga la distancia (dmin) más larga.
En comparación con esta realización, se describirá en detalle a continuación en la presente memoria una búsqueda exhaustiva, capaz de buscar un patrón óptimo de punción en una matriz de generación del código (32, 10) usado para la codificación de TFCI. Siempre que el número de columnas de una matriz de generación a punzar en la matriz de (32x10) (también indicada como matriz de (32*10)) esté fijado en imagen9 imagen10 “p”, el número de todos los
patrones disponibles de punción está indicado por . En este caso,
es indicativo del número de casos, cada uno de los cuales selecciona las p columnas entre 32 columnas.
Por ejemplo, si el valor de “p” es 12 (p = 12), hay distintas matrices de generación (10x20) (es decir,
225.792.840 = número de matrices de generación (10x20)), y la información de 10 bits (es decir, 210 = 1.024 = número de segmentos de información) se codifica en una palabra de código de 20 bits. Se calcula una distancia mínima de Hamming (dmin) entre palabras de código generadas por matrices individuales, de modo que se halle una matriz de generación con el valor más alto en la anterior distancia mínima de Hamming (dmin). Si se usa un patrón de punción para formar la matriz de generación que tenga el máximo valor (dmin), este patrón de punción es considerado como el último patrón finalmente hallado. Sin embargo, la generación del código óptimo de bloque (20, 10), en base a las etapas anteriores, requiere un gran número de cálculos, lo que da como resultado una mayor incomodidad de uso.
Por lo tanto, esta realización de la presente invención añade condiciones específicas de restricción al proceso para decidir el patrón de punción, de modo que reduzca la gama de un espacio de búsqueda para obtener un valor (dmin)
E12154033
18-05-2015
[Tabla 4]
E12154033
18-05-2015
decide según un procedimiento de generación de CQI. Para el proceso de codificación, la presente invención puede considerar un procedimiento para prestar soporte a todos los números de bits de información que oscilan entre 4 bits y 14 bits.
Por lo tanto, se describirá a continuación en la presente memoria el procedimiento de codificación de bloque (20, 5 14) que es capaz de prestar soporte a un máximo de 14 bits, añadiendo una columna, correspondiente al número de bit de información, al anterior código de bloque (20, 10).
A fin de buscar la columna añadida durante la búsqueda exhaustiva, deben ser llevados a cabo un gran número de cálculos. Por lo tanto, la ejecución de la búsqueda exhaustiva en todos los casos puede ser no efectiva, o indeseable.
10 En esta etapa, debería observarse que la sexta columna de la Tabla 6 está fijada en “1” y que es usada como una secuencia de base. Por lo tanto, si la columna añadida debe satisfacer la distancia mínima “d”, un número mínimo de “0” debe ser igual o mayor que “d”. En este ejemplo, el número “0” es igual a una distancia mínima entre palabras de código. Más detalladamente, una diferencia entre la columna añadida y la vieja sexta columna, compuesta por “1”, es indicativa de una distancia entre dos palabras de código, de modo que el número “0”
15 contenido en la columna añadida sea igual a la distancia entre las palabras de código.
En general, un máximo de una distancia mínima disponible para el código (20, 10) es 6. En la presente invención, un mínimo de una máxima distancia disponible para el código (20, 11) correspondiente a una versión extendida del código (20, 10) es 4. Más detalladamente, las características de distancia máxima, o mínima, basadas en diversos números de bit de información de la palabra de código de 20 bits pueden ser representadas por la Tabla 7.
20 [Tabla 7]
Por lo tanto, esta realización de la presente invención proporciona un procedimiento de agregado de columna, que permite que la distancia máxima, o mínima, de la columna añadida sea “4”. Según este procedimiento de agregado de columna, una columna que tenga al menos cuatro valores “0” es añadida a la columna añadida.
25 A fin de minimizar el número de momentos de búsqueda, se supone que la columna añadida de esta realización incluye 4 valores de “0” (es decir, cuatro valores “0”). De esta manera, si la columna añadida incluye los cuatro valores “0” y 16 valores de “1”, esta columna añadida puede ser configurada de varias maneras. Un ejemplo representativo de la columna añadida se muestra en la siguiente Tabla 8. Si el código (20, 10) de la Tabla 6 es extendido al código (20, 14), puede obtenerse la Tabla 8.
30
5
10
20
25
30
E12154033
18-05-2015
de los anteriores códigos de bloque, 12 secuencias con dirección de fila (correspondientes a la parte de combinación entre la parte 101a y la parte 103 de la FIG. 1) son añadidas, bien al código de bloque de la Tabla 9 o bien a su equivalente el código 102 de bloque (20, 14), de modo que el código 104 de bloque (32, 14) también pueda ser generado.
En este caso, el código convencional de información de TFCI mostrado en la Tabla 1, y su código equivalente, también puede ser usado como el código 101 de bloque (32, 10). El código de bloque de la Tabla 9 y su código equivalente también pueden ser usados como el código 102 de bloque (20, 14). En este caso, si la ubicación entre las filas y / o la ubicación entre las columnas del código de bloque convencional es / son cambiada(s) por otra(s), se forma el anterior código equivalente.
Preferiblemente, si el código es diseñado, el código diseñado debe permitir que la parte TBD 103 tenga las mejores prestaciones a una distancia mínima. En general, según diversas longitudes de bits de información y diversas longitudes de bits de codificación, se obtienen las siguientes prestaciones de distancia mínima, según se muestra en la Tabla 11.
[Tabla 11]
Con referencia a la Tabla 11, en el caso de la codificación de bloque (32, A), si “A” es mayor que “10”, un valor máximo de una distancia mínima de Hamming de la secuencia de base está limitado a “10”.
Por lo tanto, según una realización preferida de la presente invención, la parte 103 TBD de la FIG. 1, junto con la parte 102a del código 102 de bloque (20, 14), debe permitir que un valor máximo de la mínima distancia de Hamming de cada secuencia de base (correspondiente a la parte de combinación entre la parte 102a y la parte 103 de la FIG. 1) sea “10”. En este caso, la parte 102a corresponde a los bits de información de más de 10 bits. Con más detalle, si el número de secuencias de base adicionales es 1 o 2 (es decir, si “A” es 11 o 12), esto significa que una o dos secuencias de base son añadidas para permitir que una distancia mínima de Hamming de cada secuencia de base sea “10”. Si el número de secuencias de base adicionales es 3 o 4 (es decir, si “A” es 13 o 14), esto significa que tres o cuatro secuencias de base son añadidas para permitir que una distancia mínima de Hamming de cada secuencia de base sea “8”. El código de bloque (32, 10) para la codificación de información de TFCI incluye una secuencia de base en la cual todos y cada uno de los componentes son “1”, por lo que cada una de las secuencias de base adicionales puede incluir 10 valores “0”. En otras palabras, si el código de bloque (20, 14) es usado como el código de bloque de la Tabla 9, las secuencias de base individuales correspondientes a la parte 102a de la FIG. 1 incluyen 4 valores “0”, de modo que la parte de la secuencia de base correspondiente a la parte TBD pueda incluir 6 valores “0”.
Un ejemplo para satisfacer la condición precitada se muestra en la siguiente Tabla 12.
E12154033
18-05-2015
[Tabla 12]
Como puede apreciarse en la Tabla 12, si 12 filas del extremo inferior de la Tabla 12 son eliminadas, se forma el código (20, 14) para la transmisión del PUCCH. Si 14 filas del extremo inferior de la Tabla 12 son eliminadas, se 5 forma el código (18, 14). La aplicación variable del bit de información puede ser implementada fácilmente, y se obtienen de la Tabla 12 tantas secuencias de base de la Tabla 12 como el número de los correspondientes bits de información, de modo que las secuencias de base obtenidas sean usadas para el proceso de codificación. Si un número máximo de bits de información (es decir, un máximo número de bit de información) de la FIG. 12 es menor que 14 (es decir, 14 bits), tantas secuencias de base como el número predeterminado, innecesarias para la tabla 10 de secuencias de base, tal como la Tabla 9, pueden ser eliminadas de la columna derecha. Esto significa que
E12154033
18-05-2015
pueden ser añadidas tantas secuencias de base como el número de bits de información requeridos para el código de bloque (32, 10).
Por ejemplo, a condición de que un máximo número de bit de información está limitado a 11 bits, puede usarse el siguiente código de bloque (32, 11) de la Tabla 13.
[Tabla 13]
Mientras tanto, se describirá en detalle, a continuación en la presente memoria, un procedimiento para disponer el código de bloque (32, k), en consideración del código de bloque (16, k).
5
10
15
20
25
30
35
40
45
50
E12154033
18-05-2015
En la Tabla 14, durante la conversión de código desde el código (32, k) al código (20, k), si se eliminan 12 filas de la Tabla 14 en base a la fila más baja, se genera un código óptimo. Si se eliminan 14 filas de la Tabla 14 en base a la fila más baja, se genera el código (18, k). Si se eliminan 16 filas de la Tabla 14 en base a la fila más baja, se genera el código (16, k).
Mientras tanto, en base a la descripción precitada, si se necesita una palabra de código de más de 32 bits, puede llevarse a cabo el siguiente procedimiento de codificación de canal.
Si se necesita una palabra de código de más de 32 bits:
Si se necesita una palabra de código de más de 32 bits, la presente invención proporciona un procedimiento para generar el código (n, k) de longitud larga, repitiendo la anterior secuencia de base sobre la base del código (32, k)
o (20, k) usado como un código de base.
El código (32, k) o (20, k) puede ser fácilmente generado sobre la base de la Tabla 12 o la Tabla 14. Mientras tanto, a fin de asignar una capacidad de corrección de errores más potente, o más alta, a un bit de transmisión (Tx), la presente invención puede aumentar el número de bits de codificación (es decir, el número de bit de codificación). En este caso, es preferible que sea generado un nuevo código, correspondiente al número aumentado de bits de codificación, pero es muy difícil para un diseñador de código diseñar un nuevo código toda vez que aumenta el número de bits de codificación. Por lo tanto, uno de los procedimientos sencillos de generación es repetir el código de base en una longitud deseada. Si la longitud deseada no está exactamente representada por un múltiplo entero del código de base, el código de base se repite en al menos la longitud deseada, y pueden eliminarse tantos códigos de base como el número de bits en exceso. En este caso, aunque la presente invención es capaz de buscar un patrón óptimo de punción cada vez, la presente invención puede considerar esencialmente un procedimiento sencillo de punción en base a un bloque de correlación de tasa.
En este caso, la presente invención puede considerar el código (32, k) o (20, k) como el código de base. Por conveniencia de la descripción, la presente invención considera solamente un caso específico en el cual una longitud deseada tiene el tamaño de un múltiplo entero del código de base. En los casos restantes, se supone que la presente invención es capaz de obtener un código necesario usando el procedimiento de punción. Además, la presente invención es capaz de usar una cierta variedad de valores de “k”. En este caso, por conveniencia de la descripción, se supone que el tamaño máximo de “k” está fijado en 14. Aunque no hay ninguna mención del tamaño más pequeño, menor que 14, en la presente invención, es bien conocido para los expertos en la técnica que se selecciona y usa una secuencia de base correspondiente a una longitud correspondiente.
Por ejemplo, si se necesita el código (64, 14), el código (32, 14) puede ser repetido solamente dos veces. Si se necesita el código (40, 14), el código (20, 14) puede ser repetido solamente dos veces. Además, el código (32, 14) y el código (20, 14) son considerados simultáneamente como el código de base, por lo que el código (32, 14) y el código (20, 14) son adosados secuencialmente para configurar el código (52, 14).
Para concluir, puede determinarse que la combinación de códigos disponibles sea el código (a*32+b*20, 14) (donde “a” o “b” es un número entero mayor o igual que “0”.
Si el último número necesario de bit de codificación no está indicado por un múltiplo entero del código de base, el código de base se repite para que sea más largo que la longitud deseada, las partes innecesarias pueden ser cortadas de la parte final del código de tamaño más largo, o pueden ser punzadas usando los bloques de correlación de tasa.
Mientras tanto, según otro aspecto de la presente invención, después de que el orden de los bits de información ha sido invertido, puede repetirse a continuación el código de base.
Según lo descrito anteriormente, si el código de base se repite continuamente, las características de distancia mínima del código de base se mantienen sin ningún cambio, por lo que se repiten las características resultantes de distancia mínima. Por lo tanto, si el código con una distancia mínima original de 4 se repite dos veces, la distancia mínima aumenta dos veces, por lo que la distancia mínima del código resultante llega a “8”.
Sin embargo, a condición de que cualquier variación sea aplicada al bit de información durante la repetición anterior, aunque se use el bit de información que forma una palabra de código con una distancia mínima, una palabra de código generada por otro bit de información, cambiado por la repetición anterior, es capaz de formar otra palabra de código con la distancia más larga que la precitada distancia mínima. Si la distancia mínima no se repite según los principios precitados, puede diseñarse un código de modo que las características de distancia mínima puedan ser mayores que las de un múltiplo simple.
La presente invención puede considerar una cierta variedad de procedimientos para cambiar el bit de información. Por ejemplo, a fin de cambiar el bit de información precitado, puede usarse un procedimiento para usar una
5
10
15
20
25
30
35
40
45
50
E12154033
18-05-2015
versión invertida de una unidad de bit, y un procedimiento para permitir que el bit de información atraviese una secuencia aleatoria, tal como una secuencia de PN (Seudo Ruido), en la presente invención.
Además, la presente invención puede asignar distintas variaciones del bit de información a tiempos individuales de repetición, de modo que el bit de información sea cambiado de manera distinta toda vez que ocurre la repetición. Sin embargo, en este caso, aumenta la complejidad de un final de transmisión / recepción. Si la repetición es realizada varias veces, la presente invención puede no cambiar el bit de información la primera vez, y puede cambiar el bit de información la próxima vez.
Con más detalle, en el caso de repetir el código según esta realización, el bit de información no se cambia en la repetición par, sino que se cambia en la repetición impar. En otras palabras, la presente invención controla la variación del bit de información para que sea alternado toda vez que ocurre la repetición.
Por ejemplo, a condición de que el código (20, k) y el código (32, k) sean usados como los códigos de base, el código (40, k), el código (52, k) y el código (64, k) pueden ser generados según la presente invención. Una descripción detallada de los mismos se describirá a continuación en la presente memoria.
La FIG. 2 es un gráfico que ilustra prestaciones de distancia mínima obtenidas cuando el código de bloque (40, k), el código de bloque (52, k) y el código de bloque (64, k) son generados, a condición de que el código de bloque (20, k) y el código de bloque (32, k) sean usados como códigos de base.
Con referencia a la FIG. 2, “(40, k)_20+20” indica que el código (20, k) que actúa como el código de base se repite dos veces. “(20, k)_20rev” indica que el bit de información es invertido a partir del código (20, k) que actúa como el código de base. “(32, k)_32rev” puede ser analizado en el mismo procedimiento que el procedimiento precitado.
“(40, k)_20+20rev” indica que el código (20, k) usado como el código de base fue repetido dos veces, y que un bit de información fue cambiado según el procedimiento de alternación en el primer momento de repetición, y el bit de información fue a continuación invertido en el segundo momento de repetición. De esta manera, “(64, k)_32+32rev” también puede ser analizado en el mismo procedimiento que el anterior. Mientras tanto, “(52, k)_0+32rev” indica que los códigos (32, k) y (20, k) fueron seleccionados como códigos de base, que cada uno de los códigos de base seleccionados fue repetido solamente una vez y que el código (32, k) que actúa como el segundo código de base tuvo sus bits invertidos y que el bit de información fue a continuación aplicado al resultado de bits invertidos.
En la FIG. 2, si el valor de k está indicado por k > 4, el código “(40, k)_20” tiene prestaciones bajas, menores que las del código (32, k). Por lo tanto, puede reconocerse que la operación de usar el código (32, k) con un número menor de bits de codificación tiene buenas prestaciones, mayores que las de la operación de repetir el código (20, k) dos veces. En otras palabras, la repetición del código (32, k) con un número menor de bits de codificación tiene altas prestaciones, superiores a las de la repetición del código (20, k). Por lo tanto, la realización preferida de la presente invención proporciona un procedimiento para usar repetidamente el código (32, k) durante el proceso de codificación para un bit de codificación de longitud larga. En otras palabras, según esta realización de la presente invención, a condición de que el código (32, k) fuera seleccionado como el código de base, el número de bit (es decir, el número de bits) de la última secuencia de salida fuera igual o mayor que 32 (es decir, 32 bits) y que un múltiplo entero del código de base no fuera implementado, el código (32, k) se repite para que sea más largo que una longitud deseada, y las partes innecesarias (es decir, las correspondientes al número de bit de la secuencia de salida necesaria) son cortadas del final del resultado repetido.
La realización precitada puede ser analizada de la siguiente manera. Con más detalle, si la longitud de la secuencia de salida necesaria es de al menos 32 bits, puede reconocerse que el resultado codificado del código de bloque (32, k) fue repetido cíclicamente para obtener la secuencia anterior de salida. Esto es, a condición de que la palabra de código de 32 bits de longitud, que ha sido codificada en el canal por el código de bloque (32, k), está representada por b0, b1, b2, b3, ..., bB-1 (donde B = 32), y que la secuencia de salida más larga que la longitud de 32 bits (p. ej., la longitud de bits de “Q”) está representada por q0, q1, q2, q3, ..., qQ-1, la siguiente relación entre la secuencia de salida y la palabra de código de 32 bits de longitud, codificada en el canal, puede ser representada por la siguiente Ecuación 3.
[Ecuación 3]
qi= b(imod B), donde i = 0, 1, 2, ..., Q-1
Como puede apreciarse en la Ecuación 3, el componente de secuencia de salida con el índice “i” corresponde a un componente de palabra de código que tiene un índice correspondiente al valor del resultado de la operación módulo. En este caso, el valor del resultado de la operación módulo se obtiene cuando el índice “i” fue objeto de la operación módulo con el valor 32 de “B”. Si el valor de Q es mayor que 32, la secuencia de salida se obtiene cuando la secuencia codificada en el canal fue repetida cíclicamente. Esto también significa que el código (32, k)
5
10
15
20
25
30
E12154033
18-05-2015
fue repetido un número predeterminado de veces y que fue seleccionada y usada la parte correspondiente a la longitud de una palabra de código necesaria. Como es bien conocido para los expertos en la técnica, los resultados de la operación precitada han sido esencialmente iguales entre sí, pero han sido analizados de distintas maneras.
Mientras tanto, como puede apreciarse en la FIG. 2, las prestaciones del código “(52, k)_20+32rev” son iguales o mayores que las del código “(52, k)_20+32”, y las prestaciones del código “(40, k)_20+20rev” son iguales o mayores que las del “(40, k)_20+20”. Por lo tanto, a fin de mejorar las características de distancia mínima, el bit de información se repite sin ningún cambio en el primer momento de repetición, y a continuación es invertido en el siguiente momento de repetición.
Finalmente, si el número del último bit de información no está indicado por un múltiplo entero del código de base, el código de base se repite para que sea más largo que una longitud deseada, y las partes innecesarias pueden ser cortadas de la parte final del resultado repetido, o pueden ser punzadas por el procedimiento de bloques de correlación de tasa.
Mientras tanto, el procedimiento precitado para realizar la inversión de bit del bit de información, según el esquema de alternación, también puede ser aplicado, no solamente a la repetición del código de base precitado, sino también a otras repeticiones de diversos códigos de base. Por ejemplo, cuando se realiza la codificación repetitiva del código simplex de la información de control ACK / NACK, el bit de información es codificado sin ningún cambio en el primer momento de repetición, y el bit de información de la inversión de bits de la información de control ACK / NACK es a continuación codificado en el segundo momento de repetición.
Deberá observarse que la mayor parte de la terminología revelada en la presente invención está definida en consideración de funciones de la presente invención, y puede ser determinada de manera distinta según la intención de los expertos en la técnica, o las prácticas usuales. Por lo tanto, es preferible que la terminología precitada sea entendida en base a todos los contenidos revelados en la presente invención. Por ello, se pretende que la presente invención cobra las modificaciones y variaciones de la presente invención a condición de que estén incluidas en el alcance de las reivindicaciones adjuntas y sus equivalentes.
Es decir, la presente invención no está limitada solamente a las realizaciones descritas en la presente memoria, e incluye la más amplia gama equivalente a los principios y características revelados en la presente memoria.
Aplicabilidad industrial
Como es evidente a partir de la descripción anterior, el procedimiento de codificación de canal según la presente invención puede ser fácilmente aplicado a la codificación del otro canal del sistema de LTE de 3GPP, que transmite información de CQI / PMI a un enlace ascendente, mediante un canal PUSCH. Sin embargo, los procedimientos precitados no están limitados solamente al anterior sistema LTE de 3GPP, sino que también pueden ser aplicados a una gran variedad de esquemas de comunicación, cada uno de los cuales realiza la codificación de bloque sobre información de longitud variable.
Claims (1)
-
imagen1 imagen2 imagen3
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16492P | 1996-04-30 | ||
| US1649207P | 2007-12-24 | 2007-12-24 | |
| US2133708P | 2008-01-16 | 2008-01-16 | |
| US21337P | 2008-01-16 | ||
| US2801608P | 2008-02-12 | 2008-02-12 | |
| US28016P | 2008-02-12 | ||
| KR1020080074682A KR100970645B1 (ko) | 2007-12-24 | 2008-07-30 | 블록 코드를 이용한 다양한 길이를 가진 정보의 채널 코딩방법 |
| KR20080074682 | 2008-07-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2537235T3 true ES2537235T3 (es) | 2015-06-03 |
Family
ID=52577560
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES12154033.0T Active ES2537235T3 (es) | 2007-12-24 | 2008-12-23 | Procedimiento de codificación de canal de información de longitud variable, usando un código de bloque (32,11) |
| ES14191987.8T Active ES2686629T3 (es) | 2007-12-24 | 2008-12-23 | Codificación de canal usando un código (32,11) de bloque y un código (20,O) de bloque con longitud variable O |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES14191987.8T Active ES2686629T3 (es) | 2007-12-24 | 2008-12-23 | Codificación de canal usando un código (32,11) de bloque y un código (20,O) de bloque con longitud variable O |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US10924209B2 (es) |
| DK (1) | DK2495879T3 (es) |
| ES (2) | ES2537235T3 (es) |
| HU (1) | HUE038989T2 (es) |
| TR (1) | TR201812378T4 (es) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2537235T3 (es) | 2007-12-24 | 2015-06-03 | Lg Electronics Inc. | Procedimiento de codificación de canal de información de longitud variable, usando un código de bloque (32,11) |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000306997A (ja) | 1999-04-20 | 2000-11-02 | Nec Corp | バリアメタル層を有する半導体装置及びその製造方法 |
| US6882636B1 (en) | 1999-07-06 | 2005-04-19 | Samsung Electronics Co., Ltd. | Apparatus and method for encoding/decoding transport format combination indicator in CDMA mobile communication system |
| ATE525822T1 (de) * | 1999-11-18 | 2011-10-15 | Lg Electronics Inc | Verfahren zur kodierung und übertragung von formatkombinationsindikatoren |
| KR100421164B1 (ko) | 2000-06-12 | 2004-03-04 | 삼성전자주식회사 | 이동통신시스템에서 전송율 정보 부호화 및 복호화 장치 및 방법 |
| WO2002015409A1 (en) | 2000-08-18 | 2002-02-21 | Samsung Electronics Co., Ltd | Channel coding/decoding apparatus and method for a cdma mobile communication system |
| AU767790B2 (en) | 2000-10-09 | 2003-11-27 | Samsung Electronics Co., Ltd. | Apparatus and method for coding/decoding TFCI bits in an asynchronous CDMA communication system |
| AU2002233767B2 (en) | 2001-02-15 | 2005-01-06 | Samsung Electronics Co., Ltd | Apparatus and method for coding/decoding channels in a mobile communication system |
| KR100834662B1 (ko) | 2001-11-21 | 2008-06-02 | 삼성전자주식회사 | 부호분할 다중접속 이동통신시스템에서의 부호화 장치 및 방법 |
| KR100879942B1 (ko) | 2002-02-16 | 2009-01-22 | 엘지전자 주식회사 | 채널품질지시자 코딩을 위한 기저수열 생성방법 |
| GB2412553B (en) | 2002-02-16 | 2006-02-15 | Lg Electronics Inc | Cqi coding method for hs-dpcch |
| KR100557102B1 (ko) | 2002-09-07 | 2006-03-03 | 삼성전자주식회사 | 이동통신 시스템에서 직교부호의 길이에 상관없는 공동검출 수신 장치 및 방법 |
| SG113440A1 (en) | 2002-11-19 | 2005-08-29 | St Microelectronics Asia | Method and apparatus for a transport format combination indicator (tfci) decoder |
| KR100548346B1 (ko) | 2003-05-13 | 2006-02-02 | 엘지전자 주식회사 | 이동통신 시스템에서의 ｔｆｃｉ 전송 방법 |
| US7721179B2 (en) | 2004-09-15 | 2010-05-18 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding/decoding transmission information in mobile telecommunication system |
| CN100411476C (zh) | 2004-09-20 | 2008-08-13 | 华为技术有限公司 | 一种宽带码分多址系统中上行增强链路信令编码方法 |
| WO2006114855A1 (ja) | 2005-04-18 | 2006-11-02 | Mitsubishi Denki Kabushiki Kaisha | 送信局、受信局および無線通信方法 |
| US7934137B2 (en) | 2006-02-06 | 2011-04-26 | Qualcomm Incorporated | Message remapping and encoding |
| KR20080104376A (ko) | 2006-03-17 | 2008-12-02 | 미쓰비시덴키 가부시키가이샤 | 통신 장치, 복호 장치, 정보 전송 방법 및 복호 방법 |
| CN100546205C (zh) | 2006-04-29 | 2009-09-30 | 北京泰美世纪科技有限公司 | 构造低密度奇偶校验码的方法、译码方法及其传输系统 |
| HUE028112T2 (en) | 2006-08-18 | 2016-11-28 | Qualcomm Inc | Feedback Pre-Encoding Control Signal (PCI) and Channel Quality Signal (CQI) Feedback in a Wireless Communication System |
| KR100970645B1 (ko) | 2007-12-24 | 2010-07-15 | 엘지전자 주식회사 | 블록 코드를 이용한 다양한 길이를 가진 정보의 채널 코딩방법 |
| KR100983282B1 (ko) | 2007-12-24 | 2010-09-24 | 엘지전자 주식회사 | 블록 코드를 이용한 다양한 길이를 가진 정보의 채널 코딩방법 |
| ES2537235T3 (es) | 2007-12-24 | 2015-06-03 | Lg Electronics Inc. | Procedimiento de codificación de canal de información de longitud variable, usando un código de bloque (32,11) |
-
2008
- 2008-12-23 ES ES12154033.0T patent/ES2537235T3/es active Active
- 2008-12-23 TR TR2018/12378T patent/TR201812378T4/tr unknown
- 2008-12-23 HU HUE14191987A patent/HUE038989T2/hu unknown
- 2008-12-23 DK DK12154033T patent/DK2495879T3/en active
- 2008-12-23 ES ES14191987.8T patent/ES2686629T3/es active Active
-
2019
- 2019-06-24 US US16/450,216 patent/US10924209B2/en active Active
-
2020
- 2020-07-02 US US16/920,136 patent/US10944505B2/en active Active
-
2021
- 2021-02-18 US US17/179,119 patent/US11533125B2/en active Active
-
2022
- 2022-11-11 US US17/985,313 patent/US11791931B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20230119736A1 (en) | 2023-04-20 |
| US11791931B2 (en) | 2023-10-17 |
| US20190312672A1 (en) | 2019-10-10 |
| US11533125B2 (en) | 2022-12-20 |
| ES2686629T3 (es) | 2018-10-18 |
| US20210176003A1 (en) | 2021-06-10 |
| DK2495879T3 (en) | 2015-03-02 |
| US20200336245A1 (en) | 2020-10-22 |
| TR201812378T4 (tr) | 2018-09-21 |
| US10924209B2 (en) | 2021-02-16 |
| HUE038989T2 (hu) | 2018-12-28 |
| US10944505B2 (en) | 2021-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2440810T3 (es) | Procedimiento de codificación de canal de información de longitud variable, usando un código de bloque (32,14) | |
| KR102206307B1 (ko) | 폴라 코드를 사용하여 데이터를 인코딩하는 방법 및 장치 | |
| ES2397665T3 (es) | Turbo-codificación con intercaladores libres de contención | |
| JP5801927B2 (ja) | 下り制御情報伝送方法及びそのためのコードワード生成方法 | |
| JP5442024B2 (ja) | 誤り訂正符号化方法および装置ならびにそれを用いた通信システム | |
| JP5174177B2 (ja) | ブロックコードを用いた様々な長さを有する情報のチャネルコーディング方法 | |
| US20080109618A1 (en) | Parallel interleaving apparatus and method | |
| CN1417967A (zh) | 数据发送和接收设备中的交织器去相关 | |
| ES2537235T3 (es) | Procedimiento de codificación de canal de información de longitud variable, usando un código de bloque (32,11) | |
| JP6381400B2 (ja) | インタリーバ生成方法及びインタリーバ生成装置 | |
| JP5411984B2 (ja) | ブロックコードを用いた様々な長さを有する情報のチャネルコーディング方法 |