ES2332836T3 - Aparato y metodo de procesamiento de datos. - Google Patents
Aparato y metodo de procesamiento de datos. Download PDFInfo
- Publication number
- ES2332836T3 ES2332836T3 ES08253420T ES08253420T ES2332836T3 ES 2332836 T3 ES2332836 T3 ES 2332836T3 ES 08253420 T ES08253420 T ES 08253420T ES 08253420 T ES08253420 T ES 08253420T ES 2332836 T3 ES2332836 T3 ES 2332836T3
- Authority
- ES
- Spain
- Prior art keywords
- symbols
- data
- address
- ofdm
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/276—Interleaving address generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2739—Permutation polynomial interleaver, e.g. quadratic permutation polynomial [QPP] interleaver and quadratic congruence interleaver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
- H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6552—DVB-T2
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Multimedia (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Hardware Redundancy (AREA)
- Communication Control (AREA)
Abstract
Un aparato de procesamiento de datos operativo para mapear símbolos de datos recibidos desde un número predeterminado de señales de subportadoras de un símbolo Multiplexado por División de Frecuencias Ortogonales, OFDM, en un flujo de símbolos de salida, comprendiendo el aparato de procesamiento un desintercalador (314) operativo para ingresar en una memoria (540) del intercalador el número predeterminado de símbolos de datos a partir de las señales de subportadora OFDM, y para leer desde la memoria (540) los símbolos de datos hacia el flujo de símbolos de datos para realizar el mapeo, siendo la lectura de salida en un orden diferente al ingreso, determinándose el orden a partir de un conjunto de direcciones, con la consecuencia de que los símbolos de datos son desintercalados a partir de las señales de subportadora OFDM, un generador (542) de direcciones operativo para generar el conjunto de direcciones, generándose una dirección para cada uno de los símbolos de datos recibidos, con el objeto de indicar la señal subportadora OFDM desde la que el símbolo de datos recibido ha de mapearse en el flujo de símbolos de salida, comprendiendo el generador (542) de direcciones un registro (200) de desplazamiento de retroalimentación lineal que incluye un número predeterminado de etapas del registro y que es operativo para generar una secuencia de bits pseudoaleatoria de acuerdo con un polinomio generador, un circuito (210) de permutación operativo para recibir el contenido de las etapas (200) del registro de desplazamiento y para permutar los bits presentes en las etapas del registro de acuerdo con un código de permutación con el objeto de formar una dirección de una de las subportadoras OFDM, y una unidad de control (224) operativa en combinación con un circuito (216) de verificación de direcciones, para regenerar una dirección cuando una dirección generada excede una dirección válida máxima predeterminada, caracterizado porque la dirección válida máxima predeterminada es menor que mil veinticuatro, el registro (200) de desplazamiento de retroalimentación lineal tiene nueve etapas de registro con un polinomio generador para el registro de desplazamiento de retroalimentación lineal, de R''i[8] = R''i-1[0] R''i-1[4], y el código de permutación forma, con un bit adicional, una dirección de diez bits R i[n] para el i-ésimo símbolo de datos a partir del bit presente en la n-ésima etapa de registro ''R-i[n], de acuerdo con la tabla: **(Ver fórmula)**
Description
Aparato y método de procesamiento de datos.
La presente invención se refiere a aparatos de
procesamiento de datos operativos para mapear símbolos de datos
recibidos desde un número predeterminado de señales de subportadora
de un símbolo OFDM en un flujo de símbolos de salida. La presente
invención se refiere también a generadores de direcciones para
utilizar en la escritura de símbolos en, y lectura de símbolos
desde, la memoria del intercalador.
Las realizaciones de la presente invención
pueden proporcionar un receptor OFDM.
\vskip1.000000\baselineskip
El estándar Difusión de Video Digital -
Terrestre (Digital Video Broadcasting-Terrestrial,
DVB-T) utiliza Multiplexado por División de
Frecuencias Ortogonales (OFDM, Orthogonal Frequency Division
Multiplexing) para comunicar a receptores datos que representan
imágenes de video y sonido, a través de una señal de difusión de
comunicaciones por radio. Es sabido que hay dos modos para el
estándar DVB-T que se conocen como el modo 2k y el
modo 8k. El modo 2k proporciona 2048 subportadoras mientras que el
modo 8k proporciona 8192 subportadoras. Análogamente, para el
estándar Difusión de Video Digital - Portátil
(DVB-H, Digital Video Broadcasting - Handheld) se
ha previsto un modo 4k en el que el número de subportadoras es de
4096.
Para mejorar la integridad de los datos
comunicados utilizando DVB-T o DVB-H
se proporciona un intercalador de símbolos para intercalar símbolos
de datos de entrada a medida que estos símbolos son mapeados en las
señales de subportadora de un símbolo OFDM. Un intercalador de
símbolos semejante comprende una memoria de intercalador en
combinación con un generador de direcciones. El generador de
direcciones genera una dirección para cada uno de los símbolos de
entrada, indicando cada dirección una de las señales de subportadora
del símbolo OFDM sobre la cual se ha de mapear el símbolo de datos.
Para el modo 2k y el modo 8k se ha descrito una disposición en el
estándar DVB-T para generar las direcciones para el
mapeo. Análogamente, para el modo 4k del estándar
DVB-H se ha previsto una disposición para generar
direcciones para el mapeo y en la solicitud de patente europea
EP-A-1 463 256 se describe un
generador de direcciones para implementar este mapeo. El generador
de direcciones comprende un registro de desplazamiento de
retroalimentación lineal que sirve para generar una secuencia de
bits pseudoaleatoria y un circuito de permutación. El circuito de
permutación permuta el orden del contenido del registro de
desplazamiento de retroalimentación lineal, para generar una
dirección. La dirección proporciona una indicación de una
localización de memoria de la memoria de intercalador, para escribir
el símbolo de datos de entrada en la memoria de intercalador, o
leer el símbolo datos de entrada desde esta, para el mapeo en una
de las señales de subportadora del símbolo OFDM. Análogamente, se
dispone un generador de direcciones en el receptor para generar
direcciones de la memoria del intercalador, con el objeto de
escribir los símbolos de datos recibidos en la memoria de
intercalador, o leer los símbolos de datos desde esta para formar un
flujo de datos de salida.
En un artículo publicado titulado
"DVB-RCT: A standard for Interactive
DVB-T", de G. Faria y F. Scalise, se describen
dos sistemas para implementar un canal de retorno para DVB
Terrestre.
En el documento US 6 353 900 se describe un
intercalador que incluye un generador de direcciones para generar
una dirección de una memoria del intercalador utilizando un
generador de números pseudoaleatorios. Los datos se escriben en la
memoria de intercalador en orden secuencial, y a continuación se
leen utilizando direcciones especificadas por el generador de
direcciones.
De acuerdo con otro desarrollo del estándar de
difusión denominado Difusión de Video Digital - Terrestre y
conocido como DVB-T2, se ha propuesto la posibilidad
de proporcionar otros modos para comunicar datos.
\vskip1.000000\baselineskip
De acuerdo con un aspecto de la presente
invención se proporciona un aparato de procesamiento de datos
dispuesto para, en funcionamiento, mapear símbolos de datos
recibidos desde una serie predeterminada de señales de subportadora
de un símbolo Multiplexado por División de Frecuencias Ortogonales
(OFDM) en un flujo de símbolos de salida. El aparato de
procesamiento de datos comprende un desintercalador dispuesto para
ingresar en una memoria de intercalador el número predeterminado de
símbolos de datos procedentes de las señales de subportadora OFDM,
y para leer desde la memoria los símbolos de datos hacia el flujo de
símbolos de salida con el objeto de llevar a cabo el mapeo, siendo
la lectura de salida en un orden diferente a la lectura de entrada,
determinándose el orden a partir de un conjunto de direcciones, con
la consecuencia de que los símbolos de datos son desintercalados
desde las señales de subportadora OFDM. Se dispone un generador de
direcciones para generar el conjunto de direcciones, generándose
una dirección para cada uno de los símbolos de datos recibidos, con
el objeto de indicar la señal subportadora OFDM desde la que ha de
mapearse el símbolo de datos recibido, en el flujo de símbolos de
salida.
El generador de direcciones comprende un
registro de desplazamiento de retroalimentación lineal que incluye
un número predeterminado de etapas de registro y es operativo para
generar una secuencia de bits pseudoaleatoria de acuerdo con un
polinomio generador, un circuito de permutación y una unidad de
control. El circuito de permutación es operativo para recibir el
contenido de las etapas de los registros de desplazamiento y para
permutar los bits presentes en las etapas de los registros de
acuerdo con un código de permutación, con el objeto de crear una
dirección de una de las subportadoras OFDM.
La unidad de control es operativa en combinación
con un circuito de verificación de direcciones para regenerar una
dirección, cuando una dirección generada excede una dirección válida
máxima predeterminada. El aparato de procesamiento de datos está
caracterizado porque la dirección válida máxima predeterminada es
menor que mil veinticuatro, el registro de desplazamiento de
retroalimentación lineal tiene nueve etapas de registro con un
polinomio generador para el registro de desplazamiento de
retroalimentación lineal, de R'_{i}[8] =
R'_{i-1}[0]\oplus
R'_{i-1}[4], y el código de
permutación forma, con un bit adicional, una dirección de diez bits
R_{i}[n] para el i-ésimo símbolo de datos a partir del bit
presente en la n-ésima etapa del registro R'_{i}[n], de
acuerdo con la tabla:
Aunque dentro del estándar DVB-T
se conoce el proporcionar el modo 2k y el modo 8k, y el estándar
DVB-H proporciona un modo 4k, se ha propuesto
proporcionar un modo 1k para DVB-T2. Si bien el modo
8k proporciona una disposición para establecer una red de una sola
frecuencia con suficientes períodos de protección para acomodar
mayores retardos de propagación entre transmisores DVB, es sabido
que el modo 2k proporciona una ventaja en aplicaciones móviles.
Esto se debe a que el período de símbolos 2k es solo la cuarta parte
del período de símbolos 8k, lo que permite que la estimación de
canal se actualice con mayor frecuencia permitiendo que el receptor
siga con mayor precisión la variación temporal del canal debida a
efecto Doppler y otros. Por lo tanto el modo 2k es ventajoso para
aplicaciones móviles. Sin embargo, se ha planteado la necesidad de
un sistema de comunicaciones OFDM acorde con el estándar
DVB-T2 para comunicar en entornos incluso más
severos, lo que requiere que un receptor trabaje con mayores
variaciones temporales en el canal de comunicaciones, tal como en
aplicaciones móviles. Por lo tanto se ha propuesto un modo 1k,
aunque con el modo 1k se necesitará una red de múltiples
frecuencias que complica una disposición de transmisores para
proporcionar un sistema de difusión. Sin embargo, para proporcionar
el modo 1k debe proporcionarse un intercalador de símbolos para
mapear los símbolos de datos de entrada a las señales de
subportadora del símbolo OFDM.
Las realizaciones de la presente invención
pueden proporcionar un aparato de procesamiento de datos operativo
como un intercalador de símbolos para mapear símbolos de datos
recibidos desde un símbolo OFDM, en un flujo de datos de salida, en
el que el número de las subportadoras del símbolo OFDM que llevan
los símbolos de datos es de sustancialmente mil señales de
subportadora. En una realización, el número de señales de
subportadora puede ser un valor que se encuentre sustancialmente
entre setecientos y mil veinticuatro. Además, los símbolos OFDM
pueden incluir subportadoras piloto, que están organizadas para
transportar símbolos conocidos, y la dirección válida máxima
predeterminada depende del número de símbolos de subportadora piloto
presentes en el símbolo OFDM. Así, el modo 1k puede proporcionarse
por ejemplo para un estándar DVB tal como DVB-T2,
DVB-Cable 2, DVB-T o
DVB-H.
Mapear símbolos de datos a ser transmitidos
sobre, y recibidos desde, las señales de subportadora de un símbolo
OFDM, donde el número de señales de subportadora es de
aproximadamente mil, representa un problema técnico que requiere
análisis de simulación y pruebas para establecer un polinomio
generador apropiado para el registro de desplazamiento de
retroalimentación lineal y el orden de permutación. Esto se debe a
que el mapeo requiere que los símbolos sean intercalados en las
señales de subportadora, con la consecuencia de que los sucesivos
símbolos procedentes del flujo de datos de entrada se separan en
frecuencia en una cantidad máxima posible, para optimizar el
rendimiento de los esquemas de codificación de corrección de
errores.
Los esquemas de codificación de corrección de
errores tales como la codificación LDPC/BCH, que se ha propuesto
para DVB-T2, funcionan mejor cuando no están
correlacionados el ruido y la degradación de los valores de símbolos
resultantes de la comunicación. Los canales de difusión terrestre
pueden padecer cierto desvanecimiento correlacionado, en los
dominios tanto de tiempo como de frecuencias. Así, mediante el
recurso de separar en lo posible símbolos codificados en diferentes
señales de subportadora del símbolo OFDM, puede incrementarse el
rendimiento de los esquemas de codificación de corrección de
errores.
Como se explicará, a partir del análisis de
simulación del rendimiento se ha descubierto que el polinomio
generador para el registro de desplazamiento de retroalimentación
lineal, en combinación con el orden de los circuitos de permutación
indicado arriba, proporcionan un buen rendimiento. Además, al
proporcionar una disposición que pueda implementar la generación de
direcciones para cada uno de los modos 2k, 4k y 8k mediante el
recurso de cambiar las entradas del polinomio generador para el
registro de desplazamiento de retroalimentación lineal y el orden
de permutación, puede proporcionarse una implementación eficaz en
costes del intercalador de símbolos para el modo 1k. Además, un
transmisor y un receptor pueden cambiarse entre el modo 1k, el modo
2k, el modo 4k, el modo 8k y el modo 16k mediante el recurso de
cambiar el polinomio generador y los órdenes de permutación. Esto
puede realizarse en soporte lógico (o por medio de la señalización
incorporada) mediante lo que se proporciona una implementación
flexible.
El bit adicional, que se utiliza para formar la
dirección a partir del contenido del registro de desplazamiento de
retroalimentación lineal, puede producirse mediante un circuito de
conmutación que cambia entre 1 y 0 para cada dirección, para así
reducir la probabilidad de que si una dirección excede la dirección
válida máxima predeterminada, entonces la siguiente dirección sea
una dirección válida. En un ejemplo, el bit adicional es el bit más
significativo.
En un ejemplo, el anterior código de permutación
se utiliza para generar las direcciones con el objeto de llevar a
cabo la intercalación para sucesivos símbolos OFDM. En otros
ejemplos, el anterior código de permutación es uno de una
pluralidad de códigos de permutación que se cambian con el objeto de
reducir la posibilidad de que bits sucesivos o de datos que están
próximos en el orden en un flujo de datos de entrada, sean mapeados
a la misma subportadora de un símbolo OFDM. En el ejemplo, se
utiliza un código de permutación diferente para llevar a cabo la
intercalación entre sucesivos símbolos OFDM. El uso de diferentes
códigos de permutación para sucesivos símbolos OFDM puede
proporcionar una ventaja cuando el aparato de procesamiento de datos
sea operativo para intercalar los símbolos de datos de entrada en
las señales de subportadora de símbolos OFDM tanto pares como
impares, para un transmisor solo mediante el recurso de ingresar los
símbolos de datos en la memoria en un orden secuencial y leer los
símbolos de datos desde la memoria de acuerdo con el conjunto de
direcciones generadas por el generador de direcciones, y para un
receptor solo mediante el recurso de ingresar los símbolos de datos
en la memoria de acuerdo con el conjunto de direcciones generadas
por el generador de direcciones y leer los símbolos de datos desde
la memoria en un orden secuencial.
En las reivindicaciones anexas se definen
diversos aspectos y características de la presente invención. Otros
aspectos de la presente invención incluyen un método para mapear
símbolos recibidos desde un número predeterminado de señales de
subportadora de un símbolo Multiplexado por División de Frecuencias
Ortogonales (OFDM) en un flujo de símbolos de salida, así como un
receptor.
Se describirán realizaciones de la presente
invención solo a modo de ejemplo, con referencia a los dibujos
anexos en los que las partes iguales reciben números de referencia
correspondientes, y en los cuales:
la figura 1 es un diagrama esquemático de
bloques de un transmisor OFDM codificado que puede utilizarse, por
ejemplo, con el estándar DVB-T2;
la figura 2 es un diagrama esquemático de
bloques, de partes del transmisor mostrado en la figura 1, en el
que un mapeador de símbolos y un constructor de cuadros ilustran el
funcionamiento de un intercalador;
la figura 3 es un diagrama esquemático de
bloques, del intercalador de símbolos mostrado en la figura 2;
la figura 4 es un diagrama esquemático de
bloques, de una memoria de intercalador mostrada en la figura 3 y
el correspondiente desintercalador de símbolos en el receptor;
la figura 5 es un diagrama esquemático de
bloques de un generador de direcciones mostrado en la figura 3,
para el modo 1k;
la figura 6(a) es un diagrama que ilustra
resultados para un intercalador que utiliza el generador de
direcciones mostrado en la figura 5 para símbolos pares, y la
figura 6(b) es un diagrama que ilustra resultados de
simulación de diseños para símbolos impares, mientras que la figura
6(c) es un diagrama que ilustra resultados comparativos para
un generador de direcciones que utiliza un código de permutación
diferente para símbolos pares, y la figura 6(d) es un
diagrama correspondiente para símbolos impares;
la figura 7 es un diagrama esquemático de
bloques de un receptor OFDM codificado, que puede utilizarse por
ejemplo con el estándar DVB-T2;
la figura 8 es un diagrama esquemático de
bloques de un desintercalador de símbolos que aparece en la figura
7;
la figura 9(a) es un diagrama que ilustra
resultados para un intercalador para símbolos OFDM pares y la figura
9(b) es un diagrama que ilustra resultados para símbolos
OFDM impares;
la figura 10 proporciona un diagrama esquemático
de bloques del intercalador de símbolos mostrado en la figura 3,
ilustrando un modo de funcionamiento en el que la intercalación se
lleva a cabo solo según un modo de intercalación impar; y
la figura 11 proporciona un diagrama esquemático
de bloques del desintercalador de símbolos mostrado en la figura 8,
ilustrando el modo de funcionamiento en el que la intercalación se
lleva a cabo solo según el modo de intercalación impar.
Se ha propuesto que el número de modos que están
disponibles dentro del estándar DVB-T2 debería
extenderse para incluir un modo 1k, un modo 16k y un modo 32k. La
siguiente descripción se proporciona para ilustrar el
funcionamiento de un intercalador de símbolos acorde con la técnica
actual, si bien se apreciará que el intercalador de símbolos puede
utilizarse con otros modos y otros estándares DVB.
La figura 1 proporciona un diagrama de bloques
ejemplar de un transmisor OFDM codificado que puede utilizarse, por
ejemplo, para transmitir imágenes de video y señales de audio de
acuerdo con el estándar DVB-T2. En la figura 1, una
fuente de programa genera datos a transmitir por el transmisor
COFDM. Un codificador 2 de video, un codificador 4 de audio y un
codificador 6 de datos generan video, audio y otros datos a
transmitir, que son suministrados a un multiplexor 10 de programa.
La salida del multiplexor 10 de programa forma un flujo
multiplexado con otra información necesaria para comunicar el video,
el audio y otros datos. El multiplexor 10 proporciona un flujo
sobre un canal de conexión 12. Puede haber muchos de tales flujos
multiplexados, que son suministrados a diferentes bifurcaciones A,
B, etcétera. Por simplicidad se describirá solo la bifurcación
A.
Como se muestra en la figura 1, un transmisor
OFDM 20 recibe el flujo en un bloque 22 de distribución de energía
y adaptación del multiplexor. El bloque 22 de distribución de
energía y adaptación del multiplexor aleatoriza los datos y
suministra los datos apropiados a un codificador 24 de corrección de
errores hacia adelante, que lleva a cabo codificación de corrección
de errores del flujo. Hay previsto un intercalador 26 de bits para
intercalar los bits de datos codificados, que para el ejemplo de
DVB-T2 es la salida del codificador LDCP/BCH. La
salida procedente del intercalador 26 de bits es suministrada a un
mapeador 28 de bits a constelación, que mapea grupos de bits a un
punto de constelación, que se utilizará para transportar los bits de
datos codificados. Las salidas procedentes del mapeador 28 de bits
a constelación son etiquetas de puntos de constelación que
representan componentes reales e imaginarias. Las etiquetas de
puntos de constelación representan símbolos de datos formados a
partir de dos o más bits dependiendo del esquema de modulación
utilizado. Serán aludidas como celdas de datos. Estas celdas de
datos se pasan a través de un intercalador temporal 30 cuyo efecto
es intercalar celdas de datos resultantes de múltiples palabras de
código LDPC.
Las celdas de datos son recibidas por un
constructor 32 de cuadros, con celdas de datos producidas por la
bifurcación B, etcétera, en la figura 1, a través de otros canales
31. A continuación el constructor 32 de cuadros conforma muchas
celdas de datos en secuencias a transportar sobre símbolos OFDM,
donde un símbolo OFDM comprende una serie de celdas de datos,
estando cada celda de datos mapeada a una de las subportadoras. El
número de subportadoras dependerá del modo de funcionamiento del
sistema, que puede incluir uno entre 1k, 2k, 4k, 8k, 16k o 32k,
cada uno de las cuales proporciona un número diferente de
subportadoras, por ejemplo de acuerdo con la siguiente tabla:
Así, en un ejemplo el número de subportadoras
para el modo 1k es de setecientas cincuenta y seis. Para el sistema
DVB-T2, el número de subportadoras por símbolo OFDM
puede variar en función del número de portadoras piloto y otras
reservadas. Así en DVB-T2, a diferencia de
DVB-T, el número de subportadoras para transporte
de datos no es fijo. Los organismos de radiodifusión pueden
seleccionar uno de los modos operativos entre 1k, 2k, 4k, 8k, 16k y
32k, proporcionando cada uno un rango de subportadoras para datos
por símbolo OFDM, siendo el máximo disponible para cada uno de
estos modos 1024, 2048, 4096, 8192, 16384 y 32768 respectivamente.
En DVB-T2, un cuadro de capa física se compone de
muchos símbolos OFDM. Típicamente el cuadro comienza con uno o más
preámbulos o símbolos OFDM P2, que a continuación van seguidos por
una carga útil numérica que lleva símbolos OFDM. El final del
cuadro de capa física está marcado por un símbolo de cierre del
cuadro. Para cada modo operativo, el número de subportadoras puede
ser diferente para cada tipo de símbolo. Además, este puede variar
para cada uno en función de si se selecciona extensión de ancho de
banda, de si se habilita reserva de tono y en función de qué patrón
de subportadora piloto se ha seleccionado. Así, es difícil una
generalización a un número específico de subportadoras por símbolo
OFDM. Sin embargo, el intercalador de frecuencias para cada modo
puede intercalar cualquier símbolo cuyo número de subportadoras sea
menor o igual que el número disponible máximo de subportadoras para
el modo dado. Por ejemplo, en el modo 1k el intercalador funcionaría
para símbolos con el número de subportadoras siendo menor o igual
que 1024, y en el modo 16k lo haría con el número de subportadoras
siendo menor o igual que 16384.
A continuación la secuencia de celdas de datos a
ser transportada en cada símbolo COFDM se pasa al intercalador 33
de símbolos. Después se genera el símbolo COFDM mediante un bloque
37 constructor de símbolos COFDM, que introduce señales piloto y de
sincronización alimentadas desde un formador 36 de señales
incorporadas y pilotos. Después, un modulador OFDM 38 forma el
símbolo OFDM en el dominio de tiempos, el cual se suministra a un
procesador 40 de inserción de protecciones para generar un
intervalo de protección entre símbolos, y después a un convertidor
42 digital a analógico y finalmente a un amplificador de RF dentro
de un frontal de RF 44, para la eventual difusión mediante el
transmisor COFDM desde una antena 46.
\vskip1.000000\baselineskip
Para proporcionar un nuevo modo 1k ha de
definirse varios elementos, uno de los cuales es el intercalador de
símbolos 1k 33. El mapeador 28 de bits a constelación, el
intercalador 33 de símbolos y el constructor 32 de cuadros se
muestran con más detalle en la figura 2.
Como se ha explicado arriba, la presente
invención proporciona una prestación para proporcionar un mapeo casi
óptimo de los símbolos de datos a las señales de subportadora OFDM.
Según la técnica del ejemplo, se proporciona el intercalador de
símbolos para llevar a cabo el mapeo óptimo de los símbolos de datos
de entrada a señales de subportadora COFDM, de acuerdo con un
código de permutación y un polinomio generador que han sido
verificados por análisis de simulación.
Como se muestra en la figura 2, se proporciona
una ilustración ejemplar más detallada del mapeador 28 de bits a
constelación de símbolos y el constructor 32 de cuadros, para
ilustrar una realización ejemplar de la presente técnica. Los bits
de datos recibidos desde el intercalador 26 de bits a través de un
canal 62, son agrupados en conjuntos de bits a mapear en celdas de
datos, de acuerdo con un número de bits por símbolo previsto por el
esquema de modulación. Los grupos de bits, que forman una palabra de
datos, se suministran en paralelo a través de canales 64 de datos
al procesador 66 de mapeo. A continuación, el procesador 66 de mapeo
selecciona uno de los símbolos de datos, de acuerdo con un mapeo
pre-asignado. El punto de constelación está
representado por una componente real y una imaginaria que se
proporcionan en el canal de salida 29 como una de entre un conjunto
de entradas para el constructor de cuadros 32.
El constructor 32 de cuadros recibe las celdas
de datos procedentes del mapeador 28 de bits a constelación a
través del canal 29, junto con celdas de datos procedentes de los
otros canales 31. Tras la construcción de un cuadro de muchas
secuencias de celdas COFDM, se escriben entonces las celdas de cada
símbolo COFDM en una memoria 100 del intercalador y estas se leen
desde la memoria 100 del intercalador de acuerdo con direcciones de
escritura y direcciones de lectura generadas por un generador 102 de
direcciones. De acuerdo con el orden de escritura y lectura, la
intercalación de las celdas de datos se consigue mediante el recurso
de generar las direcciones apropiadas. El funcionamiento del
generador 102 de direcciones y la memoria 100 del intercalador se
describirá en mayor detalle brevemente con referencia a las figuras
3, 4 y 5. A continuación, las celdas de datos intercaladas se
combinan con símbolos piloto y de sincronización recibidos desde el
formador 36 de señales incorporadas y pilotos, en un constructor 37
de símbolos OFDM para formar el símbolo COFDM, que es suministrado
al modulador OFDM 38 como se ha explicado antes.
\vskip1.000000\baselineskip
La figura 3 proporciona un ejemplo de partes del
intercalador 33 de símbolos, que ilustra la presente técnica para
intercalar símbolos. En la figura 3, las celdas de datos de entrada
procedentes del constructor 32 de cuadros se escriben en la memoria
100 del intercalador. Las celdas de datos se escriben en la memoria
100 del intercalador de acuerdo con una dirección de escritura
suministrada desde el generador 102 de direcciones en el canal 104,
y se leen desde la memoria 100 del intercalador de acuerdo con una
dirección de lectura suministrada desde el generador 102 de
direcciones en el canal 106. El generador 102 de direcciones genera
la dirección de escritura y la dirección de lectura como se explica
después, dependiendo de si el símbolo COFDM es par o impar, lo que
se identifica a partir de una señal suministrada desde un canal 108,
y dependiendo de un modo seleccionado que se identifica a partir de
una señal suministrada desde un canal 110. Como se ha explicado, el
modo puede ser uno entre un modo 1k, un modo 2k, un modo 4k, un modo
8k, un modo 16k y un modo 32k. Como se explica más adelante, la
dirección de escritura y la dirección de lectura son generadas de
forma diferente para símbolos impares y pares, como se explica con
referencia la figura 4, lo que proporciona una implementación
ejemplar de la memoria 100 del intercalador.
En el ejemplo mostrado en la figura 4, se
muestra que la memoria del intercalador comprende una parte superior
100 que ilustra el funcionamiento de la memoria del intercalador en
el transmisor, y una parte inferior 340 que ilustra el
funcionamiento de la memoria del desintercalador en el receptor. El
intercalador 100 y el desintercalador 340 se muestran juntos en la
figura 4 para facilitar la comprensión de su funcionamiento. Como se
muestra en la figura 4, una representación de la comunicación entre
el intercalador 100 y el desintercalador 340 a través de otros
dispositivos y a través de un canal de transmisión, se ha
simplificado y representado como una sección 140 entre el
intercalador 100 y el desintercalador 340. El funcionamiento del
intercalador 100 se describe en los párrafos
siguientes.
siguientes.
Si bien la figura 4 proporciona una ilustración
para solo cuatro celdas de datos de entrada en un ejemplo de cuatro
señales de subportadora de un símbolo COFDM, se apreciará que la
técnica ilustrada en la figura 4 puede extenderse a un número mayor
de subportadoras tal como 756 para el modo 1k, 1512 para el modo 2k,
3024 para el modo 4k, 6048 para el modo 8k, 12096 para el modo 16k
y 24192 para el modo 32k.
El direccionamiento de entrada y salida para la
memoria 100 del intercalador mostrado en la figura 4, se muestra
para símbolos impares y pares. Para un símbolo COFDM par, las celdas
de datos se toman del canal de entrada 77 y se escriben en la
memoria 124.1 del intercalador de acuerdo con una secuencia 120 de
direcciones generada para cada símbolo COFDM mediante el generador
102 de direcciones. Las direcciones de escritura son aplicadas al
símbolo par de modo que, tal como se ilustra, se lleva a cabo la
intercalación mediante la acción de reorganizar las direcciones de
escritura. Por lo tanto, para cada símbolo intercalado
y(h(q)) = h'(q).
Para símbolos impares se utiliza la misma
memoria 124.2 del intercalador. Sin embargo, como se muestra en la
figura 4, para el símbolo impar el orden de escritura 132 es con la
misma secuencia de direcciones utilizada para la lectura de salida
del símbolo par 126 previo. Esta característica permite que las
implementaciones de intercalador de símbolos impares y pares
utilicen solo una memoria 100 de intercalador, siempre que la
operación de lectura de salida para una dirección se lleve a cabo
antes que la operación de escritura de entrada. Las celdas de datos
escritas en la memoria 124 del intercalador durante símbolos
impares, se leen a continuación en una secuencia 134 generada por
un generador 102 de direcciones para el siguiente símbolo COFDM par,
y así sucesivamente. Así, se genera solo una dirección por cada
símbolo, con el ingreso y la escritura de salida para el símbolo
COFDM impar/par llevándose a cabo durante el mismo período de
tiempo.
En resumen, como se ha representado en la figura
4, una vez que se ha calculado el conjunto de direcciones
H(q) para todas las subportadoras activas, se procesa el
vector de entrada Y' = (y0', y1', y2', ...
yN_{max}-1') para producir el vector intercalado
Y = (y0, y1, y2, ...yN_{max}-1) definido por:
- \quad
- yH(q) = y'_{q} para símbolos pares, para q = 0, ..., N_{max}-1
- \quad
- y_{q} = y'H(q) para símbolos impares, para q = 0, ..., N_{max}-1.
En otras palabras, para símbolos OFDM pares las
palabras de entrada se escriben de forma permutada en una memoria y
se leen de vuelta de forma secuencial, mientras que para símbolos
impares estas se escriben secuencialmente y se leen de vuelta
permutadas. En el caso anterior, la permutación H(q) está
definida por la siguiente tabla:
Como se muestra en la figura 4, el
desintercalador 340 funciona para invertir la intercalación aplicada
por el intercalador 100, mediante la acción de aplicar el mismo
conjunto de direcciones que el generado por un generador
equivalente de direcciones, pero aplicando de forma inversa las
direcciones de escritura de entrada y de lectura de salida. Así,
para símbolos pares las direcciones 342 de escritura de entrada
están en orden secuencial, mientras que las direcciones 344 de
lectura de salida son proporcionadas por el generador de
direcciones. Correspondientemente, para los símbolos impares el
orden 346 de escritura de entrada se determina a partir del
conjunto de direcciones generadas por el generador de direcciones,
mientras que la lectura de salida 348 es en orden secuencial.
Un diagrama esquemático de bloques del algoritmo
utilizado para generar la función de permutación H(q), se
representa en la figura 5 para el modo 1k.
En la figura 5 se muestra una implementación del
generador 102 de direcciones para el modo 1k. En la figura 5, un
registro de desplazamiento de retroalimentación lineal está formado
por nueve etapas 200 de registro y una puerta lógica XOR 202 que
está conectada a las etapas del registro de desplazamiento 200 de
acuerdo con un polinomio generador. Por lo tanto, de acuerdo con el
contenido del registro 200 de desplazamiento se proporciona un
siguiente bit del registro de desplazamiento procedente de la salida
de la puerta lógica XOR 202, mediante el recurso de someter al
operador lógico XOR el contenido del registro de desplazamiento
R[0] y la etapa de registro R[4], de acuerdo con el
polinomio generador:
De acuerdo con el polinomio generador se genera
una secuencia de bits pseudoaleatorios a partir del contenido del
registro de desplazamiento 200. Sin embargo, para generar una
dirección para el modo 1k ilustrado, se proporciona un circuito de
permutación 210 que permuta eficazmente el orden de los bits dentro
del registro de desplazamiento 200, desde un orden
R'_{i}[N] a un orden R_{i}[n] a la salida del
circuito de permutación 210. A continuación se suministran a un
canal de conexión 212 nueve bits procedentes de la salida del
circuito de permutación 210, a los que se añade un bit más
significativo, a través de un canal 214 que se proporciona mediante
un circuito de conmutación 218. Por lo tanto se genera una dirección
de diez bits en el canal 212. Sin embargo para asegurar la
autenticidad de una dirección, un circuito 216 de verificación de
direcciones analiza la dirección generada para determinar si ésta
excede un valor máximo predeterminado. El valor máximo
predeterminado puede corresponder al número máximo de señales de
subportadora que están disponibles para símbolos de datos dentro
del símbolo COFDM, disponible para el modo que se esté utilizando.
Sin embargo el intercalador para el modo 1k puede también
utilizarse para otros modos, de manera que el generador 102 de
direcciones puede también ser utilizado para el modo 2k, el modo
4k, el modo 8k, el modo 16k y el modo 32k mediante el recurso de
ajustar correspondientemente el número de la dirección válida
máxima.
Si la dirección generada excede el valor máximo
predeterminado, se genera entonces una señal de control mediante la
unidad 216 de verificación de direcciones, y esta se suministra a
una unidad de control 224 a través de un canal 220 de conexión. Si
la dirección generada excede el valor máximo predeterminado entonces
se rechaza esta dirección y se genera una nueva dirección para el
símbolo concreto.
Para el modo 1k se define una palabra de
(N_{r} - 1) bits R'_{i}, con N_{r} = log_{2}M_{max}, donde
M_{max} = 1024, utilizando un LFSR (Linear Feedback Shift
Register, registro de desplazamiento de retroalimentación
lineal).
El polinomio utilizado para generar esta
secuencia es:
- \quad
- Modo 1k: R'_{i}[8] = R'_{i-1}[0]\oplus R'_{i-1}[4]
- \quad
- donde i varía de 0 a M_{max} - 1.
\vskip1.000000\baselineskip
Una vez que se ha generado una palabra R'_{i},
la palabra R'_{i} es sometida a una permutación para producir
otra palabra de (N_{r} - 1) bits denominada R_{i}. R_{i} se
deriva de R'_{i} mediante la permutación de bits dada como
sigue:
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
Como ejemplo esto significa que, para el modo
1k, el número de bit 8 de R'_{i} es enviado a la posición de bit
número 4 de R_{i}.
A continuación se deriva la dirección
H(q) a partir de R_{i}, a través de la siguiente
ecuación:
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
La parte 600 de la ecuación
anterior está representada en la figura 5 por el bloque de
conmutación T 218.
A continuación se lleva a cabo una verificación
de dirección en H(q), para verificar que la dirección
generada está dentro del rango de direcciones aceptables: si
(H(q) < N_{max}), donde N_{max} = 756 en el modo 1k
del ejemplo, entonces la dirección es válida. Si la dirección no es
válida, la unidad de control es informada e intentará generar una
nueva H(q) mediante la acción de incrementar el índice i.
El papel del bloque de conmutación es asegurarse
de que no generamos una dirección que excede el doble de N_{max}
en una fila. En efecto, si se genera un valor excesivo esto
significa que el MSB (es decir, el bit de conmutación) de la
dirección H(q) era un uno. Por lo tanto el siguiente valor
generador tendrá un MSB de valor cero, lo que asegura que se
produce una dirección válida.
\newpage
Las siguientes ecuaciones sintetizan el
comportamiento global y ayudan a comprender la estructura en bucle
de este algoritmo:
Como se explicará brevemente en un ejemplo del
generador de direcciones, el código de permutación mencionado
arriba se utiliza para generar direcciones para todos los símbolos
OFDM. En otro ejemplo los códigos de permutación pueden cambiarse
entre símbolos, con la consecuencia de que se cambia cíclicamente un
conjunto de códigos de permutación para sucesivos símbolos OFDM. A
este respecto, las líneas de control 108, 110 que proporcionan una
indicación sobre si el símbolo OFDM es impar o par, y el modo
actual, se utilizan para seleccionar el código de permutación. Este
modo de ejemplo en el que se cambia cíclicamente una pluralidad de
códigos de permutación, es especialmente apropiado para el ejemplo
en el que se utiliza solo el intercalador impar, como se explicará
después. A través de un canal de control 111 se proporciona una
señal que indica que debería utilizarse un código de permutación
diferente. En un ejemplo, los posibles códigos de permutación están
previamente almacenados en el circuito 210 de códigos de
permutación. En otro ejemplo, la unidad de control 224 suministra
el nuevo código de permutación a ser utilizado para un símbolo
OFDM.
\vskip1.000000\baselineskip
La selección del polinomio generador y el código
de permutación, explicada arriba para el generador 102 de
direcciones para el modo 1k, ha sido identificada siguiendo el
análisis de simulación del comportamiento relativo del
intercalador. El comportamiento relativo del intercalador se ha
evaluado utilizando una capacidad relativa del intercalador para
separar símbolos sucesivos, o una "calidad de intercalación".
Como se ha mencionado antes, de hecho la intercalación debe
realizarse para símbolos tanto impares como pares, para utilizar una
sola memoria de intercalador. La medida relativa de la calidad del
intercalador se determina definiendo una distancia D (en número de
subportadoras). Se escoge un criterio C para identificar un número
de subportadoras que están a una distancia \leq D a la salida del
intercalador, que estaban a una distancia \leq D a la entrada del
intercalador, estando el número de subportadoras para cada distancia
D ponderado con respecto a la distancia relativa. El criterio C se
evalúa para símbolos COFDM tanto impares como pares. Minimizar C
produce un intercalador de calidad superior.
donde: N_{par}(d) y
N_{impar}(d) son el número de subportadoras en un símbolo
par e impar respectivamente a la salida del intercalador, que
quedan dentro de una separación de subportadoras de d entre
ellas.
El análisis del intercalador identificado arriba
para el modo 1k para un valor de D = 5, se muestra en la figura
6(a) para los símbolos COFDM pares y en la figura 6(b)
para los símbolos COFDM impares. De acuerdo con el análisis
anterior, el valor de C para el código de permutación identificado
antes para el modo 1k produjo un valor de C = 24, de modo que el
número ponderado de subportadoras con símbolos que están separados
por cinco o menos en la salida, fue de 24 de acuerdo con la
ecuación anterior.
Se proporciona un análisis correspondiente para
un código de permutación alternativo para símbolos COFDM pares en
la figura 6(c), y para símbolos COFDM impares en la figura
6(d). Como puede verse en comparación con los resultados
ilustrados en las figuras 6(a) y 6(b), hay más
componentes presentes que representan símbolos separados por
distancias pequeñas tales como D = 1 y D = 2, en comparación con los
resultados mostrados en las figuras 6(a) y 6(b), lo
que muestra que el código de permutación identificado arriba para el
intercalador de símbolos en modo 1k produce un intercalador de
calidad superior.
\vskip1.000000\baselineskip
Se ha encontrado que los siguientes diez
posibles códigos alternativos ([n]R_{i} posiciones de bit,
donde n = 1 a 10) proporcionan un intercalador de símbolos con una
buena calidad, como se determina mediante el criterio C
identificado arriba.
La figura 7 proporciona una ilustración ejemplar
de un receptor que puede utilizarse con la presente técnica. Como
se muestra en la figura 7, una señal COFDM es recibida por una
antena 300 y detectada por un sintonizador 302, y convertida a una
forma digital mediante un convertidor 304 analógico a digital. Un
procesador 306 de supervisión del intervalo de protección suprime
el intervalo de protección de un símbolo COFDM recibido, antes de
que se recuperen los datos desde el símbolo COFDM utilizando un
procesador 308 de transformada rápida de Fourier (FFT, Fast Fourier
Transform) en combinación con un dispositivo 310 de estimación y
corrección de canal en cooperación con una unidad 311 de
descodificación de señalización incorporada, de acuerdo con las
técnicas conocidas. Los datos desmodulados se recuperan desde un
mapeador 312 y se suministran a un desintercalador 314 de símbolos,
que sirve para efectuar el mapeo inverso del símbolo de datos
recibido, para regenerar un flujo de datos de salida con los datos
desintercalados.
El desintercalador 314 de símbolos se forma a
partir de un aparato de procesamiento de datos como se muestra en
la figura 7, con una memoria 540 de intercalador y un generador 542
de direcciones. La memoria de intercalador es tal como la mostrada
en la figura 4, y funciona como ya se ha explicado antes para
efectuar la desintercalación mediante el recurso de utilizar
conjuntos de direcciones generadas por el generador 542 de
direcciones. El generador 542 de direcciones está formado como se
muestra en la figura 8, y está preparado para generar
correspondientes direcciones con el objeto de mapear los símbolos
de datos recuperados desde cada una de las señales de subportadora
COFDM en un flujo de datos de salida.
Las restantes partes del receptor COFDM mostrado
en la figura 7 se proporcionan para efectuar descodificación de
corrección de errores 318 con el objeto de corregir errores y
recuperar una estimación de los datos fuente.
Una ventaja proporcionada por la presente
técnica tanto para el receptor como para el transmisor, es que un
intercalador de símbolos y un desintercalador de símbolos
funcionando en los receptores y transmisores pueden conmutarse
entre los modos 1k, 2k, 4k, 8k, 16k y 32k mediante la acción de
cambiar los polinomios generadores y el orden de permutación. Así,
el generador 542 de direcciones mostrado en la figura 8 incluye una
entrada 544 que proporciona una indicación del modo, así como una
entrada 546 que indica si hay símbolos COFDM impares/pares. De ese
modo, se proporciona una implementación flexible puesto que pueden
formarse un intercalador de símbolos y un desintercalador de
símbolos tal como se muestra en las figuras 3 y 8, con un generador
de direcciones tal como se ilustra en la figura 5. Por lo tanto, el
generador de direcciones puede adaptarse a los diferentes modos
mediante el recurso de cambiar a los polinomios generadores y los
órdenes de permutación indicados para cada uno de los modos. Por
ejemplo, esto puede efectuarse utilizando un cambio de software.
Alternativamente, en otras realizaciones puede ser detectada una
señal incorporada que indica el modo de la transmisión
DVB-T2 en el receptor, en la unidad 311 de
procesamiento de señalización incorporada, y utilizarse para
configurar automáticamente el desintercalador de símbolos en
función del modo detectado.
Como se muestra en la figura 4, dos procesos de
intercalación de símbolos, uno para símbolos COFDM pares y otro
para símbolos COFDM impares, permiten reducir la cantidad de memoria
utilizada durante la intercalación. En el ejemplo mostrado en la
figura 4, el orden de escritura de entrada para el símbolo impar es
el mismo que el orden de lectura de salida para el símbolo par; por
lo tanto mientras está leyéndose un símbolo impar de la memoria,
puede escribirse un símbolo par en la localización desde la que se
acaba de leer; posteriormente, cuando se lee tal símbolo par desde
la memoria, puede escribirse el siguiente símbolo impar en la
localización desde la que se acaba de leer.
Como se ha mencionado antes, durante un análisis
experimental del funcionamiento de los intercaladores (utilizando
el criterio C que se ha definido antes) y para el ejemplo mostrado
en la figura 9(a) y en la figura 9(b), se ha
descubierto que los esquemas de intercalación diseñados para los
intercaladores de símbolos 2k y 8k para DVB-T y el
intercalador de símbolos 4k para DVB-H, funcionan
mejor para símbolos impares que para símbolos pares. Así, a partir
de los resultados de evaluación del rendimiento de los
intercaladores, por ejemplo como se ilustra mediante las figuras
9(a) y 9(b), se ha revelado que los intercaladores
impares funcionan mejor que los intercaladores pares. Esto puede
verse comparando la figura 9(a) que muestra resultados para
un intercalador para símbolos pares, y la figura 9(b) que
ilustra resultados para símbolos impares: se puede ver que la
distancia promedio en la salida del intercalador de las
subportadoras que estaban adyacentes a la entrada del intercalador,
es mayor en un intercalador para símbolos impares que en un
intercalador para símbolos pares.
Como se comprenderá, la cantidad de memoria de
intercalador necesaria para implementar un intercalador de símbolos
depende del número de símbolos de datos a ser mapeados en los
símbolos de portadora COFDM. Así, un intercalador de símbolos en
modo 16k necesita la mitad de la memoria necesaria para implementar
un intercalador de símbolos en modo 32k y, análogamente, la
cantidad de memoria necesaria para implementar un intercalador de
símbolos 8k es la mitad de la necesaria para implementar un
intercalador 16k. Por lo tanto, un transmisor o un receptor que
esté configurado para implementar un intercalador de símbolos en un
modo que establezca el número máximo de símbolos de datos que
pueden ser transportados por símbolo OFDM, incluirá memoria
suficiente para implementar dos procesos de intercalación impares
para cualquier otro modo, lo que proporciona la mitad o menos de la
mitad del número de subportadoras por símbolo OFDM en tal modo
máximo dado. Por ejemplo, un receptor o un transmisor que incluyan
un intercalador 32k tendrá memoria suficiente para acomodar dos
procesos de intercalación impar 16k, cada uno con su propia memoria
16k.
Por lo tanto, para explotar el mejor rendimiento
de los procesos de intercalación impar, se puede disponer un
intercalador de símbolos capaz de acomodar múltiples modos de
modulación de manera que se utilice solo un proceso de
intercalación de símbolos impares si está en un modo que comprende
la mitad o menos de la mitad del número de subportadoras en un modo
máximo, lo que representa el número máximo de subportadoras por
símbolo OFDM. Por lo tanto, el modo máximo fija el tamaño máximo de
memoria. Por ejemplo en un transmisor/receptor válido para el modo
32k, cuando funciona en un modo con menos portadoras (es decir 16k,
8k, 4k o 1k) entonces en lugar de utilizar procesos de
intercalación de símbolos impares y pares separados, se utilizarían
dos intercaladores impares.
En la figura 10 se muestra una ilustración de
una adaptación del intercalador de símbolos 33 que se muestra en la
figura 3, cuando intercala símbolos de datos de entrada en las
subportadoras de símbolos OFDM solo en el modo de intercalación
impar. El intercalador 33.1 de símbolos corresponde exactamente al
intercalador 33 de símbolos que se muestra en la figura 3, excepto
en que el generador 102.1 de direcciones está adaptado para llevar
a cabo solo el proceso de intercalación impar. Para el ejemplo
mostrado en la figura 10, el intercalador 33.1 de símbolos está
funcionando en un modo en el que el número de símbolos de datos que
pueden portarse por símbolo OFDM es menor que la mitad del número
máximo que puede portarse mediante un símbolo OFDM en un modo
operativo con el número máximo de subportadoras por símbolo OFDM.
Así, el intercalador 33.1 de símbolos se ha dispuesto para dividir
la memoria 100 del intercalador. Para la presente ilustración
mostrada en la figura 10, la memoria 100 del intercalador está
dividida por tanto en dos partes 401, 402. Como una ilustración del
intercalador 33.1 de símbolos funcionando en un modo en el que los
símbolos de datos son mapeados a los símbolos OFDM utilizando el
proceso de intercalación impar, la figura 10 proporciona una vista
expandida de cada mitad 401, 402 de la memoria de intercalador. La
vista expandida proporciona una ilustración del modo de
intercalación impar representado para el lado del transmisor para
cuatro símbolos A, B, C, D reproducidos de la figura 4. Así, tal
como se muestra en la figura 10, para sucesivos conjuntos de
símbolos de datos primero y segundo los símbolos de datos se
escriben en la memoria 401, 402 del intercalador en un orden
secuencial y son leídos de salida de acuerdo con direcciones
generadas por el generador 102 de direcciones en un orden
permutado, de acuerdo con las direcciones generadas por el generador
de direcciones tal como se ha explicado previamente. Así, como se
ilustra en la figura 10, puesto que está llevándose a cabo el
proceso de intercalación impar para sucesivos conjuntos primero y
segundo de símbolos de datos, la memoria del intercalador debe
dividirse en dos partes. Los símbolos procedentes de un primer
conjunto de símbolos de datos se escriben en una primera mitad 401
de la memoria del intercalador, y los símbolos procedentes de un
segundo conjunto de símbolos de datos se escriben en una segunda
parte 402 de la memoria del intercalador, puesto que el intercalador
de símbolos ya no es capaz de reutilizar las mismas partes de la
memoria del intercalador de símbolos que cuando funciona en un modo
de intercalación impar y par.
En la figura 11 se muestra un correspondiente
ejemplo del intercalador en el receptor que aparece en la figura 8,
pero adaptado para funcionar solamente con un proceso de
intercalación impar. Como se muestra en la figura 11, la memoria
540 del intercalador está dividida en dos mitades 410, 412 y el
generador 542 de direcciones está adaptado para escribir símbolos
de datos en la memoria de intercalador y leer símbolos de datos
desde la memoria del intercalador en respectivas partes de la
memoria 410, 412 para sucesivos conjuntos de símbolos de datos, con
el objeto de implementar solo un proceso de intercalación impar. Por
lo tanto, en correspondencia con la representación mostrada en la
figura 10, la figura 11 muestra el mapeo del proceso de
intercalación que se lleva a cabo en el receptor y se ilustra en la
figura 4, como una vista expandida funcionando para las mitades
tanto primera como segunda 410, 412 de la memoria de intercalación.
Así, se escribe un primer conjunto de símbolos de datos en una
primera parte 410 de la memoria del intercalador, en un orden
permutado definido de acuerdo con las direcciones generadas por el
generador 542 de direcciones, como se ilustra por el orden de
escritura en los símbolos de datos, que proporciona una secuencia de
1, 3, 0, 2. Tal como se ilustra, a continuación se realiza la
lectura de salida de la primera parte de la memoria 410 del
intercalador en un orden secuencial, recuperándose de este modo la
secuencia original A, B, C, D.
Del mismo modo, un segundo subconjunto de
símbolos de datos que se recuperan desde un sucesivo símbolo OFDM,
se escribe en la segunda mitad de la memoria 412 del intercalador de
acuerdo con las direcciones generadas por el generador 542 de
direcciones en un orden permutado, y se lee de salida en el flujo de
datos de salida en un orden secuencial.
En el ejemplo, las direcciones generadas para
escribir un primer conjunto de símbolos de datos en la primera
mitad de la memoria 410 del intercalador, pueden reutilizarse para
escribir un subsiguiente segundo conjunto de símbolos de datos en
la memoria 412 del intercalador. Del mismo modo, el transmisor puede
además reutilizar direcciones generadas por una mitad del
intercalador para un primer conjunto de símbolos de datos, para la
lectura de salida de un segundo conjunto de símbolos de datos que
han sido escritos en la segunda mitad de la memoria en orden
secuencial.
\vskip1.000000\baselineskip
El rendimiento del intercalador que utiliza dos
intercaladores impares, podría mejorarse adicionalmente mediante el
uso de una secuencia de intercaladores solo impares en lugar de un
único intercalador solo impar, de modo que cualquier bit de datos
introducido al intercalador no siempre module la misma portadora en
el símbolo OFDM.
Una secuencia de intercaladores solo impares
podría obtenerse mediante las acciones de:
- \bullet
- añadir un desplazamiento a la dirección de intercalador, módulo el número de portadoras de datos, o bien
- \bullet
- utilizar una secuencia de permutaciones en el intercalador.
\vskip1.000000\baselineskip
Añadir un desplazamiento a la dirección del
intercalador módulo el número de portadoras de datos, desplaza y
cruza eficazmente el símbolo OFDM de manera que cualquier bit de
datos introducido al intercalador no siempre modula la misma
portadora en el símbolo OFDM. Así, el generador de direcciones
podría opcionalmente incluir un generador de desplazamiento, que
generaría un desplazamiento en una dirección generada por el
generador de direcciones en el canal de salida H(q).
El desplazamiento cambiaría cada símbolo. Por
ejemplo, este desplazamiento podría proporcionarse como una
secuencia cíclica. Por ejemplo, esta secuencia cíclica podría ser de
longitud 4 y podría consistir, por ejemplo, en números primos. Por
ejemplo, una secuencia semejante podría ser:
0, 41, 97, 157
Además, el desplazamiento podría ser una
secuencia aleatoria que puede generarse mediante otro generador de
direcciones a partir de un intercalador de símbolos OFDM similar, o
puede generarse mediante algún otro medio.
\vskip1.000000\baselineskip
Como se muestra en la figura 5, una línea de
control 111 se extiende desde la unidad de control del generador de
direcciones al circuito de permutación. Como se ha mencionado antes,
en un ejemplo el generador de direcciones puede aplicar un código
de permutación diferente de entre un conjunto de códigos de
permutación para sucesivos símbolos OFDM. Utilizar una secuencia de
permutaciones en el generador de direcciones del intercalador reduce
la probabilidad de que cualquier bit de datos introducido al
intercalador no siempre module la misma subportadora en el símbolo
OFDM.
Por ejemplo esto podría ser una secuencia
cíclica, de manera que para sucesivos símbolos OFDM se utilice un
código de permutación diferente en un conjunto de códigos de
permutación en una secuencia, y a continuación se repita. Esta
secuencia cíclica podría ser, por ejemplo, de longitud de dos o
cuatro. Para el ejemplo del intercalador de símbolos de 16k, una
secuencia de dos códigos de permutación que se utilizan cíclicamente
para los símbolos OFDM podría ser, por ejemplo:
-
10
\vskip1.000000\baselineskip
mientras que una secuencia de cuatro códigos de
permutación podría ser:
-
11
La conmutación entre un código de permutación y
otro podría realizarse en respuesta a un cambio en la señal
impar/par indicado en el canal 108 de control. En respuesta, la
unidad de control 224 cambia el código de permutación en el
circuito 210 de códigos de permutación, a través de la línea de
control 111.
Para el ejemplo de un intercalador de símbolos
1k, dos códigos de permutación podrían ser:
-
12
\vskip1.000000\baselineskip
mientras que cuatro códigos de permutación
podrían ser:
-
13
Hay otras posibles combinaciones de secuencias
para modos de portadora 2k, 4k y 8k, o por supuesto para el modo de
portadora 0,5k. Por ejemplo, los siguientes códigos de permutación
para cada uno de los 0,5k, 2k, 4k y 8k proporcionan buena
des-correlación de símbolos y pueden utilizarse de
forma cíclica con el objeto de generar el desplazamiento para las
direcciones generadas mediante un generador de direcciones para cada
uno de los respectivos modos:
Modo 2k:
-
14
\vskip1.000000\baselineskip
Modo 4k:
-
15
-
16
\newpage
Modo 8k:
-
17
Para los códigos de permutación indicados
arriba, los dos primeros podrían ser utilizados en una secuencia de
dos ciclos, mientras que podrían utilizarse los cuatro para una
secuencia de cuatro ciclos. Además, a continuación se proporciona
algunas otras secuencias de cuatro códigos de permutación, que se
utilizan de forma cíclica para proporcionar el desplazamiento en un
generador de direcciones con el objeto de producir una buena
des-correlación en los símbolos intercalados
(algunos son comunes a los anteriores):
Modo 0,5k:
-
18
Modo 2k:
-
19
Modo 4k:
-
20
Modo 8k:
-
21
-
22
\newpage
En la solicitud de patente europea número
04251667.4 se describen ejemplos de generadores de direcciones e
intercaladores correspondientes para los modos 2k, 4k y 8k. En
nuestra solicitud de patente UK con el número 0722553.5 y en
tramitación con la presente, se describe un generador de direcciones
para el modo 0,5k.
Puede realizarse varias modificaciones a las
realizaciones descritas arriba sin apartarse del alcance de la
presente invención tal como se define en las reivindicaciones
anexas. En concreto, la representación ejemplar del polinomio
generador y del orden de permutación que se ha utilizado para
representar aspectos de la invención no pretende ser limitativa, y
se extiende a formas equivalentes del polinomio generador y del
orden de permutación, tal como se define en las reivindicaciones
anexas.
Como se apreciará, el transmisor y el receptor
mostrados en las figuras 1 y 7 respectivamente, se proporcionan
solo como ilustraciones y no pretenden ser limitativos. Por ejemplo,
se apreciará que puede cambiarse la posición del intercalador de
símbolos y del desintercalador de símbolos con respecto, por
ejemplo, al intercalador de bits y al mapeador. Como se apreciará,
el efecto del intercalador y del desintercalador es invariante en
función de su posición relativa, aunque el intercalador puede estar
intercalando símbolos I/Q en lugar de vectores de
v-bits. Puede realizarse un cambio correspondiente
en el receptor. Por consiguiente, el intercalador y desintercalador
pueden estar trabajando sobre diferentes tipos de datos y pueden
posicionarse de modo diferente a la posición descrita en las
realizaciones ejemplares.
Como se ha explicado antes, los códigos de
permutación y el polinomio generador del intercalador que se han
descrito con referencia a una implementación de un modo concreto,
pueden aplicarse igualmente a otros modos mediante el recurso de
cambiar la dirección permitida máxima predeterminada de acuerdo con
el número de subportadoras para tal modo.
Como se ha mencionado antes, realizaciones de la
presente invención hallan aplicación con los estándares DVB tales
como DVB-T, DVB-T2 y
DVB-H. Por ejemplo, pueden utilizarse realizaciones
de la presente invención en un transmisor o receptor que funcione
de acuerdo con el estándar DVB-H, en terminales
móviles manuales. Los terminales móviles pueden estar integrados
con teléfonos móviles (de generaciones ya sea segunda, tercera o
superior) o asistentes digitales personales o Tablet PCs, por
ejemplo. Tales terminales móviles pueden ser capaces de recibir
señales compatibles DVB-H o DVB-T/T2
en el interior de edificios o en movimiento, por ejemplo en coches
o trenes, incluso a altas velocidades. Los terminales móviles pueden
estar, por ejemplo, activados por baterías, electricidad de la red
eléctrica o suministros de CC de baja tensión, o a través de la
batería de un coche. Los servicios que pueden proporcionarse
mediante DVB-H pueden incluir voz, mensajería,
navegación por Internet, radio, imágenes de video estáticas y/o en
movimiento, servicios de televisión, servicios interactivos, video
y cuasivideo a la carta y extras. Los servicios pueden funcionar
unos en combinación con otros. En otros ejemplos, hay realizaciones
de la presente invención que hallan aplicación con el estándar
DVB-T2 tal como se especifica según el estándar
ETSI EN 302 755. En otros ejemplos, hay realizaciones de la presente
invención que hallan aplicación con el estándar de transmisión por
cable conocido como DVB-C2. No obstante, se
apreciará que la presente invención no se limita a la aplicación
con DVB, y que puede extenderse a otros estándares para transmisión
o recepción, tanto fijas como móviles.
Claims (21)
1. Un aparato de procesamiento de datos
operativo para mapear símbolos de datos recibidos desde un número
predeterminado de señales de subportadoras de un símbolo
Multiplexado por División de Frecuencias Ortogonales, OFDM, en un
flujo de símbolos de salida, comprendiendo el aparato de
procesamiento
un desintercalador (314) operativo para ingresar
en una memoria (540) del intercalador el número predeterminado de
símbolos de datos a partir de las señales de subportadora OFDM, y
para leer desde la memoria (540) los símbolos de datos hacia el
flujo de símbolos de datos para realizar el mapeo, siendo la lectura
de salida en un orden diferente al ingreso, determinándose el orden
a partir de un conjunto de direcciones, con la consecuencia de que
los símbolos de datos son desintercalados a partir de las señales de
subportadora OFDM,
un generador (542) de direcciones operativo para
generar el conjunto de direcciones, generándose una dirección para
cada uno de los símbolos de datos recibidos, con el objeto de
indicar la señal subportadora OFDM desde la que el símbolo de datos
recibido ha de mapearse en el flujo de símbolos de salida,
comprendiendo el generador (542) de direcciones
un registro (200) de desplazamiento de
retroalimentación lineal que incluye un número predeterminado de
etapas del registro y que es operativo para generar una secuencia
de bits pseudoaleatoria de acuerdo con un polinomio generador,
un circuito (210) de permutación operativo para
recibir el contenido de las etapas (200) del registro de
desplazamiento y para permutar los bits presentes en las etapas del
registro de acuerdo con un código de permutación con el objeto de
formar una dirección de una de las subportadoras OFDM, y
una unidad de control (224) operativa en
combinación con un circuito (216) de verificación de direcciones,
para regenerar una dirección cuando una dirección generada excede
una dirección válida máxima predeterminada, caracterizado
porque
la dirección válida máxima predeterminada es
menor que mil veinticuatro,
el registro (200) de desplazamiento de
retroalimentación lineal tiene nueve etapas de registro con un
polinomio generador para el registro de desplazamiento de
retroalimentación lineal, de R'_{i}[8] =
R'_{i-1}[0]\oplus
R'_{i-1}[4], y el código de
permutación forma, con un bit adicional, una dirección de diez bits
R_{i}[n] para el i-ésimo símbolo de datos a partir del bit
presente en la n-ésima etapa de registro R'_{i}[n], de
acuerdo con la tabla:
2. Un aparato de procesamiento de datos como el
reivindicado en la reivindicación 1, en el que la dirección válida
máxima predeterminada es un valor entre setecientos y mil
veinticuatro.
3. Un aparato de procesamiento de datos como el
reivindicado en la reivindicación 1 o 2, en el que el símbolo OFDM
incluye subportadoras piloto, que están dispuestas para transportar
símbolos conocidos, y la dirección válida máxima predeterminada
depende de un número de los símbolos de subportadoras piloto
presentes en el símbolo OFDM.
4. Un aparato de procesamiento de datos como el
reivindicado en la reivindicación 1, 2 o 3, en el que la memoria
(540) del desintercalador está dispuesta para efectuar el mapeo de
los símbolos de datos recibidos desde las señales de subportadora
sobre el flujo de datos de salida, para símbolos OFDM pares mediante
la acción de ingresar los símbolos de datos de acuerdo con un orden
secuencial y leer los símbolos de datos desde la memoria (540) en
función de un conjunto de direcciones generadas por el generador
(542) de direcciones, y para símbolos OFDM impares mediante la
acción de ingresar los símbolos en la memoria (540) de acuerdo con
el conjunto de direcciones generadas por el generador (542) de
direcciones y leer los símbolos de datos desde la memoria (540) de
acuerdo con un orden secuencial.
5. Un aparato de procesamiento de datos como el
reivindicado en cualquiera de las reivindicaciones 1 a 4, en el que
el circuito (210) de permutación es operativo para cambiar el código
de permutación, que permuta el orden de los bits de las etapas de
registro para formar las direcciones, desde un símbolo OFDM a
otro.
6. Un aparato de procesamiento de datos como el
reivindicado en la reivindicación 5, en el que el circuito de
permutación (210) es operativo para funcionar cíclicamente a través
de una secuencia de diferentes códigos de permutación para
sucesivos símbolos OFDM.
7. Un aparato de procesamiento de datos como el
reivindicado en la reivindicación 6, en el que la secuencia de
códigos de permutación comprende dos códigos de permutación, que
son:
- y
8. Un aparato de procesamiento de datos como el
reivindicado en la reivindicación 6 o 7, en el que las subportadoras
de los símbolos OFDM son la mitad o menos de la mitad de un número
máximo de subportadoras en los símbolos OFDM de cualquiera de una
pluralidad de modos operativos, y los símbolos de datos incluyen
primeros conjuntos de símbolos de datos recibidos desde símbolos
OFDM pares, y segundos conjuntos de símbolos de datos recibidos
desde símbolos OFDM impares, y el aparato de procesamiento de datos
es operativo para desintercalar los conjuntos primero y segundo de
datos de símbolos en el flujo de datos de salida de acuerdo con un
proceso de intercalación impar,
incluyendo el proceso de intercalación impar
escribir los primeros conjuntos de símbolos de
datos recibidos desde las subportadoras de los símbolos OFDM pares
en una primera parte (410) de la memoria (540) del intercalador, de
acuerdo con un orden determinado por el conjunto de direcciones
generadas con uno de los códigos de permutación de la secuencia,
leer los primeros conjuntos de símbolos de datos
desde la primera parte (410) de la memoria (540) del intercalador
hacia el flujo de datos de salida, de acuerdo con un orden
secuencial de los primeros conjuntos de símbolos de datos de
entrada,
escribir el segundo conjunto de símbolos de
datos recibidos desde las subportadoras de los símbolos OFDM impares
en una segunda parte (412) de la memoria (540) del intercalador, de
acuerdo con un orden definido por el conjunto de direcciones
generadas con otro de los códigos de permutación de la secuencia,
y
leer los segundos conjuntos de símbolos de datos
desde la segunda parte (412) de la memoria (540) del intercalador
hacia el flujo de datos de salida de acuerdo con un orden secuencial
de los segundos conjuntos de símbolos de datos de entrada.
9. Un receptor para recibir datos desde una
señal modulada con Multiplexado por División de Frecuencias
Ortogonales, OFDM, incluyendo el receptor un aparato de
procesamiento de datos acorde con cualquiera de las reivindicaciones
1 a 8, siendo el aparato de procesamiento de datos operativo para
mapear símbolos de datos recibidos desde un número predeterminado
de señales de subportadora de un símbolo Multiplexado por División
de Frecuencias Ortogonales, OFDM, en un flujo de símbolos de
salida.
10. Un receptor como el reivindicado en la
reivindicación 9, en el que el receptor es operativo para recibir
datos que han sido modulados de acuerdo con un estándar de Difusión
de Video Digital tal como el estándar de Difusión de Video Digital
- Terrestre, el estándar de Difusión de Video Digital - Portátil, el
estándar de Difusión de Video Digital -
Terrestre 2 o el estándar de Difusión de Video Digital - Cable 2.
Terrestre 2 o el estándar de Difusión de Video Digital - Cable 2.
11. Un generador (542) de direcciones para ser
utilizado en la recepción de símbolos de datos intercalados en
subportadoras de un símbolo Multiplexado por División de Frecuencias
Ortogonales, siendo el generador (542) de direcciones operativo
para generar un conjunto de direcciones, siendo cada dirección
generada para cada uno de los símbolos de datos con el objeto de
indicar una de las señales de subportadora desde la que ha de
mapearse el símbolo de datos recibido, desde una memoria de
intercalador hacia un flujo de datos de salida, comprendiendo el
generador (542) de direcciones
un registro (200) de desplazamiento de
retroalimentación lineal que incluye un número predeterminado de
etapas de registro y que es operativo para generar una secuencia de
bits pseudoaleatoria de acuerdo con un polinomio generador,
un circuito (210) de permutación operativo para
recibir el contenido de las etapas del registro de desplazamiento y
para permutar los bits presentes en las etapas de registro de
acuerdo con un código de permutación para formar una dirección,
y
una unidad de control (224) operativa en
combinación con un circuito (216) de verificación de direcciones,
para regenerar una dirección cuando una dirección generada excede
una dirección válida máxima predeterminada, caracterizado
porque
la dirección válida máxima predeterminada es
menor que mil veinticuatro,
el registro de desplazamiento de
retroalimentación lineal tiene nueve etapas de registro con un
polinomio generador para el registro de desplazamiento de
retroalimentación lineal, de R'_{i}[8] =
R'_{i-1}[0]\oplus
R'_{i-1}[4], y el orden de
permutación forma, con un bit adicional, una dirección de diez bits
R_{i}[n] para el i-ésimo símbolo de datos a partir del bit
presente en la n-ésima etapa de registro R'_{i}[n], de
acuerdo con un código definido por la tabla:
12. Un método para mapear símbolos recibidos
desde un número predeterminado de señales de subportadora de un
símbolo Multiplexado por División de Frecuencias Ortogonales, OFDM,
en un flujo de símbolos de salida, comprendiendo el método
ingresar en una memoria (540) de intercalador el
número predeterminado de símbolos de datos a partir de las señales
de subportadora OFDM,
leer desde la memoria (540) del intercalador los
símbolos de datos, hacia el flujo de símbolos de salida para
efectuar el mapeo, siendo la lectura de salida en un orden diferente
que el ingreso, determinándose el orden a partir de un conjunto de
direcciones, con la consecuencia de que los símbolos de datos son
desintercalados a partir de las señales de subportadora OFDM,
generar el conjunto de direcciones, generándose
la dirección para cada uno de los símbolos de datos recibidos, con
el objeto de indicar la señal subportadora OFDM desde la que ha de
mapearse el símbolo de datos recibido, desde la memoria (540) del
intercalador hacia el flujo de símbolos de salida, comprendiendo la
generación del conjunto de direcciones
utilizar un registro (200) de desplazamiento de
retroalimentación lineal que incluye un número predeterminado de
etapas de registro, para generar una secuencia de bits
pseudoaleatoria de acuerdo con un polinomio generador,
utilizar un circuito (210) de permutación para
recibir el contenido de las etapas del registro de desplazamiento y
para permutar los bits presentes en las etapas del registro de
acuerdo con un código de permutación para formar una dirección,
y
regenerar una dirección cuando una dirección
generada excede una dirección válida máxima predeterminada,
caracterizado porque
la dirección válida máxima predeterminada es
menor que mil veinticuatro,
el registro (200) de desplazamiento de
retroalimentación lineal tiene nueve etapas de registro con un
polinomio generador para el registro de desplazamiento de
retroalimentación lineal, de R'_{i}[8] =
R'_{i-1}[0]\oplus
R'_{i-1}[4], y el orden de
permutación forma, con un bit adicional, una dirección de diez bits
R_{i}[n] para el i-ésimo símbolo de datos a partir del bit
presente en la n-ésima etapa de registro R'_{i}[n], de
acuerdo con la tabla:
13. Un método como el reivindicado en la
reivindicación 12, en el que la dirección válida máxima
predeterminada es un valor entre setecientos y mil
veinticuatro.
14. Un método como el reivindicado en la
reivindicación 12 o 13, en el que el símbolo OFDM incluye
subportadoras piloto que están dispuestas para transportar símbolos
conocidos, y la dirección válida máxima predeterminada depende de
un número de los símbolos de subportadoras piloto presentes en el
símbolo OFDM.
15. Un método como el reivindicado en la
reivindicación 12, 13 o 14, en el que el ingreso en la memoria (540)
del intercalador, del número predeterminado de símbolos de datos a
partir de las señales de subportadora OFDM, y la lectura de salida
desde la memoria (540) del intercalador, de los símbolos de datos
hacia el flujo de símbolos de salida para efectuar el mapeo,
incluye
para símbolos OFDM pares, ingresar los símbolos
de datos de acuerdo con un orden secuencial, y
leer los símbolos de datos desde la memoria
(540) del intercalador, de acuerdo con un conjunto de direcciones
generadas por el generador (542) de direcciones, y
para símbolos OFDM impares, ingresar los
símbolos de datos en la memoria (540) del intercalador de acuerdo
con el conjunto de direcciones generadas por el generador (542)
direcciones, y
leer los símbolos de datos desde la memoria de
acuerdo con un orden secuencial.
16. Un método como el reivindicado en cualquiera
de las reivindicaciones 12 a 15, en el que usar un circuito de
permutación (210) para recibir el contenido de las etapas (200) del
registro de desplazamiento y permutar los bits presentes en las
etapas del registro de acuerdo con el código de permutación para
formar una dirección, incluye cambiar el código de permutación, que
permuta el orden de los bits de las etapas del registro para formar
una dirección, desde un símbolo OFDM a otro.
17. Un método como el reivindicado en la
reivindicación 16, en el que el cambio del código de permutación,
que permuta el orden de los bits de las etapas del registro para
formar las direcciones, desde un símbolo OFDM a otro, incluye
realizar un ciclo a través de una secuencia de diferentes códigos de
permutación para sucesivos símbolos OFDM.
18. Un método como el reivindicado en la
reivindicación 17, en el que la secuencia de códigos de permutación
comprende dos códigos de permutación, que son:
\vskip1.000000\baselineskip
- y
\vskip1.000000\baselineskip
19. Un método como el reivindicado en la
reivindicación 16, 17 o 18, en el que las subportadoras de los
símbolos OFDM son la mitad o menos de la mitad de un número máximo
de subportadoras en los símbolos OFDM de cualquiera de una
pluralidad de modos operativos, comprendiendo el método
recibir primeros conjuntos de símbolos de datos
desde símbolos OFDM pares y segundos conjuntos de símbolos de datos
desde símbolos OFDM impares, y el ingreso en la memoria (540) del
intercalador de los símbolos de datos recibidos desde las señales
de subportadora OFDM y la lectura desde la memoria del intercalador
de los símbolos de datos hacia el flujo de símbolos de salida para
efectuar el mapeo, es de acuerdo con un proceso de intercalación
impar, incluyendo el proceso de intercalación impar
escribir los primeros conjuntos de símbolos de
datos recibidos desde las subportadoras de los símbolos OFDM pares
en una primera parte (410) de la memoria (540) del intercalador de
acuerdo con un orden determinado por el conjunto de direcciones
generadas con uno de los códigos de permutación de la secuencia,
leer los primeros conjuntos de símbolos de datos
desde la primera parte (410) de la memoria (540) del intercalador
hacia el flujo de datos de salida de acuerdo con un orden secuencial
de los primeros conjuntos de símbolos de datos de entrada,
escribir el segundo conjunto de símbolos de
datos recibidos desde las subportadoras de los símbolos OFDM impares
en una segunda parte (412) de la memoria (540) del intercalador de
acuerdo con un orden definido por el conjunto de direcciones
generadas con otro de los códigos de permutación de la secuencia,
y
leer los segundos conjuntos de símbolos de datos
desde la segunda parte (412) de la memoria (540) del intercalador
hacia el flujo de datos de salida de acuerdo con un orden secuencial
de los segundos conjuntos de símbolos de datos de entrada.
\newpage
20. Un método de recepción de datos a partir de
símbolos modulados con Multiplexado por División de Frecuencias
Ortogonales, OFDM, incluyendo el método
mapear símbolos recibidos desde un número
predeterminado de señales de subportadora de un símbolo Multiplexado
por División de Frecuencias Ortogonales, OFDM, en un flujo de
símbolos de salida de acuerdo con cualquiera de las
reivindicaciones 12 a 19.
21. Un método de recepción como el reivindicado
en la reivindicación 20, en el que la recepción de los símbolos de
datos desde las señales de subportadora de los símbolos OFDM es
acorde con un estándar de Difusión de Video Digital tal como el
estándar de Difusión de Video Digital - Terrestre, el estándar de
Difusión de Video Digital - Portátil, el estándar de Difusión de
Video Digital - Terrestre 2 o el estándar de Difusión de Video
Digital - Cable 2.
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0721270A GB2454194A (en) | 2007-10-30 | 2007-10-30 | Address generation polynomial and permutation matrix for DVB-T2 1k OFDM sub-carrier mode interleaver |
| GB0721269 | 2007-10-30 | ||
| GB0721270 | 2007-10-30 | ||
| GB0721269.9A GB2454193B (en) | 2007-10-30 | 2007-10-30 | Data processing apparatus and method |
| GB0722645A GB2455071A (en) | 2007-10-30 | 2007-11-19 | Memory efficient data symbol interleaver which adaptively applies odd only, or odd and even interleaving processes, depending on OFDM mode |
| GB0722645 | 2007-11-19 | ||
| GB0722728 | 2007-11-20 | ||
| GB0722728A GB2454267A (en) | 2007-10-30 | 2007-11-20 | DVB interleaver for odd/even symbol streams splits memory for sub-carrier number up to half maximum/has common memory and immediate location reuse otherwise |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2332836T3 true ES2332836T3 (es) | 2010-02-12 |
Family
ID=40097846
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES08253428T Active ES2336632T3 (es) | 2007-10-30 | 2008-10-22 | Aparato y metodo de procesamiento de datos. |
| ES08253420T Active ES2332836T3 (es) | 2007-10-30 | 2008-10-22 | Aparato y metodo de procesamiento de datos. |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES08253428T Active ES2336632T3 (es) | 2007-10-30 | 2008-10-22 | Aparato y metodo de procesamiento de datos. |
Country Status (14)
| Country | Link |
|---|---|
| US (2) | US8170091B2 (es) |
| EP (2) | EP2056471B1 (es) |
| JP (1) | JP5248983B2 (es) |
| KR (2) | KR101520486B1 (es) |
| AT (2) | ATE451753T1 (es) |
| AU (1) | AU2008237590B2 (es) |
| DE (2) | DE602008000382D1 (es) |
| DK (2) | DK2056472T3 (es) |
| EA (1) | EA014413B1 (es) |
| ES (2) | ES2336632T3 (es) |
| GB (2) | GB2454317B (es) |
| PL (2) | PL2056472T3 (es) |
| PT (2) | PT2056471E (es) |
| TW (2) | TWI442731B (es) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8885761B2 (en) | 2003-03-25 | 2014-11-11 | Sony Corporation | Data processing apparatus and method |
| US8155178B2 (en) | 2007-10-30 | 2012-04-10 | Sony Corporation | 16k mode interleaver in a digital video broadcasting (DVB) standard |
| GB2454196B (en) * | 2007-10-30 | 2012-10-10 | Sony Corp | Data processsing apparatus and method |
| GB2454193B (en) | 2007-10-30 | 2012-07-18 | Sony Corp | Data processing apparatus and method |
| ES2399157T3 (es) | 2007-10-30 | 2013-03-26 | Sony Corporation | Aparato y método de procesamiento de datos |
| GB2460459B (en) | 2008-05-30 | 2012-07-11 | Sony Corp | Data processing apparatus and method |
| JP2012004753A (ja) | 2010-06-15 | 2012-01-05 | Funai Electric Co Ltd | テレビジョン信号受信装置 |
| CN105340262B (zh) | 2013-06-19 | 2018-07-27 | Lg 电子株式会社 | 传输广播信号的装置、接收广播信号的装置、传输广播信号的方法和接收广播信号的方法 |
| GB2515801A (en) * | 2013-07-04 | 2015-01-07 | Sony Corp | Transmitter and receiver and methods of transmitting and receiving |
| CN103532892A (zh) * | 2013-09-27 | 2014-01-22 | 中国石油集团东方地球物理勘探有限责任公司 | 一种海洋石油勘探声学定位应答器通信编码方法 |
| EP3376673B1 (en) * | 2015-11-10 | 2022-06-29 | Sony Group Corporation | Data processing devices and data processing methods for frequency interleaving and deinterleaving |
| WO2018187902A1 (en) | 2017-04-10 | 2018-10-18 | Qualcomm Incorporated | An efficient interleaver design for polar codes |
| CN110838890B (zh) * | 2019-10-25 | 2022-02-08 | 晶晨半导体(上海)股份有限公司 | 解交织方法及装置 |
| CN113259277B (zh) * | 2021-05-18 | 2023-02-28 | 成都图迅科技有限公司 | 一种5g上行pusch接收机信道估计方法 |
| US12175353B2 (en) * | 2021-05-21 | 2024-12-24 | Samsung Electronics Co., Ltd. | Interleaver design and pairwise codeword distance distribution enhancement for turbo autoencoder |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB722553A (en) | 1952-06-09 | 1955-01-26 | Johannes Ditzel | Improvements in or relating to feed or delivery devices for strip material |
| EP1635474B1 (en) * | 1995-02-01 | 2010-10-06 | Sony Corporation | Data transmission with interleaving through in-place addressing of RAM memory |
| DK2302806T3 (da) | 1995-02-01 | 2013-06-17 | Sony Corp | Flerkanalstransmission med interleaving ved adressering på stedet af RAM-hukommelse |
| JP2937919B2 (ja) * | 1997-01-16 | 1999-08-23 | 日本電気アイシーマイコンシステム株式会社 | 疑似乱数発生回路 |
| US6353900B1 (en) * | 1998-09-22 | 2002-03-05 | Qualcomm Incorporated | Coding system having state machine based interleaver |
| GB9821385D0 (en) | 1998-10-01 | 1998-11-25 | British Broadcasting Corp | Improvements relating to measuring channel state from a received signal and discriminating digital values from a received signal,suitable for use in cofdm |
| US6625234B1 (en) * | 1998-12-10 | 2003-09-23 | Nortel Networks Limited | Efficient implementations of proposed turbo code interleavers for third generation code division multiple access |
| US6314534B1 (en) * | 1999-03-31 | 2001-11-06 | Qualcomm Incorporated | Generalized address generation for bit reversed random interleaving |
| US6944120B2 (en) | 2000-04-12 | 2005-09-13 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry | Method and system for tiered digital television terrestrial broadcasting services using multi-bit-stream frequency interleaved OFDM |
| US7170849B1 (en) | 2001-03-19 | 2007-01-30 | Cisco Systems Wireless Networking (Australia) Pty Limited | Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data |
| GB0110907D0 (en) * | 2001-05-03 | 2001-06-27 | British Broadcasting Corp | Improvements in decoders for many carrier signals, in particular in DVB-T recievers |
| US7620111B2 (en) * | 2002-08-13 | 2009-11-17 | Nokia Corporation | Symbol interleaving |
| US8155178B2 (en) | 2007-10-30 | 2012-04-10 | Sony Corporation | 16k mode interleaver in a digital video broadcasting (DVB) standard |
| EP1463255A1 (en) * | 2003-03-25 | 2004-09-29 | Sony United Kingdom Limited | Interleaver for mapping symbols on the carriers of an OFDM system |
| GB2454196B (en) | 2007-10-30 | 2012-10-10 | Sony Corp | Data processsing apparatus and method |
| GB2454193B (en) | 2007-10-30 | 2012-07-18 | Sony Corp | Data processing apparatus and method |
| KR100505694B1 (ko) * | 2003-07-09 | 2005-08-02 | 삼성전자주식회사 | 직접 계산 방식에 의한 코드화 직교 주파수 분할 다중화수신기의 채널 상태 평가 장치 및 그 방법 |
| ATE410830T1 (de) * | 2004-03-10 | 2008-10-15 | Ericsson Telefon Ab L M | Addressgenerator für einen verschachtelungsspeicher und einen entschachtelungsspeicher |
| SG155171A1 (en) * | 2004-07-29 | 2009-09-30 | Qualcomm Inc | System and method for interleaving |
| KR100608913B1 (ko) * | 2004-11-10 | 2006-08-09 | 한국전자통신연구원 | 직교주파수분할다중(ｏｆｄｍ) 송신기에서의 인터리빙장치 및 방법 |
| US7543197B2 (en) * | 2004-12-22 | 2009-06-02 | Qualcomm Incorporated | Pruned bit-reversal interleaver |
| TWI241779B (en) * | 2004-12-24 | 2005-10-11 | Univ Nat Sun Yat Sen | Symbol deinterleaver for digital video broadcasting system |
| US7395461B2 (en) * | 2005-05-18 | 2008-07-01 | Seagate Technology Llc | Low complexity pseudo-random interleaver |
| US7657818B2 (en) | 2005-06-22 | 2010-02-02 | Adaptive Spectrum And Signal Alignment, Inc. | Dynamic minimum-memory interleaving |
| US7681092B2 (en) * | 2006-04-11 | 2010-03-16 | Sharp Laboratories Of America, Inc. | Systems and methods for interleaving and deinterleaving data in an OFDMA-based communication system |
| PL2204002T3 (pl) | 2007-10-30 | 2013-08-30 | Sony Corp | Urządzenie i sposób przetwarzania danych |
| ES2399157T3 (es) | 2007-10-30 | 2013-03-26 | Sony Corporation | Aparato y método de procesamiento de datos |
| GB2460459B (en) | 2008-05-30 | 2012-07-11 | Sony Corp | Data processing apparatus and method |
| US7945746B2 (en) * | 2008-06-02 | 2011-05-17 | Newport Media, Inc. | Memory sharing of time and frequency de-interleaver for ISDB-T receivers |
-
2008
- 2008-10-22 PL PL08253428T patent/PL2056472T3/pl unknown
- 2008-10-22 PT PT08253420T patent/PT2056471E/pt unknown
- 2008-10-22 PL PL08253420T patent/PL2056471T3/pl unknown
- 2008-10-22 ES ES08253428T patent/ES2336632T3/es active Active
- 2008-10-22 AT AT08253428T patent/ATE451753T1/de active
- 2008-10-22 DE DE602008000382T patent/DE602008000382D1/de active Active
- 2008-10-22 EP EP08253420A patent/EP2056471B1/en active Active
- 2008-10-22 TW TW097140457A patent/TWI442731B/zh not_active IP Right Cessation
- 2008-10-22 DK DK08253428.0T patent/DK2056472T3/da active
- 2008-10-22 GB GB0819374.0A patent/GB2454317B/en not_active Expired - Fee Related
- 2008-10-22 ES ES08253420T patent/ES2332836T3/es active Active
- 2008-10-22 AT AT08253420T patent/ATE443376T1/de active
- 2008-10-22 EP EP08253428A patent/EP2056472B1/en active Active
- 2008-10-22 DK DK08253420T patent/DK2056471T3/da active
- 2008-10-22 DE DE602008000145T patent/DE602008000145D1/de active Active
- 2008-10-22 GB GB0819397.1A patent/GB2454318B/en not_active Expired - Fee Related
- 2008-10-22 PT PT08253428T patent/PT2056472E/pt unknown
- 2008-10-22 TW TW097140458A patent/TWI427954B/zh active
- 2008-10-23 US US12/256,746 patent/US8170091B2/en not_active Expired - Fee Related
- 2008-10-29 EA EA200802075A patent/EA014413B1/ru not_active IP Right Cessation
- 2008-10-29 AU AU2008237590A patent/AU2008237590B2/en active Active
- 2008-10-29 JP JP2008278955A patent/JP5248983B2/ja active Active
- 2008-10-30 KR KR1020080107331A patent/KR101520486B1/ko active Active
- 2008-10-30 KR KR1020080107335A patent/KR101461676B1/ko active Active
-
2011
- 2011-12-30 US US13/341,532 patent/US8320484B2/en not_active Expired - Fee Related
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2332836T3 (es) | Aparato y metodo de procesamiento de datos. | |
| ES2383099T3 (es) | Aparato y método de procesado de datos | |
| ES2882563T3 (es) | Aparato y método de procesamiento de datos | |
| KR101831524B1 (ko) | 데이터 처리 장치 및 방법 | |
| ES2310883T3 (es) | Intercalador para correlacionar simbolos en las portadoras de un sistema ofdm. | |
| ES2381053T3 (es) | Aparato y método de procesado de datos | |
| US10044540B2 (en) | Data processing apparatus and method | |
| US20150049838A1 (en) | Data processing apparatus and method for use in an interleaver suitable for multiple operating modes |