ES2213800T3 - Aparato y procedimiento para detectar señales de sincronismo de campo en una television de alta definicion. - Google Patents
Aparato y procedimiento para detectar señales de sincronismo de campo en una television de alta definicion.Info
- Publication number
- ES2213800T3 ES2213800T3 ES97300139T ES97300139T ES2213800T3 ES 2213800 T3 ES2213800 T3 ES 2213800T3 ES 97300139 T ES97300139 T ES 97300139T ES 97300139 T ES97300139 T ES 97300139T ES 2213800 T3 ES2213800 T3 ES 2213800T3
- Authority
- ES
- Spain
- Prior art keywords
- signal
- field
- synchronism
- segment
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Synchronizing For Television (AREA)
Abstract
UN APARATO PARA DETECTAR UNA SEÑAL DE SINCRONIZACION DE CAMPO EN UN HDTV INCLUYE UN SELECTOR DE BITS DE SIGNO (202) PARA SELECCIONAR SOLO UN BIT DE SIGNO DE UNA SEÑAL DE HDTV RECIBIDA; UNA PARTE DE CORRELACION (206) PARA DETERMINAR EL VALOR DE CORRELACION DEL BIT DE SIGNO SELECCIONADO Y UNA SEÑAL DE REFERENCIA PREDETERMINADA; UN DETECTOR (208, 210) PARA COMPARAR EL VALOR DE CORRELACION CON UN VALOR UMBRAL, DE ESTA MANERA DETERMINAR UNA SEÑAL DE TEMPORIZACION DE SINCRONIZACION DE CAMPO; Y UN GENERADOR (212,214,216) PARA GENERAR UNA SEÑAL DE SINCRONIZACION DE CAMPO QUE TENGA UN NIVEL LOGICO "ALTO" DURANTE UN INTERVALO DE SEGMENTO DE SINCRONIZACION DE CAMPO EN RESPUESTA A LA SEÑAL DE TEMPORIZACION DE SINCRONIZACION DE CAMPO. AQUI, SOLO UNA MSB DE DATOS DE ENTRADA SE SELECCIONA Y ENTONCES LA CORRELACION CON LA SEÑAL DE REFERENCIA SE DETERMINA. POR CONSIGUIENTE, UNA SEÑAL DE SINCRONIZACION DE CAMPO QUE TENGA UN NIVEL LOGICO "ALTO" DURANTE UN INTERVALO DE SEGMENTO DE CAMPO EN CADA CAMPO PUEDE SERDETECTADA, Y DE ESTA MANERA UNA ESTRUCTURA DE EQUIPO FISICO SE SIMPLIFICA.
Description
Aparato y procedimiento para detectar señales de
sincronismo de campo en una televisión de alta definición.
La presente invención se refiere a un aparato y a
un procedimiento para detectar señales de sincronismo de campo en
una televisión de alta definición y, de forma más particular pero
no exclusiva, a un aparato para detectar señales de sincronismo de
campo mediante la correlación de los datos de entrada y un valor de
referencia, y a un procedimiento para lograr este objetivo.
Tras numerosas investigaciones llevadas a cabo
sobre el diseño de televisores de pantalla grande y alta resolución,
se ha fabricado en Japón un receptor de televisión de alta
definición (HDTV) para recibir señales HDTV.
En Estados Unidos, el comité Grand Alliance (GA)
ha propuesto varios estándares técnicos para designar un sistema
HDTV. El comité GA ha adoptado la modulación de banda lateral
residual (VSB) como estándar de modulación GA-HDTV.
En particular, el comité GA ha adoptado un estándar
8-VSB que tiene ocho niveles y un estándar
16-VSB que tiene dieciséis niveles, para la
modalidad de radiodifusión terrestre y la modalidad de cable de
alta velocidad, respectivamente. Dichos receptores de técnica
anterior GA-HDTV se dan a conocer, por ejemplo, en
el documento US-A-5.260.793 (CITTA
R. ET AL), el documento de BRETL W. ET AL. "VSB
MODEM SUBSYSTEM DESIGN FOR GRAND ALLIANCE DIGITAL TELEVISION
RECEIVERS", IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, vol. 41,
nº 3, 30 de agosto de 1995, páginas 773 a 786, NUEVA YORK, US; y el
documento JP-A-07 326993
(US-A-5.648.987 de SAMSUNG ELECTRONICS CO. LTD).
(US-A-5.648.987 de SAMSUNG ELECTRONICS CO. LTD).
La Figura 1 ilustra el formato de una trama de
datos VSB de los receptores GA-HDTV. La trama de
datos VSB tiene dos campos, y cada campo tiene un segmento de
sincronismo de campo y 312 segmentos de datos. Los segmentos de
sincronismo de campo SINCRON. CAMPO nº 1 y SINCRON. CAMPO nº 2
están situados en el primer segmento de cada campo para indicar el
principio del campo.
Asimismo, cada uno de los segmentos de datos
tiene 4 símbolos para el sincronismo del segmento y 828 símbolos de
datos. El sincronismo del segmento se halla al principio de cada
segmento de datos y presenta un formato predeterminado, en el que
los cuatro símbolos tienen los niveles de señal de +5, -5, -5, +5.
Mientras tanto, cada uno de los símbolos de datos tiene un nivel de
señal arbitrario de los ocho niveles \pm1, \pm3, \pm5 y
\pm7.
La Figura 2 es un dibujo que ilustra una señal de
sincronismo de campo de datos VSB de un receptor
GA-HDTV.
Como se muestra en la Figura 2, el segmento de
sincronismo de campo tiene 832 símbolos. Los 4 símbolos iniciales se
utilizan para el sincronismo del segmento. El sincronismo del
segmento viene seguido de 511 símbolos, designados como
pseudonúmero PN511, y éstos a su vez vienen seguidos de 189 símbolos
divididos en tres pseudonúmeros PN63. Los 128 símbolos restantes se
utilizan para la transmisión de otro tipo de información.
En este caso, PN511 es la secuencia de una señal
predeterminada de niveles +5 y -5 utilizada como secuencia de
acondicionamiento para la ecualización. La fase del segundo PN63 se
invierte en cada campo.
La presencia, en los primeros segmentos de cada
campo, de un sincronismo de campo de forma uniforme que indica el
principio del campo permite detectar y generar las señales de
sincronismo de campo.
Por otra parte, las señales de sincronismo de
campo deben detectarse con precisión para llevar a cabo el
sincronismo y la decodificación en un receptor.
En consecuencia, uno de los objetivos de las
formas de realización preferidas de la presente invención es
proporcionar un aparato para generar una señal de sincronismo de
campo en un receptor GA-HDTV, utilizando la
correlación de una secuencia de señal de sincronismo del primer
segmento de cada campo y una señal de referencia.
Otro objetivo de las formas de realización
preferidas de la presente invención es proporcionar un
procedimiento para generar una señal de sincronismo de campo en un
receptor GA-HDTV, utilizando la correlación de una
secuencia de señal de sincronismo del primer segmento de cada campo
y una señal de referencia.
Según un primer aspecto de la presente invención,
se proporciona un aparato para detectar una señal de sincronismo de
campo en un receptor HDTV que comprende: medios de selección de bit
de signo para seleccionar un solo bit de signo de una señal HDTV
recibida; medios de correlación para determinar el valor de
correlación del bit de signo seleccionado y una señal de referencia
predeterminada; medios de detección para comparar el valor de
correlación con un valor umbral y determinar una señal de
temporización de sincronismo de campo y medios de generación para
generar una señal de sincronismo de campo que tiene el nivel lógico
"ALTO" durante un intervalo de segmento de sincronismo de
campo, en respuesta a la señal de temporización de sincronismo de
campo.
Según un segundo aspecto de la presente
invención, se proporciona un aparato para detectar una señal de
sincronismo de campo, que comprende:
medios de detección para detectar una señal de
sincronismo de segmento situada al principio de un segmento de
datos de la señal HDTV recibida y generar una señal de sincronismo
de segmento de datos;
una unidad de recuperación para recuperar una
señal de reloj de símbolos de la señal HDTV en respuesta a dicha
señal de sincronismo de segmento de datos;
medios de selección de MSB para seleccionar un
solo MSB de la señal HDTV recibida;
primeros medios de generación para generar una
señal de referencia predeterminada;
medios de correlación para determinar el valor de
correlación del MSB y la señal de referencia;
segundos medios de generación para comparar el
valor de correlación con un valor umbral y generar una señal de
temporización de sincronismo de campo cuando el valor de
correlación es superior a dicho valor umbral;
primeros medios de recuento para contar el número
de segmentos de datos de cada campo según dicha señal de sincronismo
de segmento y generar una primera señal de acarreo, que se
restablecen mediante una señal de temporización de sincronismo de
campo;
segundos medios de recuento para contar el número
de símbolos de cada segmento según dicho reloj de símbolos y generar
una segunda señal de acarreo, que se restablecen mediante la
primera señal de acarreo y
terceros medios de generación para generar una
señal de sincronismo de campo que tiene el nivel lógico "ALTO"
durante un intervalo de segmento de sincronismo de campo, en
respuesta a la primera y la segunda señal de acarreo.
Según un tercer aspecto de la presente invención,
se proporciona un procedimiento para detectar una señal de
sincronismo de campo incluida en la señal HDTV recibida, que
comprende las etapas siguientes: a) selección de un solo bit de
signo de la señal HDTV recibida; b) determinación del valor de
correlación del bit de signo y una señal de referencia
predeterminada; c) comparación del valor de correlación determinado
en dicha etapa b) con un valor umbral para detectar, de ese modo,
una señal de temporización de sincronismo de campo; y d) generación
de una señal de sincronismo de campo que tiene el nivel lógico
"ALTO" durante un intervalo de segmento de sincronismo de
campo, en respuesta a dicha señal de temporización de sincronismo
de campo.
Según un cuarto aspecto de la presente invención,
se proporciona un procedimiento para detectar una señal de
sincronismo de campo en cada campo de la señal HDTV recibida, en el
que una trama de datos incluye dos campos y cada campo incluye un
segmento de sincronismo de campo y segmentos de datos de un primer
número predeterminado, y en el que cada segmento incluye símbolos
de un segundo número predeterminado, que comprende las etapas
siguientes:
a) detección de una señal de sincronismo de
segmento situada al principio de un segmento de datos de una señal
HDTV y generación de la señal de sincronismo de segmento de
datos;
b) recuperación de un reloj de símbolos en
respuesta a la señal de sincronismo de segmento de datos,
c) selección de un solo bit de mayor
significación (MSB) de las señales HDTV recibidas;
d) determinación del valor de correlación del MSB
y una señal de referencia predeterminada;
e) comparación del valor de correlación con un
valor umbral y generación de una señal de temporización de
sincronismo de campo cuando el valor de correlación es superior al
valor umbral;
f) recuento del número de segmentos de datos de
cada campo según la señal de sincronismo de segmento de datos y
generación de una primera señal de acarreo;
g) recuento del número de símbolos de cada
segmento según la señal de reloj de símbolos recuperada y generación
de una segunda señal de acarreo y
h) generación de una señal de sincronismo de
campo que tiene el nivel lógico "ALTO" durante un intervalo de
segmento de sincronismo de campo en respuesta a la primera y la
segunda señal de acarreo.
En las reivindicaciones adjuntas, se exponen
otras características de la presente invención.
Para facilitar la comprensión de la presente
invención, a continuación se describirá en detalle una forma de
realización preferida de ésta, únicamente a título de ejemplo, en
relación con los dibujos adjuntos, en los que:
la Figura 1 ilustra el formato de una trama de
datos VSB de un receptor GA-HDTV;
la Figura 2 ilustra una señal de sincronismo de
campo de datos VSB de un receptor GA-HDTV;
la Figura 3 es un diagrama de bloques de un
receptor HDTV según una forma de realización de la presente
invención;
la Figura 4 es un diagrama de bloques detallado
del circuito de detección de sincronismo de campo mostrado en la
Figura 3;
la Figura 5A es un diagrama de forma de ondas de
los datos de entrada;
la Figura 5B es un diagrama de forma de ondas de
una señal de temporización de sincronismo de campo;
la Figura 5C es un diagrama de forma de ondas de
la salida de un primer contador;
la Figura 5D es un diagrama de forma de ondas de
la salida de un segundo contador; y
la Figura 5E es un diagrama de forma de ondas de
una señal de sincronismo de campo generada pro el circuito de
detección de sincronismo de campo según una forma de realización de
la presente invención.
La Figura 3 es un diagrama de bloques de un
receptor HDTV según una forma de realización de la presente
invención. En particular, el receptor HDTV comprende un
sintonizador 102, un amplificador de frecuencia intermedia (IF) 104,
un convertidor analógico-digital (A/D) 106, un
bucle de enganche de frecuencia y fase digital (DFPLL) 108, un
filtro adaptado 110, una unidad de recuperación de reloj de símbolos
112, un detector de sincronismo de segmento de datos 114, un
circuito de detección de sincronismo de campo 200, un ecualizador
116, un bucle de seguimiento de fase (PTL) 118, un decodificador de
canales 120 y un decodificador de fuente 122.
El sintonizador 102 introduce las señales de
radiodifusión por medio de una antena, sintoniza de forma selectiva
un canal HDTV particular y convierte la señal HDTV del canal
sintonizado en una señal de frecuencia intermedia (IF).
El amplificador IF 104 amplifica la señal de
salida del sintonizador 102, de tal forma que la entrada del
convertidor A/D 106 se mantiene en los niveles adecuados.
El convertidor analógico-digital
106 convierte la señal IF analógica obtenida del amplificador IF
104 en una señal digital, según un reloj de muestreo proporcionado
por la unidad de recuperación de reloj de símbolos 112.
El circuito de bucle de enganche de frecuencia y
fase digital (DFPLL) 108 recupera la señal portadora, detectando la
señal piloto contenida en los datos proporcionados por el
convertidor A/D 106. A continuación, el DFPLL 108 demodula los datos
proporcionados por el convertidor A/D 106 para convertirlos en una
señal de banda de base, multiplicando los datos por la señal
portadora recuperada.
El filtro adaptado 110 compara las señales de
banda de base demoduladas para eliminar, de ese modo, la distorsión
y el solapamiento espectral de las señales y controla la velocidad
de símbolos de los datos proporcionados por el circuito DFPLL 108.
La velocidad de símbolos de los datos proporcionados por el filtro
adaptado 110 es fs, mientras que la velocidad de símbolos de los
datos introducidos en el filtro adaptado 110 es 2fs.
La unidad de recuperación de reloj de símbolos
112 recupera el reloj de símbolos en respuesta a la salida del
filtro adaptado 110 y la señal de sincronismo de segmento de datos
proporcionada por el detector de señal de sincronismo de segmento de
datos 114. Además, la unidad de recuperación de reloj de símbolos
112 genera un reloj de muestreo que tiene una frecuencia (2fs) que
es dos veces la del reloj de símbolos y proporciona la frecuencia
de muestreo al convertidor A/D 106. El reloj de símbolos recuperado
por la unidad de recuperación de reloj de símbolos 112 se
proporciona a todos los bloques no mostrados que procesan las
señales digitales, así como al convertidor analógico- digital 106,
el filtro adaptado 110 y el circuito de detección de sincronismo de
campo 200.
El detector de sincronismo de segmento de datos
114 calcula el valor de correlación de los datos proporcionados por
el filtro adaptado 110 en una unidad de 4 símbolos y acumula los
valores de correlación calculados en una unidad de segmento. A
continuación, genera una señal de sincronismo de segmento de datos
cuando el valor de correlación acumulado tiene el valor máximo en
cada segmento de datos, utilizando la característica de aumento al
máximo del valor de correlación de los 4 símbolos de sincronismo de
campo, es decir, de la presencia de un valor máximo en los valores
de correlación acumulados en los intervalos de símbolos de
sincronismo del correspondiente segmento.
El circuito de detección de sincronismo de campo
200 determina la correlación de los datos proporcionados por el
filtro adaptado 110 y una señal de referencia, para generar de ese
modo señales de sincronismo de campo, utilizando un reloj de
símbolos (fs) de la unidad de recuperación de reloj de símbolos 112
y una señal de sincronismo de segmento de datos del detector de
sincronismo de segmento de datos 114.
Las señales de sincronismo de campo se introducen
en un ecualizador 116 y un decodificador de canales 120 para su
utilización en la ecualización y la decodificación de los
datos.
El ecualizador 116 elimina la distorsión por
trayectorias múltiples y proporciona una señal no distorsionada. La
distorsión por trayectorias múltiples es provocada por la reflexión
de las ondas electromagnéticas en el entorno, los edificios, los
aviones, etc. cuando la señal HDTV se difunde por tierra. En
particular, el ecualizador 116 lleva a cabo la operación de
ecualización actualizando los coeficientes del filtro que contiene,
utilizando la secuencia de acondicionamiento PN511 situada en el
segmento de sincronismo de campo según las señales de sincronismo de
campo del circuito de detección de sincronismo de campo 200.
Mientras tanto, se obtienen datos que tienen un nivel arbitrario
durante el período de actualización del coeficiente. De esta forma,
se asegura un seguimiento de alta velocidad de las señales de
imágenes fantasma en movimiento.
El bucle de seguimiento de fase (PTL) 118
introduce la señal no distorsionada y corrige todo el ruido de fase,
es decir, los errores de fase que el circuito DFPLL 108 no ha
eliminado por completo.
El decodificador de canales 120 introduce la
señal de fase corregida del PTL 118 y decodifica la señal de fase
corregida de una forma que se corresponde con la forma en que se ha
decodificado la señal HDTV original antes de ser transmitida. Por
ejemplo, para reducir los errores de símbolos generados durante la
transmisión, la señal HDTV se codifica mediante un procedimiento de
codificación Reed-Solomon (RS), una operación de
entrelazado y un procedimiento de modulación de código de Trellis
(TCM) antes de su transmisión. Por consiguiente, el decodificador
de canales 120 puede efectuar una operación de demodulación de
Trellis de la señal de fase corregida para generar una señal
entrelazada y puede llevar a cabo el desentrelazado de la señal
entrelazada para generar una señal desentrelazada. Por último, el
decodificador 120 puede efectuar una operación de decodificación RS
de la señal desentrelazada, basada en la paridad de dicha señal,
para generar una señal libre de errores.
El decodificador de fuente 122 introduce la señal
libre de errores y efectúa una operación de decodificación de
longitud variable para generar una señal decodificada, y lleva a
cabo una operación de cuantificación inversa de la señal
decodificada para generar datos de cuantificación inversa. A
continuación, el decodificador 122 efectúa una operación de
transformación discreta del coseno inversa (IDCT) según el tamaño de
paso de cuantificación utilizado durante el procedimiento de
codificación de la señal HDTV original. Por consiguiente, los datos
comprimidos se convierten en la señal HDTV original y la señal
original se presenta en una pantalla.
La Figura 4 es un diagrama de bloques detallado
del circuito de detección de sincronismo de campo mostrado en la
Figura 3.
El circuito de detección de sincronismo de campo
200 incluye un selector de bit de mayor significación (MSB) 202, un
generador de señal de referencia 204, un correlacionador 206, un
comparador 208, un circuito de retención 210, un primer contador
212, un segundo contador 214 y un flip-flop
216.
El selector de bit de mayor significación (MSB)
202 selecciona sólo el MSB (denominado también bit de signo) de las
señales proporcionadas por el filtro adaptado 110 de la Figura
3.
El generador de señal de referencia 204 genera
una señal de referencia PN511.
El correlacionador 206 calcula el valor de
correlación del MSB obtenido del selector de MSB 202 y la señal de
referencia del generador de señal de referencia 204.
El comparador 208 introduce la salida del
correlacionador 206 y un valor umbral a través de un primer y un
segundo terminal de entrada A y B, respectivamente, y compara
dichas señales.
El circuito de retención 210 introduce la salida
del comparador 208 según el reloj de símbolos fs y almacena
temporalmente los datos de entrada.
El primer contador 212 introduce la señal de
sincronismo de segmento del detector de sincronismo de segmento 114
de la Figura 3 y la salida del circuito de retención 210, a través
de un terminal de entrada de reloj CLK y un terminal de
restablecimiento RST, respectivamente, cuenta el número de 312
segmentos de datos y genera un acarreo cuando el valor contado se
restablece en 0.
El segundo contador 214 introduce una señal de
reloj de símbolos de la unidad de recuperación de reloj de símbolos
112 y el acarreo del primer contador 212, a través de un terminal
de entrada de reloj CLK y un terminal de restablecimiento RST,
respectivamente, cuenta el número de 832 símbolos y genera un
acarreo.
El flip-flop 216 introduce el
acarreo del segundo contador 214 y el acarreo del primer contador
212, a través de un terminal de restablecimiento R y un terminal de
establecimiento S, respectivamente, y genera una señal de
sincronismo de campo final.
A continuación, se describirá el funcionamiento
del circuito mostrado en la Figura 4, en relación con las Figuras 3
y 5A a 5E.
En la Figura 4, el selector de MSB 202 introduce
los datos HDTV VSB obtenidos del filtro adaptado 110 mostrado en la
Figura 3, selecciona sólo el MSB de los datos de entrada y
proporciona el MSB seleccionado al correlacionador 206. En la Figura
5A, se muestra la forma de onda de los datos introducidos en el
selector de MSB 202.
El generador de señal de referencia 204 genera
repetidas veces señales que son iguales a PN511 del segmento de
sincronismo de campo.
El correlacionador 206 calcula el valor de
correlación cruzada del MSB obtenido del selector de MSB 202 y la
señal de referencia generada por el generador de señal de
referencia 204, acumula los valores de correlación calculados en la
unidad de símbolos PN511 y proporciona los valores de correlación
acumulados al primer terminal de entrada A del comparador 208.
Cuando la señal transmitida incluye una gran
cantidad de ruidos, imágenes fantasma o interferencias, el valor de
correlación de los datos PN63 y la señal de referencia PN63 (que se
denomina valor de correlación de PN63) no es tan alto como para
impedir la detección el valor máximo. No obstante, debido a que el
valor de correlación de PN511 es aproximadamente ocho veces el
valor PN63, el valor máximo de PN511 puede detectarse con
facilidad. En consecuencia, para detectar la temporización de
sincronismo de campo, se utiliza el valor de correlación de
PN511.
El comparador 208 compara el valor de correlación
del correlacionador 206 con el valor umbral predeterminado y genera
una señal "ALTO" cuando A \geq B.
Es decir, utilizando la característica de aumento
al máximo del valor de correlación del correlacionador 206 cuando
la salida de la secuencia MSB del selector de MSB 202 es una
secuencia de sincronismo de campo, el comparador 208 compara el
valor de correlación con el valor de umbral predeterminado y genera
una señal "ALTO" de un intervalo de 1 símbolo, que indica una
secuencia de señal de sincronismo de campo, cuando el valor de
correlación es superior al valor de umbral predeterminado.
La señal de salida del comparador 208, que es
incompleta en cuanto a temporización, es retenida en un circuito de
retención 210 según el reloj de símbolos que se recupera en la
unidad de recuperación de reloj de símbolos 112 mostrada en la
Figura 3. La salida del circuito de retención 210 se convierte en
la señal de temporización de sincronismo de campo. La forma de onda
de la señal se muestra en la Figura 5B.
En cada campo, se genera la señal de
temporización de sincronismo de campo mostrada en la Figura 5B. No
obstante, puesto que la señal de temporización de sincronismo de
campo se genera desde un punto intermedio de una secuencia de señal
de sincronismo de campo y la anchura de la señal corresponde a un
intervalo de un símbolo (y por lo tanto es muy pequeña), la señal
es inadecuada para ser utilizada directamente como señal de
sincronismo de campo.
En consecuencia, la temporización y la anchura de
la señal de temporización de sincronismo de campo se controlan para
generar una señal de sincronismo de campo útil para el
procesamiento de señales.
Cuando la señal de temporización de sincronismo
de campo obtenida del circuito de retención 210 se introduce en el
terminal de restablecimiento (RST) del primer contador 212 y la
señal de sincronismo de segmento de datos obtenida del detector de
señal de sincronismo de segmento de datos 114 se introduce en el
terminal de reloj (CLK), el primer contador 212 cuenta 312 señales
de sincronismo de segmento de datos y genera la señal de acarreo
mostrada en la Figura 5C y, al mismo tiempo, se restablece mediante
la señal de temporización de sincronismo de campo. La operación
descrita se lleva a cabo repetidas veces en cada campo.
A continuación, el primer contador 212 efectúa el
recuento 312 veces, puesto que las señales de sincronismo de
segmento de datos generadas por el generador de sincronismo de
segmento de datos 114 mostrado en la Figura 3 se hallan al principio
de los 312 segmentos de datos, excluido el segmento de sincronismo
de campo.
Cuando la señal de acarreo del primer contador
212 se introduce en el terminal de restablecimiento RST del segundo
contador 214 y el reloj de símbolos fs generado por la unidad de
recuperación de reloj de símbolos 112 se introduce en el terminal de
entrada de reloj CLK del mismo, el segundo contador 214 cuenta 832
impulsos de reloj de símbolos y, a continuación, genera la señal de
acarreo mostrada en la Figura 5D y, al mismo tiempo, es
restablecido mediante la señal de acarreo del primer contador
212.
El segundo contador 214 efectúa el recuento 832
veces según el reloj de símbolos fs, puesto que un segmento incluye
832 símbolos, como se muestra en la Figura 1.
El flip-flop 216 genera una señal
de nivel "BAJO" a través del terminal de salida Q cuando la
señal de acarreo del segundo contador 214 se introduce en el
terminal de restablecimiento R, y genera una señal de nivel
"ALTO" cuando la señal de acarreo del primer contador 212 se
introduce en el terminal de establecimiento S. Por consiguiente, se
obtiene una señal de sincronismo de campo perfecta que tiene el
nivel lógico "ALTO" durante un segmento de sincronismo de
campo, a través del terminal de salida Q del
flip-flop 216, como se muestra en la Figura 5E.
Como se ha descrito anteriormente, el circuito de
la presente forma de realización de la presente invención para
detectar señales de sincronismo de campo que indican el principio
de cada campo utiliza sólo un bit (el MSB) de los datos de entrada
para proporcionar el mismo resultado que el cálculo de coma
flotante. De esta forma, el tiempo de cálculo se reduce en gran
medida y la estructura se simplifica, lo que facilita la integración
del circuito.
Asimismo, según el circuito de la presente
invención, la temporización de la señal de sincronismo de campo se
detecta utilizando el valor de correlación del correlacionador
PN511 y, de esta forma, la señal de sincronismo de campo puede
detectarse con precisión, aun cuando exista ruido, imágenes
fantasma o interferencias.
Además, puesto que el circuito según la presente
forma de realización de la presente invención genera una señal de
sincronismo de campo con una forma de onda que tiene el estado
lógico "ALTO" durante el intervalo de segmento de sincronismo
de campo actual, el circuito puede ser utilizado en otro bloque de
un sistema GA-HDTV que requiera una señal de
sincronismo de campo con una forma de onda que tenga el estado
lógico "ALTO" durante el intervalo de segmento de sincronismo
de campo actual sin ningún circuito adicional.
A continuación, la atención se centra en todos
los documentos que se presentan al mismo tiempo o con anterioridad
a esta memoria, en relación con esta aplicación, y que están
abiertos para inspección pública junto con esta memoria,
incluyéndose aquí el contenido de todos estos documentos a título
de referencia.
Todas las características previstas en esta
memoria (incluidas las reivindicaciones adjuntas, resumen y
dibujos) y/o todas las etapas de los procedimientos previstos
pueden combinarse en cualquier combinación, excepto en combinaciones
en las que por lo menos algunas de dichas características o etapas
sean mutuamente exclusivas.
Cada una de las características previstas en esta
memoria (incluidas las reivindicaciones, el resumen y los dibujos
adjuntos) puede ser sustituida por una característica alternativa
que tenga una finalidad igual, equivalente o similar, a menos que
se indique expresamente lo contrario. Por lo tanto, a menos que se
indique expresamente lo contrario, cada una de las características
previstas representa únicamente un ejemplo de una serie genérica de
características equivalentes o similares.
La presente invención no se limita a la
información de las formas de realización anteriores. La presente
invención abarca todas las características novedosas, o cualquier
combinación novedosa de éstas, previstas en esta memoria (incluidas
las reivindicaciones, el resumen y los dibujos adjuntos) o todas
las etapas novedosas, o cualquier combinación novedosa de las
mismas, de los procedimientos previstos.
Claims (16)
1. Aparato (200) para detectar una señal de
sincronismo de campo en un receptor HDTV, que comprende:
medios de selección de bit de signo (202) para
seleccionar un solo bit de signo de una señal HDTV recibida;
medios de correlación (206) para determinar el
valor de correlación del bit de signo seleccionado y una señal de
referencia predeterminada;
medios de detección (208, 210) para comparar el
valor de correlación con un valor umbral y determinar una señal de
temporización de sincronismo de campo; y
medios de generación (212, 214, 216) para generar
una señal de sincronismo de campo que tiene el nivel lógico
"ALTO" durante un intervalo de segmento de sincronismo de
campo, en respuesta a la señal de temporización de sincronismo de
campo.
2. Aparato (200) para detectar una señal de
sincronismo de campo según la reivindicación 1, en el que dichos
medios de generación (212, 214, 216) comprenden:
un primer contador (212) para contar el número de
segmentos de datos de cada campo y generar una primera señal de
acarreo, que se restablece mediante la señal de temporización de
sincronismo de campo;
un segundo contador (214) para contar el número
de símbolos de cada segmento de datos y generar una segunda señal
de acarreo, que se restablece mediante la primera señal de acarreo;
y
un circuito lógico (216) que se establece
mediante la primera señal de acarreo y restablece mediante la
segunda señal de acarreo, y que genera una señal de sincronismo de
campo que tiene el nivel lógico "ALTO" durante un intervalo de
segmento de sincronismo de campo.
3. Aparato (200) para detectar una señal de
sincronismo de campo según la reivindicación 1 o la reivindicación
2, en el que dichos medios de detección (208, 210) comprenden:
un comparador (208) para comparar dicho valor de
correlación detectado con dicho valor umbral y generar, de ese
modo, una señal comparativa cuando el valor de correlación es
superior al valor umbral; y
un circuito de retención (210) para retener dicha
señal comparativa y generar la señal de temporización de
sincronismo de campo.
4. Aparato (200) para detectar una señal de
sincronismo de campo según cualquiera de las reivindicaciones
anteriores, en el que dichos medios de correlación (206) determinan
el valor de correlación del pseudonúmero PN511, situado en una
secuencia de señal de sincronismo de campo proporcionada por dichos
medios de selección (202), y una señal de referencia PN511.
5. Aparato (200) para detectar una señal de
sincronismo de campo según cualquiera de las reivindicaciones
anteriores, en el que dichos medios de correlación (206) generan un
valor de correlación máximo cuando el bit de signo obtenido de
dichos medios de selección (202) es la secuencia de señal de
sincronismo de campo.
6. Aparato (200) para detectar una señal de
sincronismo de campo según cualquiera de las reivindicaciones
anteriores, en el que el bit de signo es un bit de mayor
significación.
7. Aparato para detectar una señal de sincronismo
de campo, que comprende:
medios de detección (114) para detectar una señal
de sincronismo de segmento situada al principio de un segmento de
datos de la señal HDTV recibida y generar una señal de sincronismo
de segmento de datos;
una unidad de recuperación (112) para recuperar
una señal de reloj de símbolos de la señal HDTV en respuesta a
dicha señal de sincronismo de segmento de datos;
medios de selección de MSB (202) para seleccionar
un solo MSB de la señal HDTV recibida;
primeros medios de generación (204) para generar
una señal de referencia predeterminada;
medios de correlación (206) para determinar el
valor de correlación del MSB y la señal de referencia;
segundos medios de generación (208, 210) para
comparar el valor de correlación con un valor umbral y generar una
señal de temporización de sincronismo de campo cuando el valor de
correlación es superior a dicho valor umbral;
primeros medios de recuento (212) para contar el
número de segmentos de datos de cada campo según dicha señal de
sincronismo de segmento y generar una primera señal de acarreo, que
se restablecen mediante una señal de temporización de sincronismo
de campo;
segundos medios de recuento (214) para contar el
número de símbolos de cada segmento según dicho reloj de símbolos y
generar una segunda señal de acarreo, que se restablecen mediante
la primera señal de acarreo; y
terceros medios de generación (216) para generar
una señal de sincronismo de campo que tiene el nivel lógico
"ALTO" durante un intervalo de segmento de sincronismo de
campo, en respuesta a la primera y la segunda señal de acarreo.
8. Aparato para detectar una señal de sincronismo
de campo según la reivindicación 7, en el que dichos medios de
correlación (206) determinan el valor de correlación del
pseudonúmero PN511, situado en la secuencia de señal de sincronismo
de campo obtenida de dichos medios de selección (202), y una señal
de referencia PN511.
9. Aparato para detectar una señal de sincronismo
de campo según la reivindicación 7 o la reivindicación 8, en el que
dichos medios de correlación (206) generan un valor de correlación
máximo cuando el bit de signo obtenido de dichos medios de
selección (202) es una secuencia de señal de sincronismo de
campo.
10. Aparato para detectar una señal de
sincronismo de campo según cualquiera de las reivindicaciones 7 a
9, en el que dichos segundos medios de generación (208, 210)
comprenden:
un comparador (208) para comparar dicho valor de
correlación detectado con el valor umbral y generar, de ese modo,
una señal comparativa cuando el valor de correlación es superior al
valor umbral; y
un circuito de retención (210) para retener dicha
señal comparativa y generar la señal de temporización de
sincronismo de campo.
11. Aparato para detectar una señal de
sincronismo de campo según cualquiera de las reivindicaciones 7 a
10, en el que dichos terceros medios de generación incluyen un
flip-flop (216) que se establece mediante la primera
señal de acarreo y se restablece mediante la segunda señal de
acarreo para generar una señal de sincronismo de campo que tiene el
nivel lógico "ALTO" durante un intervalo de segmento de
sincronismo de campo.
12. Procedimiento para detectar una señal de
sincronismo de campo incluida en la señal HDTV recibida, que
comprende las etapas siguientes:
a) selección de un solo bit de signo de la señal
HDTV recibida;
b) determinación del valor de correlación del bit
de signo y una señal de referencia predeterminada;
c) comparación del valor de correlación
determinado en dicha etapa b) con un valor umbral para detectar, de
ese modo, una señal de temporización de sincronismo de campo;
y
d) generación de una señal de sincronismo de
campo que tiene el nivel lógico "ALTO" durante un intervalo de
segmento de sincronismo de campo, en respuesta a dicha señal de
temporización de sincronismo de campo.
13. Procedimiento para detectar una señal de
sincronismo de campo según la reivindicación 12, en el que la señal
de referencia es una señal de pseudonúmero PN511.
14. Procedimiento para detectar una señal de
sincronismo de campo según la reivindicación 12 o la reivindicación
13, en el que el bit de signo es un bit de mayor significación
(MSB).
15. Procedimiento para detectar una señal de
sincronismo de campo en cada campo de la señal HDTV recibida, en el
que una trama de datos incluye dos campos y cada campo incluye un
segmento de sincronismo de campo y segmentos de datos de un primer
número predeterminado, y en el que cada segmento incluye símbolos de
un segundo número predeterminado, que comprende las etapas
siguientes:
a) detección de una señal de sincronismo de
segmento situada al principio de un segmento de datos de una señal
HDTV y generación de la señal de sincronismo de segmento de
datos;
b) recuperación de un reloj de símbolos en
respuesta a la señal de sincronismo de segmento de datos;
c) selección de un solo bit de mayor
significación (MSB) de las señales HDTV recibidas;
d) determinación del valor de correlación del MSB
y una señal de referencia predeterminada;
e) comparación del valor de correlación con un
valor umbral y generación de una señal de temporización de
sincronismo de campo cuando el valor de correlación es superior al
valor umbral;
f) recuento del número de segmentos de datos de
cada campo según la señal de sincronismo de segmento de datos y
generación de una primera señal de acarreo;
g) recuento del número de símbolos de cada
segmento según la señal de reloj de símbolos recuperada y generación
de una segunda señal de acarreo; y
h) generación de una señal de sincronismo de
campo que tiene el nivel lógico "ALTO" durante un intervalo de
segmento de sincronismo de campo en respuesta a la primera y la
segunda señal de acarreo.
16. Procedimiento para detectar una señal de
sincronismo de campo según la reivindicación 15, en el que la señal
de referencia es una señal de pseudonúmero PN511.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960000534A KR0170730B1 (ko) | 1996-01-12 | 1996-01-12 | 필드 동기신호 검출회로 및 그 방법 |
| KR9600534 | 1996-01-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2213800T3 true ES2213800T3 (es) | 2004-09-01 |
Family
ID=19449335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES97300139T Expired - Lifetime ES2213800T3 (es) | 1996-01-12 | 1997-01-10 | Aparato y procedimiento para detectar señales de sincronismo de campo en una television de alta definicion. |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5877816A (es) |
| EP (1) | EP0784398B1 (es) |
| JP (1) | JP3416441B2 (es) |
| KR (1) | KR0170730B1 (es) |
| CN (2) | CN1190948C (es) |
| DE (1) | DE69727993T2 (es) |
| ES (1) | ES2213800T3 (es) |
| IN (1) | IN190706B (es) |
| MY (1) | MY116841A (es) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1106762C (zh) * | 1996-06-17 | 2003-04-23 | 三星电子株式会社 | 数据段同步信号检测电路 |
| KR100413414B1 (ko) * | 1997-02-17 | 2004-03-19 | 엘지전자 주식회사 | 에이치디티브이(hdtv)의 타이밍 복원장치 |
| KR100413415B1 (ko) * | 1997-02-17 | 2004-03-19 | 엘지전자 주식회사 | 에이치디티브이(hdtv)의 타이밍 복원장치 |
| KR100413416B1 (ko) * | 1997-02-18 | 2004-03-19 | 엘지전자 주식회사 | 에이치디티브이(hdtv)의 타이밍 복원장치 |
| KR100258931B1 (ko) * | 1997-06-17 | 2000-06-15 | 윤종용 | 수신신호 판별회로 및 그 방법 |
| US6233295B1 (en) * | 1998-08-26 | 2001-05-15 | Thomson Licensing S.A. | Segment sync recovery network for an HDTV receiver |
| US6600778B1 (en) * | 1997-11-03 | 2003-07-29 | Lg Electronics Inc. | Method and apparatus for VSB symbol sync recovery |
| KR100278855B1 (ko) * | 1997-12-15 | 2001-01-15 | 윤종용 | 고품위 텔레비젼 시스템의 필드 동기신호 검출회로 |
| KR100244221B1 (ko) * | 1997-12-16 | 2000-02-01 | 구자홍 | 디지털 티브이의 인접 채널 간섭유무 판별장치 |
| KR100300947B1 (ko) * | 1997-12-31 | 2001-09-03 | 박종섭 | 디지털텔레비젼수신장치의세그먼트동기신호검출장치 |
| US6188441B1 (en) * | 1998-03-06 | 2001-02-13 | Samsung Electronics Co., Ltd. | Detection of PN sequences accompanying VSB signal to control operating mode of QAM/VSB DTV signal receiver |
| US6661846B1 (en) | 1998-10-14 | 2003-12-09 | Sony Corporation | Adaptive clocking mechanism for digital video decoder |
| KR20000044165A (ko) * | 1998-12-30 | 2000-07-15 | 전주범 | 디지털 텔레비젼 수신장치의 세그먼트 동기 검출회로 |
| KR100287867B1 (ko) * | 1998-12-31 | 2001-05-02 | 구자홍 | 디지털 텔레비전의 타이밍 복원 장치 |
| KR100320478B1 (ko) * | 2000-01-12 | 2002-01-12 | 구자홍 | 디지털 텔레비전의 동기 신호 검출 장치 |
| US6559891B1 (en) * | 2000-08-15 | 2003-05-06 | Sony Corporation | Method and apparatus to generate tri-level HDTV synchronization pulses |
| US7072392B2 (en) * | 2000-11-13 | 2006-07-04 | Micronas Semiconductors, Inc. | Equalizer for time domain signal processing |
| US6829297B2 (en) * | 2001-06-06 | 2004-12-07 | Micronas Semiconductors, Inc. | Adaptive equalizer having a variable step size influenced by output from a trellis decoder |
| US7190744B2 (en) * | 2001-06-07 | 2007-03-13 | Micronas Semiconductors, Inc. | Error generation for adaptive equalizer |
| US7418034B2 (en) * | 2001-06-19 | 2008-08-26 | Micronas Semiconductors. Inc. | Combined trellis decoder and decision feedback equalizer |
| FR2831755A1 (fr) * | 2001-10-30 | 2003-05-02 | St Microelectronics Sa | Procede et dispositif de detection de la parite des trames successives d'un signal video entrelace |
| KR100398884B1 (ko) | 2001-11-01 | 2003-09-19 | 삼성전자주식회사 | 다중 전송 경로를 통해 전송된 방송신호의 복원시발생하는 위상에러를 보상할 수 있는 디지털방송 수신기의에러복원장치 |
| US20060215748A1 (en) * | 2001-11-13 | 2006-09-28 | Jingsong Xia | Equalizer for time domain signal processing |
| US7376181B2 (en) * | 2002-04-05 | 2008-05-20 | Micronas Semiconductors, Inc. | Transposed structure for a decision feedback equalizer combined with a trellis decoder |
| US7272203B2 (en) * | 2002-04-05 | 2007-09-18 | Micronas Semiconductors, Inc. | Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot |
| US7321642B2 (en) * | 2002-04-05 | 2008-01-22 | Micronas Semiconductors, Inc. | Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder |
| US6995617B2 (en) * | 2002-04-05 | 2006-02-07 | Micronas Semiconductors, Inc. | Data-directed frequency-and-phase lock loop |
| KR100859876B1 (ko) * | 2002-05-28 | 2008-09-24 | 삼성전자주식회사 | 세그먼트동기정보를 이용하여 등화를 수행할 수 있는ｖｓｂ수신기의 등화기 |
| KR100469290B1 (ko) * | 2003-02-04 | 2005-02-02 | 엘지전자 주식회사 | 디지털 ｔｖ 수신기 |
| KR100498485B1 (ko) * | 2003-02-05 | 2005-07-01 | 삼성전자주식회사 | 디지털 텔레비전 수신기의 ｖｓｂ 동기 신호 검출 회로 |
| KR20050003817A (ko) * | 2003-07-04 | 2005-01-12 | 삼성전자주식회사 | 동기신호 검출장치 및 방법 |
| KR20050006395A (ko) * | 2003-07-08 | 2005-01-17 | 삼성전자주식회사 | 동기신호 검출장치 및 검출방법 |
| KR100525002B1 (ko) * | 2004-01-19 | 2005-10-31 | 삼성전자주식회사 | 파일럿 신호가 왜곡된 채널 환경에서도 반송파를 복조하기위한 알고리즘 및 그 복조 장치 |
| EP2139143A3 (en) * | 2004-01-27 | 2010-01-27 | Samsung Electronics Co., Ltd. | Digital broadcast transmitting/receiving system having an improved receiving performance and signal processing method thereof |
| KR100896684B1 (ko) * | 2004-01-27 | 2009-05-14 | 삼성전자주식회사 | 수신 성능이 향상된 디지털 방송 송수신 시스템 및 그의신호처리방법 |
| CA2679040C (en) * | 2004-05-13 | 2015-04-07 | Samsung Electronics Co., Ltd. | Digital broadcasting transmission/reception devices capable of improving a receiving performance and signal processing method thereof |
| MXPA06013046A (es) * | 2004-05-13 | 2007-01-23 | Samsung Electronics Co Ltd | Dispositivos de transmision/recepcion de difusion digital aptos de mejorar el desempeno de recepcion y metodo de procesamiento de senales de los mismos. |
| KR101092557B1 (ko) * | 2005-03-11 | 2011-12-13 | 삼성전자주식회사 | 동기신호 검출장치 및 이를 이용한 ｖｓｂ 수신기 그리고그 방법 |
| JP2007228765A (ja) * | 2006-02-24 | 2007-09-06 | Fuji Electric Fa Components & Systems Co Ltd | 時間計数機能付インバータ装置 |
| US7525460B1 (en) * | 2006-07-13 | 2009-04-28 | Marvell International Ltd. | Timing loop based on analog to digital converter output and method of use |
| US7825836B1 (en) | 2006-07-13 | 2010-11-02 | Marvell International, Ltd | Limit equalizer output based timing loop |
| JP4735747B2 (ja) * | 2008-11-21 | 2011-07-27 | ソニー株式会社 | 通信装置、および通信フレームフォーマット、並びに信号処理方法 |
| JP4674647B2 (ja) * | 2008-11-21 | 2011-04-20 | ソニー株式会社 | 通信装置、および信号処理方法 |
| US8212934B2 (en) * | 2009-02-19 | 2012-07-03 | Sony Corporation | Method for processing an analog television signal |
| US8368763B1 (en) | 2009-03-25 | 2013-02-05 | Google Inc. | Spectrum sensing engine |
| US7961124B1 (en) | 2009-04-03 | 2011-06-14 | Marvell International Ltd. | Timing loop based on analog to digital converter output and method of use |
| CN101661727B (zh) * | 2009-09-28 | 2011-09-28 | 福建捷联电子有限公司 | 液晶显示器解析度同步头宽度区分及相位区分的方法 |
| CN102956177B (zh) * | 2011-08-22 | 2015-09-30 | 冠捷投资有限公司 | 防止显示屏画面模糊的方法及显示屏 |
| TW201310936A (zh) * | 2011-08-31 | 2013-03-01 | Keystone Semiconductor Corp | 增進電台自動搜尋效率的方法及其裝置 |
| CN104112418B (zh) * | 2013-04-18 | 2016-12-28 | 冠捷投资有限公司 | 识别模拟视频信号的方法 |
| CN105323033A (zh) * | 2014-06-30 | 2016-02-10 | 深圳市中兴微电子技术有限公司 | 一种多路帧头检测的方法和装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245870A (ja) * | 1986-04-18 | 1987-10-27 | Nec Corp | フイ−ルド判別方式 |
| EP0470827B1 (en) * | 1990-08-08 | 1995-07-12 | Sharp Kabushiki Kaisha | Synchronizing signal selection circuit |
| JP2746741B2 (ja) * | 1990-09-28 | 1998-05-06 | シャープ株式会社 | フィールド決定回路 |
| GB9114248D0 (en) * | 1991-07-02 | 1991-08-21 | Thomson Consumer Electronics | Horizontal line counter stabilization in a video receiver |
| GB9114245D0 (en) * | 1991-07-02 | 1991-08-21 | Thomson Consumer Electronics | Horizontal line counter insensitive to large phase shifts of video |
| US5260793A (en) * | 1991-07-18 | 1993-11-09 | Zenith Electronics Corporation | Receiver post coder selection circuit |
| US5598220A (en) * | 1991-07-18 | 1997-01-28 | Zenith Electronics Corporation | Digital signal with multilevel symbols and sync recognition |
| US5534938A (en) * | 1991-07-18 | 1996-07-09 | Citta; Richard W. | Digital TV system using segment and field sync signals |
| JPH05159462A (ja) * | 1991-12-03 | 1993-06-25 | Canon Inc | 情報伝送または記録方法、情報記録再生装置および情報伝送装置 |
| US5754250A (en) * | 1992-02-18 | 1998-05-19 | Cooper; J. Carl | Synchronizing signal separating apparatus and method |
| US5619275A (en) * | 1992-09-01 | 1997-04-08 | Thomson Consumer Electronics, Inc. | TV line and field detection apparatus with good noise immunity |
| JPH06245098A (ja) * | 1993-02-16 | 1994-09-02 | Sharp Corp | フィールド決定回路 |
| US5648987A (en) * | 1994-03-24 | 1997-07-15 | Samsung Electronics Co., Ltd. | Rapid-update adaptive channel-equalization filtering for digital radio receivers, such as HDTV receivers |
| US5502501A (en) * | 1994-03-31 | 1996-03-26 | Thomson Consumer Electronics, Inc. | Field type detector for video signal |
| KR960013655B1 (ko) * | 1994-04-12 | 1996-10-10 | 엘지전자 주식회사 | 고선명 텔레비젼 수상기의 데이터 세그먼트 동기신호검출기 |
| KR0145439B1 (ko) * | 1994-06-14 | 1998-07-15 | 김광호 | 고선명 텔레비젼용 적응등화기의 동작제어 방법 및 장치 |
| KR960020485A (ko) * | 1994-11-14 | 1996-06-17 | 이헌조 | 에이치디티브이(hdtv) 수신장치 |
| US5606373A (en) * | 1995-04-04 | 1997-02-25 | International Business Machines Corporation | Methods for repeated field detection |
| US5619269A (en) * | 1995-06-07 | 1997-04-08 | Zenith Electronics Corporation | Frame sync signal for digital transmission system |
| US5594506A (en) * | 1995-09-26 | 1997-01-14 | Samsung Electronics Co., Ltd. | Line sync detector for digital television receiver |
| US5751347A (en) * | 1996-03-26 | 1998-05-12 | Harris Corporation | Vestigial sideband test signal generator and method |
-
1996
- 1996-01-12 KR KR1019960000534A patent/KR0170730B1/ko not_active Expired - Lifetime
- 1996-12-31 IN IN2265CA1996 patent/IN190706B/en unknown
-
1997
- 1997-01-08 MY MYPI97000076A patent/MY116841A/en unknown
- 1997-01-10 EP EP97300139A patent/EP0784398B1/en not_active Expired - Lifetime
- 1997-01-10 DE DE69727993T patent/DE69727993T2/de not_active Expired - Lifetime
- 1997-01-10 ES ES97300139T patent/ES2213800T3/es not_active Expired - Lifetime
- 1997-01-10 US US08/781,193 patent/US5877816A/en not_active Expired - Lifetime
- 1997-01-10 JP JP00295597A patent/JP3416441B2/ja not_active Expired - Lifetime
- 1997-01-12 CN CNB021075964A patent/CN1190948C/zh not_active Expired - Lifetime
- 1997-01-12 CN CN97101833A patent/CN1100439C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0784398A3 (en) | 1999-03-10 |
| IN190706B (es) | 2003-08-16 |
| CN1380791A (zh) | 2002-11-20 |
| KR0170730B1 (ko) | 1999-03-20 |
| CN1168050A (zh) | 1997-12-17 |
| DE69727993T2 (de) | 2004-11-11 |
| CN1190948C (zh) | 2005-02-23 |
| MY116841A (en) | 2004-04-30 |
| JPH09205565A (ja) | 1997-08-05 |
| EP0784398A2 (en) | 1997-07-16 |
| KR970060859A (ko) | 1997-08-12 |
| US5877816A (en) | 1999-03-02 |
| DE69727993D1 (de) | 2004-04-15 |
| CN1100439C (zh) | 2003-01-29 |
| EP0784398B1 (en) | 2004-03-10 |
| JP3416441B2 (ja) | 2003-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2213800T3 (es) | Aparato y procedimiento para detectar señales de sincronismo de campo en una television de alta definicion. | |
| KR0147661B1 (ko) | 데이타 세그먼트 동기 검출회로 및 그 방법 | |
| KR100322866B1 (ko) | 필드 확인 시스템 | |
| US7480009B2 (en) | Synchronization signal detection in a digital television receiver | |
| KR100234319B1 (ko) | 동일채널 간섭 검출기와 그 구동방법 | |
| US6229560B1 (en) | Method of and apparatus for determining co-channel interference in digital television system | |
| JP2837666B2 (ja) | フィールド判別信号発生回路及びその方法 | |
| KR100258931B1 (ko) | 수신신호 판별회로 및 그 방법 | |
| US6504578B1 (en) | Apparatus and method for detecting vertical synchronizing signal of digital TV | |
| US6614487B2 (en) | Apparatus and method for detecting synchronizing signal of digital TV | |
| US6456316B1 (en) | Apparatus for judging if co-channel interference exists in digital TV receiver | |
| JP4859830B2 (ja) | 受信信号点の位置に基づく等化器ロック検出 | |
| ES2221948T3 (es) | Metodo adaptable y aparato para deteccion de señal. | |
| US7433438B2 (en) | Vestigial side band synchronization signal detection circuit | |
| KR100300947B1 (ko) | 디지털텔레비젼수신장치의세그먼트동기신호검출장치 | |
| KR20000046145A (ko) | 디지털 텔레비전의 잔류측파대 모드 검출장치 | |
| KR0173733B1 (ko) | 그랜드 얼라이언스 고화질 텔레비전 수신기의 심벌 트래킹 회로 및 그 방법 | |
| KR100281050B1 (ko) | 디지털 텔레비전의 수직 동기 신호 검출 장치및 방법 | |
| KR100263707B1 (ko) | 디지털 텔레비전의 수평 동기 신호 검출 장치 | |
| KR20000044164A (ko) | 디지털 텔레비젼 수신장치의 필드 동기신호 검출회로 | |
| KR20020069824A (ko) | 디지털 티브이 수신기 |