[go: up one dir, main page]

EP0698840A2 - Schaltungsanordnung zur Spannungsbegrenzung - Google Patents

Schaltungsanordnung zur Spannungsbegrenzung Download PDF

Info

Publication number
EP0698840A2
EP0698840A2 EP95112175A EP95112175A EP0698840A2 EP 0698840 A2 EP0698840 A2 EP 0698840A2 EP 95112175 A EP95112175 A EP 95112175A EP 95112175 A EP95112175 A EP 95112175A EP 0698840 A2 EP0698840 A2 EP 0698840A2
Authority
EP
European Patent Office
Prior art keywords
voltage
transistor
circuit
comparator
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP95112175A
Other languages
English (en)
French (fr)
Other versions
EP0698840A3 (de
EP0698840B1 (de
Inventor
Heinz Dipl.-Ing. Zitta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Publication of EP0698840A2 publication Critical patent/EP0698840A2/de
Publication of EP0698840A3 publication Critical patent/EP0698840A3/de
Application granted granted Critical
Publication of EP0698840B1 publication Critical patent/EP0698840B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is DC
    • G05F3/10Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Definitions

  • the invention relates to a circuit arrangement for voltage limitation.
  • B. is a 5V regulator with a tolerance of 5% e.g. to aim for a response voltage of approx. 6V.
  • Zener diode with the corresponding breakdown voltage has been selected as the protective circuit for such an arrangement, if this was available.
  • the demands go on. H. it is desired that such a zener diode be integrated in the integrated circuit on the IC process. If a Zener diode with exactly this voltage is not available in the manufacturing process, an external Zener diode must still be provided.
  • the object of the present invention is to provide a circuit arrangement for integrable overvoltage protection.
  • the circuit according to the invention can be equated with a Zener diode so that it can directly replace existing Zener diode protection structures.
  • 1 designates an input terminal which is connected to ground 4 via a resistance divider 2, 3.
  • the center tap of the resistor divider 2, 3 is connected to the base of an npn transistor 5.
  • Its emitter is also connected to ground via a further resistance divider 7, 8.
  • the collector is connected to the input terminal 1 via a FET 6 connected as a diode, so that the collector is connected to the source and gate connection and the drain connection of the FET 6 to the input terminal 1.
  • a second MOS transistor 10 is provided, the gate of which is connected to the gate of the MOS transistor 6 and the drain of which is also connected to the input terminal 1.
  • the source connection of the MOS transistor 10 is connected to the collector of a further npn transistor 9, the base of which is connected to the base of the transistor 5 and the emitter of which is connected to the node of the further voltage divider 7, 8.
  • the collector of the Transistor 9 is also connected to the base of a MOS transistor 11, the source connection of which is connected on the one hand to the gate connection of a further MOS transistor 12 and via a resistor 13 to the reference potential 4.
  • the drain connection of the MOS transistor 11 is connected to the input terminal 1.
  • the drain connection of the MOS transistor 12 is connected to the input terminal 1 and the source connection of the MOS transistor 12 to the reference potential 4.
  • Block A forms the voltage divider
  • block B the comparator
  • block C the output stage of the protective circuit.
  • the voltage divider A consisting of the resistors 2, 3, is now dimensioned so that at the desired response voltage VZ, which is present between the input terminal 1 and the reference potential 4, the voltage VR at the base of the transistor 5 e.g. assumes the value 1.2V.
  • Comparator B uses the reference voltage principle known from bandgap reference circuits to define the switching threshold. It is known here that one can generate a temperature-stable voltage by adding two voltages with opposite temperature coefficients.
  • the U BE voltage of a bipolar transistor has a negative temperature coefficient.
  • a voltage with a counter-positive temperature coefficient can be generated by forming the difference between the base-emitter voltage of two transistors that are operated with different currents.
  • a current mirror 6, 10 is provided for generating the different currents.
  • the basic principle for such a bandgap reference circuit is known from Tietze / Schenk, semiconductor circuit technology, 8th edition, page 534ff.
  • An application circuit for generating a constant voltage that is as independent as possible from interference is described in Patent Abstracts of Japan, Sect. P, Volume 17 (1993), No. 588 (P-1634), JP 5-173657.
  • the output stage C amplifies the output signal of the comparator B and feeds it to the switching transistor 12, which becomes conductive and thereby limits a further rise in the voltage VZ.
  • the function ultimately corresponds to that of a Zener diode, the internal resistance being dimensioned as required by the on-resistance R on of the DMOS transistor 12.
  • Figure 3 shows the resulting characteristic of the circuit. If the applied voltage is less than V th , no cross current I Z flows , but with increasing voltage VZ the current rises quickly, and this provides a good protective function in the same way that only a Zener diode otherwise enables.
  • the switching threshold By coupling the switching threshold to the bandgap voltage, which is done by means of scaling by the voltage divider 2, 3, this is very temperature-stable and largely unaffected by manufacturing tolerances.
  • the flatter rise in the characteristic curve in the area of higher currents is due to the finite on- state resistance R dson of the DMOS transistor 12 caused.
  • the transistor size is to be designed according to the maximum currents to be expected.
  • the circuit according to the invention thus allows overvoltage protection to be installed in an integrated circuit even in those cases where no suitable zener diode is available in the technology of the integrated voltage regulator.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

Schaltungsanordnung zur Spannungsbegrenzung mit einer Eingangsanschlußklemme (1), die mit einem Spannungsteiler (2, 3) verbunden ist, dessen Ausgangssignal einem Komparator (B) zugeführt wird, dessen Schaltschwelle durch eine Bandgap-Referenzschaltung bestimmt ist, mit einem MOS-Transistor (12), dessen Laststrecke zwischen Eingangsklemme (1) und Bezugspotential (4) geschaltet ist, und der durch das Ausgangssignal des Komparators angesteuert wird. <IMAGE>

Description

  • Die Erfindung betrifft eine Schaltungsanordnung zur Spannungsbegrenzung.
  • Es ist oftmals erforderlich, daß die geregelte Ausgangsspannung von integrierten Spannungsreglern durch eine Schutzschaltung vor Überspannungen geschützt werden soll. Diese Überspannungen können durch Einschwingvorgänge des Reglers oder durch externe Störungen verursacht werden.
  • Forderungen für derartige Schutzschaltungen sind, daß die Ansprechspannung bei Berücksichtigung von Fertigungstoleranzen und Temperaturverlauf immer sicher über der maximalen Ausgangsspannung des Spannungsreglers liegen muß, andererseits soll aber der Spannungswert im Sinne einer optimalen Schutzfunktion möglichst niedrig sein, d. h. also nur knapp über der Nominalspannung des Reglers liegen.
  • Für z. B. einen 5V-Regler mit einer Toleranz von 5% ist z.B. eine Ansprechspannung von ca. 6V anzustreben.
  • Bisher wurde als Schutzschaltung für derartige Anordnung eine Zenerdiode mit der entsprechenden Durchbruchspannung gewählt, falls diese zur Verfügung stand. Die Forderungen gehen jedoch weiter, d. h. es wird gewünscht, daß eine derartige Zenerdiode im IC-Prozeß mit auf der integrierten Schaltung integriert wird. Steht im Herstellprozeß eine Zenerdiode mit genau dieser Spannung nicht zur Verfügung, so muß jedoch weiterhin eine externe Zenerdiode vorgesehen werden.
  • Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung für einen integrierbaren Überspannungsschutz anzugeben.
  • Diese Aufgabe wird durch den kennzeichnenden Teil des Anspruchs 1 gelöst. Weiterbildungen sind Kennzeichen der Unteransprüche.
  • Die Erfindung wird nachfolgend anhand von 3 Figuren näher erläutert.
  • Es zeigen:
  • Figur 1
    einen Stromlaufplan einer erfindungsgemäßen Schutzschaltungsanordnung,
    Figur 2
    den zeitlichen Verlauf zweier interner Spannungen der erfindungsgemäßen Schaltungsanordnung und
    Figur 3
    die Kennlinie der erfindungsgemäßen Schutzschaltungsanordnung.
  • Die erfindungsgemäße Schaltung ist im praktischen Einsatz mit einer Zenerdiode gleichzusetzen, so daß sie bestehende Zenerdiodenschutzstrukturen direkt ersetzen kann. Mit 1 ist eine Eingangsklemme bezeichnet, die über einen Widerstandsteiler 2, 3 mit Masse 4 verbunden ist. Der Mittelabgriff des Widerstandsteilers 2, 3 ist mit der Basis eines npn-Transistors 5 verschaltet. Dessen Emitter ist über einen weiteren Widerstandsteiler 7, 8 ebenfalls mit Masse verschaltet. Der Kollektor ist über einen als Diode geschalteten FET 6 mit der Eingangsklemme 1 verbunden, so daß der Kollektor mit Source- und Gate-Anschluß und der Drain-Anschluß des FET 6 mit der Eingangsklemme 1 verbunden ist. Ein zweiter MOS-Transistor 10 ist vorgesehen, dessen Gate mit dem Gate des MOS-Transistors 6 und dessen Drain-Anschluß ebenfalls mit der Eingangsklemme 1 verbunden ist. Der Source-Anschluß des MOS-Transistors 10 ist mit dem Kollektor eines weiteren npn-Transistors 9 verschaltet, dessen Basis mit der Basis des Transistors 5 verbunden ist und dessen Emitter mit dem Knotenpunkt des weiteren Spannungsteilers 7, 8 verschaltet ist. Der Kollektor des Transistors 9 ist des weiteren mit der Basis eines MOS-Transistors 11 verschaltet, dessen Source-Anschluß zum einen mit dem Gate-Anschluß eines weiteren MOS-Transistors 12 und über einen Widerstand 13 mit dem Bezugspotential 4 verschaltet ist. Der Drain-Anschluß des MOS-Transistors 11 ist mit der Eingangsklemme 1 verbunden. Der Drain-Anschluß des MOS-Transistors 12 ist mit der Eingangsklemme 1 und der Source-Anschluß des MOS-Transistors 12 mit dem Bezugspotential 4 verschaltet.
  • Durch die Buchstaben A, B, C wird die Schaltung in einzelne Blöcke aufgeteilt. Hierbei bildet der Block A den Spannungsteiler, der Block B den Komparator und der Block C die Ausgangsstufe der Schutzschaltung. Der Spannungsteiler A, bestehend aus den Widerständen 2, 3, ist nun so dimensioniert, daß bei der gewünschten Ansprechspannung VZ, die zwischen der Eingangsklemme 1 und dem Bezugspotential 4 anliegt, die Spannung VR an der Basis des Transistors 5 z.B. den Wert 1,2V annimmt.
  • Der Komparator B nutzt das aus Bandgap-Referenz-Schaltungen bekannte Referenzspannungsprinzip zur Definition der Schaltschwelle aus. Bekannt ist hierbei, daß man durch die Addition von zwei Spannungen mit gegenläufigen Temperatur-Koeffizienten eine temperaturstabile Spannung erzeugen kann. Die UBE-Spannung eines bipolaren Transistors hat einen negativen Temperatur-Koeffizienten. Eine Spannung mit gegenläufig positivem Temperatur-Koeffizienten kann man erzeugen, indem man die Differenz der Basis-Emitter-Spannung von zwei Transistoren bildet, die mit verschiedenen Strömen betrieben werden. Zur Erzeugung der verschiedenen Ströme ist ein Stromspiegel 6, 10 vorgesehen. Das Grundprinzip für eine derartige Bandgap-Referenz-Schaltung ist aus Tietze/Schenk, Halbleiterschaltungstechnik, 8. Auflage, Seite 534ff bekannt. Eine Anwendungsschaltung zur Erzeugung einer von Störeinflüssen möglichst unabhängigen Konstantspannung ist in Patent Abstracts of Japan, Sect. P, Band 17 (1993), Nr. 588 (P-1634), JP 5-173657 gezeigt.
  • Im Unterschied zu den dort beschriebenen Verwendungen der Bandgap-Referenz wird hier jedoch nicht die Erzeugung einer Referenzspannung vorgesehen, sondern diese zur Definition des Schaltpunktes des Komparators B herangezogen. Liegt die Eingangsspannung VR unter VX, wobei VX die Spannung sein soll, bei der die Begrenzung einsetzen soll und z.B. 1,2V sein kann, so ist die Ausgangsspannung VK des Komparators B logisch High, steigt die Spannung VR über VX an, so kippt die Ausgangsspannung VK von High nach Low. Dies ist in Figur 2 dargestellt. VR ist hierbei die Spannung, die an der Basis des Transistors 5 und VK Die Spannung, die am Kollektor des Transistors 9 auftritt.
  • Die Ausgangsstufe C verstärkt das Ausgangssignal des Komparators B und leitet es dem Schalttransistor 12 zu, welcher leitend wird und dadurch ein weiteres Ansteigen der Spannung VZ begrenzt. Die Funktion entspricht letztlich der einer Zenerdiode, wobei der Innenwiderstand durch den Einschaltwiderstand Ron des DMOS-Transistors 12 nach Bedarf zu dimensionieren ist.
  • Figur 3 zeigt hierzu die resultierende Kennlinie der Schaltung. Ist die angelegte Spannung kleiner als Vth, so fließt kein Querstrom IZ, bei zunehmender Spannung VZ steigt der Strom jedoch schnell an, und dies bewirkt eine gute Schutzfunktion in der gleichen Art, wie es sonst nur eine Zenerdiode ermöglicht. Durch die Kopplung der Schaltschwelle an die Bandgap-Spannung, was mittels der Skalierung durch den Spannungsteiler 2, 3 geschieht, ist diese sehr temperaturstabil und von Fertigungstoleranzen weitgehend unbeeinflußt.
  • Der flachere Anstieg der Kennlinie im Bereich höherer Ströme ist durch den endlichen Einschaltwiderstand Rdson des DMOS-Transistors 12 verursacht. Die Transistorgröße ist entsprechend den zu erwartenden maximalen Strömen auszulegen.
  • Die erfindungsgemäße Schaltung erlaubt somit den Einbau eines Überspannungsschutzes in eine integrierte Schaltung auch in jenen Fällen, wo keine geeignete Zenerdiode in der Technologie des integrierten Spannungsreglers zur Verfügung steht.

Claims (2)

  1. Schaltungsanordnung zur Spannungsbegrenzung einer zwischen einer Eingangsanschlußklemme (1) und einer Bezugspotentialklemme (4) anlegbaren Spannung mit einem zwischen die Eingangsanschlußklemme (1) und die Bezugspotentialklemme (4) geschalteten ohmschen Spannungsteiler (2, 3), dessen Ausgangssignal einem Komparator (B) zugeführt wird, dessen Schaltschwelle durch eine Bandgap-Referenzschaltung bestimmt ist, mit einem MOS-Transistor (12), dessen Laststrecke zwischen die Eingangsanschlußklemme (1) und die Bezugspotentialklemme (4) geschaltet ist, wobei der Drainanschluß mit der Eingangsanschlußklemme (1) und der Sourceanschluß mit der Bezugspotentialklemme verbunden ist, und der durch das Ausgangssignal des Komparators angesteuert wird.
  2. Schaltungsanordnung nach Anspruch 1,
    dadurch gekennzeichnet,
    daß der Komparator (B) einen ersten bipolaren Transistor (5) enthält, dessen Basisanschluß mit der Vergleichsspannung beaufschlagt wird und dessen Emitter über einen Spannungsteiler (7, 8) mit der Bezugspotentialklemme (4) verbunden ist, einen zweiten bipolaren Transistor (9) enthält, dessen Emitter mit dem Mittelabgriff des Spannungsteilers (7, 8) verbunden ist und dessen Basis mit der Basis des ersten Transistors (5) verschaltet ist, einer Stromspiegelanordnung (6, 10), deren Eingangskreis mit dem Kollektor des ersten Transistors (5) und deren Ausgangskreis mit dem Kollektor des zweiten Transistors (9) verbunden ist, und daß am Kollektor des zweiten Transistors (9) die Ausgangsspannung (VK) abgreifbar ist.
EP95112175A 1994-08-22 1995-08-02 Schaltungsanordnung zur Spannungsbegrenzung Expired - Lifetime EP0698840B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4429715A DE4429715C1 (de) 1994-08-22 1994-08-22 Schaltungsanordnung zur Spannungsbegrenzung
DE4429715 1994-08-22

Publications (3)

Publication Number Publication Date
EP0698840A2 true EP0698840A2 (de) 1996-02-28
EP0698840A3 EP0698840A3 (de) 1996-10-16
EP0698840B1 EP0698840B1 (de) 1998-11-04

Family

ID=6526257

Family Applications (1)

Application Number Title Priority Date Filing Date
EP95112175A Expired - Lifetime EP0698840B1 (de) 1994-08-22 1995-08-02 Schaltungsanordnung zur Spannungsbegrenzung

Country Status (2)

Country Link
EP (1) EP0698840B1 (de)
DE (2) DE4429715C1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999044277A1 (en) * 1998-02-27 1999-09-02 Maxim Integrated Products, Inc. A boosting circuit with supply-dependent gain
EP1456926B1 (de) * 2001-12-14 2013-03-27 STMicroelectronics Asia Pacific Pte Ltd. Begrenzungsschaltung für transiente spannungen

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031701A (en) * 1997-03-12 2000-02-29 Daimler-Chrysler Ag Device and method for overvoltage protection
DE19710073A1 (de) * 1997-03-12 1998-10-01 Daimler Benz Ag Intellectual P Vorrichtung und Verfahren zum Überspannungsschutz
DE20101106U1 (de) 2001-01-22 2001-04-05 David + Baader - DBK - GmbH, 76870 Kandel Schutzelement in einem elektrischen Schaltkreis

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05173657A (ja) 1991-02-27 1993-07-13 Matsushita Electric Ind Co Ltd 定電圧回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1201848B (it) * 1986-10-02 1989-02-02 Sgs Microelettronica Spa Circuito di interfaccia logica ad alta stabilita' e bassa corrente di riposo
US5144223A (en) * 1991-03-12 1992-09-01 Mosaid, Inc. Bandgap voltage generator
JPH06104672A (ja) * 1992-09-22 1994-04-15 Mitsubishi Electric Corp クランプ回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05173657A (ja) 1991-02-27 1993-07-13 Matsushita Electric Ind Co Ltd 定電圧回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999044277A1 (en) * 1998-02-27 1999-09-02 Maxim Integrated Products, Inc. A boosting circuit with supply-dependent gain
US6271715B1 (en) 1998-02-27 2001-08-07 Maxim Integrated Products, Inc. Boosting circuit with supply-dependent gain
EP1456926B1 (de) * 2001-12-14 2013-03-27 STMicroelectronics Asia Pacific Pte Ltd. Begrenzungsschaltung für transiente spannungen

Also Published As

Publication number Publication date
DE59504118D1 (de) 1998-12-10
EP0698840A3 (de) 1996-10-16
DE4429715C1 (de) 1996-05-02
EP0698840B1 (de) 1998-11-04

Similar Documents

Publication Publication Date Title
DE69308112T2 (de) Leistungshalbleiter mit Strombegrenzung
DE19548612B4 (de) Mehrkreisiges Fahrzeugbordnetz mit einem elektronischen Analogschalter
EP0423885A1 (de) Stromversorgungseinrichtung mit Einschaltstrombegrenzungsschaltung
WO2012079570A2 (de) Schaltung zum schutz eines elektrischen verbrauchers gegen überspannungen
EP0766395A2 (de) Leistungstransistor mit Kurzschlussschutz
EP0107028A2 (de) Schaltungsanordnung mit einer Ausgangstransistorschaltung und einer Schutzschaltung zur Begrenzung des Ausgangsstroms der Ausgangstransistorschaltung
DE4110495A1 (de) Schaltungsanordnung zum schutz vor ueberspannungen
DE4444623A1 (de) Schaltungsanordnung zur Laststromregelung eines Leistungs-MOSFET
DE3132257A1 (de) Schutzschaltung fuer einen feldeffekttransistor in einem laststromkreis
EP0174473B1 (de) Monolitisch integrierte Leistungsendstufe
EP0698840B1 (de) Schaltungsanordnung zur Spannungsbegrenzung
EP0255067B1 (de) Schaltungsanordnung zur Strombegrenzung
EP0957420B1 (de) Klemmschaltung
EP0495142B1 (de) Verpolungs- und Überspannungsschutz für Schaltungsanordnungen
DE3225157C2 (de)
DE19838109B4 (de) Ansteuerschaltung für induktive Lasten
EP0523266A1 (de) Integrierbarer Stromspiegel
EP0849753A2 (de) Getaktete Endstufenschaltung zur Steuerung oder Regelung induktiver Lasten
DE4113258A1 (de) Leistungssteuerschaltung mit kurzschlussschutzschaltung
DE3240280A1 (de) Schutzschaltung fuer analog- und digitalsignale
DE112020004328T5 (de) Überstromschutzschaltung
DE4137452A1 (de) Verpolschutzanordnung fuer leistungsendstufen-feldeffekt-transistoren
DE102016201754B4 (de) Spannungsbegrenzungsschaltung und Aktor- und/oder Sensorvorrichtung
WO1993014569A1 (de) Schaltungsanordung zur unterspannungserkennung
DE19905170B4 (de) Elektronisches, insbesondere berührungslos arbeitendes, verpolfestes Schaltgerät

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE FR GB IT

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): DE FR GB IT

17P Request for examination filed

Effective date: 19961118

17Q First examination report despatched

Effective date: 19961213

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT

REF Corresponds to:

Ref document number: 59504118

Country of ref document: DE

Date of ref document: 19981210

ET Fr: translation filed
ITF It: translation for a ep patent filed
GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19990113

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20030728

Year of fee payment: 9

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040802

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20040802

REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

Owner name: INFINEON TECHNOLOGIES AG, DE

Effective date: 20110922

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 59504118

Country of ref document: DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20140821

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20140828

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20141023

Year of fee payment: 20

REG Reference to a national code

Ref country code: DE

Ref legal event code: R071

Ref document number: 59504118

Country of ref document: DE