[go: up one dir, main page]

EP0096290A2 - Anordnung zum Darstellen von Zeichen an einer Anzeigeeinheit - Google Patents

Anordnung zum Darstellen von Zeichen an einer Anzeigeeinheit Download PDF

Info

Publication number
EP0096290A2
EP0096290A2 EP83105130A EP83105130A EP0096290A2 EP 0096290 A2 EP0096290 A2 EP 0096290A2 EP 83105130 A EP83105130 A EP 83105130A EP 83105130 A EP83105130 A EP 83105130A EP 0096290 A2 EP0096290 A2 EP 0096290A2
Authority
EP
European Patent Office
Prior art keywords
memory
microcomputer
image
characters
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP83105130A
Other languages
English (en)
French (fr)
Inventor
Jozef Dipl.-Ing. Horstink
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Publication of EP0096290A2 publication Critical patent/EP0096290A2/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/222—Control of the character-code memory
    • G09G5/225—Control of the character-code memory comprising a loadable character generator
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/30—Control of display attribute

Definitions

  • the invention relates to an arrangement for displaying characters on a display unit according to the preamble of patent claim 1.
  • an image repetition memory in which data words which are assigned to the characters to be displayed are stored in arrangements for displaying characters on a display unit, for example in data display devices.
  • Such an image repetition memory is read out cyclically and the data words are fed to an image control unit which contains a character generator in which code words associated with the shapes of the characters are stored. These are fed to the display unit via a display controller provided in the image control unit, which is designed, for example, as a cathode ray tube.
  • the code words serve to modulate the cathode beam.
  • the data words are usually written into the image repetition memory and the image repetition memory is updated using a microcomputer to whose bus system the image repetition memory is connected.
  • a first arrangement consists of a number of line buffers which is equal to the number on the display lines to be displayed. As many characters can be stored in each line buffer as can be displayed in one line on the screen of the display unit. Using a direct memory access (DMA), the memory of the microcomputer is accessed and the individual line buffers are loaded with the latest data words.
  • DMA direct memory access
  • each line buffer must be 240 bytes. With a data transfer rate of 2 Mbytes / sec, a period of 240 usec is required for direct memory access. At 24 lines per image, it takes 5.76 msec to refresh the screen. At a refresh rate of 50 Hz, the microcomputer is only 28% busy updating the character buffers and is therefore not available for other tasks.
  • the refresh memory is not designed as a line buffer, but as a random access memory for a complete screen content.
  • the image repetition memory is read independently of the microcomputer.
  • the microcomputer writes the address of the location to be accessed in an address memory and the new data word in a data buffer.
  • the new data word is written, for example, when the Display address matches the address given by the microcomputer.
  • the inscription can also be carried out in the blanking interval, ie in the case of line or image rewind.
  • Such an arrangement has the disadvantage that the microcomputer has to wait until the new word has been stored.
  • the microcomputer must also supply an address word. When using this arrangement for screen text, a large amount of circuitry is also required because of the large number of attributes.
  • the image repetition memory which in turn contains a complete screen content, is part of the memory of the microcomputer.
  • the display address given by the image control unit is switched off and the corresponding address given by the microcomputer is created. This means that the normal display of the content of the image repetition memory is disturbed and activities of the microcomputer on the screen can be seen as faults.
  • a change in the image repetition memory is time-consuming in the case of a large number of data words or in the case of extensive data words, since the change can only take place in the blanking intervals.
  • the fourth conceivable arrangement differs from the third arrangement in that the image control unit has the highest priority when accessing the image repetition memory.
  • the microcomputer is put into a waiting state by the image control unit when it wants to access the image repetition memory.
  • the microcomputer can also only access the refresh memory during the blanking interval.
  • the invention is therefore based on the object of specifying an arrangement for displaying characters on a display unit, in which the content of the image repetition memory can be changed very quickly and without interference for the viewer when large amounts of data have to be changed in the image repetition memory.
  • the object is achieved in the arrangement of the type mentioned by the features specified in the characterizing part of claim 1.
  • the invention is based on the idea of assigning the image repetition memory to the image control unit only as long as is necessary for reading out the data words for the display.
  • the image repetition memory can again be assigned to the microcomputer. Since it is no longer necessary to wait for the blanking interval, the maximum waiting time is reduced, for example, from 40 usec to 700 nsec. With the aid of the arrangement, it is possible to change to large amounts of data very quickly in the refresh memory.
  • the arrangement can also be designed such that, in addition, the image repetition memory is assigned to the microcomputer in the known manner during the blanking gaps during line and / or image rewind.
  • the switching stage is expediently constructed using cultiplexers which selectively switch through the display address given by the image control unit or the address given on the address bus of the microcomputer to the image repetition memory.
  • the address inputs of the character generator in the image control unit can also be switched over in such a way that the output of the image repetition memory or the address given by the microcomputer are supplied to the character generator. In this way, in particular, writing to a read / write memory provided in the character generator is made possible in a simple manner.
  • characters are displayed on a screen B of a display unit A.
  • the characters are alphanumeric characters and / or graphic characters.
  • Data words assigned to the characters are stored in an image repetition memory BW, which is read out cyclically.
  • the read-out data words D1 and D2 are output to an image control unit BS upstream of the display unit A, which contains a character generator Z and a display controller AS for the representation of the characters.
  • the character generator Z is formed from a read-only memory R0, a random access memory RA and a switching stage AT.
  • the read-only memory RO and the random access memory RA contain code words C1, which are assigned to the forms of the characters to be displayed.
  • the switching stage AT switches the data words D2 through as code words C2 to the display controller AS.
  • the code words C2 are assigned attributes which define the type of representation of the characters. For example, the attributes define the foreground color, the background color a flashing display or a non-flashing display.
  • a time step ZS which consists of a clock generator, several frequency dividers and counting steps, ensures that the characters are displayed correctly.
  • the time stage ZS is connected to an address counter AD, which outputs display addresses A1 via a switching stage SS to the refresh memory BW.
  • the display addresses A1 are increased cyclically, so that the image repetition memory BW is read out cyclically for the representation of the characters.
  • a schematically represented switch in the switching stage SS is in the position shown in solid lines when the display addresses A1 are switched through to the refresh memory BW. The switch is actuated by the switching signal S, which always brings the switch into the solid position when it has the binary value 1.
  • the data words D1 and D2 are stored and updated in the frame buffer BW using a microcomputer M, to whose data bus DB the frame buffer BW is connected via a data buffer DP.
  • the characters to be displayed are fed to the microcomputer M via input units (not shown), for example via a keyboard.
  • the switch in the switching stage SS assumes the position shown in dashed lines and via an address bus AB the refresh memory BW becomes the Appropriate addresses A2 are supplied, under which the data words D1 and D2 are to be stored.
  • a memory controller SP is provided which always issues a ready signal R to the microcomputer M when the latter can access the image repeater memory BW.
  • the memory controller SP is connected to the time stage ZS, so that it is ensured that whenever the microcomputer M accesses, the switch in the switching stage SS is in the position shown in broken lines and that whenever the image control unit BS accesses the switch is in the solid position.
  • the time t is shown in the abscissa direction and the instantaneous values of signals at different points in the arrangement in the ordinate direction.
  • the switching signal S alternately assumes the binary value 0 and the binary value 1 during the display of each character on the screen B. A total of N characters are to be displayed in the line. The time required for this is called TD.
  • the time period TZE required for the representation of a character is obtained by dividing the time duration TD by the number N of characters in a line. If the switching signal S assumes the binary value 1 and the switch in the switching stage SS assumes the position shown in solid lines, the address A1 is switched through to the refresh memory BW. A switching time TS is required for this.
  • the address A which is assigned to the address A1
  • the data words are at the output of the refresh memory BW D1 and D2 available.
  • the code words C1 and C2 are available and can be adopted, for example, in a shift register in the display control AS.
  • a time period TBS is required, which is composed of the time periods TS, TB and TZ.
  • the next address A1 can then be prepared. However, since the switching signal S assumes the binary value 0 after the time period TBS, this address A1 is no longer switched through to the refresh memory BW.
  • the switch in the switching stage SS assumes the position shown in dashed lines and the image repetition memory BW is assigned to the microcomputer M. If there is a write or read command on the part of the microcomputer M, it can access the image repetition memory BW during the time period TM, which results from the time difference between the time period TZE and TBS.
  • the microcomputer M therefore does not have to wait until after the time period TD the Nth character has been displayed and there is a blanking interval, but can access it during the display of each character, so that, for example, during a single line scan of the electron beam with a display of 40 40 characters can be accessed to the BW repetition memory.
  • the image repetition memory BW is formed from 6 storage units and has a storage capacity of 2 K by 6 bytes.
  • each data word D1 is formed from one byte, while a data word D2, which is assigned to the attributes, comprises 5 bytes.
  • the address counter AD is advanced by clock pulses that are generated in a clock generator TG.
  • the clock pulses become frequency dividers FT, counter stages ZA and a timer ZG supplied, which establish the appropriate timing.
  • the counting levels ZA count, for example, the points of the characters within a line, the characters of a line, the individual lines and the number of lines in each image.
  • the address counter AD cyclically increases its addresses A1 and outputs them to the image repetition memory BW via a multiplexer M1.
  • the multiplexer M1 like other multiplexers M2 to M4, is switched by the switching signal S, which is emitted by the counter stage ZA.
  • the attributes read out from the image repetition memory BW reach the switching stage AT as data words D2 via a buffer store ZS. There they are converted into code words C2, which are fed to the display controller AS.
  • the data words D1 reach the read-only memory RO via the multiplexer M2 and directly from the refresh memory BW to the read-write memory RA.
  • the corresponding code words C1 are read out there and likewise fed to the display control AS. Since the characters of a line extend over several lines, the line signals are also fed to the memories RO and RA via the further multiplexer M3.
  • the selection between the memories RO and RA is made by means of a selection stage SE.
  • the memory controller SP When accessed by the microprocessor M, the memory controller SP emits the ready signal R.
  • the switching signal S assumes the binary value 1 and switches the multiplexers M1 to M4.
  • addresses A2 are fed to the refresh memory BW and an address decoder DE, which selects the individual storage units.
  • the corresponding data words D1 and D2 are stored in a data buffer DP1 via the data bus DB and written into the image repetition memory BW after the occurrence of a write signal W. Then the multiple xer M1 to M4 switched again so that the image control unit BS has access to the image repetition memory BW.
  • the arrangement is particularly suitable for use in connection with the telecommunications service "screen text" because in this case the characters, i.e. The alphanumeric characters and the graphical characters are provided with a large number of attributes and large amounts of data have to be changed if there is a change in the BW repetition memory.
  • the arrangement can also be used with other viewing devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

Die Anordnung enthält einen Bildwiederholspeicher (BW), in dem die an der Anzeigeeinheit (A) darzustellenden Zeichen durch binärcodierte Datenwörter (D1, D2) gespeichert sind. Unter Steuerung einer Bildsteuereinheit (BS) wird der Bildwiederholspeicher (BW) für die Anzeige zyklisch ausgelesen und die Datenwörter (D1, D2) werden einem der Anzeigeeinheit (A) vorgeschalteten Zeichengenerator (Z) zugeführt. Die Aktualisierung des Inhalts des Bildwiederholspeichers (BW) erfolgt unter Verwendung eines Mikrorechners (M). Mittels einer Schaltstufe (SS) wird jeweils während der für die Darstellung eines Zeichens an der Anzeigeeinheit (A) erforderlichen Zeitdauer der Bildwiederholspeicher (BW) wechselweise der Bildsteuereinheit (BS) oder dem Mikrorechner (M) zugeordnet, so daß die Aktualisierrung des Bildwiederholspeichers (BW) selbst bei großen Datenmengen sehr schnell erfolgen kann.

Description

  • Die Erfindung bezieht sich auf eine Anordnung zum Darstellen von Zeichen an einer Anzeigeeinheit entsprechend dem Oberbegriff des Patentanspruchs 1.
  • Es ist bereits allgemein bekannt, in Anordnungen zum Darstellen von Zeichen an einer Anzeigeeinheit, beispielsweise bei Datensichtgeräten einen Bildwiederholspeicher zu verwenden, in dem Datenwörter gespeichert sind, die den darzustellenden Zeichen zugeordnet sind. Ein derartiger Bildwiederholspeicher wird zyklisch ausgelesen und die Datenwörter werden einer Bildsteuereinheit zugeführt, die einen Zeichengeneratcr enthält, in dem den Formen der Zeichen zugeordnete Codewörter gespeichert sind. Diese werden über eine in der Bildsteuereinheit vorgesehene Anzeigesteurung der Anzeigeeinheit zugeführt, die beispielsweise als Kathodenstrahlröhre ausgebildet ist. Die Codewörter dienen in diesem Fall zur Modulation des Kathodenstrahls. Das Einschreiben der Datenwörter in den Bildwiederholspeicher und die Aktualisierung des Bildwiederholsoeichers erfolgt üblicherweise unter Verwendung eines Mikrorechners, an dessen Bussystem der Bildwiederholspeicher angeschlossen ist.
  • Zur Vermeidung von Konflikten infolge eines Zugriffs der Bildsteuereinheit und des Mikrorechners zum Bildwiederholspeicher sind mehrere Anordnungen denkbar.
  • Eine erste Anordnung besteht aus einer Anzahl von Zeilenpuffern, die gleich ist der Anzahl der an der Anzeigeeinheit darzustellenden Zeilen. In jedem Zeilenpuffer sind soviele Zeichen speicherbar, wie in einer Zeile am Bildschirm der Anzeigeeinheit darstellbar sind. Unter Verwendung eines direkten Speicherzugriffs (DMA) wird auf den Speicher des Mikrorechners zugegriffen und die einzelnen Zeilenpuffer werden mit den jeweils neusten Datenwörtern geladen.
  • Bei dem neuen Telekommunikationsdienst "Bildschirmtext" ist für jedes darzustellende Zeichen ein Datenwort zu speichern, das aus einer Vielzahl von Binärzeichen gebildet wird. Für die eigentliche Darstellung des Zeichencodes sind nur 7 Binärzeichen erforderlich, jedoch werden beispielsweise noch 40 Binärzeichen für Attribute zusätzlich verwendet. Dies bedeutet, daß in diesem Fall bei einer Darstellung von 40 Zeichen in einer Zeile am Bildschirm jeder Zeilenpuffer 240 Byte umfassen muß. Bei einer Datenübertragungsrate von 2 MByte/sec ist für den direkten Speicherzugriff eine Zeitdauer von 240 usec erforderlich. Bei 24 Zeilen pro Bild sind dann für eine Erneuerung des Bildschirminhalts 5,76 msec erforderlich. Bei einer Bildwiederholfrequenz von 50 Hz ist der Mikrorechner über 28 % alleine mit der Aktualisierung der Zeichenpuffer beschäftigt und damit für weitere Aufgaben nicht verfügbar.
  • Bei einer zweiten Anordnung wird der Bildwiederholspeicher nicht als Zeilenpuffer ausgebildet, sondern als Speicher mit wahlfreiem Zugriff für einen vollständigen Bildschirminhalt. Das Auslesen des Bildwiederholspeichers erfolgt unabhängig vom Mikrorechner. Um auf den Bildwiederholspeicher zugreifen zu können, schreibt der Mikrorechner die Adresse derjenigen Stelle, auf die zugegriffen werden soll in einen Adressenspeicher und das neue Datenwort in einen Datenpuffer. Das Einschreiben des neuen Datenworts erfolgt beispielsweise dann, wenn die Anzeigeadresse mit der vom Mikrorechner abgegebenen Adresse übereinstimmt. Das Einschreiben kann auch in der Austastlücke, d.h. beim Zeilen- oder beim Bildrücklauf durchgeführt werden. Eine derartige Anordnung hat den Nachteil, daß der Mikrorechner abwarten muß, bis das neue Wort eingespeichert wurde. Außerdem muß der Mikrorechner außer dem Datenwort auch ein Adressenwort abgeben. Bei der Verwendung dieser Anordnung bei Bildschirmtext ist wegen der großen Anzahl der Attribute-außerdem ein großer schaltungstechnischer Aufwand erforderlich.
  • Bei einer dritten denkbaren Anordnung ist der Bildwiederholspeicher, der wiederum einen vollständigen Bildschirminhalt enthält, ein Teil des Speichers des Mikrorechners. Immer wenn der Mikrorechner zum Bildwiederholspeicher zugreifen will, wird die von der Bildsteuereinheit abgegebene Anzeigeadresse abgeschaltet und die entsprechende vom Mikrorechner abgegebene Adresse angelegt. Dies bedeutet, daß die normale Anzeige des Inhalts des Bildwiederholspeichers gestört wird und Aktivitäten des Mikrorechners auf dem Bildschirm als Störungen zu sehen sind. Es wäre denkbar, bei größeren Änderungen im Bildwiederholsoeicher das Bild dunkel zu tasten, bzw. bei kleinen Änderungen in der Austastlücke zuzugreifen. Außer dem Dunkeltasten des Bildes, das als störend empfunden wird, ist bei einer großen Zahl von Datenwörtern oder bei umfangreichen Datenwörtern eine Änderung des Bildwiederholspeichers zeitintensiv, da jeweils die Änderung nur in den Austastlücken erfolgen kann.
  • Die vierte denkbare Anordnung, unterscheidet sich von der dritten Anordnung dadurch, daß die Bildsteuereinheit beim Zugriff auf den Bildwiederholspeicher die höchste Priorität genießt. Dies bedeutet, daß der Mikrorechner durch die Bildsteuereinheit in einen Wartezustand gesetzt wird, wenn dieser auf den Bildwiederholspeicher zugreifen will. Der Mikrorechner kann in diesem Fall ebenfalls erst während der Austastlücke auf den Bildwiederholspeicher zugreifen. Mit Hilfe dieser Anordnung wird zwar das Dunkeltasten vermieden und auf dem Bild treten auch bei einer Änderung durch den Mikrorechner keine Störungen auf, jedoch ist auch hier eine verhältnismäßig lange Zeitdauer erforderlich, wenn größere Änderungen im Bildwiederholspeicher durchzuführen sind, da der Zugriff nur während der Austastlücken erfolgt.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Anordnung zum Darstellen von Zeichen an einer Anzeigeeinheit anzugeben, bei der der Inhalt des Bildwiederholspeichers auch dann sehr schnell und ohne Störungen für den Betrachter geändert werden kann, wenn große Datenmengen im Bildwiederholspeicher geändert werden müssen.
  • Erfindungsgemäß wird die Aufgabe bei der Anordnung der eingangs genannten Art durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.
  • Der Erfindung liegt der Gedanke zugrunde, den Bildwiederholspeicher der Bildsteuereinheit jeweils nur solange zuzuordnen, wie für das Auslesen der Datenwörter für die Anzeige erforderlich ist. Während der übrigen Zeitdauer während der Darstellung des Zeichens kann der Bildwiederholspeicher wieder dem Mikrorechner zugeordnet werden. Da ein Warten auf die Austastlücke nicht mehr erforderlich ist, wird die maximale Wartezeit beispielsweise von 40 usec auf 700 nsec reduziert. Mit Hilfe der Anordnung ist es möglich, auf große Datenmengen sehr schnell im Bildwiederholspeicher zu ändern. Selbstverständlich kann die Anordnung auch derart ausgebildet sein, daß zusätzlich in der bekannten Weise während der Austastlücken beim Zeilen- und/oder Bildrücklauf der Bildwiederholspeicher dem Mikrorechner zugeordnet wird. Die Schaltstufe ist zweckmäßigerweise unter Verwendung von Kultiplexern aufgebaut, die wahlweise die von der Bildsteuereinheit abgegebene Anzeigeadresse oder die auf dem Adressenbus des Mikrorechners abgegebene Adresse zum Bildwiederholspeicher durchschaltet.
  • Gleichzeitig mit der Umschaltung des Adresseneingangs des Bildwiederholspeichers von der Bildsteuereinheit auf den Adressenbus des Mikrorechners können auch die Adresseneingänge des Zeichengenerators in der Bildsteuereinheit derart umgeschaltet werden, daß der Ausgang des Bildwiederholspeichers oder die vom Mikrorechner abgegebene Adresse dem Zeichengenerator zugeführt werden. Auf diese Weise wird insbesondere ein Beschreiben eines im Zeichengenerator vorgesehenen Schreib-Lesespeichers auf einfache Weise ermöglicht.
  • Im folgenden wird ein Ausführungsbeispiel der Anordnung anhand von Zeichnungen näher erläutert. Es zeigen
    • Fig. 1 ein Blockschaltbild der Anordnung,
    • Fig. 2 Zeitdiagramme von Signalen an verschiedenen Funkten der Anordnung,
    • Fig. 3 ein detailliertes Blockschaltbild der Anordnung.
  • Bei der in Fig. 1. dargestellten Anordnung werden Zeichen an einem Bildschirm B einer Anzeigeeinheit A dargestellt. Die Zeichen sind alphanumerische Zeichen und/oder grafische Zeichen. Den Zeichen zugeordnete Datenwörter sind in einem Bildwiederholspeicher BW gespeichert, der zyklisch ausgelesen wird. Die ausgelesenen Datenwörter D1 und D2 werden an eine der Anzeigeeinheit A vorgeschaltete Bildsteuereinheit BS abgegeben, die für die Darstellung der Zeichen einen Zeichengenerator Z und eine Anzeigesteuerung AS enthält. Der Zeichengenerator Z wird aus einem Festwertspeicher R0, aus einem Schreib-Lesespeicher RA und einer Schaltstufe AT gebildet. Der Festwertspeicher RO und der Schreib-Lesespeicher RA enthalten Codewörter C1, die den Formen der darzustellenden Zeichen zugeordnet sind. Die Schaltstufe AT schaltet die Datenwörter D2 als Codewörter C2 zur Anzeigsteuerung AS durch. Die Codewörter C2 sind Attributen zugeordnet, die die Darstellungsart der Zeichen definieren. Beispielsweise legen die Attribute die Vordergrundfarbe, die Hintergrundfarbe eine blinkende Darstellung oder eine nicht blinkende Darstellung fest. Für den richtigen Zeitablauf bei der Darstellung der Zeichen sorgt eine Zeitstufe ZS, die aus einem Taktgeber, mehreren Frequenzteilern und Zählstufen besteht. Die Zeitstufe ZS ist mit einem Adressenzähler AD verbunden, der Anzeigeadressen A1 über eine Schaltstufe SS an den Bildwiederholspeicher BW abgibt. Die Anzeigeadressen A1 werden zyklisch erhöht, so daß der Bildwiederholspeicher BW für die Darstellung der Zeichen zyklisch ausgelesen wird. Ein schematisch dargestellter Schalter in der Schaltstufe SS befindet sich, wenn die Anzeigeadressen A1 zum Bildwiederholspeicher BW durchgeschaltet werden, in der durchgezogen dargestellten Stellung. Der Schalter wird durch das Schaltsignal S betätigt, das immer dann den Schalter in die durchgezogen dargestellte Stellung bringt, wenn es den Binärwert 1 hat.
  • Das Einspeichern und das Aktualisieren der Datenwörter D1 und D2 im Bildwiederholspeicher BW erfolgt unter Verwendung eines Mikrorechners M, an dessen Datenbus DB über einen Datenpuffer DP der Bildwiederholspeicher BW angeschlossen ist. Über nicht dargestellte Eingabeeinheiten, beispielsweise über eine Tastatur werden die darzustellenden Zeichen dem Mikrorechner M zugeführt. Für das Einspeichern der Datenwörter D1 und D2 in den Bildwiederholspeicher BW nimmt der Schalter in der Schaltstufe SS die gestrichelt dargestellte Stellung ein und über einen Adressenbus AB werden dem Bildwiederholspeicher BW die entsprechenden Adressen A2 zugeführt, unter denen die Datenwörter D1 und D2 einzuspeichern sind.
  • Zur Vermeidung von Konflikten bei den Speicherzugriffen seitens der Bildsteuereinheit BS und seitens des Mikrorechners M auf dem BildwiederholsDeicher BW ist eine Speichersteuerung SP vorgesehen, die an den Mikrorechner M immer dann ein Bereitschaftssignal R abgibt, wenn dieser auf dem Bildwiederholspeicher BW zugreifen kann. Die Speichersteuerung SP ist mit der Zeitstufe ZS verbunden, so daß sichergestellt ist, daß immer dann, wenn der Mikrorechner M zugreift, sich der Schalter in der Schaltstufe SS in der gestrichelt dargestellten Stellung befindet und daß immer dann, wenn die Bildsteuereinheit BS zugreift, sich der Schalter in der durchgezogen dargestellten Stellung befindet.
  • Bei den in Fig. 2 dargestellten Zeitdiagrammen sind in Abszissenrichtung die Zeit t und in Ordinatenrichtung die Momentanwerte von Signalen an verschiedenen Punkten der Anordnung dargestellt. Das Schaltsignal S nimmt während der Darstellung jedes Zeichens am Bildschirm B wechselweise den Binärwert 0 und den Binärwert 1 an. Insgesamt sind in der Zeile N Zeichen darzustellen. Die Zeitdauer, die hierfür erforderlich ist, wird mit TD bezeichnet. Die Zeitdauer TZE, die für die Darstellung eines Zeichens erforderlich ist, ergibt sich durch eine Division der Zeitdauer TD durch die Anzahl N von Zeichen einer Zeile. Wenn das Schaltsignal S den Binärwert 1 annimmt und der Schalter in der Schaltstufe SS die durchgezogen dargestellte Stellung annimmt, wird die Adresse A1 zum Bildwiederholspeicher BW durchgeschaltet. Hierfür ist eine Schaltzeit TS erforderlich. Nach dieser Schaltzeit TS liegt die Adresse A, die der Adresse A1 zugeordnet ist, am Bildwiederholspeicher BW an. Nach einer Zugriffszeit TB stehen am Ausgang des Bildwiederholspeichers BW die Datenwörter D1 und D2 zur Verfügung. Nach einer Zugriffszeit TZ des Zeichengenerators Z stehen die Codewörter C1 und C2 zur Verfügung und können in der Anzeigesteuerung AS beispielsweise in ein Schieberegister übernommen werden. Für den Zugriff der Bildsteuereinheit BS ist eine Zeitdauer TBS erforderlich, die sich aus den Zeitdauern TS, TB und TZ zusammensetzt.-Anschließend kann die nächste Adresse A1 vorbereitet werden. Da jedoch das Schaltsignal S nach der Zeitdauer TBS den Binärwert 0 annimmt, wird diese Adresse A1 nicht mehr zum Bildwiederholspeicher BW durchgeschaltet. Stattdessen nimmt der Schalter in der Schaltstufe SS die gestrichelt dargestellte Stellung ein und der Bildwiederholspeicher BW wird dem Mikrorechner M zugeordnet. Wenn ein Schreib- oder Lesebefehl seitens des Mikrorechners M vorliegt, kann dieser während der Zeitdauer TM, die.sich aus der Zeitdifferenz zwischen der Zeitdauer TZE und TBS ergibt, auf den Bildwiederholspeicher BW zugreifen.
  • Der Mikrorechner M muß somit nicht warten, bis nach der Zeitdauer TD das N-te Zeichen dargestellt wurde und eine Austastlücke vorhanden ist, sondern er kann während der Darstellung jedes Zeichens zugreifen, so daß beispielsweise während eines einzigen Zeilenhinlaufs des Elektronenstrahls bei einer Darstellung von 40 Zeichen 40 Zugriffe zum Bildwiederholspeicher BW erfolgen können.
  • Bei dem in Fig. 3 dargestellten Schaltbild der Anordnung ist der Bildwiederholspeicher BW aus 6 Speichereinheiten ausgebildet und weist eine Speicherkapazität von 2 K mal 6 Byte auf. jedes Datenwort D1 wird aus einem Byte gebildet, während ein Datenwort D2, das den Attributen zugeordnet ist, 5 Bytes umfaßt. Bei der Darstellung der Zeichen an der Anzeigeeinheit A wird der Adressenzähler AD durch Taktimpulse fortgeschaltet, die in einem Taktgeber TG erzeugt werden. Die Taktimpulse werden Frequenzteilern FT, Zählstufen ZA und einem Zeitgeber ZG zugeführt, die die geeigneten Zeitverhältnisse herstellen. Die Zählstufen ZA zählen beispielsweise die Punkte der Zeichen innerhalb einer Linie, die Zeichen einer Zeile, die einzelnen Linien und die Anzahl der Zeilen in jedem Bild. Der Adressenzähler AD erhöht zyklisch seine Adressen A1 und gibt diese über einen Multiplexer M1 an den Bildwiederholspeicher BW. Der Multiplexer M1 wird, ebenso wie weitere Multiplexer M2 bis M4 durch das Schaltsignal S geschaltet, das von der Zählstufe ZA abgegeben wird. Die aus dem Bildwiederholspeicher BW ausgelesenen Attribute gelangen über einen Zwischenspeicher ZS als Datenwörter D2 zur Schaltstufe AT. Dort werden sie in Codewörter C2 umgesetzt, die der Anzeigesteuerung AS zugeführt werden. Die Datenwörter D1 gelangen über den Multiplexer M2 an den Festwertspeicher RO und unmittelbar vom Bildwiederholspeicher BW an den Schreib-Lesespeicher RA. Dort werden die entsprechenden Codewörter C1 ausgelesen und ebenfalls der Anzeigesteuerung AS zugeführt. Da sich die Zeichen einer Zeile über mehrere Linien erstrecken, werden über den weiteren Multiplexer M3 die Liniensignalen den Speichern RO und RA ebenfalls zugeführt. Die Auswahl zwischen den Speichern RO und RA erfolgt mittels einer Auswahlstufe SE.
  • Bei einem Zugriff durch den Mikroprozessor M gibt die Speichersteuerung SP das Bereitschaftssignal R ab. Das Schaltsignal S nimmt den Binärwert 1 an und schaltet die Multiplexer M1 bis M4 um. Vom Mikrorechner M werden Adressen A2 dem Bildwiederholspeicher BW und einem Adressendecodierer DE zugeführt, der die einzelnen Speichereinheiten auswählt. Bei einem Schreibvorgang werden die entsprechenden Datenwörter D1 und D2 über den Datenbus DB in einen Datenpuffer DP1 eingespeichert und nach dem Auftreten eines Schreibsignals W in den Bildwiederholspeicher BW eingeschrieben. Anschließend werden die Multiplexer M1 bis M4 wieder umgeschaltet, so daß die Bildsteuereinheit BS wieder Zugriff zum BildwiederholsDeicher BW hat. Falls in den Schreiblesespeicher RA neue Codewörter C1 eingeschrieben werden sollen, erfolgt dies ebenfalls über den Datenbus DB, in dem die entsprechenden Daten in einen Datenpuffer DP2 eingeschrieben werden. Der Multiplexer M4 schaltet dann vom Adressendecodierer DE abgegebene Signale durch und beim Auftreten des Schreibsignals W werden die im Datenpuffer DP2 zwischengespeicherten Daten eingespeichert. Auf diese Weise ist es möglich, den Zeichenvorrat im Zeichengenerator Z dynamisch zu verändern.
  • Die Anordnung eignet sich insbesondere bei der Verwendung im Zusammenhang mit dem Telekommunikationsdienst "Bildschirmtext", weil in diesem Fall die Zeichen, d.h. die alphanumerischen Zeichen und die grafischen Zeichen mit einer Vielzahl von Attributen versehen sind und bei einer Änderung im Bildwiederholspeicher BW große Datenmengen geändert werden müssen. Selbstverständlich läßt sich die Anordnung auch bei anderen Sichtgeräten einsetzen.

Claims (6)

1. Anordnung zum Darstellen von Zeichen an einer Anzeigeeinheit, bei der ein Bildwiederholsoeicher vorgesehen ist, der einerseits mit einer Bildsteuereinheit verbunden ist, die die Darstellung der Zeichen an der Anzeigeeinheit steuert und der andererseits an einen Mikrorechner angeschlossen ist und bei der der Adresseneingang des Bildwiederholspeichers wahlweise mit der Bildsteuereinheit oder mit dem Mikrorechner verbindbar ist, d a - d u r ch gekennzeichnet , daß eine Schaltstufe (SS) vorgesehen ist, die jeweils während einer Zeitdauer (TZE) die der Darstellung einer Linie eines Zeichens zugeordnet ist, den Bildwiederholspeicher (BW) wechselweise mit dem Mikrorechner (M) oder mit der Bildsteuereinheit (BS) verbindet.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Schaltstufe (SS) wechselweise die vom Mikrorechner (M) oder von der Bildsteuereinheit (BS) abgegebenen Adressen zum Bildwiederholspeicher (BW) durchschaltet.
3. Anordnung nach Anspruch 1 oder Anspruch 2, d a - durch gekennzeichnet, daß die Schaltstufe (SS) mindestens einen Multiplexer (M1) enthält.
4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet , daß die Schaltstufe (SS) zusätzlich während der Austastlücken den Bildwiederholspeicher (BW) von der Bildsteuereinheit (BS) trennt und mit dem Mikrorechner (M) verbindet.
5. Anordnung nach einem der Ansprüche 1 bis 4, bei der der Zeichengenerator einen Festwertspeicher und einen Schreib-Lesespeicher enthält, dadurch gekennzeichnet , daß die Schaltstufe (SS) gleichzeitig mit dem Herstellen der Verbindung zwischen dem Bildwiederholspeicher (BW) und dem Mikrorechner (M) eine Verbindung zwischen dem Schreib-Lesespeicher (RA) und dem Mikrorechner (M) herstellt.
6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet , daß dem Bildwiederholspeicher (BW) ein Zwischenspeicher (ZS) nachgeschaltet ist, in dem den darzustellenden Zeichen zugeordnete Attribute in Form von Datenwörtern (D2) zwischenspeicherbar sind.
EP83105130A 1982-05-27 1983-05-24 Anordnung zum Darstellen von Zeichen an einer Anzeigeeinheit Withdrawn EP0096290A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3220031 1982-05-27
DE3220031 1982-05-27

Publications (1)

Publication Number Publication Date
EP0096290A2 true EP0096290A2 (de) 1983-12-21

Family

ID=6164674

Family Applications (1)

Application Number Title Priority Date Filing Date
EP83105130A Withdrawn EP0096290A2 (de) 1982-05-27 1983-05-24 Anordnung zum Darstellen von Zeichen an einer Anzeigeeinheit

Country Status (2)

Country Link
EP (1) EP0096290A2 (de)
JP (1) JPS58211781A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0254293A2 (de) * 1986-07-25 1988-01-27 Fujitsu Limited Regler für Kathodenstrahl-Bildröhre

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0254293A2 (de) * 1986-07-25 1988-01-27 Fujitsu Limited Regler für Kathodenstrahl-Bildröhre
EP0254293A3 (en) * 1986-07-25 1989-10-18 Fujitsu Limited Cathode ray tube controller

Also Published As

Publication number Publication date
JPS58211781A (ja) 1983-12-09

Similar Documents

Publication Publication Date Title
DE69321873T2 (de) Verfahren und Einrichtung zur Steuerung einer Anzeige
DE3687358T2 (de) Bildpufferspeicher mit variablem zugriff.
DE3787125T2 (de) Mehrfensteranzeigesystem.
DE3425022C2 (de)
DE3223658C2 (de) System und Verfahren zur Umwandlung eines zwischenzeilenlosen Videosignals in ein Zwischenzeilenvideosignal
DE3346816A1 (de) Sichtanzeigeanordnung fuer verschiedenartige zeicheninformationen
EP0013737A1 (de) Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem
EP0252911B1 (de) Programmierbare schaltung zur steuerung einer flüssigkristallanzeige
DE3022118C2 (de) Ansteuerschaltung für ein Zeichen/Graphik-Anzeigegerät
DE3126363A1 (de) Verfahren und vorrichtung zur steuerung einer datenuebertragung mit direktem speicherzugriff
DE2133661C2 (de) Pufferspeicher-Einrichtung mit einem Speicher
DE3043100C2 (de)
DE1774682B2 (de) Einrichtung zur sichtbaren Datenwiedergabe
DE2517302A1 (de) Datenverarbeitungssystem mit mehrprogramm-verarbeitung
DE2223332A1 (de) Einrichtung zur sichtbaren Anzeige von Daten auf einem Wiedergabegeraet
DE3685857T2 (de) Plasmabildschirmanzeigesysteme.
DE69031361T2 (de) Taktsignalgeneratorsystem
DE3786225T2 (de) Bildbehandlungsvorrichtung.
EP0468973B1 (de) Monitorsteuerschaltung
DE3854641T2 (de) Arbeitstellen-Steuergerät zum Schreiben auf einem vollen Bildschirm und zum teilweise Schreiben auf einem Bildschirm.
DE2636788C3 (de) Datenspeicher für Datensichtgeräte
DE3130460A1 (de) Datensichtsystem mit einem mikroprozessor
EP0096290A2 (de) Anordnung zum Darstellen von Zeichen an einer Anzeigeeinheit
DE3781969T2 (de) Regler fuer kathodenstrahl-bildroehre.
DE68920145T2 (de) Anzeigesystem.

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): AT BE CH DE FR GB IT LI NL SE

17P Request for examination filed

Effective date: 19841217

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19861203

RIN1 Information on inventor provided before grant (corrected)

Inventor name: HORSTINK, JOZEF, DIPL.-ING.