EA201800203A1

EA201800203A1 - UNIT CODES COMPUTER

Info

Publication number: EA201800203A1
Application number: EA201800203A
Authority: EA
Inventors: Валерий Павлович Супрун
Original assignee: Белорусский Государственный Университет (Бгу)
Priority date: 2018-02-06
Filing date: 2018-02-06
Publication date: 2019-08-30
Also published as: EA033737B1

Abstract

Изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов. Вычислительное устройство унитарных кодов содержит мажоритарный элемент с порогом два, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, двенадцать входов и четыре выхода. Сложность вычислительного устройства (по числу входов логических элементов) равна 48, а быстродействие, определяемое глубиной схемы, составляет 2τ, где τ -задержка на один логический элемент. Вычислительное устройство унитарных кодов работает следующим образом. На входы устройства поступают разряды "равно нулю", "равно единице", "равно двум" и "равно трем" унитарных двоичных кодов первого A=(a,a,a,a), второго B=(b,b,b,b) и третьего C=(c,c,c,c) операндов, где a,a,a,a,b,b,b,b,c,c,c,c∈{0,1}. Причем здесь a=1, b=1, c=1 тогда и только тогда, когда A=k (mod 4), B=k (mod 4) и C=A:(mod 4), где k=0, 1, 2, 3. На выходах вычислительного устройства формируются разряды "равно нулю", "равно единице", "равно двум" и "равно трем" унитарного двоичного кода результата выполнения операции A∙B+C=S(mod 4), где S=(s,s,s,s) и s,s,s,s∈{0,1}. При этом s=1 тогда и только тогда, когда A∙B+C=k (mod 4), где k=0, 1, 2, 3.The invention relates to the field of computer engineering and microelectronics and can be used to build hardware control equipment and digital devices operating in a system of residual classes. The unitary computer calculator comprises a majority element with a threshold of two, an EXCLUSIVE OR element, and five exclusive OR elements with a threshold of three, twelve inputs and four outputs. The complexity of the computing device (by the number of inputs of the logic elements) is 48, and the speed determined by the depth of the circuit is 2τ, where τ is the delay per logic element. The computing device unitary codes works as follows. The inputs of the device receive the bits "equal to zero", "equal to one", "equal to two" and "equal to three" unitary binary codes of the first A = (a, a, a, a), the second B = (b, b, b, b) and the third C = (c, c, c, c) operands, where a, a, a, a, b, b, b, b, c, c, c, c∈ {0,1}. Moreover, here a = 1, b = 1, c = 1 if and only if A = k (mod 4), B = k (mod 4) and C = A: (mod 4), where k = 0, 1 , 2, 3. At the outputs of the computing device, the digits “equal to zero”, “equal to one”, “equal to two” and “equal to three” of the unitary binary code of the result of the operation A ∙ B + C = S (mod 4), where S = (s, s, s, s) and s, s, s, s∈ {0,1}. Moreover, s = 1 if and only if A ∙ B + C = k (mod 4), where k = 0, 1, 2, 3.