[go: up one dir, main page]

DE69933124T2 - Schützende Metallschicht für Struktur auf Halbleitersubstraten beim Ätzen mit KOH - Google Patents

Schützende Metallschicht für Struktur auf Halbleitersubstraten beim Ätzen mit KOH Download PDF

Info

Publication number
DE69933124T2
DE69933124T2 DE69933124T DE69933124T DE69933124T2 DE 69933124 T2 DE69933124 T2 DE 69933124T2 DE 69933124 T DE69933124 T DE 69933124T DE 69933124 T DE69933124 T DE 69933124T DE 69933124 T2 DE69933124 T2 DE 69933124T2
Authority
DE
Germany
Prior art keywords
layer
koh
gold layer
substrate
reactant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69933124T
Other languages
English (en)
Other versions
DE69933124D1 (de
Inventor
Ulrich MÜNCH
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EM Microelectronic Marin SA
Original Assignee
EM Microelectronic Marin SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EM Microelectronic Marin SA filed Critical EM Microelectronic Marin SA
Application granted granted Critical
Publication of DE69933124D1 publication Critical patent/DE69933124D1/de
Publication of DE69933124T2 publication Critical patent/DE69933124T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Sensors (AREA)
  • Weting (AREA)
  • Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)

Description

  • Die vorliegende Erfindung betrifft das Gebiet der Mikrostrukturen und insbesondere jener Mikrostrukturen, die mittels CMOS-Technologie auf Halbleitersubstraten verwirklicht werden, die dazu bestimmt sind, eine Mikro-Materialbearbeitung durch nasschemisches Ätzen zu erfahren.
  • Bei einigen bestimmten Anwendungen wird im Allgemeinen eine Mikro-Materialbearbeitung durch nasschemisches Ätzen eines Halbleitersubstrats vorgenommen, wie etwa eines Substrats aus Silicium, auf dem zuvor CMOS-Elemente wie etwa integrierte Schaltungen ausgebildet worden sind. Auf diese Weise werden insbesondere integrierte Sensoren hergestellt, wie etwa Drucksensoren, die beispielsweise eine Membran umfassen, die gebildet wird, indem in dem Halbleitersubstrat ein Hohlraum geschaffen wird. Die integrierten Schaltungen des Sensors werden auf einer ersten Seite oder Vorderseite des Halbleitersubstrat ausgebildet, und die zweite Seite oder Rückseite, auf der zuvor eine gegen die verwendete Ätzlösung beständige Maskierungsschicht abgelagert worden ist, wird dem chemischen Angriff durch eine entsprechende Ätzlösung ausgesetzt. So kann ein Halbleitersubstrat aus Silicium durch eine Ätzlösung wie KOH geätzt werden, wobei die Maskierungsschicht beispielsweise eine aus Siliciumnitrid gebildete Schicht ist.
  • Bei derartigen Anwendungen umfasst die Seite des Halbleitersubstrats, auf der die integrierten Schaltungen gebildet werden, Zonen, die von dem Reaktanten der Ätzlösung angegriffen werden könnten. Insbesondere kann das Substrat aus Aluminium gebildete Anschlussbereiche aufweisen, die von dem Reaktanten KOH angegriffen werden können. Daraus folgt die Notwendigkeit, derartige Zonen zu schützen. So wird typisch eine mechanische Schutzeinrichtung verwendet, wie etwa eine Einrichtung aus nichtrostendem Stahl oder aus TeflonTM, die auf der Vorderseite des Substrats, welche die Zonen aufweist, die von dem Reaktanten KOH angegriffen werden könnten, angeordnet wird.
  • Ein typischer Nachteil der Mikro-Materialbearbeitung durch chemisches Ätzen mit KOH besteht folglich in der Verwendung einer solchen mechanischen Einrichtung, um die betreffenden Zonen zu schützen, und darin, dass diese Verwendung voraussetzt, dass jeder Wafer einzeln bearbeitet wird, was den in der Halbleiterindustrie üblichen Bestrebungen hinsichtlich der Kosten und der Rendite zuwiderläuft.
  • Es wird angemerkt, dass der Fachmann über weitere Ätzlösungen vertilgt, wie etwa TMAH (Akronym für engl. "Tetra-Methyl-Ammonium-Hydroxide") oder EDP (Akronym für engl. "Ethylene Diamine Pyrocatechol"), um KOH zu ersetzen. Diese Ätzlösungen weisen nicht den Nachteil des Angriffs der Anschlussbereiche aus Aluminium auf und erfordern folglich nicht die Verwendung einer mechanischen Schutzeinrichtung. Trotzdem haben diese Agenzien Nachteile, die nicht zu vernachlässigen sind.
  • Im Vergleich zu der KOH-Lösung sind nämlich die EDP- und TMAH-Lösungen teurer und weniger stabil. Die Stabilität des KOH ist in der Größenordnung von einigen Monaten und jene der TMAH- und EDP-Lösungen in der Größenordnung von einigen Stunden bzw. Minuten. Außerdem ist zu bedenken, dass die EDP-Lösung im Verdacht steht, krebserregend zu sein.
  • Vor kurzem sind Techniken entwickelt worden, um die Stirnfläche des Substrats gegen den Angriff durch die KOH-Lösung mit Hilfe von dünnen Schutzfilmen, die auf diese Oberfläche aufgebracht werden, zu schützen. Ein Artikel mit dem Titel "Fluorocarbon film for protection from alkaline etchant" von Y. Matsumoto, anlässlich der Konferenz TRANSDUCERS '97 in Chicago, beschreibt beispielsweise die Verwendung einer zusätzlichen Schutzschicht, die aus Fluorkohlenstoff gebildet ist.
  • Ein Nachteil der Verwendung einer solchen Komponente wie Fluorkohlenstoff besteht darin, dass sie zusätzliche Einrichtungen erfordert, um in einem Industrieumfeld eingesetzt zu werden, in dem sie gewöhnlich nicht verwendet wird.
  • Ein weiterer Nachteil der Verwendung einer solchen Komponente besteht darin, dass sie nicht mit den Schritten der herkömmlichen Photolithographie verträglich ist, da sie die Verwendung eines spezifischen Harzes erfordert. Außerdem ist festgestellt worden, dass sich dieses Harz leicht ablösen kann, sodass es nicht als Maske bei der Photolithographie verwendet werden kann.
  • Ein weiterer Nachteil bekannter Techniken zum Schutz gegen den Angriff durch die KOH-Lösung, die Schutzfilme verwenden, die auf die Oberfläche des Substrats abgelagert werden, besteht darin, dass sie typisch nicht mit den üblichen Verfahren zur Bildung von Höckern für einen elektrischen Anschluss, insbesondere Höckern für einen elektrischen Anschluss aus Gold, verträglich sind, wobei dieses übliche Verfahren in der angelsächsischen Terminologie gemeinhin als "Gold Bumping" bezeichnet wird.
  • Durch das Dokument EP-A-0 905 495 ist eine Struktur bekannt, die auf einem Substrat geformt ist, das aus einem Material auf Halbleiterbasis besteht, das mittels des Reaktanten KOH ätzbar ist, wobei die Struktur mindestens eine Zone umfasst, die auf einer Vorderseite des Substrats angeordnet ist und aus einem Material gebildet ist, das mittels des Reaktanten ätzbar ist, wobei die Struktur außerdem einen Film umfasst, der gegen den Reaktanten beständig ist und derart auf der Vorderseite ausgebildet ist, dass er mindestens die Zone bedeckt. Der gegen das Agens KOH beständige Film ist aus Siliciumnitrid gebildet. Er dient einzig und allein zum Schutz der darunterliegenden Struktur vor der Wirkung des Reaktanten KOH.
  • Aus dem Dokument US-A-S 693 181 ist ein Verfahren zum Herstellen von integrierten Schaltungen bekannt, das den Schritt umfasst, der darin besteht, einen Wafer aus Halbleitermaterial, in den die Schaltungen strukturiert worden sind, mit einer Maske aus Siliciumnitrid oder aus Gold zu bedecken, die gegen das Agens KOH beständig ist. Diese Maske weist Längs- und Querrillen auf, in denen der Angriff durch das KOH stattfindet, um die Schaltungen voneinander zu trennen. Die Maske aus Siliciumnitrid oder aus Gold dient einzig und allein dem Schutz der darunterliegenden Schaltungen vor der Wirkung des Reaktanten KOH.
  • Eine Aufgabe der vorliegenden Erfindung besteht folglich darin, einen Schutz für die Oberfläche einer Struktur zu schaffen, die auf einem Halbleitersubstrat ausgebildet ist, wobei dieser Schutz der Oberfläche der Struktur eine Beständigkeit gegen den Angriff einer KOH-Ätzlösung verleiht, wobei den oben erwähnten Nachteilen abgeholfen wird.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, einen solchen Schutz zu schaffen, der außerdem mit den üblichen Verfahren zur Bildung von Höckern für einen elektrischen Anschluss, insbesondere Verfahren zum Bilden von Höckern für einen elektrischen Anschluss aus Gold oder "Gold Bumping", verträglich ist.
  • Noch eine weitere Aufgabe der vorliegenden Erfindung ist die Schaffung eines solchen Schutzes, der außerdem die herkömmlichen Kriterien der Halbleiterindustrie bezüglich Kosten, Ausbeute und Umwelt für die Materialien, die verwendet werden, um diese Schicht zu bilden, erfüllt.
  • Um diese Aufgaben zu lösen, hat die vorliegende Erfindung eine ein Halbleitersubstrat umfassende Struktur während des Ätzens mit KOH zum Gegenstand, deren Merkmale im Anspruch 8 angegeben sind.
  • Die vorliegende Erfindung hat außerdem ein Verfahren zum Herstellen einer solchen Struktur, dessen Merkmale im Anspruch 1 angegeben sind, zum Gegenstand.
  • Vorteilhafte Ausführungsformen der vorliegenden Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Ein Vorteil der vorliegenden Erfindung besteht darin, dass der Schutzfilm die verschiedenen Zonen bedeckt, die von der KOH-Ätzlösung angegriffen werden könnten, insbesondere die Anschlussbereiche aus Aluminium, was der Struktur einen Schutz gegen diese Ätzlösung verleiht. Dies hat eine höhere Fertigungsausbeute zur Folge.
  • Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass der Schutzfilm eine Beständigkeit gegen die reaktive Ätzlösung verleiht, derart, dass diese Struktur eine losweise Bearbeitung der Wafer ermöglicht, d. h. ohne eine zusätzliche mechanische Einrichtung zu verwenden, um diese Struktur Wafer für Wafer zu schützen.
  • Noch ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass der Schutzfilm mit dem üblichen Verfahren zum Bilden von Höckern für einen elektrischen Anschluss oder "Gold Bumping" vollkommen verträglich ist.
  • Diese und weitere Gegenstände, Merkmale und Vorteile der vorliegenden Erfindung werden deutlicher beim Lesen der folgenden ausführlichen Beschreibung, die sich auf die beigefügte Zeichnung bezieht, die beispielhaft und nicht einschränkend gegeben ist und worin
  • 1 eine erste Variante einer Struktur veranschaulicht, die einen metallischen Schutzfilm gemäß der Erfindung umfasst;
  • 2 eine zweite Variante einer Struktur veranschaulicht, die einen metallischen Schutzfilm gemäß der Erfindung umfasst;
  • 3a bis 3g Schritte zum Herstellen eines integrierten Sensors mit dielektrischer Membran zeigen, wobei der metallische Schutzfilm gemäß der vorliegenden Erfindung verwendet wird; und
  • 4 ein Diagramm zur Entwicklung der Ausbeute nach Abschluss eines Ätzens einer Struktur zeigt, die metallische Filme gemäß der vorliegenden Erfindung verwendet.
  • 1 zeigt eine Struktur, als Gesamtheit durch das Bezugszeichen 10 bezeichnet, die auf einem Halbleitersubstrat 23 mit einer ersten Seite 25 oder Vorderseite und einer zweiten Seite 27 oder Rückseite ausgebildet ist. Dieses Substrat 23 ist aus einem Material auf Halbleiterbasis gebildet, das dazu bestimmt ist, mit dem Reaktanten KOH geätzt zu werden. Vorzugsweise ist dieses Trägermaterial Silicium.
  • Es wird angemerkt, dass in der weiteren Beschreibung die Begriffe Vorderseite und Rückseite für jede der Schichten definiert sein können, die auf dem Substrat 23 ausgebildet werden, derart, dass sich alle Vorderseiten auf der gleichen Seite wie die Fläche 25 befinden und sich alle Rückseiten auf der gleichen Seite wie die Fläche 27 befinden.
  • In dem typischen Fall der Herstellung eines integrierten Sensors mit dielektrischer Membran wird auf der Vorderseite 25 des Substrats 23 eine dielektrische Schicht 28 aus Siliciumoxid ausgebildet. Die Struktur 10 umfasst außerdem eine Passivierungsschicht 29, wie etwa eine Schicht aus Siliciumnitrid, die so ausgebildet ist, dass sie wenigstens eine Zone 31 nicht bedeckt, die aus einem Material gebildet ist, das von dem Reaktanten angegriffen werden kann. Die Zonen 31 in 1 können insbesondere Anschlussbereiche aus Aluminium sein.
  • Gemäß der vorliegenden Erfindung wird ein Metallfilm, in 1 mit dem Bezugszeichen 40 gekennzeichnet, der mindestens eine Außenschicht 43 aus Gold umfasst, auf der Vorderseite des Substrats 23 abgelagert. Die äußere Goldschicht 43 wird in diesem Beispiel durch Aufstäuben von Gold auf die Vorderseite der Struktur 10 gebildet.
  • Der Metallfilm 40 ist folglich aus mindestens einer Außenschicht 43 aus Gold gebildet, die den Vorteil aufweist, besonders beständig gegen den Angriff des Reaktanten KOH zu sein. Diese Goldschicht ist folglich dafür ausgelegt, die Anschlussbereiche 31 während des Ätzens mit dem Reaktanten KOH wirksam zu schützen.
  • Vorzugsweise wird vor der Ablagerung der äußeren Goldschicht 43 eine metallische Zwischenschicht 41 auf der Vorderseite der Struktur abgelagert. Diese metallische Zwischenschicht 41 spielt die Rolle einer Barriere gegen die Diffusion von Gold in die tiefer liegenden Schichten, die auf der Vorderseite der Struktur 10 ausgebildet sind, insbesondere die Siliciumoxidschicht 28. Aus diesem Grund wird die metallische Zwischenschicht auch als "Diffusionsbarriere" bezeichnet.
  • Außerdem ist zu bedenken, dass Gold schwach an Silicium haftet. Die metallische Zwischenschicht 41 spielt folglich auch die Rolle eines Haftvermittlers. Wie später zu sehen sein wird, ist diese metallische Zwischenschicht 41 vorzugsweise aus einem Metallmaterial oder aus einem Legierungsmaterial gebildet, das aus Ti, TiW, TiN oder TiW:N gewählt ist.
  • Wie nachstehend in allen Einzelheiten zu sehen sein wird, erweist sich die vorliegende Erfindung in dem Fall als besonders vorteilhaft, in dem die Struktur einem Arbeitsgang zur Bildung von Höckern für einen elektrischen Anschluss oder "Bumps" unterzogen werden soll. Insbesondere erweist sich die vorliegende Erfindung in dem Fall als besonders vorteilhaft, in dem die Struktur einem Arbeitsgang zum Bilden von Höckern aus Gold für einen elektrischen Anschluss, gemeinhin unter der angelsächsischen Terminologie "Gold Bumping" bekannt, unterzogen werden soll. In diesem Fall bildet die äußere Goldschicht 43 im Allgemeinen einen elektrischen Kontakt bei der Bildung der Höcker für einen elektrischen Anschluss oder "Bumps". Aus diesem Grund wird die äußere Goldschicht auch als "Plattierungsbasis" oder "Grundlage für eine elektrolytische Metallabscheidung" bezeichnet.
  • 2 zeigt eine Ausführungsvariante der Struktur von 1. Es ist festzustellen, dass die in 2 veranschaulichte Struktur 100 der Struktur 10 von 1 im Wesentlichen gleich ist. Der Einfachheit wegen sind die in 2 dargestellten Schichten, die dieser zweiten Struktur und der Struktur von 1 gemeinsam sind, mit den gleichen Bezugszeichen gekennzeichnet.
  • So umfasst die in 2 veranschaulichte Struktur 100 ein Halbleitersubstrat 23, eine auf der Vorderseite des Substrats 23 ausgebildete dielektrische Schicht 28, Anschlussbereiche 31 und eine Passivierungsschicht 29, die nicht die Gesamtheit der Anschlussbereiche 31 bedeckt.
  • Im Unterschied zu der Struktur 10 von 1 umfasst die Struktur 100 einen Metallfilm 40, der mindestens eine äußere Goldschicht 43 umfasst, die aus einer ersten, dünnen Goldschicht 43a und einer zweiten, dickeren Goldschicht 43b gebildet ist. Der Metallfilm 40 umfasst vorzugsweise eine metallische Zwischenschicht 41, die der metallischen Zwischenschicht von 1 ähnlich ist und die gleichen Funktionen erfüllt.
  • Die erste, dünne Goldschicht 43a ist eine Dünnschicht aus aufgestäubtem Gold, die als elektrischer Kontakt für die elektrolytische Abscheidung der zweiten, dickeren Goldschicht 43b dient. In der weiteren Beschreibung wird zu sehen sein, dass diese Variante des metallischen Schutzfilms 40 Vorteile aufweist, die in der Folge ausführlicher dargestellt werden.
  • 3a bis 3g zeigen Zwischenschritte eines Verfahrens zum Herstellen eines integrierten Sensors mit dielektrischer Membran, in dem auf vorteilhafte Weise gemäß der vorliegenden Erfindung der erfindungsgemäße metallische Schutzfilm verwendet wird, um den Schutz der Anschlussbereiche des Sensors bei dem Arbeitsgang des Ätzens mit dem Reaktanten KOH sicherzustellen. Es sind Bezugszeichen, die den in 1 verwendeten Bezugszeichen gleich sind, verwendet worden, um gemeinsame Elemente anzugeben.
  • Es ist festzustellen, dass in 3a bis 3g der Metallfilm 40 eine metallische Zwischenschicht 41 und eine äußere Goldschicht 43, die gemäß der einen oder der anderen der mit Bezug auf 1 und 2 beschriebenen Varianten hergestellt ist, umfasst.
  • 3a veranschaulicht folglich ein Zwischenstadium des Verfahrens zum Herstellen des integrierten Membransensors. In diesem Stadium weist die Zwischenstruktur des Sensors, insgesamt mit den Bezugszeichen 10 bezeichnet, die dielektrische Schicht 28 auf, wie etwa eine Siliciumoxidschicht, die auf der Fläche 25 des Substrats 23 ausgebildet ist. Die Anschlussbereiche 31 sowie die Passivierungsschicht 29, die einen Teil der Anschlussbereiche 31 freiliegend lässt, sind im Übrigen auf der Vorderseite der Struktur 10 ausgebildet worden. Die Passivierungsschicht 29 ist typisch eine Schicht aus Siliciumnitrid oder aus Silicium-Oxinitrid, und die Anschlussbereiche 31 sind typisch aus Aluminium gebildet.
  • In diesem Stadium der Herstellung des integrierten Sensors kann das Verfahren zum Bilden der Höcker für einen elektrischen Anschluss oder "Bumps" beginnen. Dieses Verfahren, gemeinhin unter seiner angelsächsischen Bezeichnung "Bumping" bekannt, beginnt folglich, wie in 3b veranschaulicht ist, mit der Ablagerung eines Metallfilms, mit dem Bezugszeichen 40 bezeichnet, der mindestens eine Außenschicht 43 aufweist, die aus Gold gebildet ist. Außerdem umfasst der Metallfilm 40 eine metallische Zwischenschicht, mit 41 gekennzeichnet, die vor der Bildung der äußeren Goldschicht 43 abgelagert worden ist.
  • Es ist festzustellen, dass der Metallfilm 40, der die äußere Goldschicht 43 und die metallische Zwischenschicht 41 umfasst, die gesamte Oberfläche der Vorderseite der Struktur 10 bedeckt.
  • Die metallische Zwischenschicht 41, u. a. beispielsweise eine Schicht aus TiW oder TiN, wird zunächst mittels eines Aufstäubungsverfahrens auf der ge samten Oberfläche der Vorderseite der Struktur 10 abgelagert, danach wird die äußere Goldschicht 43 auf der metallischen Zwischenschicht 41 abgelagert.
  • Wie schon erwähnt worden ist, erfüllt die metallische Zwischenschicht 41 im Wesentlichen die Funktion einer Diffusionsbarriere, die die Diffusion von Gold in die tiefer liegenden Schichten der Struktur 10 verhindert. Außerdem erfüllt diese metallische Zwischenschicht 41 die Funktion eines Haftvermittlers, der das Haftvermögen der oberen Goldschicht 43 auf der Vorderseite der Struktur 10 verbessert. Es ist nämlich zu bedenken, dass Gold auf Silicium schwach haftet.
  • Gemäß der einen oder der anderen der mit Bezug auf 1 und 2 beschriebenen Varianten wird die äußere Goldschicht 43 entweder in einem Aufstäubungsschritt (Variante der 1) oder in einem ersten Schritt des Aufstäubens einer dünnen Goldschicht, gefolgt von einem zweiten Schritt der elektrolytischen Abscheidung einer weiteren Goldschicht (Variante der 2), abgelagert.
  • Nach Abschluss der Ablagerung der Metallschichten 41 und 43, die den Metallfilm 40 bilden, wird ein herkömmlicher Photolithographieschritt ausgeführt. Wie in 3c veranschaulicht ist, umfasst dieser Photolithographieschritt die Ablagerung einer dicken Schicht lichtempfindlichen Harzes 70, gefolgt von einer Bestrahlung und einer Bearbeitung dieser Harzschicht 70, um Zonen 71 mit vorher festgelegten Abmessungen oberhalb der nicht von der Passivierungsschicht 29 bedeckten Anschlussbereiche 31 freizulegen.
  • Auf den Photolithographieschritt von 3c folgt die Bildung der Höcker für einen elektrischen Anschluss oder "Bumps" 50 aus Gold. Wie in 3d veranschaulicht ist, werden diese "Bumps" 50 durch elektrolytische Abscheidung gebildet, d. h. durch ein galvanisches Ablagern unter Verwendung der Goldschicht 43 als elektrischer Kontakt und des strukturierten Harzes 70 als Form.
  • In 3e ist dann das strukturierte Harz 70 entfernt. Es ist festzustellen, dass in diesem Stadium die Höcker 50 für einen elektrischen Anschluss und erst recht alle Anschlussbereiche 31, die sich auf der Vorderseite der Struktur 10 befinden, durch die Metallschichten 41 und 43 kurzgeschlossen sind.
  • Vor dem Ätzvorgang, der in 3f veranschaulicht ist, wird eine Maskierungsschicht 75, beispielsweise aus Siliciumnitrid auf der Rückseite 27 des Substrats 23 ausgebildet, und diese Maskierungsschicht 75 wird so bearbeitet, dass eine Zone der Rückseite 27 des Substrats 23 freigelegt wird.
  • Gemäß der vorliegenden Erfindung wird das Ätzen des Substrats 23 mit dem Reaktanten KOH wie in 3f veranschaulicht ausgeführt, wobei der auf der Vorderseite der Struktur 10 abgelagerte Metallfilm 40 als Schutz, insbesondere der Anschlussbereiche 31, gegen den Angriff des Reaktanten KOH verwendet wird. Die Goldschicht 43 weist nämlich eine ausgezeichnete Beständigkeit gegen den Angriff des Reaktanten KOH auf und stellt folglich eine ideale Schutzschicht dar, um die Zonen der Vorderseite der Struktur 10, die von diesem Reaktanten KOH angegriffen werden könnten, zu schützen.
  • Gemäß der vorliegenden Erfindung ist folglich keine mechanische Schutzeinrichtung erforderlich, um die Vorderseite der Struktur 10 gegen den Angriff des Reaktanten KOH zu schützen. Dies ermöglicht vorteilhaft eine losweise Bearbeitung der CMOS-Wafer und dadurch eine wesentliche Senkung der Herstellungskosten.
  • Am Ende des Ätzvorgangs, typisch nach einigen Stunden in einer KOH-Lösung, ist folglich ein Hohlraum 24 in dem Substrat 23 ausgebildet, der bis zu der dielektrischen Schicht 28 reicht, wie in 3f dargestellt ist. Auf diese Weise wird eine Membran gebildet, die die freigelegte Zone der dielektrischen Schicht 28 umfasst.
  • Bei einem letzten Schritt, der in 3g veranschaulicht ist, wird dann die auf der Rückseite des Substrats 23 ausgebildete Maskierungsschicht 75 entfernt, danach wird die Struktur 10 einer ersten Ätzlösung ausgesetzt, die ermöglicht, die äußere Goldschicht 43 zu entfernen, dann einer zweiten Ätzlösung, die ermöglicht, die metallische Zwischenschicht 41 zu entfernen. Nach Abschluss dieser Arbeitsgänge sind folglich die verschiedenen Höcker 50 für einen elektrischen Anschluss elektrisch voneinander isoliert.
  • Neben dem bisher Beschriebenen hat der Anmelder die Auswirkungen verschiedener Materialien auf die Qualität der Struktur des integrierten Sensors nach Abschluss des Ätzens mit dem Reaktanten KOH beobachten können.
  • Erstens hat der Anmelder die folgenden Feststellungen bezüglich der Wahl der Materialien, die die metallische Zwischenschicht oder Diffusionsbarriere 41 bilden, treffen können. Wie weiter oben schon erwähnt worden ist, muss die metallische Zwischenschicht 41 einerseits als Barriere gegen die Diffusion von Gold in die tiefer liegenden Schichten der Vorderseite der Struktur und andererseits als Haftvermittler der Goldschicht auf der Vorderseite dieser Struktur wirken können.
  • Die Wahl ist folglich auf Metalle wie etwa Ti, TiW, TiN oder TiW:N gefallen. Eine Metallschicht aus TiW:N wird üblicherweise durch Aufstäuben einer Schicht aus TiW in einer stickstoffbelasteten Atmosphäre erhalten, wobei die freien Atome des TiW in dieser Atmosphäre mit dem Stickstoff reagieren, um TiN zu bilden.
  • Die nachstehende Tabelle (1) zeigt Ätzgeschwindigkeitswerte, die der Anmelder für die oben erwähnten Materialien gemessen hat. Diese Ätzgeschwindigkeiten sind in einer KOH-Lösung auf 95°C durch Widerstandsmessung ermittelt worden. In dieser Tabelle und in den folgenden geben die Indizes "A" und "B" in Klammern an, dass die entsprechenden Schichten mit zwei unterschiedlichen Aufstäubungssystemen "A" und "B" gebildet worden sind.
  • Figure 00100001
    Tabelle (1)
  • Bei Ti konnte eine Ätzgeschwindigkeit in der Größenordnung von 1 μm pro Stunde beobachtet werden, was zu hoch ist, um dieses Material als einzige Diffusionsbarriere verwenden zu können. Auf Grund seiner guten Adhäsions- und Oberflächenüberzugseigenschaften ist Ti dennoch später als zusätzliche Haftschicht verwendet worden.
  • Die übrigen untersuchten Metalle, die als Diffusionsbarriere verwendet werden könnten, nämlich TiW, TiN und TiW:N, zeigen hingegen Ätzgeschwindigkeiten in der Größenordnung von einigen zehn Nanometern pro Stunde und scheinen folglich besser zu passen, um die metallische Zwischenschicht 41 herzustellen.
  • Es wird angemerkt, dass der Anmelder außerdem bei TiW Unterschiede bei der Ätzgeschwindigkeit durch das KOH je nach Typ des verwendeten Aufstäubungssystems beobachten konnte. Die zwei Aufstäubungssysteme "A" und "B", die verwendet wurden, um die TiW-Schicht zu bilden, haben zu Unterschieden in der Größenordnung von einem Faktor zwei zwischen den Ätzgeschwindigkeiten der TiW-Schicht geführt. Es ist also klar ersichtlich, dass neben der Wahl des Materials auch das Ablagerungsverfahren, das verwendet wird, um die metallische Zwischenschicht zu bilden, Berücksichtigung finden muss. Es ist festzustellen, dass das Aufstäuben der metallischen Zwischenschicht zur Bildung einer Schicht führt, die Löcher hat, durch die das Ätzmittel dringen könnte.
  • Außerdem hat der Anmelder Unterschiede im Haftvermögen der verschiedenen oben erwähnten Materialien feststellen können. Die folgende Tabelle (2) zeigt folglich das Haftvermögen der entsprechend den Systemen "A" und "B" abgelagerten TiW-Schichten und der TiN-Schicht auf Silicium (Si), Silicium-Oxinitrid (SiON) und Aluminium (Al). Diese Werte sind durch einen Zugversuch bei zunehmender Belastung bestimmt worden. Die Kräfte, die zu einem vollständigen Ablösen der Schicht von dem Silicium und von dem Aluminium sowie zum Bruch auf Silicium-Oxinitrid geführt haben, sind in der Tabelle (2) angegeben.
  • Figure 00110001
    Tabelle (2)
  • Der Anmelder hat folglich ein besseres Haftvermögen von TiN im Vergleich zu TiW feststellen können.
  • Außerdem hat der Anmelder Unterschiede beim Grad der Unversehrtheit der Oberfläche des Metallfilms 40 nach Abschluss des mittels KOH erfolgten Ätzens einer Struktur feststellen können, die eine metallische Zwischenschicht 41 unterschiedlicher Zusammensetzung und Dicke und eine festgelegte äußere Goldschicht 43 umfasste.
  • Die folgende Tabelle (3) zeigt folglich die Ergebnisse der vom Anmelder durchgeführten Untersuchungen zur Unversehrtheit der Oberfläche des Metallfilms 40 nach Abschluss eines Ätzvorgangs von zwei Stunden in einer KOH-Lösung auf 95°C. Der Metallfilm 40 war gebildet aus einer metallischen Zwischenschicht 41 unterschiedlicher Dicke und Zusammensetzung und aus einer äußeren Goldschicht 43, bestehend aus einer ersten aufgestäubten Goldschicht mit einer Dicke von 0,1 μm, auf der eine galvanische Goldablagerung von 0,7 μm ausgebildet war. Die Unversehrtheit der Oberfläche der Schichten ist optisch bestimmt worden.
  • Figure 00120001
    Tabelle (3)
  • Diese Tabelle (3) zeigt insbesondere, dass die metallischen Zwischenschichten, die eine zusätzliche Titanschicht umfassen, zu eher mittelmäßigen Ergebnissen führen, zweifellos infolge der hohen Ätzgeschwindigkeit des Ti in KOH, die zu einem Ablösen der Schichten führt. Außerdem unterstreicht die obige Tabelle (3) die Bedeutung der Wahl des Aufstäubungssystems, das verwendet wird, um die Diffusionsbarriere 41 zu bilden.
  • Alles in allem wird aus den vom Anmelder vorgenommenen Beobachtungen deutlich, dass die Kandidaten für die Herstellung der metallischen Zwischenschicht 41 der Struktur vorzugsweise TiW, TiN oder TiW:N sind.
  • Zweitens hat der Anmelder auch die folgenden Feststellungen treffen können, die den zum Bilden der äußeren Goldschicht 43 verwendeten Verfahrenstyp betreffen. So hat der Anmelder eine erste äußere Goldschicht, die durch Aufstäuben gebildet worden ist (Struktur 10 in 1), mit einer zweiten äußeren Goldschicht aus einer aufgestäubten Goldschicht mit einer Dicke von 0,1 μm, auf der eine galvanische Goldablagerung gebildet worden ist (Struktur 100 in 2), verglichen. Der Anmelder hat bei einer gleichen Gesamtdicke in der Größenordnung von 0,5 μm einen besseren Schutz gegen den Angriff des Reaktanten KOH bei der zweiten oben erwähnten äußeren Goldschicht feststellen können. Nach einem ein Stunde dauernden Angriff einer KOH-Lösung auf 95°C war bei dieser zweiten äußeren Goldschicht keine Änderung des spezifischen elektrischen Widerstands nachweisbar. Es ist zu vermuten, dass die elektrolytische Abscheidung einer äußeren Goldschicht zu Filmen mit einer größeren Dichte führt, die eine bessere Beständigkeit gegen den Angriff des Reaktanten KOH bieten.
  • Außerdem hat der Anmelder feststellen können, dass eine Wärmebehandlung bei 300°C die Qualität des Schutzes, der durch die äußere Goldschicht verliehen wird, drastisch verringert. Schritte bei hohen Temperaturen führen nämlich zu einer Zunahme der Korngrößen des Goldes, wodurch Kanäle gebildet werden, durch die der Reaktant KOH geleitet werden kann, der dann die tiefer liegenden Schichten der Struktur erreicht.
  • Der Anwender hat außerdem die Wirksamkeit des Schutzes analysiert, der durch einen Metallfilm 40 verliehen wird, der gebildet ist aus einer metallischen Zwischenschicht aus TiW, die gemäß den beiden Typen der zur Verfügung stehenden Aufstäubungssysteme "A" und "B" abgelagert worden ist, und aus einer Goldschicht aus einer ersten aufgestäubten Goldschicht von 0,1 μm und einer zweiten Goldschicht verschiedener Dicke, die durch elektrolytische Abscheidung gebildet worden ist (Struktur 100 in 2). Der Metallfilm ist auf 6-Zoll-Wafer, die den CMOS-Fertigungsschritten unterzogen worden sind, abgelagert worden. Diese Wafer sind vier Stunden lang in eine KOH-Lösung auf 95°C getaucht worden, was ausreichend ist, um die dielektrischen Membranen in den Wafern mit einer Dicke von 600 μm auszubilden.
  • 4 zeigt ein Diagramm, das die Entwicklung der Ausbeute an den Strukturen in Abhängigkeit von der Dicke der durch elektrolytische Abscheidung gebildeten äußeren Goldschicht veranschaulicht. Es wird angemerkt, dass hier die Ausbeute als Prozentsatz der nach Abschluss des Ätzens mit dem Reaktanten KOH nicht beschädigten Anschlussbereiche im Verhältnis zur Gesamtzahl der auf einem gegebenen Substrat ausgebildeten Anschlussbereiche definiert ist.
  • In 4 sind folglich drei Kurven "a", "b" und "c" gezeigt, die die Entwicklung der Ausbeute der Wafer in Abhängigkeit von der Dicke der elektrolytisch abgeschiedenen Goldschicht für drei Diffusionsbarrieretypen aus TiW und TiW:N mit einer Dicke von 0,3 μm veranschaulichen. Die Kurve "a" zeigt die Entwicklung der Ausbeute für eine durch Aufstäuben mit dem System "A" abgelagerte Diffusionsbarriere, die Kurve "b" die Entwicklung der Ausbeute für eine mit dem System "A" in einer Stickstoffatmosphäre abgelagerte Diffusionsbarriere und die Kurve "c" die Entwicklung der Ausbeute für eine durch Aufstäuben mit dem System "B" abgelagerte Diffusionsbarriere. Zunächst ist eine erste Goldschicht von 0,1 μm aufgestäubt worden, um eine Plattierungsbasis für die elektrolytische Abscheidung der zweiten Goldschicht zu bilden. Die Ausbeute ist anhand einer Struktur von 5,64 mal 4,35 mm2 ermittelt worden.
  • Allgemein ist anhand von 4 festzustellen, dass die Ausbeute mit der Dicke der elektrolytisch abgeschiedenen Goldschicht zunimmt. Andererseits hängt die Ausbeute von dem Aufstäubungssystem ab, das für die Bildung der Diffusionsbarriere verwendet wird. Die besten Ergebnisse werden mit der mit Hilfe des Aufstäubungssystems "A" abgelagerten TiW-Schicht erzielt.
  • Der Ausbeuteunterschied zwischen den Aufstäubungssystemen "A" und "B" ist auf die Bildung von Partikeln an der Oberfläche der Struktur zurückzuführen, die zu einem Ablösen der Metallschichten führen. In der Tat ist festzustellen, dass das benutzte Aufstäubungssystem "B" in einem Reinraum der Klasse 100 aufgestellt ist, während das Aufstäubungssystem "A" in einem Reinraum der Klasse 1 aufgestellt ist. Außerdem ist festzustellen, dass das benutzte Aufstäubungssystem "A" ein Verfahren zum Aufstäuben in seitlicher Richtung verwendet, während das Aufstäubungssystem "B" hingegen ein Verfahren zum Zerstäuben über dem Ziel verwendet, sodass bei diesem System eine größere Anzahl großer Partikel durch Agglomeration kleiner Partikel gebildet wird. Auf Grund der Technik des Aufstäubens in seitlicher Richtung, die von dem System "A" angewendet wird, erreichen diese agglomerierten Partikel im Prinzip die Oberfläche des Ziels nicht, sondern fallen zwischen dem Zerstäubungspunkt und dem Ziel herab.
  • Neben der vom Anmelder festgestellten Verbesserung des Schutzes, der durch den Metallfilm verliehen wird, der eine galvanische Außenschicht aus Gold aufweist, ermöglicht die elektrolytische Abscheidung dieser Schicht vorteilhaft, die Ränder des Wafers zu bedecken, wodurch der Angriff des Reaktanten KOH auf die Seitenflächen des Wafers verhindert wird.
  • Schließlich hat der Anmelder die Ausbeute an dielektrischen Membranen untersucht, die nach Abschluss des Ätzens mit KOH gebildet sind, d. h. den Prozentsatz der einwandfreien Membranen nach Abschluss des Ätzvorgangs. Diese Ausbeute an Membranen ist für einen metallischen Schutzfilm ermittelt worden, der eine galvanische Goldschicht von 1,2 μm auf der Vorderseite der Struktur aufwies. Der Anmelder hat eine Ausbeute an Membranen von nahezu 100 % bei einer Gesamtzahl von 1500 Membranen mit Größen von 350 mal 550 μm2 bis 875 mal 1550 μm2 feststellen können.
  • Der metallische Schutzfilm war aus einer Überlagerung einer Diffusionsbarriere aus TiW:N mit einer Dicke von 0,3 μm, einer aufgestäubten Goldschicht mit einer Dicke von 0,1 μm und einer mittels elektrolytischer Abscheidung gebildeten Goldschicht mit einer Dicke von 1,2 μm gebildet worden.
  • Nach dem Beseitigen der aufeinanderfolgenden Schichten des metallischen Schutzfilms, um die Anschlusshöcker elektrisch voneinander zu isolieren (in 3g veranschaulichter Schritt), war die Ausbeute an Membranen auf 89,3 % vermindert. Diese Verminderung der Ausbeute ist im Wesentlichen auf die Restdruckspannung in der dielektrischen Schicht zurückzuführen, die zu einer gewissen Brüchigkeit der Membran führt, und auf die Tatsache, dass die metallischen Schutzschichten mit Hilfe einer Einrichtung entfernt worden sind, die ein Ätzlösungsspray und ein Spülen anwendet, wobei die Ätz- und Spülflüssigkeiten direkt auf die Membranen gesprüht werden, was ihre eventuelle Zerstörung zur Folge hat.
  • Es versteht sich, dass verschiedene Modifikationen und/oder Anpassungen an der Struktur und an dem Verfahren, die in der vorliegenden Beschreibung dargestellt worden sind, vorgenommen werden können, ohne jedoch vom Schutzbereich der Erfindung, der durch die beigefügten Ansprüche definiert ist, abzukommen. Insbesondere wird festgehalten, dass der Fachmann über eine große Vielfalt von Techniken verfügt, die ermöglichen, die Ablagerung und die Bildung der verschiedenen Schichten der Struktur gemäß der vorliegenden Erfindung sicherzustellen, und dass einige Schritte in einer anderen zeitlichen Reihenfolge ausgeführt werden können.

Claims (13)

  1. Verfahren für die Herstellung einer Struktur, die ein Substrat (23) mit einer ersten Seite oder Vorderseite (25) und einer zweiten Seite oder Rückseite (27) umfasst, wobei dieses Substrat (23) aus einem Material auf Halbleiterbasis gebildet ist, das dazu bestimmt ist, mit einem Reaktanten KOH geätzt zu werden, wobei dieses Verfahren die Schritte umfasst, die darin bestehen: – auf der Vorderseite (25) wenigstens einen Anschlussbereich (31) zu bilden, der aus einem Material gebildet ist, das durch den Reaktanten KOH angegriffen werden kann; – auf der Rückseite (27) des Substrats (23) eine Maskierungsschicht (75) zu bilden und diese in der Weise zu bearbeiten, dass eine Zone der Rückseite (27) des Substrats (23) freigelegt wird; – auf der gesamten Oberfläche der Vorderseite (25) der Struktur eine Metallschicht (40) zu bilden, die wenigstens eine äußere Goldschicht (43) aufweist, derart, dass der Anschlussbereich (31) abgedeckt ist und dass der Anschlussbereich (31) vor einem Angriff durch den Reaktanten KOH geschützt ist; und – die freigelegte Zone der Rückseite des Substrats mit dem Reaktanten KOH zu ätzen, wobei das Verfahren den zusätzlichen Schritt umfasst, der darin besteht, wenigstens einen Höcker (50) für einen elektrischen Anschluss auf der äußeren Goldschicht (43) über dem Anschlussbereich (31) zu bilden, bevor das Substrat mit dem Reaktanten KOH geätzt wird.
  2. Herstellungsverfahren nach Anspruch 1, bei dem die Struktur ein integrierter Membransensor ist, wobei das Verfahren außerdem die Schritte umfasst, die darin bestehen: – vor dem Schritt des Ätzens mit dem Mittel KOH auf der Vorderseite (25) des Substrats (23) eine dielektrische Schicht (28) zu bilden und auf der dielektrischen Schicht (28) den wenigstens einen Anschlussbereich (31) zu bilden und – die Rückseite (27) des Substrats (23) mit dem Reaktanten zu ätzen, um eine Membran des integrierten Sensors zu bilden, dadurch gekennzeichnet, dass im Schritt des Bildens des wenigstens einen Höckers (50) für einen elektrischen Anschluss auf dem Anschlussbereich (31) die äußere Goldschicht (43) als Plattierungsbasis für die Bildung des wenigstens einen Höckers (50) für einen elektrischen Anschluss verwendet wird.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der Höcker (50) für einen elektrischen Anschluss aus Gold besteht und durch Metallisieren gebildet wird.
  4. Herstellungsverfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass vor der Bildung der äußeren Goldschicht (43) auf der Vorderseite (25) eine metallische Zwischenschicht (41) gebildet wird, die als Diffusionssperre und Haftungsförderer wirkt.
  5. Herstellungsverfahren nach Anspruch 4, dadurch gekennzeichnet, dass die metallische Zwischenschicht (41) aus TiW, TiN oder aus TiW:N gebildet ist.
  6. Herstellungsverfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die äußere Goldschicht (43) durch Pulverisieren gebildet wird.
  7. Herstellungsverfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass für die Bildung der äußeren Goldschicht (43) eine erste Goldschicht (43a) durch Pulverisieren gebildet wird und eine zweite Goldschicht (43b) auf der ersten Goldschicht (34a) durch Metallisieren gebildet wird.
  8. Struktur während des Vorgangs des Ätzens durch den Reaktanten KOH, wobei diese Struktur ein Substrat (23) mit einer ersten Seite oder Vorderseite (25) und einer zweiten Seite oder Rückseite (27) umfasst, wobei dieses Substrat (23) aus einem Material auf Halbleiterbasis gebildet ist, das durch den Reaktanten KOH geätzt wird, und auf seiner Rückseite (27) eine Maskierungsschicht (75) aufweist, die eine Zone der Rückseite (27) des Substrats (23) freilegt, wobei diese Struktur wenigstens einen Anschlussbereich (31) umfasst, der auf der Vorderseite (25) angeordnet und aus einem Material gebildet ist, das durch den Reaktanten angegriffen werden kann, wobei diese Struktur außerdem eine Metallschicht (40) umfasst, die auf der gesamten Oberfläche der Vorderseite (25) gebildet ist, um so insbesondere den Bereich (31) abzudecken, wobei diese Metallschicht (40) wenigstens eine äußere Goldschicht (43) umfasst, die gegenüber dem Reaktanten beständig ist, wobei die äußere Goldschicht (43) wenigstens einen Höcker (50) für einen elektrischen Anschluss auf dem Bereich (31) aufweist.
  9. Struktur nach Anspruch 8, dadurch gekennzeichnet, dass der Höcker (50) für einen elektrischen Anschluss aus Gold besteht.
  10. Struktur nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, dass die wenigstens eine Goldschicht (43) auf einer metallischen Zwischenschicht (41) angeordnet ist, die als Diffusionssperre und Haftungsförderer wirkt.
  11. Struktur nach Anspruch 10, dadurch gekennzeichnet, dass die metallische Zwischenschicht (41) aus TiW, TiN oder aus TiW:N gebildet ist.
  12. Struktur nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass die wenigstens eine Goldschicht (43) eine pulverisierte Goldschicht ist.
  13. Struktur nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass die wenigstens eine Goldschicht (43) aus einer ersten pulverisierten Goldschicht (43a) und aus einer zweiten Goldschicht (43b), die auf die erste Goldschicht (43a) aufmetallisiert ist, gebildet ist.
DE69933124T 1999-11-10 1999-11-10 Schützende Metallschicht für Struktur auf Halbleitersubstraten beim Ätzen mit KOH Expired - Lifetime DE69933124T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP99122432A EP1100118B1 (de) 1999-11-10 1999-11-10 Schützende Metallschicht für Struktur auf Halbleitersubstrat bei Ätzen mit KOH

Publications (2)

Publication Number Publication Date
DE69933124D1 DE69933124D1 (de) 2006-10-19
DE69933124T2 true DE69933124T2 (de) 2007-08-02

Family

ID=8239368

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69933124T Expired - Lifetime DE69933124T2 (de) 1999-11-10 1999-11-10 Schützende Metallschicht für Struktur auf Halbleitersubstraten beim Ätzen mit KOH

Country Status (3)

Country Link
EP (1) EP1100118B1 (de)
AT (1) ATE339012T1 (de)
DE (1) DE69933124T2 (de)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130275A (en) * 1990-07-02 1992-07-14 Digital Equipment Corp. Post fabrication processing of semiconductor chips
US5231877A (en) * 1990-12-12 1993-08-03 University Of Cincinnati Solid state microanemometer
US5596222A (en) * 1994-08-12 1997-01-21 The Charles Stark Draper Laboratory, Inc. Wafer of transducer chips
EP0905495A1 (de) * 1997-09-29 1999-03-31 EM Microelectronic-Marin SA Schutzschicht für integrierte Schaltungsanordnungen und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
EP1100118B1 (de) 2006-09-06
DE69933124D1 (de) 2006-10-19
ATE339012T1 (de) 2006-09-15
EP1100118A1 (de) 2001-05-16

Similar Documents

Publication Publication Date Title
DE69837690T2 (de) Gerät zur Entfernung von an einer Prüfspitzenendfläche haftenden Fremdstoffen
DE69635745T2 (de) Elektrostatische Haltevorrichtung und Herstellungsverfahren derselben
DE69611540T2 (de) Erzeugung von kontakten für halbleiterstrahlungsdetektoren und bildaufnahmevorrichtungen
DE19641777C2 (de) Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
DE69112545T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes.
EP0950261B1 (de) Halbleiterkörper mit rückseitenmetallisierung
DE69420620T2 (de) Halbleiteranordnung mit einer Durchgangsleitung
DE102012213548A1 (de) Bondpad zum Thermokompressionsbonden, Verfahren zum Herstellen eines Bondpads und Bauelement
DE102012213566A1 (de) Verfahren zum Herstellen eines Bondpads zum Thermokompressionsbonden und Bondpad
DE112018003432T5 (de) Halbleitervorrichtung und verfahren zur herstellung vonhalbleiterbauelementen
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
DE69219529T2 (de) Verfahren zum Aufbringen einer Metall- oder Passivierenschicht mit hoher Haftung über einem isolierten Halbleitersubstrat
DE1954499A1 (de) Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE69933124T2 (de) Schützende Metallschicht für Struktur auf Halbleitersubstraten beim Ätzen mit KOH
EP1111671A2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
WO2009138138A2 (de) Verfahren zur herstellung von chips
EP3665122A1 (de) Mikromechanische vorrichtung und entsprechendes herstellungsverfahren
DE4003472C2 (de) Verfahren zum anisotropen Ätzen von Siliziumplatten
DE112020001854T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE102006008261A1 (de) Ätzlösung und Verfahren zur Strukturierung eines UBM-Schichtsystems
DE112019000957T5 (de) Halbleiterelement und verfahren zur herstellung desselben
DE1947026A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements

Legal Events

Date Code Title Description
8364 No opposition during term of opposition