DE69809787T2 - ASSEMBLY METHOD FOR SEMICONDUCTOR COMPONENTS ON A PCB - Google Patents
ASSEMBLY METHOD FOR SEMICONDUCTOR COMPONENTS ON A PCBInfo
- Publication number
- DE69809787T2 DE69809787T2 DE69809787T DE69809787T DE69809787T2 DE 69809787 T2 DE69809787 T2 DE 69809787T2 DE 69809787 T DE69809787 T DE 69809787T DE 69809787 T DE69809787 T DE 69809787T DE 69809787 T2 DE69809787 T2 DE 69809787T2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor element
- circuit board
- insulating adhesive
- sealing resin
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 222
- 238000000034 method Methods 0.000 title claims description 60
- 239000000853 adhesive Substances 0.000 claims description 152
- 230000001070 adhesive effect Effects 0.000 claims description 152
- 229920005989 resin Polymers 0.000 claims description 94
- 239000011347 resin Substances 0.000 claims description 94
- 238000007789 sealing Methods 0.000 claims description 51
- 230000013011 mating Effects 0.000 claims description 15
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 239000008188 pellet Substances 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 15
- 239000011231 conductive filler Substances 0.000 claims 1
- 239000009719 polyimide resin Substances 0.000 claims 1
- 229920002050 silicone resin Polymers 0.000 claims 1
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 69
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 230000035882 stress Effects 0.000 description 11
- 239000004593 Epoxy Substances 0.000 description 8
- 239000000945 filler Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- VXQBJTKSVGFQOL-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethyl acetate Chemical compound CCCCOCCOCCOC(C)=O VXQBJTKSVGFQOL-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001879 gelation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/046—Surface mounting
- H05K13/0469—Surface mounting by applying a glue or viscous material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/13124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13199—Material of the matrix
- H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13298—Fillers
- H01L2224/13299—Base material
- H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29005—Structure
- H01L2224/29007—Layer connector smaller than the underlying bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2902—Disposition
- H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
- H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0125—Shrinkable, e.g. heat-shrinkable polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
- Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Montieren bzw. Anbringen eines Halbleiterelementes auf einer Schaltungsplatine, welches zum elektrischen Verbinden von hervorstehenden Elektroden, d. h. Löthöckern bzw. Bumps an dem Halbleiterelement mit Elektroden auf der Schaltungsplatine verwendet wird, und betrifft weiterhin eine Halbleitereinrichtung, die ein Halbleiterelement besitzt, welches auf der Schaltungsplatine gemäß dem Verfahren montiert ist.The present invention relates to a method of mounting a semiconductor element on a circuit board, which is used for electrically connecting protruding electrodes, i.e., solder bumps on the semiconductor element to electrodes on the circuit board, and further relates to a semiconductor device having a semiconductor element mounted on the circuit board according to the method.
Das US-Patent 4,661,192 offenbart in der veröffentlichten Beschreibung ein Verfahren zum Bilden bzw. Erzeugen von Löthöckern an einem Halbleiterelement durch Kugelbonding bzw. durch Kugelkontaktierung sowie ein Verfahren zum Bonden bzw. Kontaktieren des Halbleiterelements. Diese bekannten Verfahren werden nachstehend erläutert.US Patent 4,661,192 discloses in the published description a method for forming or producing solder bumps on a semiconductor element by ball bonding or by ball contacting and a method for bonding or contacting the semiconductor element. These known methods are explained below.
In Fig. 25 wird eine Hochspannung von mehreren tausend Volt von einer Entladeelektrode (Brenner) 17 aus an einem vorderen Ende 16a eines Gold- bzw. Au-Drahtes 16, der sich von einem vorderen Ende einer Kapillare 15 aus erstreckt, angelegt. Während ein Entladestrom zwischen dem Brenner 17 und dem vorderen Ende 16a des Drahtes fließt, wird der Draht 16 an seinem vorderen Ende 16a auf eine hohe Temperatur gebracht und dann geschmolzen, wodurch eine Goldkugel 18 entsteht, wie es in Fig. 26 gezeigt ist. Die Kugel 18 wird durch die Kapillare 15 auf einer Elektrode 3a eines Halbleiterelements 3 angebracht, wobei ein unterer Teil 19 eines Löthöckers bzw. ein unterer Löthöckerabschnitt 19 gebildet wird, wie es in Fig. 27 dargestellt ist. Danach wird die Kapillare 15, wie es in Fig. 28 dargestellt ist, nach oben gezogen und die Kapillare 15 über dem unteren Löthöckerabschnitt 19 in einer Schleife so verfahren, dass der Draht 16 fest an dem unteren Löthöckerabschnitt 19 anhaftet. Anschließend wird der Draht durchtrennt. Auf diese Weise wird ein Löthöcker 20 gebildet.In Fig. 25, a high voltage of several thousand volts is applied from a discharge electrode (torch) 17 to a front end 16a of a gold wire 16 extending from a front end of a capillary 15. While a discharge current flows between the torch 17 and the front end 16a of the wire, the wire 16 is heated to a high temperature at its front end 16a and then melted, thereby forming a gold ball 18 as shown in Fig. 26. The ball 18 is attached to an electrode 3a of a semiconductor element 3 through the capillary 15, forming a lower bump portion 19 as shown in Fig. 27. Thereafter, the capillary 15 is pulled up as shown in Fig. 28 and the capillary 15 is moved in a loop over the lower solder bump section 19 so that the wire 16 adheres firmly to the lower solder bump section 19. The wire is then severed. In this way, a solder bump 20 is formed.
Ein Halbleiterelement 3, welches die Löthöcker 20 aufweist, die in der vorstehend erläuterten Weise hergestellt worden sind, wird gegen eine Bühne 14 gepresst, die eine flache bzw. ebene Fläche aufweist, wie es in Fig. 29 gezeigt ist. Hierdurch werden die vorderen Endteile der Löthöcker 20 flach gedrückt. Anschließend wird, wie es in Fig. 30 wiedergegeben ist, das Halbleiterelement 3 mit den abgeflachten Löthöckern 20 in Kontakt mit einem leitfähigen Kleber 6 gebracht, der auf einer Bühne 5 aufgebracht worden ist, um den leitfähigen Kleber 6 auf die abgeflachten Löthöcker 20 zu übertragen. In Fig. 31 ist das Halbleiterelement 3, welches die Löthöcker 20 besitzt, auf die der leitfähige Kleber 6 übertragen worden ist, gegenüber Elektroden 2 auf einer Schaltungsplatine 1 ausgerichtet und fixiert, wodurch das Halbleiterelement elektrisch mit der Schaltungsplatine 1 verbunden ist.A semiconductor element 3 having the solder bumps 20 formed in the above-mentioned manner is pressed against a stage 14 having a flat surface as shown in Fig. 29. This flattens the front end portions of the solder bumps 20. Then, as shown in Fig. 30, the semiconductor element 3 having the flattened solder bumps 20 is brought into contact with a conductive adhesive 6 applied on a stage 5 to transfer the conductive adhesive 6 to the flattened solder bumps 20. In Fig. 31, the semiconductor element 3 having the solder bumps 20 to which the conductive adhesive 6 has been transferred is aligned and fixed to electrodes 2 on a circuit board 1, whereby the semiconductor element is electrically connected to the circuit board 1.
Wie vorstehend erläutert worden ist, werden im Stand der Technik das Halbleiterelement 3 und die Schaltungsplatine 1 nur durch den leitfähigen Kleber 6, der auf die Löthöcker 20 des Halbleiterelements 3 übertragen worden ist, miteinander verbunden bzw. kontaktiert. Daher besitzt die Kontaktierung bzw. Verbindung zwischen dem Halbleiterelement 3 und der Schaltungsplatine 1 nur eine Bond- bzw. Kontaktfestigkeit eines Bereiches an den vorderen Enden der Löthöcker 20 des Halbleiterelements 3 und der leitfähige Kleber 6 zeigt eine Festigkeit, die einen geringen Wert in Höhe von 1 bis 2,0 g an jedem kontaktiertem bzw. verbundenem Abschnitt aufweist, da nur eine kleine Menge des leitfähigen Klebers 6 verwendet wird, um den spezifischen Volumenwiderstand bzw. den spezifischen Durchgangswiderstand zu verringern. Diese Mängel führen aus diesem Grund dazu, dass die kontaktierten Teile in Folge einer Krümmung oder Verwertung der Schaltungsplatine 1 oder einer Belastung bzw. Beanspruchung, wenn der leitfähige Kleber 6 härtet bzw. abbindet, brechen, dass ein Verbindungswiderstandswert ansteigt und dass ein Lösen der Kontaktierung an den kontaktierten Teilen auftritt.As explained above, in the prior art, the semiconductor element 3 and the circuit board 1 are bonded to each other only by the conductive adhesive 6 transferred to the solder bumps 20 of the semiconductor element 3. Therefore, the bonding between the semiconductor element 3 and the circuit board 1 has only a bonding strength of a portion at the front ends of the solder bumps 20 of the semiconductor element 3, and the conductive adhesive 6 exhibits a strength as small as 1 to 2.0 g at each bonded portion, since only a small amount of the conductive adhesive 6 is used to reduce the volume resistivity. These defects therefore lead to the fact that the contacted parts break as a result of a bend or deformation of the circuit board 1 or a load or stress when the conductive adhesive 6 hardens or sets, that a connection resistance value increases and that a loosening of the contact on the contacted parts occurs.
Das US-Patent 5,210,938 offenbart ein Verfahren zum Zusammenfügen einer Einrichtung aus elektronischen Elementen auf einer Schaltungsplatine, wobei eine Elektrode, die an der Einrichtung aus elektronischen Elementen ausgebildet ist, und ein Leitermuster bzw. ein Leiterbild, dass auf der Schaltungsplatine ausgebildet ist, um der Elektrode gegenüber zu liegen, vorgesehen sind. Ein wärmehärtbares Harzblatt, das Partikel enthält, die bei Wärmeeinwirkung schrumpfen, und das zwischen der Einrichtung aus elektronischen Elementen und der Schaltungsplatine angeordnet ist, wird gehärtet bzw. abgebunden und schrumpft.U.S. Patent 5,210,938 discloses a method of assembling an electronic element assembly on a circuit board, wherein an electrode formed on the electronic element assembly and a conductor pattern formed on the circuit board to face the electrode are provided. A thermosetting resin sheet containing particles that shrink when heat is applied and disposed between the electronic element assembly and the circuit board is cured and shrinks.
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Anbringen eines Halbleiterelements auf einer Schaltungsplatine bereitzustellen, bei dem die Verbindungszuverlässigkeit und die Verbindungsfestigkeit bei der Kontaktierung zwischen dem Halbleiterelement und der Schaltungsplatine verbessert ist und bei dem ein Verbindungswiderstandswert auf einem niedrigen Niveau stabilisiert ist, und weiterhin eine Halbleitereinrichtung bereitzustellen, die ein Halbleiterelement aufweist, welches auf einer Schaltungsplatine durch das Verfahren angebracht worden ist.An object of the present invention is to provide a method for mounting a semiconductor element on a circuit board in which connection reliability and connection strength in contacting between the semiconductor element and the circuit board are improved and a connection resistance value is stabilized at a low level, and further to provide a semiconductor device having a semiconductor element mounted on a circuit board by the method.
Um die vorstehende Aufgabe zu lösen, wird gemäß einem ersten Aspekt der vorliegenden Erfindung ein Verfahren zum Anbringen eines Halbleiterelements auf einer Schaltungsplatine bereitgestellt, welches die folgenden Schritte enthält:To achieve the above object, according to a first aspect of the present invention, there is provided a method for mounting a semiconductor element on a circuit board, which includes the following steps:
Aufbringen eines isolierenden Klebers, der eine Schrumpfeigenschaft beim Abbinden aufweist, zumindest an jeder Gegenfläche der Schaltungsplatine und des Halbleiterelements, die einander gegenüberliegen;applying an insulating adhesive having a shrinkage property upon setting to at least each opposing surface of the circuit board and the semiconductor element which are opposed to each other;
Ausrichten der Schaltungsplatine und des Halbleiterelements, so dass eine Elektrode an der Schaltungsplatine mit einer hervorstehenden bzw. hervorspringenden Elektrode an dem Halbleiterelement übereinstimmt;aligning the circuit board and the semiconductor element so that an electrode on the circuit board corresponds to a protruding electrode on the semiconductor element;
Verbinden der Gegenflächen der Schaltungsplatine und des Halbleiterelements durch den isolierenden Kleber; undBonding the mating surfaces of the circuit board and the semiconductor element by the insulating adhesive; and
Abbinden bzw. Härten des isolierenden Klebers, so dass die Elektrode an der Schaltungsplatine und die hervorstehende Elektrode an dem Halbleiterele ment durch das Schrumpfen des isolierenden Klebers elektrisch so miteinander verbunden sind, dass das Halbleiterelement und die Schaltungsplatine in einem verbunden Zustand fixiert sind;Curing the insulating adhesive so that the electrode on the circuit board and the protruding electrode on the semiconductor element ment are electrically connected to each other by the shrinkage of the insulating adhesive so that the semiconductor element and the circuit board are fixed in a connected state;
vor Aufbringen des isolierenden Klebers Aufbringen eines isolierenden Harzes zum Schutz einer Elektrode an dem Halbleiterelement an der Gegenfläche des Halbleiterelements bis auf den Abschnitt der hervorstehenden Elektrode, welche mit der Elektrode an der Schaltungsplatine verbunden ist, wobei nach dem Abbinden des isolierenden Harzes der isolierende Kleber an zumindest jeder der Gegenflächen aufgebracht wird.before applying the insulating adhesive, applying an insulating resin for protecting an electrode on the semiconductor element to the mating surface of the semiconductor element except for the portion of the protruding electrode which is connected to the electrode on the circuit board, wherein after setting of the insulating resin, the insulating adhesive is applied to at least each of the mating surfaces.
Eine Halbleitereinrichtung gemäß einem zweiten Aspekt der vorliegenden Erfindung weist ein Halbleiterelement auf, welches auf einer Schaltungsplatine entsprechend dem vorstehend erläuterten Montageverfahren gemäß dem ersten Aspekt montiert worden ist.A semiconductor device according to a second aspect of the present invention comprises a semiconductor element mounted on a circuit board according to the above-described mounting method according to the first aspect.
Entsprechend dem Montageverfahren für ein Halbleiterelement auf einer Schaltungsplatine gemäß dem ersten Aspekt und der Halbleitereinrichtung gemäß dem zweiten Aspekt werden das Halbleiterelement und die Schaltungsplatine unter Verwendung des isolierenden Klebers miteinander verbunden und daher im Vergleich zu dem Stand der Technik fest verbunden, wobei die Verbindung nur durch die hervorstehende Elektrode des Halbleiterelements und der Elektrode der Schaltungsplatine erreicht wird. Daher wird der Verbindungswiderstandswert an der hervorstehenden Elektrode des Halbleiterelements und der Elektrode der Schaltungsplatine verringert und weniger verändert, wobei gleichzeitig die Verbindungs- bzw. Kontaktierungsfestigkeit hoch ist, wodurch eine höchst zuverlässige Kontaktierung erreicht wird.According to the mounting method for a semiconductor element on a circuit board according to the first aspect and the semiconductor device according to the second aspect, the semiconductor element and the circuit board are bonded to each other using the insulating adhesive and are therefore firmly bonded compared with the prior art, and the bonding is achieved only through the protruding electrode of the semiconductor element and the electrode of the circuit board. Therefore, the bonding resistance value at the protruding electrode of the semiconductor element and the electrode of the circuit board is reduced and less changed, while the bonding strength is high, thereby achieving highly reliable bonding.
Diese sowie weitere Aspekte und Merkmale der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung in Verbindung mit den bevorzugten Ausführungsbeispielen hierzu unter Bezugnahme auf die beigefügten Zeichnungsfiguren deutlicher zu Tage treten. Hierbei ist:These and other aspects and features of the present invention will become more apparent from the following description in conjunction with the preferred embodiments thereof with reference to the accompanying drawing figures. In this:
Fig. 1 eine Schnittansicht, die den Aufbau einer Halbleitereinrichtung bei einem Ausführungsbeispiel der vorliegenden Erfindung wiedergibt;Fig. 1 is a sectional view showing the structure of a semiconductor device in an embodiment of the present invention;
Fig. 2 eine schematische Darstellung eines Schrittes eines Herstellprozesses der in Fig. 1 gezeigten Halbleitereinrichtung, insbesondere ein Zustand, bei dem ein leitfähiger Kleber auf hervorstehende Elektroden eines Halbleiterelements übertragen wird;Fig. 2 is a schematic diagram showing a step of a manufacturing process of the semiconductor device shown in Fig. 1, particularly a state in which a conductive adhesive is transferred to protruding electrodes of a semiconductor element;
Fig. 3 eine schematische Darstellung eines Schrittes des Herstellprozesses der in Fig. 1 gezeigten Halbleitereinrichtung, insbesondere ein Zustand, bei dem ein isolierender Kleber auf eine Schaltungsplatine übertragen wird;Fig. 3 is a schematic diagram showing a step of the manufacturing process of the semiconductor device shown in Fig. 1, particularly a state in which an insulating adhesive is transferred to a circuit board;
Fig. 4 eine Schnittansicht eines modifizierten Beispiels der in Fig. 1 gezeigten Halbleitereinrichtung;Fig. 4 is a sectional view of a modified example of the semiconductor device shown in Fig. 1;
Fig. 5 eine Schnittansicht eines weiteren modifizierten Beispiels der in Fig. 1 gezeigten Halbleitereinrichtung;Fig. 5 is a sectional view of another modified example of the semiconductor device shown in Fig. 1;
Fig. 6 eine Schnittansicht eines noch weiter modifizierten Beispiels der in Fig. 1 gezeigten Halbleitereinrichtung;Fig. 6 is a sectional view of a still further modified example of the semiconductor device shown in Fig. 1;
Fig. 7 eine schematische Darstellung eines Zustandes, bei dem ein Teil des Halbleiterelements in der in Fig. 1 gezeigten Halbleitereinrichtung entfernt bzw. abgenommen ist;Fig. 7 is a schematic diagram showing a state in which a part of the semiconductor element in the semiconductor device shown in Fig. 1 is removed;
Fig. 8 eine schematische Darstellung eines Schrittes des Herstellprozesses bei einem modifizierten Beispiel der in Fig. 1 gezeigten Halbleitereinrichtung;Fig. 8 is a schematic diagram showing a step of the manufacturing process in a modified example of the semiconductor device shown in Fig. 1;
Fig. 9 eine schematische Darstellung eines Schrittes des Herstellprozesses des modifizierten Beispiels der in Fig. 1 gezeigten Halbleitereinrichtung, insbesondere ein zu der Darstellung der Fig. 8 nachfolgender Schritt;Fig. 9 is a schematic representation of a step of the manufacturing process of the modified example of the semiconductor device shown in Fig. 1, in particular a step subsequent to the representation of Fig. 8;
Fig. 10 eine schematische Darstellung eines Schrittes des Herstellprozesses des modifizierten Beispiels der in Fig. 1 gezeigten Halbleitereinrich tung, insbesondere ein zu der Darstellung der Fig. 9 nachfolgender Schritt;Fig. 10 is a schematic representation of a step of the manufacturing process of the modified example of the semiconductor device shown in Fig. 1 tion, in particular a step subsequent to the representation of Fig. 9;
Fig. 11 eine schematische Darstellung eines Schrittes des Herstellprozesses des modifizierten Beispiels der in Fig. 1 gezeigten Halbleitereinrichtung, insbesondere ein zu der Darstellung der Fig. 10 nachfolgender Schritt.Fig. 11 is a schematic representation of a step of the manufacturing process of the modified example of the semiconductor device shown in Fig. 1, in particular a step subsequent to the representation of Fig. 10.
Fig. 12 eine schematische Darstellung eines Schrittes des Herstellprozesses des modifizierten Beispiels der in Fig. 1 gezeigten Halbleitereinrichtung, insbesondere ein zu der Darstellung der Fig. 11 nachfolgender Schritt;Fig. 12 is a schematic representation of a step of the manufacturing process of the modified example of the semiconductor device shown in Fig. 1, in particular a step subsequent to the representation of Fig. 11;
Fig. 13 eine Schnittansicht des modifizierten Beispiels der in Fig. 1 gezeigten Halbleitereinrichtung;Fig. 13 is a sectional view of the modified example of the semiconductor device shown in Fig. 1;
Fig. 14 eine schematische Darstellung eines Zustandes, bei dem ein Abdichtharz in die in Fig. 1 gezeigte Halbleitereinrichtung eingespritzt wird;Fig. 14 is a schematic diagram showing a state in which a sealing resin is injected into the semiconductor device shown in Fig. 1;
Fig. 15 eine schematische Darstellung, die den Aufbau einer Vorrichtung zum Einspritzen des Abdichtharzes in die in Fig. 1 gezeigte Halbleitereinrichtung wiedergibt;Fig. 15 is a schematic diagram showing the structure of an apparatus for injecting the sealing resin into the semiconductor device shown in Fig. 1;
Fig. 16 eine schematische Darstellung eines Zustandes, bei dem das Abdichtharz in die in Fig. 1 gezeigte Halbleitereinrichtung eingespritzt worden ist;Fig. 16 is a schematic diagram showing a state in which the sealing resin has been injected into the semiconductor device shown in Fig. 1;
Fig. 17 eine Schnittansicht der in Fig. 1 gezeigten Halbleitereinrichtung mit dem Abdichtharz, das eingespritzt worden ist, wobei die Halbleitereinrichtung mit einem wärmeabstrahlenden Harz beschichtet ist;Fig. 17 is a sectional view of the semiconductor device shown in Fig. 1 with the sealing resin having been injected, the semiconductor device being coated with a heat-radiating resin;
Fig. 18 eine Schnittansicht der in Fig. 1 gezeigten Halbleitereinrichtung in einem Zustand, bei dem ein zweites Abdichtharz darin eingespritzt ist;Fig. 18 is a sectional view of the semiconductor device shown in Fig. 1 in a state where a second sealing resin is injected thereinto;
Fig. 19 eine Schnittansicht der in Fig. 1 gezeigten Halbleitereinrichtung in einem Zustand, bei dem das zweite Abdichtharz darin eingespritzt ist;Fig. 19 is a sectional view of the semiconductor device shown in Fig. 1 in a state where the second sealing resin is injected therein;
Fig. 20 ein Flussdiagramm einer Arbeitsweise eines Verfahrens zum Montieren eines Halbleiterelements auf einer Schaltungsplatine gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;Fig. 20 is a flowchart showing an operation of a method for mounting a semiconductor element on a circuit board according to an embodiment of the present invention;
Fig. 21 eine Draufsicht auf eine Anordnung eines rechteckförmigen bzw. viereckigen isolierenden Klebers, wenn das Abdichtharz in die in Fig. 1 gezeigte Halbleitereinrichtung in eine Richtung eingespritzt wird;Fig. 21 is a plan view showing an arrangement of a rectangular insulating adhesive when the sealing resin is injected into the semiconductor device shown in Fig. 1 in one direction;
Fig. 22 eine Draufsicht auf eine Anordnung eines elliptischen isolierenden Klebers, wenn das Abdichtharz in die in Fig. 1 gezeigte Halbleitereinrichtung in eine Richtung eingespritzt wird;Fig. 22 is a plan view showing an arrangement of an elliptical insulating adhesive when the sealing resin is injected into the semiconductor device shown in Fig. 1 in one direction;
Fig. 23 eine Schnittansicht der Halbleitereinrichtung des Ausführungsbeispiels in einem weiteren Aufbau ohne Verwendung eines leitfähigen Klebers;Fig. 23 is a sectional view of the semiconductor device of the embodiment in another structure without using a conductive adhesive;
Fig. 24 eine Schnittansicht der Halbleitereinrichtung des Ausführungsbeispiels mit einem unterschiedlichen Aufbau, wobei ein sphärisches bzw. kugelförmiges Halbleiterelement verwendet wird;Fig. 24 is a sectional view of the semiconductor device of the embodiment having a different structure using a spherical semiconductor element;
Fig. 25 eine schematische Darstellung eines Schrittes eines Verfahrens zum Erzeugen einer hervorstehenden Elektrode an einer Elektrode eines Halbleiterelements, wobei insbesondere ein vorderes Endteil einer Kapillare gezeigt ist;Fig. 25 is a schematic representation of a step of a method for producing a protruding electrode on an electrode of a semiconductor element, particularly showing a front end part of a capillary;
Fig. 26 eine schematische Darstellung eines Schrittes des Verfahrens zum Erzeugen der hervorstehenden Elektrode an der Elektrode des Halbleiterelements, wobei insbesondere ein Zustand wiedergegeben wird, bei dem eine Kugel an dem vorderen Ende der Kapillare erzeugt wird;Fig. 26 is a schematic diagram showing a step of the method for forming the protruding electrode on the electrode of the semiconductor element, particularly showing a state in which a ball is formed at the front end of the capillary;
Fig. 27 eine schematische Darstellung eines Schrittes des Verfahrens zum Erzeugen der hervorstehenden Elektrode an der Elektrode des Halb leiterelements, wobei insbesondere ein Zustand wiedergegeben wird, bei dem die Kugel der Fig. 26 auf die Elektrode an dem Halbleiterelement gepresst bzw. gedrückt wird;Fig. 27 is a schematic representation of a step of the method for producing the protruding electrode on the electrode of the semi conductor element, particularly showing a state in which the ball of Fig. 26 is pressed or pressed onto the electrode on the semiconductor element;
Fig. 28 eine schematische Darstellung eines Schrittes des Verfahrens zum Erzeugen der hervorstehenden Elektrode an der Elektrode des Halbleiterelements, wobei insbesondere ein Zustand wiedergegeben ist, bei dem die hervorstehende Elektrode an der Elektrode des Halbleiterelements gebildet wird;Fig. 28 is a schematic diagram showing a step of the method for producing the protruding electrode on the electrode of the semiconductor element, particularly showing a state in which the protruding electrode is formed on the electrode of the semiconductor element;
Fig. 29 eine schematische Darstellung eines Schrittes des Verfahrens zum Erzeugen der hervorstehenden Elektrode an der Elektrode des Halbleiterelements, wobei insbesondere ein Zustand wiedergegeben wird, bei dem die hervorstehenden Elektroden in ihrer Höhe gleichförmig gemacht worden sind;Fig. 29 is a schematic diagram showing a step of the method for forming the protruding electrode on the electrode of the semiconductor element, particularly showing a state in which the protruding electrodes have been made uniform in height;
Fig. 30 eine schematische Darstellung eines Schrittes des Verfahrens zum Erzeugen der hervorstehenden Elektrode an der Elektrode des Halbleiterelements, wobei insbesondere ein Zustand wiedergegeben ist, bei dem ein leitfähiger Kleber auf die hervorstehenden Elektroden übertragen wird;Fig. 30 is a schematic diagram showing a step of the method for producing the protruding electrode on the electrode of the semiconductor element, particularly showing a state in which a conductive adhesive is transferred to the protruding electrodes;
Fig. 31 eine schematische Darstellung einer bekannten Halbleitereinrichtung.Fig. 31 is a schematic diagram of a prior art semiconductor device.
Ein Verfahren zum Montieren eines Halbleiterelements auf einer Schaltungsplatine gemäß einem bevorzugen Ausführungsbeispiel der vorliegenden Erfindung sowie eine Halbleitereinrichtung, die ein Halbleiterelement aufweist, welches durch das Verfahren auf einer Schaltungsplatine montiert worden ist, werden nachstehend unter Bezugnahme auf die Zeichnungsfiguren, in den gleiche Bauteile durch gleiche Bezugszeichen gekennzeichnet sind, beschrieben.A method of mounting a semiconductor element on a circuit board according to a preferred embodiment of the present invention and a semiconductor device having a semiconductor element mounted on a circuit board by the method will be described below with reference to the drawing figures in which like components are designated by like reference numerals.
Fig. 1 zeigt eine Halbleitereinrichtung 100, bei der ein Halbleiterelement 103 auf einer Schaltungsplatine 101 gemäß einem Montage- bzw. Bestückungs verfahren in dem bevorzugten Ausführungsbeispiel montiert bzw. bestückt worden ist. Das Montageverfahren zum Erzeugen der Halbleitereinrichtung 100 wird nachstehend erläutert.Fig. 1 shows a semiconductor device 100 in which a semiconductor element 103 is mounted on a circuit board 101 according to an assembly method in the preferred embodiment. The assembly method for producing the semiconductor device 100 is explained below.
Ähnlich zu dem bekannten Halbleiterelement, welches unter Bezugnahme auf die Fig. 25 bis 29 erläutert worden ist, ist eine hervorstehende Elektrode 104 als ein Bump oder Löthöcker an einer Elektrode 103a des Halbleiterelements 103 ausgebildet. Die hervorstehenden Elektroden 104 werden gegen eine ebene Fläche einer Bühne gedrückt bzw. gepresst, so dass die vorderen Endabschnitte der hervorstehenden Elektroden eingeebnet bzw. flachgedrückt werden und gleichzeitig, von einer Oberfläche des Halbleiterelements 103 aus betrachtet, in ihrer Höhe angeglichen bzw. gleich gemacht werden. Die hervorstehenden Elektroden 104 sind vorzugsweise aus Au, Ni, Al, Cu oder einem Lötmaterial durch Plattieren oder durch bekanntes Kugelkontaktieren bzw. Kugelbonding unter Verwendung eines Drahtes hergestellt worden ist, was vorstehend erläutert worden ist. Das Erzeugungsverfahren ist nicht auf die vorstehenden Ausführungen beschränkt.Similarly to the conventional semiconductor element explained with reference to Figs. 25 to 29, a protruding electrode 104 is formed as a bump on an electrode 103a of the semiconductor element 103. The protruding electrodes 104 are pressed against a flat surface of a stage so that the front end portions of the protruding electrodes are flattened and at the same time are made equal in height as viewed from a surface of the semiconductor element 103. The protruding electrodes 104 are preferably made of Au, Ni, Al, Cu or a solder material by plating or by known ball bonding using a wire, which has been explained above. The forming method is not limited to the above.
Wie in Fig. 2 und in einem Schritt 1 in Fig. 20 (der Schritt ist durch "S" in der Figur gekennzeichnet) angegeben ist, wird jeder vordere Endabschnitt der hervorstehenden Elektroden 104 des Halbleiterelements 103 in Kontakt mit einem leitfähigen Kleber 106, der auf die ebene Fläche der Bühne aufgebracht worden ist, gebracht, wodurch der leitfähige Kleber 106 zu den vorderen Endabschnitten übertragen wird. Der leitfähige Kleber 106 kann aus jeder Art an Füllermaterial hergestellt sein, welches Leiteigenschaften besitzt, wie beispielsweise Silber, Gold und der gleichen, ist aber nicht auf diese Materialen beschränkt.As shown in Fig. 2 and in a step 1 in Fig. 20 (the step is indicated by "S" in the figure), each front end portion of the protruding electrodes 104 of the semiconductor element 103 is brought into contact with a conductive adhesive 106 applied to the flat surface of the stage, thereby transferring the conductive adhesive 106 to the front end portions. The conductive adhesive 106 may be made of any kind of filler material having conductive properties, such as silver, gold and the like, but is not limited to these materials.
Auf der anderen Seite wird, wie in Fig. 3 und in einem Schritt 2 in Fig. 20 gezeigt, beim Herstellen der Halbleitereinrichtung 100 gemäß dem vorliegenden Ausführungsbeispiel ein wärmehärtender bzw. wärmeabbindender isolierender Kleber 107 auf einer Gegenfläche 101a, die dem Halbleiterelement 103 gegenüberliegt, an einer Stelle so aufgebracht, dass der Kleber nicht in Kontakt mit den Elektroden 102 gelangt, welche mit den hervorstehenden Elektroden 104 zu verbinden sind. Insbesondere kann der isolierende Kleber 107 ein solcher Kleber, wie ein Harz aus der Epoxidreihe, ein Harz aus der Silikonreihe, ein Harz aus der Polyimidreihe usw., sein, solange, wie der Kleber durch Wärme schrumpft und härtet bzw. abbindet. Wie nachstehend erläutert wird, wird der isolierende Kleber 107 in einem Bereich von 60 bis 200ºC, vorzugsweise bei 120ºC in dem Fall des Harzes aus der Epoxidreihe für 15 Minuten bis 2 Stunden, vorzugsweise für 1 Stunde abgebundenen und schrumpft in dem gleichen Vorgang wie der leitfähige Kleber 106 der hervorstehenden Elektroden 104. Infolge der Notwendigkeit für den isolierenden Kleber 107 auf der Schaltungsplatine 101 an einer Gegenfläche 103b des Halbleiterelements 103 anzuhaften, um dadurch die Gegenflächen 101a und 103b miteinander zu verbinden, wenn das Halbleiterelement 103 auf der Schaltungsplatine 101 angeordnet wird, sollte der isolierende Kleber 107 ähnlich einem Vorsprung auf der Schaltungsplatine 101 geformt werden, wie in Fig. 3 dargestellt, wenn sich der isolierende Kleber 107 in einem flüssigen Zustand befindet. Aus diesem Grund besitzt der isolierende Kleber 107 eine Viskosität von 4 bis 300 Pas, vorzugsweise von 30 Pas, wenn er flüssig ist.On the other hand, as shown in Fig. 3 and in a step 2 in Fig. 20, in manufacturing the semiconductor device 100 according to the present embodiment, a thermosetting insulating adhesive 107 is applied to a counter surface 101a facing the semiconductor element 103 at a location such that the adhesive does not come into contact with the electrodes 102 to be connected to the protruding electrodes 104. In particular, the insulating adhesive 107 may be a such adhesives as an epoxy series resin, a silicone series resin, a polyimide series resin, etc., as long as the adhesive shrinks and hardens or sets due to heat. As will be explained below, the insulating adhesive 107 is set in a range of 60 to 200°C, preferably at 120°C in the case of the epoxy series resin for 15 minutes to 2 hours, preferably for 1 hour, and shrinks in the same process as the conductive adhesive 106 of the protruding electrodes 104. Due to the need for the insulating adhesive 107 on the circuit board 101 to adhere to a mating surface 103b of the semiconductor element 103 to thereby bond the mating surfaces 101a and 103b to each other when the semiconductor element 103 is arranged on the circuit board 101, the insulating adhesive 107 should be shaped like a protrusion on the circuit board 101 as shown in Fig. 3 when the insulating adhesive 107 is in a liquid state. For this reason, the insulating adhesive 107 has a viscosity of 4 to 300 Pas, preferably 30 Pas when it is liquid.
Bei der Beschreibung des Ausführungsbeispiels ist das Halbleiterelement 103, auf das der isolierende Kleber 107 aufgebracht wird oder an dem er anhaftet, beispielhaft durch einen Chip gebildet, jedoch ist die Erfindung nicht auf diese Form beschränkt, so dass das Halbleiterelement ein Wafer sein kann, bevor dieser zu einem Chip geschnitten wird.In the description of the embodiment, the semiconductor element 103 to which the insulating adhesive 107 is applied or adhered is exemplified by a chip, but the invention is not limited to this form, so that the semiconductor element may be a wafer before it is cut into a chip.
Ein Beispiel von physikalischen Eigenschaften des isolierenden Klebers 107, der aus einem Harz der Epoxidreihe gebildet ist, wird nachstehend erläutert. Der isolierende Kleber 107 bindet bei einer Wärme von 120ºC für 30 Minuten ab. Der thermische Dehnungskoeffizient bzw. der Wärmedehnungskoeffizient beträgt 29 · 10&supmin;&sup6;/ºC, der Elastizitätsmodul 10,5 GPa, der Glasumwandlungspunkt 113ºC, die Kontaktierungsfestigkeit 88,26 N und die Abbindebeanspruchung 882,6 · 10&sup6; Pa.An example of physical properties of the insulating adhesive 107 formed of an epoxy series resin is explained below. The insulating adhesive 107 sets at a heat of 120°C for 30 minutes. The thermal expansion coefficient is 29 x 10-6/°C, the elastic modulus is 10.5 GPa, the glass transition point is 113°C, the bonding strength is 88.26 N, and the setting stress is 882.6 x 10-6 Pa.
Die Härte- bzw. Abbindebeanspruchung, die auf das Halbleiterelement 103 einwirkt, wenn der isolierende Kleber 107 abbindet und schrumpft, beinhaltet das Risiko, dass das Halbleiterelement 103 beschädigt wird. Obwohl sich die Abbindebeanspruchung in Übereinstimmung mit der Dicke und der Größe des Halbleiterelements 103, mit dem Material und der Breite des Drahtes, mit der Dicke, der Größe und dem Material der Schaltungsplatine 101 ändert, beschädigt die Abbindebeanspruchung innerhalb von 392,3 · 10&sup6; bis 1176,8 · 10&sup6; Pa niemals das Halbleiterelement wenn das Halbleiterelement aus 0,4 mm dickem Silizium mit 10 mm im Quadrat und die Schaltungsplatine aus 0,8 mm dickem Glasepoxidharz hergestellt ist. Mit anderen Worten, wenn der isolierende Kleber 107, der verwendet worden ist, mit der Abbindebeanspruchung, wie vorstehend geschildert, auf das Halbleiterelement 103 und die Schaltungsplatine 101 beim Abbinden und Schrumpfen einwirkt, kann die Beschädigung des Halbleiterelements 103 und der Schaltungsplatine 101 vermieden werden.The setting stress applied to the semiconductor element 103 when the insulating adhesive 107 sets and shrinks involves the risk of damaging the semiconductor element 103. Although the setting stress varies in accordance with the thickness and size of the semiconductor element 103 varies with the material and width of the wire, with the thickness, size and material of the circuit board 101, the setting stress within 392.3 x 10⁶ to 1176.8 x 10⁶ Pa never damages the semiconductor element when the semiconductor element is made of 0.4 mm thick silicon of 10 mm square and the circuit board is made of 0.8 mm thick glass epoxy resin. In other words, when the insulating adhesive 107 used acts with the setting stress as described above on the semiconductor element 103 and the circuit board 101 during setting and shrinkage, the damage to the semiconductor element 103 and the circuit board 101 can be avoided.
Im Schritt 3 der Fig. 20 werden die hervorstehenden Elektroden 104 des Halbleiterelements 103 auf den Elektroden 102 der Schaltungsplatine 101 ausgerichtet und nachfolgend an den Elektroden 102 auf der Schaltungsplatine 101 durch den leitfähigen Kleber 106 angeordnet. Im Anschluss auf das Ausrichten verbindet der dazwischen angeordnete isolierende Kleber 107 die Gegenfläche 101a der Schaltungsplatine 101 mit der Gegenfläche 103b des Halbleiterelements 103 zwischen dem Halbleiterelement 103 und der Schaltungsplatine 101.In step 3 of Fig. 20, the protruding electrodes 104 of the semiconductor element 103 are aligned on the electrodes 102 of the circuit board 101 and subsequently bonded to the electrodes 102 on the circuit board 101 by the conductive adhesive 106. Following the alignment, the interposed insulating adhesive 107 bonds the mating surface 101a of the circuit board 101 to the mating surface 103b of the semiconductor element 103 between the semiconductor element 103 and the circuit board 101.
Anschließend werden im Schritt 4, der als ein paralleler Abbindevorgang der Fig. 20 bezeichnet wird, werden das Halbleiterelement 103 und die Schaltungsplatine 101, d. h. der leitfähige Kleber 106 und der isolierende Kleber 107, in dem gleichen Vorgang durch ein Erwärmen und Abbinden des isolierenden Klebers 107 und des leitfähigen Klebers 106 in einem Härteofen oder durch ein Wärmewerkzeug mit einer Heizeinrichtung, das zumindest das Halbleiterelement 103 oder die Schaltungsplatine 101 erhitzt, abgebunden bzw. gehärtet. Im Ergebnis wird die Halbleitereinrichtung 100, die in Fig. 1 gezeigt ist, erhalten. Gleichzeitig werden die Schaltungsplatine 101 und das Halbleiterelement 103 nicht vorübergehend aneinander befestigt, sondern dauerhaft durch das Abbinden des leitfähigen Klebers 106 und des isolierenden Klebers 107 aneinander gebunden.Subsequently, in step 4, which is referred to as a parallel setting process of Fig. 20, the semiconductor element 103 and the circuit board 101, i.e., the conductive adhesive 106 and the insulating adhesive 107, are set or hardened in the same process by heating and setting the insulating adhesive 107 and the conductive adhesive 106 in a curing furnace or by a heat tool having a heater that heats at least the semiconductor element 103 or the circuit board 101. As a result, the semiconductor device 100 shown in Fig. 1 is obtained. At the same time, the circuit board 101 and the semiconductor element 103 are not temporarily fixed to each other but permanently bonded to each other by setting the conductive adhesive 106 and the insulating adhesive 107.
Eine Erwärmungstemperatur in dem Härteofen beträgt 120ºC ± 10ºC bei dem Ausführungsbeispiel, wo ein Harzkleber aus der Epoxidreihe Verwendung findet. Der leitfähige Kleber 106 und der isolierende Kleber 107 werden unter den gleichen Bedingungen gehärtet bzw. abgebunden.A heating temperature in the curing oven is 120°C ± 10°C in the embodiment where an epoxy series resin adhesive is used. The conductive adhesive 106 and the insulating adhesive 107 are cured under the same conditions.
In dem Schritt 4 wird der isolierende Kleber 107 so eingesellt, dass er vor dem leitfähigen Kleber 106 abbinden und schrumpft. Der Grund für die Einstellung bzw. Anpassung der zeitlichen Abfolge in der Weise besteht darin, dass, wenn der leitfähige Kleber 106 bei einem Zustand, ohne dass die hervorstehenden Elektroden 104 und die Elektroden 102 auf der Schaltungsplatine 101 miteinander kontaktiert sind, abbindet, der beschädigte, kontaktierte Zustand nach dem Abbinden und Schrumpfen des isolierenden Klebers 107 irreparabel ist. Das Abbinden wird mit einer Zeitabfolge ausgeführt, bei der der isolierende Kleber 107 beispielsweise in 25 Minuten abbindet sowie schrumpft und der leitfähige Kleber 106 innerhalb von 40 Minuten bei einer Abbindetemperatur von 100ºC abbindet oder der isolierende Kleber 107 in 20 Minuten abbindet sowie schrumpft und der leitfähige Kleber 106 in 35 Minuten bei einer Abbindetemperatur von 120ºC abbindet oder der isolierende Kleber 107 in 10 Minuten abbindet sowie schrumpft und der leitfähige Kleber 106 in 20 Minuten bei einer Abbindetemperatur von 150ºC abbindet.In the step 4, the insulating adhesive 107 is set so that it sets and shrinks before the conductive adhesive 106. The reason for setting or adjusting the timing in this way is that if the conductive adhesive 106 sets in a state where the protruding electrodes 104 and the electrodes 102 on the circuit board 101 are not contacted with each other, the damaged contacted state after the insulating adhesive 107 sets and shrinks is irreparable. The setting is carried out in a time sequence in which, for example, the insulating adhesive 107 sets and shrinks in 25 minutes and the conductive adhesive 106 sets within 40 minutes at a setting temperature of 100ºC, or the insulating adhesive 107 sets and shrinks in 20 minutes and the conductive adhesive 106 sets in 35 minutes at a setting temperature of 120ºC, or the insulating adhesive 107 sets and shrinks in 10 minutes and the conductive adhesive 106 sets in 20 minutes at a setting temperature of 150ºC.
Um den isolierenden Kleber vor dem leitfähigen Kleber 106 mit der vorstehend erläuterten zeitlichen Abfolge abzubinden und zu schrumpfen und um darüber hinaus die hervorstehenden Elektroden 104 mit den Elektroden 102 auf der Schaltungsplatine 101 durch den isolierenden Kleber 107, der vorher abgebunden wurde und geschrumpft ist, sicher miteinander zu kontaktieren, ohne dass eine Beschädigung, beispielsweise Brüche und dergleichen an dem Halbleiterelement 103 auftreten, wird der isolierende Kleber 107, der die vorstehend erläuterten physikalischen Eigenschaften besitzt, verwendet. Um weiterhin eine Verschiebung der zeitlichen Abfolge des Abbindens sicherzustellen, wird der isolierende Kleber 107 so eingestellt, dass er eine Gelierungszeit und eine Abbindezeit besitzt, die vor denen des leitfähigen Klebers 106 liegen. Weiterhin wird der isolierende Kleber 107 so eingestellt, dass er bei einer geringeren Temperatur abbindet, um nicht das Halbleiterelement 103 durch sein Abbinden und Schrumpfen zu beschädigen. Ein Unterschied der Gelierungs zeit und der Abbindezeit zwischen dem isolierenden Kleber 107 und dem leitfähigen Kleber 106 ist in Folge eines Unterschieds der Bestandteile notwendig. Das heißt, dass der isolierende Kleber 107 als eine klebenden Komponente, die in dem isolierenden Kleber 107 enthalten ist, abgebunden wird, während der leitfähige Kleber 106 getrocknet und gefestigt wird, wenn ein Lösungsbestandteil, wie BCA (Butylcarbitolacetat), der in dem leitfähigen Kleber 106 enthalten ist, verdampft. Das Vorhandensein/Nicht-Vorhandensein des Lösungsbestandteils ist ein Grund für den Unterschied der Gelierungszeit und der Abbindezeit.In order to set and shrink the insulating adhesive before the conductive adhesive 106 at the above-mentioned timing and, further, to securely contact the protruding electrodes 104 with the electrodes 102 on the circuit board 101 by the insulating adhesive 107 that has been set and shrunk beforehand without causing damage such as cracks and the like to the semiconductor element 103, the insulating adhesive 107 having the above-mentioned physical properties is used. In order to further ensure a shift in the timing of setting, the insulating adhesive 107 is set to have a gelling time and a setting time that are earlier than those of the conductive adhesive 106. Furthermore, the insulating adhesive 107 is set to set at a lower temperature so as not to damage the semiconductor element 103 by its setting and shrinking. A difference in the gelling time and setting time between the insulating adhesive 107 and the conductive adhesive 106 is necessary due to a difference in the components. That is, the insulating adhesive 107 as an adhesive component contained in the insulating adhesive 107 is set while the conductive adhesive 106 is dried and solidified when a solvent component such as BCA (butyl carbitol acetate) contained in the conductive adhesive 106 evaporates. The presence/absence of the solvent component is a reason for the difference in the gelation time and setting time.
Die Abbindebeanspruchung, die auf das Halbleiterelement 103 und die Schaltungsplatine 101, d. h. die innere Beanspruchung, ändert sich entsprechend einer Abbindetemperatur, beispielsweise liegt sie bei 490,3 · 10&sup6; Pa bei 100ºC für 30 Minuten, bei 882,6 · 10&sup6; Pa bei 120ºC für 30 Minuten und bei 1.520,0 · 10&sup6; Pa bei 150ºC für 15 Minuten. Daher ist nicht nur die Verschiebung der zeitlichen Abfolge des Abbindens erforderlich, sondern die Abbindebeanspruchung sollte bei 392,3 · 10&sup6; bis 1.176,8 · 10&sup6; Pa liegen, wie es vorstehend erwähnt worden ist.The setting stress applied to the semiconductor element 103 and the circuit board 101, i.e., the internal stress, changes according to a setting temperature, for example, it is 490.3 × 10⁶ Pa at 100°C for 30 minutes, 882.6 × 10⁶ Pa at 120°C for 30 minutes, and 1,520.0 × 10⁶ Pa at 150°C for 15 minutes. Therefore, not only the shifting of the timing of setting is required, but the setting stress should be 392.3 × 10⁶ to 1,176.8 × 10⁶ Pa as mentioned above.
Da das Halbleiterelement 103 und die Schaltungsplatine 101 durch den isolierenden Kleber 107 sowie den leitfähigen Kleber 106 miteinander verbunden sind, wird die Verbindungsfestigkeit zwischen der Schaltungsplatine 101 und dem Halbleiterelement 103 in Folge des Abbindens und Schrumpfens des isolierenden Klebers 107 im Vergleich zu dem Stand der Technik trotz der Beanspruchung erhöht, die auf den verbundenen Abschnitt zwischen den hervorstehenden Elektroden 104 und den Elektroden 102 der Schaltungsplatine 101 in Folge des Unterschiedes der Wärmeausdehnungskoeffizienten der Schaltungsplatine 101 und des Halbleiterelements 103 sowie in Folge einer Verwerfung der Schaltungsplatine 101 ausgeübt wird. Demzufolge wird ein Verbindungswiderstand zwischen den hervorstehenden Elektroden 104 und den Elektroden 102 der Schaltungsplatine 101 verringert und weniger verändert, wobei gleichzeitig das Halbleiterelement 103 und die Schaltungsplatine 101 stabil und mit hoher Zuverlässigkeit sowie mit einer großen Verbindungsfestigkeit kontaktiert werden.Since the semiconductor element 103 and the circuit board 101 are bonded together by the insulating adhesive 107 and the conductive adhesive 106, the bonding strength between the circuit board 101 and the semiconductor element 103 is increased due to setting and shrinkage of the insulating adhesive 107 as compared with the prior art despite the stress applied to the bonded portion between the protruding electrodes 104 and the electrodes 102 of the circuit board 101 due to the difference in thermal expansion coefficients of the circuit board 101 and the semiconductor element 103 and due to warpage of the circuit board 101. As a result, a connection resistance between the protruding electrodes 104 and the electrodes 102 of the circuit board 101 is reduced and less changed, while at the same time the semiconductor element 103 and the circuit board 101 are contacted stably and with high reliability and with a large connection strength.
Obwohl bei der vorstehenden Beschreibung der isolierende Kleber 107 auf die Schaltungsplatine 101 aufgebracht wird, um den Herstellprozess zu vereinfachen, kann der isolierende Kleber 107 auf die Gegenfläche 103b des Halbleiterelements 103 oder an beiden Gegenflächen 101a und 103b der Schaltungspiatine 101 und des Halbleiterelements 103 aufgebracht werden.Although in the above description the insulating adhesive 107 is applied to the circuit board 101 to simplify the manufacturing process, the insulating adhesive 107 may be applied to the mating surface 103b of the semiconductor element 103 or to both the mating surfaces 101a and 103b of the circuit board 101 and the semiconductor element 103.
Obwohl darüber hinaus der isolierende Kleber 107 in nur einem Punkt zwischen dem Halbleiterelement 103 und der Schaltungspiatine 101 aufgebracht wird, wie in Fig. 1 dargestellt, ist die vorliegende Erfindung hierauf nicht beschränkt und der isolierende Kleber 107 kann in einer Vielzahl von Punkten, wie bei den Halbleitereinrichtungen 115, 116, die in den Fig. 5 und 6 gezeigt sind, bei einer Zunahme des Bereiches bzw. der Fläche des Halbleiterelementes 103 aufgebracht werden. Wenn der isolierende Kleber 107 in zwei oder mehr Punkten aufgebracht wird, wird die Menge des isolierenden Klebers 107, der auf einmal aufgebracht wird, verringert, so dass Veränderungen bei der Aufbringmenge reduziert werden, wodurch ermöglicht wird, eine konstante Menge des isolierenden Klebers 107 aufzubringen. Der isolierende Kleber 107 wird daran gehindert, auf die Elektroden 102 der Schaltungspiatine 101 zu spritzen, wenn das Halbleiterelement 103 auf der Schaltungspiatine 101 montiert wird.Moreover, although the insulating adhesive 107 is applied at only one point between the semiconductor element 103 and the circuit board 101 as shown in Fig. 1, the present invention is not limited to this, and the insulating adhesive 107 may be applied at a plurality of points as in the semiconductor devices 115, 116 shown in Figs. 5 and 6 with an increase in the area of the semiconductor element 103. When the insulating adhesive 107 is applied at two or more points, the amount of the insulating adhesive 107 applied at one time is reduced so that variations in the application amount are reduced, thereby making it possible to apply a constant amount of the insulating adhesive 107. The insulating adhesive 107 is prevented from splashing onto the electrodes 102 of the circuit board 101 when the semiconductor element 103 is mounted on the circuit board 101.
Wenn das Halbleiterelement 103 und die Schaltungspiatine 101 miteinander verbunden werden, wie in den Fig. 1, 5 und 6 gezeigt, treten die folgenden Effekte auf, wenn der isolierende Kleber 107 so aufgebracht wird, dass er an keiner der Elektroden 103a des Halbleiterelements 103 und den Elektroden 102 der Schaltungspiatine 101 anhaftet. In dem Fall, dass das Halbleiterelement 103 als fehlerhaft beurteilt wird, nachdem es auf die Schaltungspiatine montiert worden ist, kann der isolierende Kleber 107 aus einem Harz der Epoxidreihe, welcher nicht auf zumindest einer der Elektroden 102 an der Schaltungspiatine 101 anhaftet, durch Erwärmen des schadhaften Halbleiterelements auf ca. 200 bis 230ºC, wobei dies eine Temperatur ist, die geringer ist, als der Glasumwandlungspunkt des isolierenden Klebers, erweicht werden, um die Kontaktierungsfestigkeit zu verringern. Der isolierende Kleber 107 kann daher von der Schaltungspiatine 101 getrennt werden und das Halbleiterelement 103 in ca. 15 Sekunden von der Schaltungspiatine 101 abgenom men werden. Daher kann die Schaltungsplatine 101 wieder verwendet werden, auf die ein intaktes Halbleiterelement 103 montiert wird.When the semiconductor element 103 and the circuit board 101 are bonded together as shown in Figs. 1, 5 and 6, the following effects occur when the insulating adhesive 107 is applied so that it does not adhere to any of the electrodes 103a of the semiconductor element 103 and the electrodes 102 of the circuit board 101. In the case where the semiconductor element 103 is judged to be defective after being mounted on the circuit board, the insulating adhesive 107 made of an epoxy series resin which does not adhere to at least one of the electrodes 102 on the circuit board 101 can be softened by heating the defective semiconductor element to about 200 to 230°C, which is a temperature lower than the glass transition point of the insulating adhesive, to reduce the bonding strength. The insulating adhesive 107 can therefore be separated from the circuit board 101 and the semiconductor element 103 can be removed from the circuit board 101 in about 15 seconds. Therefore, the circuit board 101 can be reused, on which an intact semiconductor element 103 is mounted.
Obwohl der vorstehenden Effekt verloren geht, kann der isolierende Kleber 107 auch so aufgebracht werden, dass er an der Elektrode 102 der Schaltungsplatine 101, wie bei einer Halbleitereinrichtung 110 der Fig. 10, oder sowohl an der Elektrode 103a des Halbleiterelements 103 als auch der Elektrode 102 der Schaltungsplatine 101 aufgebracht ist.Although the above effect is lost, the insulating adhesive 107 may also be applied so as to be applied to the electrode 102 of the circuit board 101, as in a semiconductor device 110 of Fig. 10, or to both the electrode 103a of the semiconductor element 103 and the electrode 102 of the circuit board 101.
Der isolierende Kleber 107 bei der vorstehenden Beschreibung befindet sich in flüssigem Zustand. Jedoch kann der isolierende Kleber in ein Pellet oder eine Schicht bzw. einen Film gegossen bzw. geformt werden, wodurch sich die Menge des isolierenden Klebers 107, die zugeführt wird, weniger ändert. Der isolierende Kleber kann mit einer konstanteren Menge zugeführt werden.The insulating adhesive 107 in the above description is in a liquid state. However, the insulating adhesive can be molded into a pellet or a film, whereby the amount of the insulating adhesive 107 supplied changes less. The insulating adhesive can be supplied at a more constant amount.
Gleichzeitig ist der isolierende Kleber 107, der in die Form eines Pellets oder eines Films gebracht worden ist, vorzugsweise rechteckförmig bzw. viereckig oder elliptisch in einer Ebene mit einer Länge-zu-Breite-Verhältnis von nicht kleiner als 1. Wie nachstehend erläutert werden wird, wird ein erstes Abdichtharz 161 in einen Spalt zwischen dem Halbleiterelement 103 und der Schaltungsplatine 101 eingespritzt, wie es in Fig. 14 gezeigt ist, nachdem das Halbleiterelement 103 und die Schaltungsplatine 101 durch den isolierenden Kleber 107 aneinander befestigt worden sind. Wenn das erste Abdichtharz 161 in den Spalt von einer Seitenendfläche und einem angrenzenden Abschnitt 206 des Halbleiterelements 103 in eine Richtung, wie sie durch die Pfeile 201 in den Fig. 21 und 22 gekennzeichnet ist, eingespritzt wird, werden Luftblasen an einem hinteren Endabschnitt 202 des isolierenden Klebers 107 in die Einspritzrichtung des Pfeils 201 erzeugt, was zur Bildung eines geschwächten Teils führt. Zur Beseitigung der Luftblasen wird daher der isolierende Kleber 107 so angeordnet, dass er mit der Einspritzrichtung in Stromlinienform ausgerichtet ist, und wird weiterhin der isolierende Kleber 107 in einer Ebene angeordnet, so dass das Verhältnis einer Seitengröße 204 des Klebers in Einspritzrichtung des Pfeils 201 zu einer Längengröße 203 des Klebers in einer Richtung senkrecht zu der Einspritzrichtung nicht kleiner als 1 ist.At the same time, the insulating adhesive 107, which has been formed into the shape of a pellet or a film, is preferably rectangular or elliptical in a plane with a length-to-width ratio of not less than 1. As will be explained later, a first sealing resin 161 is injected into a gap between the semiconductor element 103 and the circuit board 101 as shown in Fig. 14 after the semiconductor element 103 and the circuit board 101 are fixed to each other by the insulating adhesive 107. When the first sealing resin 161 is injected into the gap between a side end surface and an adjacent portion 206 of the semiconductor element 103 in a direction indicated by arrows 201 in Figs. 21 and 22, air bubbles are generated at a rear end portion 202 of the insulating adhesive 107 in the injection direction of arrow 201, resulting in the formation of a weakened part. Therefore, in order to eliminate the air bubbles, the insulating adhesive 107 is arranged to be aligned with the injection direction in a streamlined form, and further, the insulating adhesive 107 is arranged in a plane so that the ratio of a side size 204 of the adhesive in the injection direction of arrow 201 to a length size 203 of the adhesive in a direction perpendicular to the injection direction is not less than 1.
Die vorstehende Bedingung des Längen- und Breitenverhältnisses von nicht kleiner als 1 kann ebenfalls auf eine ebene Form des aufgebrachten isolierenden Klebers 107 angewendet werden, wenn der isolierende Kleber 107 in flüssiger Form vorliegt. Da es für das Pellet oder für den filmförmigen isolierenden Kleber 107 auf der Schaltungsplatine 101 notwendig ist, die Gegenflächen 103b des Halbleiterelements 103 zu berühren, wenn das Halbleiterelement 103 auf der Schaltungsplatine 101 angebracht wird, wird eine Höhe des Pellets oder des filmförmigen isolierenden Klebers 107 von der Gegenfläche 101a der Schaltungsplatine 101 aus in der Weise festgelegt, dass es die Berührung ermöglicht. Beispielsweise ist das Pellet oder der Film in der Ebene kleiner als ein Abstand zwischen den Elektroden 103a des Halbleiterelements 103, welches in Fig. 1 gezeigt ist, und besitzt die Höhe entsprechend einem Abstand zwischen dem Halbleiterelement 103 und der Schaltungsplatine 101, d. h. 20 bis 200 um und übersteigt geringfügig diesen Abstand.The above condition of the length and width ratio of not less than 1 can also be applied to a planar shape of the applied insulating adhesive 107 when the insulating adhesive 107 is in a liquid form. Since it is necessary for the pellet or the film-shaped insulating adhesive 107 on the circuit board 101 to contact the counter surfaces 103b of the semiconductor element 103 when the semiconductor element 103 is mounted on the circuit board 101, a height of the pellet or the film-shaped insulating adhesive 107 from the counter surface 101a of the circuit board 101 is set in a manner to enable the contact. For example, the pellet or film is in-plane smaller than a distance between the electrodes 103a of the semiconductor element 103 shown in Fig. 1, and has the height corresponding to a distance between the semiconductor element 103 and the circuit board 101, i.e., 20 to 200 µm and slightly exceeds this distance.
In dem Fall, bei dem das Pellet oder der filmförmige isolierende Kleber 107 eingesetzt wird, werden die folgenden Wirkungen erhalten. Wie vorstehend erläutert worden ist, werden, wenn ein isolierender Kleber 107 in flüssigem Zustand verwendet wird, ein Aufbringvorgang für den isolierenden Kleber 107 und ein Montagevorgang für das Halbleiterelement 103 auf der Schaltungsplatine 101 in den Schritten 2 und 3 in Fig. 20 getrennt voneinander ausgeführt. Im Gegensatz hierzu kann, wenn das Pellet oder der filmförmige, isolierende Kleber 107 verwendet wird, da der Kleber fest ist, das Pellet oder der filmförmige isolierende Kleber 107 zwischen der Schaltungsplatine 101 und dem Halbleiterelement 103 angeordnet werden, während der vorstehend erwähnte Montagevorgang ausgeführt wird.In the case where the pellet or film-shaped insulating adhesive 107 is used, the following effects are obtained. As explained above, when an insulating adhesive 107 in a liquid state is used, an application process for the insulating adhesive 107 and a mounting process for the semiconductor element 103 on the circuit board 101 in steps 2 and 3 in Fig. 20 are carried out separately. In contrast, when the pellet or film-shaped insulating adhesive 107 is used, since the adhesive is solid, the pellet or film-shaped insulating adhesive 107 can be interposed between the circuit board 101 and the semiconductor element 103 while the above-mentioned mounting process is carried out.
Obwohl der isolierende Kleber 107 unmittelbar an der Gegenfläche 103b des Halbleiterelements 103 bei der vorstehenden Beschreibung anhaftet, kann, wie es später dargestellt wird, ein isolierendes Harz 153, beispielsweise ein Harz aus der Epoxidreihe, an der Gegenfläche 103b des Halbleiterelementes 103 vorher ausgebildet werden, wodurch ein Halbleiterelement 150 gebildet wird, und danach das Halbleiterelement 150 mit der Schaltungsplatine 101 durch den isolierenden Kleber 107 verbunden werden. Insbesondere wird unter Bezugnahme auf Fig. 8, nachdem die hervorstehenden Elektroden 104 auf den Elektroden 103a des Halbleiterelements 103 gebildet worden sind, das Halbleiterelement 103 auf einem Drehtisch 151 angeordnet. Das isolierende Harz 153 wird auf einem annähernd mittigen Abschnitt auf der Gegenfläche 103b des Halbleiterelements 103 aufgebracht und der Drehtisch 151 in eine Pfeilrichtung gedreht. In Folge dessen wird, wie in der Fig. 9 gezeigt, das isolierende Harz 153 durch die Zentrifugalkraft verteilt, so dass die Gegenfläche 103b des Halbleiterelements 103 und die Elektroden 103a an dem Umfang der hervorstehenden Elektroden 104 mit dem isolierenden Harz 153 bedeckt werden. Jedoch sind vordere Endabschnitte der hervorstehenden Elektroden 104 von dem isolierenden Harz 153 freigelegt. Das isolierende Harz 153 wird anschließend abgebunden. Nach dem Abbinden werden die vorderen Endabschnitte der hervorstehenden Elektroden 104 gegen ein Basismaterial 152, welches eine ebenen Fläche aufweist, gepresst, wie es in Fig. 10 und 11 gezeigt ist, wodurch die vorderen Endabschnitte der hervorstehenden Elektroden 104 flachgedrückt und als eine Kontaktierungsfläche ausgebildet werden. Anschließend wird der leitfähige Kleber 106 auf den vorderen Endabschnitte der hervorstehenden Elektroden 104, wie vorstehend erläutert, aufgebracht, wie es in den Fig. 12 und 13 gezeigt ist, und der isolierende Kleber 107 zwischen dem Halbleiterelement 150 und der Schaltungsplatine 101 angeordnet, wodurch das Halbleiterelement 150 mit der Schaltungsplatine 101 verbunden wird. Die Halbleitereinrichtung, die so hergestellt worden ist, wird eine Halbleitereinrichtung 155, die in Fig. 13 gezeigt ist.Although the insulating adhesive 107 is directly adhered to the mating surface 103b of the semiconductor element 103 in the above description, as will be shown later, an insulating resin 153, for example, an epoxy series resin, may be previously formed on the mating surface 103b of the semiconductor element 103, thereby forming a semiconductor element 150, and thereafter, the semiconductor element 150 may be bonded to the circuit board 101 by the insulating adhesive 107. Specifically, referring to Fig. 8, after the protruding electrodes 104 are bonded to the electrodes 103a of the semiconductor element 103 have been formed, the semiconductor element 103 is placed on a turntable 151. The insulating resin 153 is applied to an approximately central portion on the opposing surface 103b of the semiconductor element 103, and the turntable 151 is rotated in an arrow direction. As a result, as shown in Fig. 9, the insulating resin 153 is dispersed by the centrifugal force so that the opposing surface 103b of the semiconductor element 103 and the electrodes 103a at the periphery of the protruding electrodes 104 are covered with the insulating resin 153. However, front end portions of the protruding electrodes 104 are exposed from the insulating resin 153. The insulating resin 153 is then cured. After setting, the front end portions of the protruding electrodes 104 are pressed against a base material 152 having a flat surface as shown in Figs. 10 and 11, whereby the front end portions of the protruding electrodes 104 are flattened and formed as a bonding surface. Then, the conductive adhesive 106 is applied to the front end portions of the protruding electrodes 104 as explained above as shown in Figs. 12 and 13, and the insulating adhesive 107 is disposed between the semiconductor element 150 and the circuit board 101, thereby bonding the semiconductor element 150 to the circuit board 101. The semiconductor device thus manufactured becomes a semiconductor device 155 shown in Fig. 13.
Wie vorstehend erläutert worden ist, schützt das isolierende Harz 153, wenn das isolierende Harz 153 auf der Gegenfläche 103b des Halbleiterelements 103 ausgebildet wird, das Halbleiterelement 103 und darüber hinaus die Elektroden 103a am Umfang der hervorstehenden Elektroden 104 und macht gleichzeitig das Halbleiterelement in ausgezeichneter Weise widerstandsfähig gegenüber Feuchtigkeit, nachdem es auf der Schaltungsplatine 101 montiert worden ist, und verhindert, dass die Elektroden 103a des Halbleiterelements 103 korrodieren. Gemäß der Halbleitereinrichtung 155 kann der Vorgang des Einspritzens und Abbindens des isolierenden Harzes in einen Spalt zwischen der Schaltungsplatine 101 und dem Halbleiterelement 103 wirksam unterbleiben.As explained above, when the insulating resin 153 is formed on the opposing surface 103b of the semiconductor element 103, the insulating resin 153 protects the semiconductor element 103 and further protects the electrodes 103a on the periphery of the protruding electrodes 104, and at the same time makes the semiconductor element excellently resistant to moisture after it is mounted on the circuit board 101 and prevents the electrodes 103a of the semiconductor element 103 from being corroded. According to the semiconductor device 155, the process of injecting and setting the insulating resin into a gap between the circuit board 101 and the semiconductor element 103 can be effectively omitted.
Obwohl das isolierende Harz 153 kein Material, wie Siliciumoxid und dergleichen enthalten kann, das die Wärmeausdehnung des isolierenden Harzes 153 steuert, wird es, wenn das isolierende Harz dieses Material enthält, hinsichtlich seiner Bestandteile annähernd gleich zu dem isolierenden Kleber 107, wodurch eine Beanspruchung an einer Schnitt- bzw. Übergangsstelle zwischen dem isolierenden Harz 153 und dem isolierenden Kleber 107 verringert wird.Although the insulating resin 153 may not contain a material such as silicon oxide and the like that controls thermal expansion of the insulating resin 153, if the insulating resin contains this material, it becomes approximately the same as the insulating adhesive 107 in terms of its components, thereby reducing a stress at an interface between the insulating resin 153 and the insulating adhesive 107.
Bei jeder der vorstehend beschriebenen Halbleitereinrichtungen 100, 110, 115, 116, 155 wird das erste abdichtende Harz 161 in den Spalt zwischen dem Halbleiterelement und der Schaltungsplatine eingespritzt, beispielsweise in einer Weise, wie es in der Fig. 14 oder im Schritt S der Fig. 20 gezeigt ist. Das Einspritzen des ersten Abdichtharzes 161 kann bei der Halbleitereinrichtung 155, wie es vorstehend erläutert wurde, unterbleiben. Ein Einspritzvorgang des ersten Abdichtharzes 161 wird nun im Wege eines Beispiels hinsichtlich der Halbleitereinrichtung 100 erläutert.In each of the semiconductor devices 100, 110, 115, 116, 155 described above, the first sealing resin 161 is injected into the gap between the semiconductor element and the circuit board, for example, in a manner as shown in Fig. 14 or in step S of Fig. 20. The injection of the first sealing resin 161 may be omitted in the semiconductor device 155 as explained above. An injection process of the first sealing resin 161 will now be explained by way of example with respect to the semiconductor device 100.
Bei dem Einspritzverfahren wird das erste Abdichtharz 161 durch eine Harzeinspritzeinrichtung 171 von der Seitenendfläche der Halbleitereinrichtung 100 und einem der Abschnitte in der Nähe der Seitenendfläche, wie durch das Bezugszeichen 206 in Fig. 14 gekennzeichnet, eingespritzt.In the injection method, the first sealing resin 161 is injected by a resin injection device 171 from the side end surface of the semiconductor device 100 and one of the portions near the side end surface as indicated by reference numeral 206 in Fig. 14.
Vorzugsweise wird der Innenraum einer Arbeitskammer 173 auf einen Druck, der kleiner ist als der Atmosphärendruck, durch eine Luftaustrag- bzw. Luftabsaugseinrichtung 172 abgesenkt, nachdem die Halbleitereinrichtung 100 in die Kammer 173 eingebracht worden ist, bei der der Druck in deren Innenraum auf einen Wert kleiner als den Atmosphärendruck durch die Luftabsaugeinrichtung 172 verringert werden kann. Unter dem druckreduzierten Zustand wird das erste Abdichtharz 161 auf die Schaltungsplatine 101 entlang von vier Seiten der Halbleitereinrichtung 100 von der Seitenendfläche und dem angrenzenden Abschnitt 206 der Halbleitereinrichtung 100 durch eine Harzzuführeinrichtung 174 aufgebracht, wie es durch die Pfeile gekennzeichnet ist. Nachdem das Aufbringen beendet ist, wird der Innenraum der Kammer 173 wieder auf Atmosphärendruck gebracht. Dabei befindet sich der Lückenabschnitt zwischen dem Halbleiterelement 103 und der Schaltungsplatine 101, der durch das erste Abdichtharz 161 abgedichtet ist, welches entlang der vier Seiten der Halbleitereinrichtung 100 aufgebracht worden ist, weiterhin in einem druckreduzierten Zustand. In Folge der Druckdifferenz dringt das erste Abdichtharz 161, welches entlang der vier Seiten aufgebracht worden ist, in den Spalt ein, wie es in Fig. 16 gezeigt ist, wodurch der Spalt gefüllt wird. Die Menge des ersten Abdichtharzes 161, das zu diesem Zeitpunkt aufgebracht wird, ist so gewählt, dass es den Spalt zwischen dem Halbleiterelement 103 und der Schaltungsplatine 101 abdichtet, wodurch das Eindringen von Feuchtigkeit und Korrosion verhindert wird, eine thermische Beanspruchung verringert wird und die Zuverlässigkeit der kontaktierten Teile sichergestellt wird.Preferably, the inside of a working chamber 173 is reduced to a pressure lower than the atmospheric pressure by an air exhaust device 172 after the semiconductor device 100 is placed in the chamber 173, in which the pressure in the inside thereof can be reduced to a value lower than the atmospheric pressure by the air exhaust device 172. Under the pressure-reduced state, the first sealing resin 161 is applied to the circuit board 101 along four sides of the semiconductor device 100 from the side end surface and the adjacent portion 206 of the semiconductor device 100 by a resin supply device 174 as indicated by the arrows. After the application is completed, the inside of the chamber 173 is returned to the atmospheric pressure. At this time, the gap portion between the semiconductor element 103 and the circuit board 101 is located. which is sealed by the first sealing resin 161 applied along the four sides of the semiconductor device 100 continues in a pressure-reduced state. Due to the pressure difference, the first sealing resin 161 applied along the four sides penetrates into the gap as shown in Fig. 16, thereby filling the gap. The amount of the first sealing resin 161 applied at this time is selected so as to seal the gap between the semiconductor element 103 and the circuit board 101, thereby preventing the intrusion of moisture and corrosion, reducing thermal stress, and ensuring the reliability of the contacted parts.
Gemäß dem vorstehend beschriebenen Einspritzverfahren kann das Abdichtharz in den Spalt in kürzerer Zeit eingespritzt werden im Vergleich mit dem Verfahren des Aufbringens des isolierenden Abdichtharzes von dem Seitenendteil des Halbleiterelements 103 und dem angrenzenden Abschnitt 206 bei Atmosphärendruck. Sogar wenn das Halbleiterelement 103 größer als 15 · 15 mm oder noch größer ist, kann das Abdichtharz weiterhin in kurzer Zeit auf einfache Weise eingespritzt werden.According to the above-described injection method, the sealing resin can be injected into the gap in a shorter time as compared with the method of applying the insulating sealing resin from the side end part of the semiconductor element 103 and the adjacent portion 206 at atmospheric pressure. Even when the semiconductor element 103 is larger than 15 x 15 mm or even larger, the sealing resin can still be easily injected in a short time.
Ein wärmeabgebendes bzw. wärmestrahlendes Harz 163 kann an der Halbleitereinrichtung vorgesehen werden, die mit dem ersten Abdichtharz 161 versehen ist, welches in den Spalt eingebracht worden ist, wie es vorstehend erläutert und in Fig. 17 gezeigt ist, um die gesamte Oberfläche der Halbleitereinrichtung abzudecken. In diesem Fall besitzt das wärmeabstrahlende Harz 163 eine Wärmeleitfähigkeit im Bereich von 0,2 bis 2 W/mk, und vorzugsweise von 1 W/mk oder größer, um effektiv die Wärme, die durch die Halbleitereinrichtung erzeugt wird, abzustrahlen. Wenn Aluminium oder ein ähnlicher metallischer Füller mit guter Wärmeleitfähigkeit in dem ersten Abdichtharz 161 enthalten ist, kann die Wärmeabstrahleffektivität des Halbleiterelements 103 auch dann verbessert werden, ohne dass das wärmeabstrahlende Harz 163 verwendet wird. Wenn der metallische Füller verwendet wird, wird der Füller mit einer Harzbeschichtung versehen, um die Leitfähigkeit des Füllers zu beseitigen.A heat radiating resin 163 may be provided on the semiconductor device provided with the first sealing resin 161 introduced into the gap as explained above and shown in Fig. 17 to cover the entire surface of the semiconductor device. In this case, the heat radiating resin 163 has a thermal conductivity in the range of 0.2 to 2 W/mk, and preferably 1 W/mk or greater, to effectively radiate the heat generated by the semiconductor device. When aluminum or a similar metallic filler having good thermal conductivity is contained in the first sealing resin 161, the heat radiation efficiency of the semiconductor element 103 can be improved even without using the heat radiating resin 163. When the metallic filler is used, the filler is coated with a resin coating to eliminate the conductivity of the filler.
An Stelle des Verfahrens des Einspritzens des Abdichtharzes kann das Halbleiterelement 103 durch Abdecken der Halbleitereinrichtung 100 beispielsweise mit einem zweiten Abdichtharz 162, wie es in den Fig. 18 und 19 gezeigt ist, abgedichtet werden. Das zweite Abdichtharz 162 befindet sich vorzugsweise in einer Filmform oder in einem flüssigen Zustand. Fig. 18 zeigt das Harz in flüssigem Zustand, während Fig. 19 den Film des Harzes wiedergibt. Nachdem die Halbleitereinrichtung 100 in der Kammer 173 in dem druckreduzierten Zustand erwärmt worden ist, wird die gesamte Fläche des Halbleiterelements 103 mit dem zweiten Abdichtharz 162 bedeckt. Die Arbeitskammer 173 wird dann auf atmosphärischen Druck zurückgebracht und das zweite Abdichtharz 162 abgebunden, wodurch die Halbleitereinrichtung 100 abgedichtet ist.Instead of the method of injecting the sealing resin, the semiconductor element 103 may be sealed by covering the semiconductor device 100 with, for example, a second sealing resin 162 as shown in Figs. 18 and 19. The second sealing resin 162 is preferably in a film form or in a liquid state. Fig. 18 shows the resin in a liquid state, while Fig. 19 shows the film of the resin. After the semiconductor device 100 is heated in the chamber 173 in the pressure-reduced state, the entire surface of the semiconductor element 103 is covered with the second sealing resin 162. The working chamber 173 is then returned to atmospheric pressure and the second sealing resin 162 is set, whereby the semiconductor device 100 is sealed.
Im Vergleich zu dem Verfahren des Aufbringens und Einspritzens des isolierenden Abdichtharzes von der Seitenendfläche und dem angrenzenden Abschnitt 206 des Halbleiterelements 103 bei Atmosphärendruck kann das zweite Abdichtharz demzufolge in kürzerer Zeit in Form eines Blattes oder eines Bogens aufgebracht werden, was mit einer Größenzunahme des Halbleiterelements 103 einhergehen kann.Accordingly, compared with the method of applying and injecting the insulating sealing resin from the side end surface and the adjacent portion 206 of the semiconductor element 103 at atmospheric pressure, the second sealing resin can be applied in a shorter time in the form of a sheet or a sheet, which may be accompanied by an increase in the size of the semiconductor element 103.
Ähnlich zu dem Fall, wo das erste Abdichtharz 161 verwendet wird, kann das wärmeabstrahlende Harz 163 zusätzlich vorgesehen werden oder der Aluminiumfüller und dergleichen können in dem zweiten Abdichtharz 162 enthalten sein.Similar to the case where the first sealing resin 161 is used, the heat radiating resin 163 may be additionally provided or the aluminum filler and the like may be contained in the second sealing resin 162.
Das erste Abdichtharz 161 und das zweite Abdichtharz 162 sind vorzugsweise aus der Epoxid- oder Acrylreihe, und vorzugsweise aus einem Material hergestellt, welches eine Epoxidkomponente enthält. Das erste Abdichtharz 161 und das zweite Abdichtharz 162 können ein thermoplastisches Harz sein, die nicht auf ein wärmehärtendes Harz beschränkt sind.The first sealing resin 161 and the second sealing resin 162 are preferably made of epoxy or acrylic series, and preferably made of a material containing an epoxy component. The first sealing resin 161 and the second sealing resin 162 may be a thermoplastic resin, which is not limited to a thermosetting resin.
Bei den vorstehend erläuterten Halbleitereinrichtungen 100, 110, 115, 116, 155 sind die hervorstehenden Elektroden 104 mit den Elektroden 102 auf der Schaltungsplatine 101 über den leitfähigen Kleber 106 verbunden. Jedoch ist der leitfähige Kleber 106 nicht unbedingt erforderlich. Fig. 23 gibt eine Halblei tereinrichtung 211 wieder, bei der das Halbleiterelement 103 und die Schaltungsplatine 101 miteinander nur durch den isolierenden Kleber 107 verbunden sind, ohne dass der leitfähige Kleber 106 verwendet wird. Da der isolierende Kleber 107 Schrumpfeigenschaften besitzt, werden das Halbleiterelement 103 und die Schaltungsplatine 101 aneinander angezogen, wenn sie über den isolierenden Kleber 107 verbunden sind, und demzufolge stoßen die hervorstehenden Elektroden 104 an die Elektroden 102 der Schaltungsplatine 101 an und werden mit diesen elektrisch verbunden.In the semiconductor devices 100, 110, 115, 116, 155 explained above, the protruding electrodes 104 are connected to the electrodes 102 on the circuit board 101 via the conductive adhesive 106. However, the conductive adhesive 106 is not necessarily required. Fig. 23 shows a semiconductor device 211 in which the semiconductor element 103 and the circuit board 101 are bonded to each other only by the insulating adhesive 107 without using the conductive adhesive 106. Since the insulating adhesive 107 has shrinkage properties, the semiconductor element 103 and the circuit board 101 are attracted to each other when bonded via the insulating adhesive 107, and consequently the protruding electrodes 104 abut against the electrodes 102 of the circuit board 101 and are electrically connected thereto.
Sogar wenn das Halbleiterelement 103 und die Schaltungsplatine 101 nur durch den isolierenden Kleber 107 aneinander befestigt sind, wie es vorstehend erläutert worden ist, werden die hervorstehenden Elektroden 104 sicher mit den Elektroden 102 auf der Schaltungsplatine 101 über den isolierenden Kleber 107 verbunden. Es ist jedoch besser, den leitfähigen Kleber 106 mitzuverwenden, um die Verbindungszuverlässigkeit weiter zu verstärken, wie es vorstehend erläutert worden ist.Even if the semiconductor element 103 and the circuit board 101 are fixed to each other only by the insulating adhesive 107 as explained above, the protruding electrodes 104 are securely connected to the electrodes 102 on the circuit board 101 via the insulating adhesive 107. However, it is better to use the conductive adhesive 106 to further enhance the connection reliability as explained above.
Obwohl das Halbleiterelement 103 bei dem vorstehenden Beispiel flach ist, ist das Montageverfahren nicht auf das Beispiel beschränkt und ist ebenfalls auf ein sphärisches bzw. kugelförmiges Halbleiterelement 213 anwendbar, wie in Fig. 24 gezeigt. Eine Halbleitereinrichtung 215 wird mit dem kugelförmigen Halbleiterelement erhalten, welches auf die Schaltungsplatine unter Einsatz des Montageverfahrens des vorstehenden Ausführungsbeispiels montiert worden ist.Although the semiconductor element 103 is flat in the above example, the mounting method is not limited to the example and is also applicable to a spherical semiconductor element 213 as shown in Fig. 24. A semiconductor device 215 is obtained with the spherical semiconductor element mounted on the circuit board using the mounting method of the above embodiment.
Obwohl die vorliegende Erfindung vollständig in Verbindung mit dem bevorzugten zugehörigen Ausführungsbeispiel unter Bezugnahme auf die beigefügten Zeichnungsfiguren erläutert worden ist, ist zu bemerken, das verschiedene Änderungen Modifikationen für den Fachmann erkennbar sind. Derartige Änderungen und Modifikationen werden als innerhalb des Umfangs der vorliegenden Erfindung, wie er durch die angehängten Ansprüche definiert worden ist, als enthalten angesehen, sofern sie sich nicht hiervon entfernen.Although the present invention has been fully explained in connection with the preferred embodiment thereof with reference to the accompanying drawing figures, it is to be noted that various changes and modifications will be apparent to those skilled in the art. Such changes and modifications are considered to be included within the scope of the present invention as defined by the appended claims unless they depart therefrom.
Claims (22)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26966597 | 1997-10-02 | ||
PCT/JP1998/004401 WO1999018766A1 (en) | 1997-10-02 | 1998-09-30 | Method for mounting semiconductor element to circuit board, and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69809787D1 DE69809787D1 (en) | 2003-01-09 |
DE69809787T2 true DE69809787T2 (en) | 2003-09-18 |
Family
ID=17475515
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69831101T Expired - Fee Related DE69831101T2 (en) | 1997-10-02 | 1998-09-30 | Mounting method for semiconductor devices on a printed circuit board |
DE69809787T Expired - Lifetime DE69809787T2 (en) | 1997-10-02 | 1998-09-30 | ASSEMBLY METHOD FOR SEMICONDUCTOR COMPONENTS ON A PCB |
DE69831100T Expired - Fee Related DE69831100T2 (en) | 1997-10-02 | 1998-09-30 | Mounting method for semiconductor devices on a printed circuit board |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69831101T Expired - Fee Related DE69831101T2 (en) | 1997-10-02 | 1998-09-30 | Mounting method for semiconductor devices on a printed circuit board |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69831100T Expired - Fee Related DE69831100T2 (en) | 1997-10-02 | 1998-09-30 | Mounting method for semiconductor devices on a printed circuit board |
Country Status (7)
Country | Link |
---|---|
US (1) | US6651320B1 (en) |
EP (3) | EP1020104B1 (en) |
KR (1) | KR100395444B1 (en) |
CN (1) | CN1138460C (en) |
DE (3) | DE69831101T2 (en) |
TW (1) | TW398045B (en) |
WO (1) | WO1999018766A1 (en) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT410882B (en) * | 2000-08-17 | 2003-08-25 | Datacon Semiconductor Equip | METHOD AND DEVICE FOR FIXING ELECTRONIC CIRCUITS |
JP2002261262A (en) | 2001-03-01 | 2002-09-13 | Mitsubishi Heavy Ind Ltd | Image sensor and method of manufacturing the same |
DE10110999A1 (en) * | 2001-03-07 | 2002-10-02 | Infineon Technologies Ag | Structure for accommodating electronic component and printed circuit board, links electronic component with external contacts to printed circuit board with contact connection surfaces in a strip conductor structure. |
US7656678B2 (en) * | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
EP1416532A4 (en) * | 2002-07-19 | 2005-08-17 | Matsushita Electric Ind Co Ltd | MODULE COMPONENT |
US20050121806A1 (en) * | 2003-12-04 | 2005-06-09 | White Electronic Designs Corporation | Method for attaching circuit elements |
US8114158B2 (en) | 2004-08-03 | 2012-02-14 | Kspine, Inc. | Facet device and method |
US7202571B2 (en) * | 2004-08-16 | 2007-04-10 | Delphi Technologies, Inc. | Electronic module with form in-place pedestal |
CN100441069C (en) * | 2005-01-21 | 2008-12-03 | 财团法人工业技术研究院 | Electronic component mounting and mounting method |
US20070235217A1 (en) * | 2006-03-29 | 2007-10-11 | Workman Derek B | Devices with microjetted polymer standoffs |
JP2008015403A (en) * | 2006-07-10 | 2008-01-24 | Nec Lcd Technologies Ltd | Flexible wiring sheet, flat display device including the same, and manufacturing method thereof |
JP5018117B2 (en) | 2007-02-15 | 2012-09-05 | 富士通セミコンダクター株式会社 | Electronic component mounting method |
JP2008218643A (en) * | 2007-03-02 | 2008-09-18 | Fujitsu Ltd | Semiconductor device and manufacturing method thereof |
US8828058B2 (en) | 2008-11-11 | 2014-09-09 | Kspine, Inc. | Growth directed vertebral fixation system with distractible connector(s) and apical control |
US8357183B2 (en) | 2009-03-26 | 2013-01-22 | Kspine, Inc. | Semi-constrained anchoring system |
US8397380B2 (en) * | 2009-06-01 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling warpage in BGA components in a re-flow process |
US9168071B2 (en) | 2009-09-15 | 2015-10-27 | K2M, Inc. | Growth modulation system |
JP2011077108A (en) * | 2009-09-29 | 2011-04-14 | Elpida Memory Inc | Semiconductor device |
CN103781429B (en) | 2011-06-03 | 2017-02-15 | 科斯班公司 | Spinal correction system actuators |
US9111159B2 (en) * | 2011-09-09 | 2015-08-18 | Metrologic Instruments, Inc. | Imaging based barcode scanner engine with multiple elements supported on a common printed circuit board |
US8920472B2 (en) | 2011-11-16 | 2014-12-30 | Kspine, Inc. | Spinal correction and secondary stabilization |
US9468468B2 (en) | 2011-11-16 | 2016-10-18 | K2M, Inc. | Transverse connector for spinal stabilization system |
WO2014172632A2 (en) | 2011-11-16 | 2014-10-23 | Kspine, Inc. | Spinal correction and secondary stabilization |
US9468469B2 (en) | 2011-11-16 | 2016-10-18 | K2M, Inc. | Transverse coupler adjuster spinal correction systems and methods |
US9451987B2 (en) | 2011-11-16 | 2016-09-27 | K2M, Inc. | System and method for spinal correction |
CN103025145B (en) * | 2012-12-04 | 2016-09-07 | 施耐德万高(天津)电气设备有限公司 | A kind of conductor assembles fixing device |
US9468471B2 (en) | 2013-09-17 | 2016-10-18 | K2M, Inc. | Transverse coupler adjuster spinal correction systems and methods |
DE102014211545A1 (en) * | 2014-06-17 | 2015-12-17 | Continental Automotive Gmbh | Method for mounting a bare semiconductor chip on a substrate |
JP2016162908A (en) * | 2015-03-03 | 2016-09-05 | アズビル株式会社 | Circuit board connection structure |
JP2016178196A (en) * | 2015-03-19 | 2016-10-06 | 株式会社東芝 | Semiconductor device and method of manufacturing the same |
JP6753725B2 (en) * | 2016-08-08 | 2020-09-09 | 株式会社フジクラ | Implementation |
CN108617084A (en) * | 2018-06-19 | 2018-10-02 | 信利光电股份有限公司 | A kind of electromagnetism interference flexible circuit board and production method |
CN114391110A (en) * | 2019-05-22 | 2022-04-22 | 威力登激光雷达美国有限公司 | Apparatus and method for an alignment device for a LIDAR system |
CN114709161B (en) * | 2022-03-22 | 2025-06-03 | Tcl华星光电技术有限公司 | Transfer device and transfer method |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4661192A (en) * | 1985-08-22 | 1987-04-28 | Motorola, Inc. | Low cost integrated circuit bonding process |
US4774634A (en) | 1986-01-21 | 1988-09-27 | Key Tronic Corporation | Printed circuit board assembly |
DE4121449A1 (en) | 1991-06-28 | 1993-01-07 | Siemens Ag | HOER DEVICE, IN PARTICULAR WEARING MINI HEAT DEVICE, AND METHOD FOR THE PRODUCTION THEREOF |
US5162613A (en) * | 1991-07-01 | 1992-11-10 | At&T Bell Laboratories | Integrated circuit interconnection technique |
JP3225062B2 (en) | 1991-08-05 | 2001-11-05 | ローム株式会社 | Thermosetting resin sheet and semiconductor element mounting method using the same |
JPH06103707B2 (en) * | 1991-12-26 | 1994-12-14 | インターナショナル・ビジネス・マシーンズ・コーポレイション | How to replace semiconductor chip |
EP0603928A1 (en) * | 1992-12-21 | 1994-06-29 | Delco Electronics Corporation | Hybrid circuit |
EP0645805B1 (en) * | 1993-09-29 | 2000-11-29 | Matsushita Electric Industrial Co., Ltd. | Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon |
US5820716A (en) * | 1993-11-05 | 1998-10-13 | Micron Technology, Inc. | Method for surface mounting electrical components to a substrate |
JP2833996B2 (en) * | 1994-05-25 | 1998-12-09 | 日本電気株式会社 | Flexible film and semiconductor device having the same |
JPH08236586A (en) * | 1994-12-29 | 1996-09-13 | Nitto Denko Corp | Semiconductor device and manufacturing method thereof |
JP3243956B2 (en) * | 1995-02-03 | 2002-01-07 | 松下電器産業株式会社 | Semiconductor device and manufacturing method thereof |
JP3012809B2 (en) * | 1995-07-14 | 2000-02-28 | 松下電器産業株式会社 | Method for forming electrode structure of semiconductor device |
JP3070473B2 (en) * | 1996-02-28 | 2000-07-31 | 日本電気株式会社 | Semiconductor device mounting method and structure |
JP3409957B2 (en) * | 1996-03-06 | 2003-05-26 | 松下電器産業株式会社 | Semiconductor unit and method of forming the same |
US5773083A (en) * | 1996-08-02 | 1998-06-30 | Motorola, Inc. | Method for coating a substrate with a coating solution |
US6100112A (en) * | 1998-05-28 | 2000-08-08 | The Furukawa Electric Co., Ltd. | Method of manufacturing a tape carrier with bump |
-
1998
- 1998-09-30 DE DE69831101T patent/DE69831101T2/en not_active Expired - Fee Related
- 1998-09-30 WO PCT/JP1998/004401 patent/WO1999018766A1/en not_active Application Discontinuation
- 1998-09-30 US US09/509,693 patent/US6651320B1/en not_active Expired - Fee Related
- 1998-09-30 EP EP98945532A patent/EP1020104B1/en not_active Expired - Lifetime
- 1998-09-30 KR KR10-2000-7003283A patent/KR100395444B1/en not_active Expired - Fee Related
- 1998-09-30 EP EP01121357A patent/EP1175138B1/en not_active Expired - Lifetime
- 1998-09-30 EP EP01121358A patent/EP1194030B1/en not_active Expired - Lifetime
- 1998-09-30 CN CNB988094487A patent/CN1138460C/en not_active Expired - Fee Related
- 1998-09-30 DE DE69809787T patent/DE69809787T2/en not_active Expired - Lifetime
- 1998-09-30 TW TW087116280A patent/TW398045B/en not_active IP Right Cessation
- 1998-09-30 DE DE69831100T patent/DE69831100T2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69831101D1 (en) | 2005-09-08 |
EP1020104A1 (en) | 2000-07-19 |
DE69809787D1 (en) | 2003-01-09 |
EP1194030B1 (en) | 2005-08-03 |
CN1271509A (en) | 2000-10-25 |
EP1175138A2 (en) | 2002-01-23 |
KR20010024320A (en) | 2001-03-26 |
DE69831101T2 (en) | 2006-06-08 |
DE69831100T2 (en) | 2006-06-08 |
TW398045B (en) | 2000-07-11 |
EP1175138B1 (en) | 2005-08-03 |
EP1020104B1 (en) | 2002-11-27 |
WO1999018766A1 (en) | 1999-04-15 |
KR100395444B1 (en) | 2003-08-21 |
DE69831100D1 (en) | 2005-09-08 |
CN1138460C (en) | 2004-02-11 |
EP1175138A3 (en) | 2002-03-13 |
US6651320B1 (en) | 2003-11-25 |
EP1194030A1 (en) | 2002-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69809787T2 (en) | ASSEMBLY METHOD FOR SEMICONDUCTOR COMPONENTS ON A PCB | |
DE69618458T2 (en) | SEMICONDUCTOR PART WITH A CHIP ELECTRICALLY CONNECTED TO A WIRING SUPPORT | |
DE69737375T2 (en) | Method for mounting an electronic component on a printed circuit board and system for carrying out the method | |
DE69535551T2 (en) | Semiconductor arrangement with contact holes | |
DE69727014T2 (en) | A mounting method for a variety of electronic parts on a circuit board | |
DE69009088T2 (en) | Connection method for circuits and adhesive film therefor. | |
DE69024669T2 (en) | Electrical connector structure and method of obtaining an electrical connection | |
DE3888895T2 (en) | A method of electrically connecting integrated circuit chips, a resin composition for pedestals, and a liquid crystal display device manufactured by this method. | |
DE69431023T2 (en) | Semiconductor structure and manufacturing method | |
DE60001776T2 (en) | ENCLOSURE METHOD OF A SEMICONDUCTOR ARRANGEMENT WITH ANISOTROPICALLY CONDUCTIVE ADHESIVE | |
DE69625233T2 (en) | FITTING OF THE FLIPCHIP TYPE | |
DE69521954T2 (en) | Manufacturing process of a semiconductor package arrangement with chip size | |
DE69824522T2 (en) | Conductive paste with high thermal conductivity and electronic parts containing them | |
DE69725926T2 (en) | Joining method for substrates and structure | |
DE69213522T2 (en) | Connection method for inner TAB conductors and tool for connection | |
DE69527668T2 (en) | Junction for semiconductor device | |
DE60018873T2 (en) | Connecting material for anisotropic electrically conductive connection | |
DE69518935T2 (en) | Semiconductor package | |
DE19848834A1 (en) | Applying integrated circuit flip-chip to substrate | |
DE10392365T5 (en) | Semiconductor device with a semiconductor chip | |
DE4427309A1 (en) | Production of a carrier element module for installation in chip cards or other data carrier cards | |
DE60009464T2 (en) | CONDUCTIVE RESIN COMPOSITION; ELECTRONIC MODULE USING THIS AND METHOD FOR PRODUCING THIS MODULE | |
DE102015101561A1 (en) | SEMICONDUCTOR PACK AND METHOD FOR PRODUCING A SEMICONDUCTOR PACKAGE | |
DE112016006225B4 (en) | Semiconductor device and method of manufacturing a semiconductor device having a radiating plate structure | |
DE10232788A1 (en) | Electronic component with semiconducting chip has inner flat conductor ends arranged in block region to overlap, organoceramic insulation, adhesive and heat conducting coating between ends and block |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PANASONIC CORP., KADOMA, OSAKA, JP |
|
8320 | Willingness to grant licences declared (paragraph 23) |