DE69803215T2

DE69803215T2 - Programmierbare speicherzelle

Info

Publication number: DE69803215T2
Application number: DE69803215T
Authority: DE
Inventors: E. Jefferson; B. Pedersen
Original assignee: Altera Corp
Current assignee: Altera Corp
Priority date: 1997-10-16
Filing date: 1998-10-15
Publication date: 2002-08-14
Anticipated expiration: 2018-10-16
Also published as: US6115312A; EP1025564B1; JP2001520432A; DE69803215D1; WO1999019877A1; EP1025564A1

Description

Die Erfindung betrifft programmierbare Logikeinrichtungen. Insbesondere betrifft die Erfindung Schaltungen zum Abschalten von Speicherzellengruppen in einer programmierbaren Logikeinrichtung und zum Rückstellen des Speicherzellenzustands in der Logikeinrichtung bei der Initialisierung der Einrichtung.
Programmierbare Logikeinrichtungen sind integrierte Schaltkreise, die vom Benutzer zur Ausführung unterschiedlicher Logikfunktionen programmiert werden können. Manche programmierbaren Logikeinrichtungen beruhen auf Speicherzellen mit wahlfreiem Zugriff (RAM-Zellen), die mit Programmierdaten geladen werden können, um die in diesen Einrichtungen enthaltenen programmierbaren logischen Komponenten zu konfigurieren. In einer Einrichtung dieser Art sind die Speicherzellen häufig in Form einer Matrix aus Zellenzeilen und -spalten angeordnet.
In den auf programmierbaren Speicherzellen aufgebauten programmierbaren Logikeinrichtungen ist es manchmal notwendig, eine Zellenzeile zu deaktivieren. Wenn beispielsweise bei einem Testlauf in einer Zeile eine fehlerhafte Speicherzelle festgestellt wird, kann diese Zellenzeile von der aktiven Benutzung durch Abschalten der Zellen in dieser Zeile ausgeschlossen werden. Jedoch könne herkömmliche Schaltungen zur Deaktivierung von Speicherzellenzeilen die Speicherzellen nicht immer völlig abschalten.
Auch müssen alle Speicherzellen einer programmierbaren Logikeinrichtung in einen bekannten Zustand versetzt werden, damit man die Einrichtung richtig initialisieren kann. Dies erfolgt typischerweise durch Eingabe einer Null in jede Speicherzelle. Wenn man jedoch auch nach dem Anlegen der Spannung an die Einrichtung weiterhin jede Zelle mit Null programmieren möchte, dann beschränkt dies die anwendbare minimale Versorgungsspannung (Vcc). Wenn Vcc zu niedrig ist, dann ist es schwierig, die Einrichtung richtig zu programmieren. Man kann einen hohen Wert für Vcc anwenden; jedoch erhöht dies den Stromverbrauch.
Vorbekannte Anordnungen zum Rücksetzen eines Speichers haben einen Weg zum Rücksetzen einer auf einem statischen RAM befindlichen Speicherzellenmatrix eröffnet. (siehe US-A-4928266). Außerdem wurde eine Schaltung zum Initialisieren von Speicherzellen auf einer Halbleiterspeichereinrichtung beschrieben (siehe US-A-5307319).
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Matrixschaltung einer programmierbaren Logikeinrichtung bereitzustellen, welche es erlaubt, eine Gruppe von Speicherzellen abzuschalten und die Speicherzellen der Einrichtung wirksam zurückzusetzen, indem sie die Zellen während der Initialisierung auf einer logischen Null hält.
Die Aufgaben der Erfindung werden nach den Grundsätzen der vorliegenden Erfindung gelöst durch die Bereitstellung einer Speicherschaltung einer programmierbaren Logikeinrichtung nach den Ansprüchen 1 und 4. Die Einrichtung kann zum Abschalten einer Gruppe von Speicherzellen in einer programmierbaren Logikeinrichtung verwendet werden, die mit einer gemeinsamen globalen Versorgungsleitung verbunden sind. Die Speicherzellen speichern Programmdaten für die programmierbare Logikeinrichtung, die für das Konfigurieren der programmierbaren Logikeinrichtung zur Ausführung von Logikoperationen, die vom Benutzer ausgewählt wurden, verwendet werden. Jede Zelle enthält ein Paar kreuzgekoppelter Inverter zur Datenspeicherung. Ein erster Inverter in jeder Zelle wird durch ein globales Versorgungssignal versorgt, das über die globale Versorgungsleitung bereitgestellt wird. Ein zweiter Inverter in jeder Zelle wird durch ein gesondertes Versorgungssignal versorgt.
Wenn ein Hersteller beim Testen feststellt, dass eine oder mehrere der einer bestimmten globalen Versorgungsleitung zugeordneten Speicherzellen fehlerhaft sind, weist er die programmierbare Speicherschaltung der Logikeinrichtung an, diese globale Versorgungsleitung abzuschalten (d. h. der Hersteller kann eine Sicherung oder ein anderes programmierbares Bauteil auf einen vorbestimmten Wert setzen). Dies steuert den Ausgang des ersten Inverters auf einen Tiefpegelzustand. Weil der zweite Inverter wegen seiner unabhängigen Versorgungsquelle (d. h. das Versorgungssignal und nicht das globale Versorgungssignal) aktiv bleibt, kehrt er den Tiefpegelzustand am Ausgang des ersten Inverter um und legt einen Hochpegelzustand am Eingang des ersten Inverters an. Dies steuert den Ausgang des ersten Inverters völlig auf Massepotential, wodurch die Zelle völlig abgeschaltet und vom Rest der programmierbaren Logikeinrichtung getrennt wird. Alle an dieselbe globale Versorgungsleitung angeschlossenen Zellen werden gleichzeitig abgeschaltet.
Die Speicherzellenschaltung der programmierbaren Logikeinrichtung kann auch verwendet werden, um die Speicherzellen in einen bekannten Zustand zu versetzen, wenn die programmierbare Logikeinrichtung hochgefahren wird. Das Verfahren zum Hochfahren umfasst das Anlegen einer rampenförmig ansteigenden Versorgungsspannung an die Steuerlogik der Versorgung. Der Hersteller setzt eine Sicherung auf einen vorbestimmten Zustand, welche festlegt, ob die Versorgungssteuerlogik auf das rampenförmig ansteigende Versorgungssignal anspricht, oder nicht. Wenn beispielsweise die Sicherung "hoch" eingestellt ist ("ausgeschaltet"-Modus), schaltet die Versorgungssteuerlogik die Speicherzellen ab und spricht nicht auf das rampenförmig ansteigende Versorgungssignal an. Wenn die Sicherung "tief" eingestellt ist ("Normal"- und "Rückstell"-Modus), hält die Versorgungssteuerlogik das globale Versorgungssignal auf dem Tiefpegelzustand, wenn das Versorgungssignal anzusteigen beginnt. Dadurch wird sichergestellt, dass diejenigen Speicherzellen, die das globale Versorgungssignal erhalten, während des Anfahrens in einen bekannten logischen Zustand (d. h. einen Tiefpegelzustand) versetzt werden. Nach dem Initialisieren der Einrichtung wird das globale Versorgungssignal für den Normalbetrieb auf "hoch" gesetzt.
Weitere Merkmale der Erfindung sowie ihre Natur und verschiedenen Vorteile werden aus dem beigefügten Zeichnungen und der folgenden eingehenden Beschreibung der bevorzugten Ausführungsformen besser ersichtlich.
Fig. 1 ist ein Schaubild einer herkömmlichen Speicherzellenanordnung einer programmierbaren Logikeinrichtung.
Fig. 2 ist ein detaillierterer Schaltplan der herkömmlichen Speicherzellenanordnung einer programmierbaren Logikeinrichtung nach Fig. 1.
Fig. 3 ist ein Schaltplan einer beispielhaften erfindungsgemäßen Speicherzellenschaltung einer programmierbaren Logikeinrichtung.
Fig. 4 ist ein Schaltplan einer beispielhaften Versorgungssteuerschaltung zur Verwendung mit der Speicherzellenschaltung nach Fig. 3.
Fig. 5a ist ein Graph, der zeigt, wie sich die Höhe der angelegten Versorgungsspannung (Vcc) einer programmierbaren Logikeinrichtung in Abhängigkeit von der Zeit ändern kann und Fig. 5b ist ein Graph, der das von der Versorgungslogik nach Fig. 4 erzeugte resultierende Einschalt-Rückstell-Signal (POR) zeigt.
Fig. 6 ist eine Schaubild eines Systems, in dem eine programmierbare Logikeinrichtung mit einer erfindungsgemäßen Speicherzellenschaltung verwendet werden kann.
Wie in Fig. 1 gezeigt, enthält eine herkömmliche Speicherzellenschaltung 10 einer programmierbaren Logikeinrichtung nach der auf Speichern mit wahlfreiem Zugrif (random access memory RAM) beruhenden Art eine Anzahl programmierbarer RAM-Zellen 12, von denen jede einen Transistor 14 oder ein anderes solches Bauteil in einer einstellbaren Logikschaltung in einer programmierbaren Logikeinrichtung steuert. Der Benutzer kann die logische Gesamtkonfiguration der programmierbaren Logikeinrichtung durch Einspeisen geeigneter Programmdaten in die Speicherzellen 12 steuern. Die Programmdaten sind in den Speicherzellen 12 gespeichert und der Wert in jeder Zelle (eine logische Eins oder eine logische Null) legt fest, ob der zugehörige Transistor 14 während des Betriebs der Einrichtung aus- oder eingeschaltet ist. Durch die Festlegung, welcher der Transistoren 14 ein- oder ausgeschaltet ist, werden die von der programmierbaren Logikeinrichtung ausgeführten logischen Funktionen gesteuert.
Durch die globale Versorgungsleitung 16 werden die Speicherzellen 12 parallel versorgt. Wenn beim Testen der Einrichtung in einer der Speicherzellen 12 einer Zeile ein Fehler gefunden wird, kann der Hersteller der Einrichtung eine Sicherung, etwa eine Sicherung 18 auf einen vorbestimmten Zustand (beispielsweise einen Hochpegelzustand) einstellen. Dies veranlasst die Versorgungssteuerlogik 20, die globale Versorgungsleitung 16 auf Tiefpegel zu stellen. Die Tiefpegeleinstellung der globalen Versorgungsleitung 16 schaltet die an die Speicherzellen 12 abgegebene Versorgungsspannung ab. Dadurch werden die fehlerhaften Speicherzellen 12 vom Rest der programmierbaren Logikeinrichtung getrennt und ein möglicher Stromverbrauch durch einen Kurzschluss in der fehlerhaften Speicherzelle zwischen der globalen Versorgungsleitung 16 und der Masse (Vss) vermieden.
Die Schaltungsanordnung der Fig. 1 wird weiter ins Einzelne gehend in Fig. 2 dargestellt. Wie Fig. 2 zeigt, enthält jede Speicherzelle 12 kreuzgekoppelte Inverter 22 und 24. Im Betrieb erhalten beide Inverter 22 und 24 eine Versorgungsspannung Vcc von der globalen Versorgungsleitung 16. Der Inverter 22 erhält eine Spannung Vcc von der globalen Versorgungsleitung 16 über die Leitung 26. Der Inverter 24 erhält ebenfalls eine Spannung Vcc von der globalen Versorgungsleitung (über die Leitungen 26 und 28).
Wenn man die an die globale Versorgungsleitung 16 angeschlossenen Speicherzellen 12 abschalten möchte, um sie aus dem Betrieb zu entfernen (z. B. um einen Kurzschluss oder einen anderen Defekt abzutrennen), setzt der Hersteller die Sicherung 18 in einen Zustand, der die Spannungssteuerungslogik 20 so steuert, dass die Leitung 16 auf Tiefpegel eingestellt wird. Wenn dies geschehen ist, schaltet der Inverter 22 ab und das Ausgangssignal des Inverters 22 am Knoten A wird auf Tiefpegelzustand gesteuert. Weil der Knoten A permanent auf Tiefpegel ist, wird die Speicherzelle 12 vom Rest der Einrichtung isoliert. Indem man die Speicherzelle 12 aus dem Betrieb herausnimmt, verhindert man übermäßigen Stromverbrauch durch die Zelle 12 in Zuständen wie etwa wenn der Knoten A auf Vss fixiert und zur globalen Versorgungsleitung 16 kurzgeschlossen ist. Man verhindert auch, dass die Zelle 12 unbeabsichtigt den Transistor 14 anschaltet, wenn der Knoten A zur globalen Versorgungsleitung 16 kurzgeschlossen ist.
Wenn jedoch die Spannung auf der Leitung 26 auf Tiefpegel gesteuert wird, um die Zelle 14 zu isolieren, wird der Transistor 30 abgeschaltet. Dadurch wird es schwierig, den Knoten A völlig auf Vss (0) zu steuern. Im Ergebnis fällt die Spannung am Knoten A niemals unter etwa 0,5 V. Wäre der Inverter 24 noch in Betrieb, würde das Tiefpegelzustandssignal am Knoten A zu einem Hochpegelzustandssignal am Knoten B umgewandelt, wodurch der Transistor 32 vollständig eingeschaltet und der Knoten A völlig auf Vss (0) eingestellt würde. Weil jedoch die Leitung 28 an die Leitung 26 angeschlossen ist, wird die an den Inverter 24 angelegte Versorgungsspannung gleichzeitig mit der am Inverter 22 anliegenden Versorgungsspannung auf Tiefpegel eingestellt, wodurch der Inverter 24 abgeschaltet wird.
Eine andere mit der Anwendung der Anordnung nach Fig. 2 verbundene Schwierigkeit bezieht sich auf das Rücksetzen der Speicherzellen 12 in den Nullzustand zur Initialisierung der Einrichtung. Für den richtigen Betrieb der Einrichtung ist es wichtig, dass man die Speicherzellen 12 in einen bekannten Zustand versetzt. Wenn die Zellen 12 beim Anlegen von Vcc zum Hochfahren der Einrichtung in einem unbekannten Zustand sind, kann Vcc heruntergeregelt werden, gerade wenn es über die Schwelle für den Normalbetrieb ansteigt und die Einrichtung beginnt zu arbeiten. Dies kann zu unerwünschten Schwingungen des Signals führen.
Jede Zelle 12 kann in einen bekannten Zustand (z. B. einen Nullzustand) versetzt werden, indem man eine logische Eins am Knoten B einstellt, wodurch der Knoten A auf Hochpegel eingestellt und eine logische Eins in der Zelle abgelegt wird. Man kann am Knoten B eine logische Eins einstellen, indem man die der Zelle 12 zugeordnete Adressleitung 34 auf Hochpegel einstellt, um den Transistor 36 einzuschalten, während an die zugehörige Datenleitung 38 eine logische Eins angelegt wird. Jedoch ist das Ausgangssignal des Inverters 24 bei niedrigen Vcc-Werten nicht leicht zu übersteuern, was den minimal annehmbaren Wert für Vcc, der in einer programmierbaren Logikeinrichtung mit Zellen wie den Speicherzellen 12 verwendet werden kann, konstruktiv begrenzt.
Eine erfindungsgemäße Speicherzellenschaltung 40 für eine programmierbare Logikeinrichtung ist in Fig. 3 gezeigt. Die Schaltung 40 nach Fig. 3 ist Bestandteil einer programmierbaren Logikeinrichtung. Die Speicherzellen 42 werden von einer gemeinsamen globalen Versorgungsleitung 44 versorgt. Jede Speicherzelle 42 weist zwei kreuzgekoppelte Inverter auf Inverter 54 und Inverter 58. Erforderlichenfalls können die Speicherzellen, etwa Speicherzellen 42, in Zeilen und Spalten angeordnet sein, wobei jede Zeile von einer eigenen globalen Versorgungsleitung 44 versorgt wird. Eine solche Anordnung ist nur beispielhaft und es kann jede andere geeignete Anordnung, bei der unterschiedliche Gruppen von Speicherzellen an unterschiedliche globale Versorgungsleitungen 44 angeschlossen sind, angewendet werden. Um die Zeichnungen nicht zu kompliziert zu machen, werden solche Gruppen von Speicherzellen 42, zugehörigen globalen Versorgungsleitungen 44 und Versorgungssteuerschaltungen in Fig. 3 nur einmal dargestellt.
Wenn in einer oder mehreren der zu einer bestimmten globalen Versorgungsleitunge 44 gehörenden Speicherzellen 42 beim Testen der Einrichtung ein Fehler festgestellt wird, kann der Hersteller diese Gruppe von Zellen 42 von der Einrichtung isolieren, indem die globale Versorgungsleitung 44 für diese Gruppe auf Tiefpegel eingestellt wird. Dadurch wird die Gruppe der Zellen 42 in den Modus "abgeschaltet" versetzt.
Die Zellen 42 können in den Modus "abgeschaltet" versetzt werden, indem man die Sicherung 46 auf Hochpegel einstellt, um die Versorgungssteuerlogikschaltung 48 so anzusteuern, dass sie auf der Leitung 50 ein entsprechendes Hochpegelsignal PDN erzeugt. (Die Sicherung 46 kann eine Sicherung, eine Antifuse, eine RAM- Zelle oder eine andere geeignete Art eines programmierbaren Logikbauteils sein.) Das Hochpegelsignal PDN wird vom Inverter 52 (der mit der Versorgungssteuerlogikschaltung 48 die Versorgungssteuerschaltung 55 bildet) invertiert und erzeugt ein globales Tiefpegel-Versorgungssignal auf der globalen Versorgungsleitung 44. Die Tiefpegeleinstellung der globalen Versorgungsleitung 44 veranlasst, dass die am Inverter 54 der Zelle 42 über die Leitung 56 anliegende Spannung von einem Nennwert der vollen Vcc in Richtung auf einen Nullpegelwert abfällt. Wird der Inverter 54 auf diese Weise abgeschaltet, dann fällt das Ausgangssignal des Inverters 54 am Knoten A in Richtung auf Vss (d. h. Massepotential oder 0) ab. Weil der Inverter 58 unabhängig mit einem Versorgungsspannungssignal vom Nennwert Vcc am Anschluss 60 versorgt wird (z. B. von der Stromquelle 72 in Fig. 4), bleibt der Inverter 58 aktiv, wenn die Spannung am Knoten A fällt. Wenn die Spannung am Knoten A auf einen Tiefpegelwert gefallen ist, invertiert der Inverter das Tiefpegelsignal am Knoten A und erzeugt ein entsprechendes Hochpegelsignal am Knoten B. Dieses schaltet den Transistor 62 des Inverters 54 an, wodurch der Knoten A völlig auf Vss (d. h. Massepotential oder 0) gesteuert wird.
Weil die Anordnung der Zellen 42 es erlaubt, fehlerhafte Zellen 42 völlig abzuschalten, wenn die globale Versorgungsleitung 44 auf Tiefpegel eingestellt wird (z. B. um Stromverbrauch in Zuständen, bei denen Knoten A auf Vss fixiert und zur globalen Versorgungsleitung 44 kurzgeschlossen ist, zu vermeiden, und um das Einschalten programmierbarer Logikbauteiltransistoren wie des Transistors 64, wenn der Knoten A zur globalen Versorgungsleitung 44 kurzgeschlossen ist, zu vermeiden), ist die Schaltungsanordnung nach Fig. 3 bei Abschaltbetriebszuständen wirksamer als die Schaltungsanordnung nach Fig. 2.
Die Schaltungsanordnung 40 ermöglicht auch, die Speicherzellen 42 während des Anfahrens der programmierbaren Logikeinrichtung, welche die Schaltungsanordnung 40 umfasst, in einem bekannten Zustand (z. B. Nullzustand) zu halten. Dies ermöglicht es wirksam, alle Speicherzellen 42 in der Einrichtung auf Null zu setzen, ohne dass der Hersteller die schwierigere Aufgabe durchführen muss, die Zellen 42 durch Übersteuern der Inverter 58 mittels einer logischen Eins zurückzusetzen (d. h., indem jede Adressleitung 66 am Gateanschluss des Transistors 6?8 auf Hochpegel eingestellt wird, um den Transistor 68 einzuschalten und den Durchtritt von Signalen zwischen seinem Drain- und Sourceanschluss zu ermöglichen, wobei an jede Zelle 42 eine logische Eins über die zugehörige Datenleitung 70 angelegt wird). Daher kann die Amplitude der in der Einrichtung angewendeten Vcc vermindert und der Stromverbrauch gesenkt werden.
Eine geeignete Schaltungsanordnung, mit der die Versorgungssteuerlogik 48 die Speicherzellen 42 während des Anfahrens der programmierbaren Logikeinrichtung in einem bekannten Zustand halten kann, ist in Fig. 4 gezeigt. Zum "Rückstell"-Modus stellt der Hersteller die Sicherung 46 auf einen Tiefpegelwert ein, sodass die Versorgungssteuerlogikschaltung 48 auf ein von der Hochfahrlogik 74 geliefertes Einschalt-Rücksetz-Signal (POR) ansprechen kann. Bei der Initialisierung der Einrichtung fährt die Versorgungsspannungsquelle für Vcc und die Anfahrschaltung 72 die Amplitude der angelegten Vcc rampenförmig hoch, wie in Fig. 5a gezeigt.
Bei niedrigen Werten der angelegten Vcc ist das POR-Signal hoch, wie in Fig. 5b gezeigt. In diesem Zustand ist das Signal auf Leitung 76 niedrig und das Signal auf Leitung 78 hoch, das Signal auf Leitung 80 ist niedrig und das PDN-Signal auf Leitung 50 ist hinreichend hoch, um den Transistor 84 des Inverters 52 (Fig. 3) einzuschalten und dadurch das Signal auf der globalen Versorgungsleitung 44 in Fig. 3 auf Vss zu halten. Wenn sich die angelegte Vcc erhöht, steigt Knoten A in jeder Zelle 42 der Fig. 3 auf eine Schwellenspannung des p-Kanals oberhalb von Vss, die gerade unterhalb des Spannungspegels liegt, bei dem der Inverter 58 einschaltet. Der Inverter 58 in jeder Zelle 42 hält den Knoten B dieser Zelle während des verbleibenden Anfahrvorgangs auf Vcc (d. h. auf Hochpegel), wodurch jede Zelle 42 wirksam auf Tiefpegel rückgesetzt wird.
Wenn Vcc einen vorbestimmten Schwellenwert erreicht, oberhalb dessen die Logik der programmierbaren Logikeinrichtung normal arbeiten sollte, geht das Signal auf der Leitung 82 in Fig. 4 auf Tiefpegel. Auch das POR-Signal geht auf Tiefpegel, wie in Fig. 5b gezeigt. Dadurch geht das Signal auf der Leitung 76 auf Hochpegel, das Signal auf Leitung 78 auf Tiefpegel, das Signal auf Leitung 80 auf Hochpegel, das Signal auf Leitung 50 auf Tiefpegel und das Signal auf der globalen Versorgungsleitung 44 steigt auf Hochpegel (d. h. Vcc). Mit dem an allen Zellen 42 anliegenden Nennwert von Vcc kann die programmierbare Logikeinrichtung normal verwendet werden, wobei alle Zellen 42 in einen bestimmten Nullzustand voreingestellt sind.
Im "normalen" Modus bleibt die Sicherung 46 auf Tiefpegel und die Zellen 42 arbeiten wie herkömmliche RAM-Zellen mit kreuzgekoppelten Invertern. Jede Zelle 42 kann Daten (d. h. eine logische Eins oder eine logische Null) speichern und an Datenleitungen 70 abgeben. Im "normal"- und "abgeschaltet"-Modus liefern die Spannungsversorgungsquelle für Vcc und die Rampen- Schaltungsanordnung 72 eine Versorgungsspannung vom Nennwert Vcc. Dieses Versorgungsspannungssignal liegt im "abgeschaltet"- Modus an den Invertern 58 und im "normal"-Modus an den Invertern 54 und 58 an.
Die vorstehenden Anordnungen werden typischerweise in programmierbaren Logikeinrichtungen angewendet, die in größere Systeme eingegliedert sind. Fig. 6 zeigt eine programmierbare Logikeinrichtung 86 mit der erfindungsgemäßen Redundanzschaltungsanordnung bei der Anwendung in einem digitalen Datenverarbeitungssystem 88. Das Datenverarbeitungssystem 88 kann eines oder mehrere der folgenden Bauteile enthalten: einen Prozessor 90, einen Speicher 92, eine Ein-/Ausgabeschaltung 94 und Peripheriegerätetreiber 96. Diese Bauteile sind durch einen Systembus 98 miteinander verbunden und auf einer im System 88 enthaltenen Leiterplatte 100 angebracht.
Das System 88 kann in einer großen Vielzahl von Anwendungen verwendet werden, wie Rechnervernetzung, Datenvernetzung, Instrumentierung, Videoverarbeitung, digitale Signalverarbeitung und jegliche andere Anwendung, bei der man die Vorteile der Verwendung von programmierbarer Logik wünscht. Die programmierbare Logikeinrichtung 86 kann zur Ausführung einer Vielzahl von verschiedenen logischen Funktionen verwendet werden. Beispielsweise kann die programmierbare Logikeinrichtung 86 als Prozessor oder als Kontroller konfiguriert werden, der mit dem Prozessor 90 zusammenarbeitet. Die programmierbare Logikeinrichtung 86 kann auch als Zuteiler verwendet werden, der den Zugang zu einem gemeinschaftlichen Betriebsmittel im System 88 zuteilt. In noch einem anderen Beispiel kann die programmierbare Logikeinrichtung 86 als Schnittstelle zwischen dem Prozessor 90 und einem der anderen Bauteile des Systems 88 konfiguriert werden.
Die zwischen den verschiedenen Bauteilen der erfindungsgemäßen programmierbaren Logikeinrichtung eingerichteten programmierbaren Verbindungen können über eine große Vielzahl von Wegen realisiert werden. Beispielsweise kann jede programmierbare Verbindung ein relativ einfacher programmierbarer Verbinder sein, etwa ein Schalter oder eine Mehrzahl von Schaltern zum Verbinden eines von mehreren Eingängen mit einem Ausgang. Jede solche Verbindung kann unter Verwendung einer Speicherzelle, etwa einer RAM-Zelle, konfiguriert werden. Alternativ können programmierbare Verbinder etwas komplexere Bauteile sein, die sowohl Logik ausführen (z. B. durch logische Verknüpfung von einigen ihrer Eingangssignale) als auch Verbindungen herstellen können. Beispielsweise kann jede programmierbare Verbindung Produkttermlogik unter Ausführung von Funktionen wie AND, NAND, OR oder NOR verwenden. Beispiele für Bauteile, die zur Realisierung von programmierbaren Verbindungen geeignet sind, sind löschbare programmierbare Lesespeicher (EPROMs), elektrisch löschbare programmierbare Lesespeicher (EEPROMs), Pass- Transistoren, Transfergatter, Antifuses, Lasersschmelzbrücken, metal optional links usw. Diese programmierbaren Bauteile können durch unterschiedliche programmierbare Funktionssteuerbauteile oder durch Speicherzellen gesteuert werden, welche die zur Steuerung der programmierbaren Bauteile und verschiedenen programmierbaren Logikschaltungen verwendeten Konfigurationsdaten speichern. Beispiele für geeignete Funktionssteuerbauteile umfassen statische RAM (SRAM)-Zellen, dynamische RAM (DRAM)-Zellen, Silospeicherzellen, EPROMs, EEPROMs, Funktionssteuerregister (z. B. wie in Wahlstrom, US 3,473,160), ferroelektrische Speicher, Sicherungen, Antifuses u. dgl. Aus den verschiedenen oben genannten Beispielen ist ersichtlich, dass die Erfindung sowohl auf einmal wie auf mehrmals programmierbare Einrichtungen anwendbar ist.
Das Vorstehende ist lediglich beispielhaft für die Grundzüge diese Erfindung und der Fachmann kann verschiedene Veränderungen vornehmen, ohne sich aus dem Schutzbereich der Erfindung zu entfernen.

Claims

1. Speicherzellenschaltung (40) einer programmierbaren Logikeinrichtung, die ein Stromversorgungssignal von einer Stromversorgungsquelle (72) empfängt und die eine Mehrzahl von Speicherzellen (42) zum Speichern von Programmdaten einer programmierbaren Logikeinrichtung besitzt, eine globale, mit den Speicherzellen (42) verbundene Versorgungsleitung (44) und eine Versorgungssteuerschaltung (48) zum Speisen eines globalen Versorgungssignals in die globale Versorgungsleitung (44) und zum Abschalten der Speicherzellen (42) durch das Vermindern der Amplitude des globalen Versorgungssignals,

einen ersten Inverter (54) in jeder Speicherzelle (42), der durch das globale Versorgungssignal von der globalen Versorgungsleitung (44) versorgt wird und der an Massepotential liegt, wobei der erste Inverter (54) einen Tiefpegelzustand als dessen Ausgabe erzeugt, wenn die Versorgungssteuerschaltung (48) die Amplitude des globalen Versorgungssignals vermindert; und

einen zweiten Inverter (58) in jeder Speicherzelle, der durch das globale Versorgungssignal versorgt wird, wobei der erste und zweite Inverter (54 bzw. 58) kreuzgekoppelt sind, sodass die Ausgabe des ersten Inverters (54) als Eingabe des zweiten Inverters (58) bereitgestellt wird und der zweite Inverter (58) eine Ausgabe aufweist, die als Eingabe des ersten Inverters (54) bereitgestellt wird, wobei der zweite Inverter (58) den Tiefpegelzustand, welcher an dem Ausgang des ersten Inverters (54) erzeugt wird, wenn die Versorgungssteuerschaltung (48) die Speicherzellen (42) abschaltet, invertiert und ein entsprechendes Hochpegelzustandssignal an den Eingang des ersten Inverters (54) anlegt, und wobei das Hochpegelzustandssignal an dem Eingang des ersten Inverters (54) verursacht, dass der Ausgang des ersten Inverters (54) vollständig auf das Massepotential getrieben wird; und

ein programmierbares Bauteil (46), welches von einem Hersteller auf einen vorbestimmten Wert gesetzt werden kann, welcher steuert, ob die globale Versorgungsleitung (44) eingeschaltet oder abgeschaltet wird.

2. Speicherzellenschaltung (40) einer programmierbaren Logikeinrichtung nach Anspruch 1, weiterhin umfassend eine Mehrzahl von globalen Versorgungsleitungen (44), wobei jede mit einer unterschiedlichen Gruppe von Speicherzellen (42) verbunden ist.

3. Speicherzellenschaltung (40) einer programmierbaren Logikeinrichtung nach Anspruch 1 oder 2, ferner umfassend:

eine Adressleitung (46);

eine Datenleitung (70); und

einen Transistor (68) mit einem Drain- und einem Source-Anschluss, die zwischen die Datenleitung (70) und den Ausgang des zweiten Inverters (58) geschaltet sind und der einen mit der Adressleitung (66) verbundenen Gate-Anschluss besitzt.

4. Speicherzellenschaltung (40) einer programmierbaren Logikeinrichtung zum Versetzen von an eine globale Versorgungsleitung (44) gekoppelte Speicherzellen (42) in einen bekannten Zustand auf das Anschalten unter Verwendung eines Stromversorgungssignals von einer Stromversorgungsquelle und einer Rampenschaltung (72), welche auf das Einschalten der Einrichtung rampenförmig ansteigt, wobei es eine Mehrzahl von Speicherzellen (42) zum Speichern von Programmdaten einer programmierbaren Logikeinrichtung gibt und jede Speicherzelle (42) kreuzgekoppelte erste und zweite Inverter (54 bzw. 58) umfasst, die so verbunden sind, dass die Ausgabe des ersten Inverters (54) als Eingabe des zweiten Inverters (58) empfangen wird und die Ausgabe des zweiten Inverters (58) als Eingabe des ersten Inverters (54) empfangen wird, wobei der zweite Inverter (58) in jeder Speicherzelle (42) durch das Stromversorgungssignal versorgt wird,

ein programmierbares Bauteil (46), das durch einen Hersteller auf einen vorbestimmten Wert gesetzt werden kann, welcher steuert, ob die Versorgungssteuerschaltung (48) auf das rampenförmig ansteigende Stromversorgungssignal anspricht und wobei die Versorgungssteuerschaltung (48) konfiguriert ist zum Empfangen des Stromversorgungssignals und eingestellt ist zum Anlegen eines entsprechenden globalen Versorgungssignals an jeden der ersten Inverter (54) über die globale Versorgungsleitung (44) während des Einschaltens, wobei die Versorgungssteuerschaltung (48) anfänglich das globale Versorgungssignal während des rampenförmigen Anstiegs auf einem ersten logischen Wert hält, welcher die Ausgabe des ersten Inverters (54) auf dem ersten logischen Wert aufrecht erhält, sodass der Ausgang des zweiten Inverters (58) zu einem zweiten logischen Wert getrieben wird, und wobei die Versorgungssteuerschaltung (48) nachfolgend das globale Versorgungssignal auf den zweiten logischen Wert einstellt, sodass die Speicherzellen (42) normal arbeiten und in einem bekannten logischen Zustand sind.

5. Speicherzellenschaltung (40) einer programmierbaren Logikeinrichtung nach Anspruch 4, wobei der erste logische Wert ein Tiefpegelzustand, der zweite logische Wert ein Hochpegelzustand, und der bekannte logische Zustand ein Tiefpegelzustand ist.

6. Speicherzellenschaltung (40) einer programmierbaren Logikeinrichtung gemäß Anspruch 4 oder 5, ferner umfassend ein programmierbaren Bauteil, das programmierbar ist um zu konfigurieren, ob die Versorgungssteuereinrichtung (48) auf das rampenförmige Ansteigen des Versorgungssignals anspricht.

7. Speicherzellenschaltung (40) einer programmierbaren Logikeinrichtung nach Anspruch 4, 5 oder 6, wobei die Versorgungssteuerschaltung (48) ferner umfasst:

eine Einschaltlogikschaltung (74), die zum Empfangen des Stromversorgungssignals während des Einschaltens konfiguriert ist und zum Bereitstellen eines entsprechenden Versorgung-auf-Rückstellung-Signals;

ein programmierbares Logikbauteil, welches programmierbar ist um zu konfigurieren, ob die Versorgungssteuerschaltung (48) auf das Stromversorgungssignal anspricht, wenn dieses rampenförmig erhöht wird;

eine Logikschaltung zum Empfangen des Versorgung-auf- Rückstellung-Signals, eines Ausgangssignals von dem programmierbaren Logikbauteil und des Stromversorgungssignals und zum Bereitstellen des globalen Versorgungssignals im Ansprechen.

8. Digitales Verarbeitungssystem (88), umfassend einen Prozessor (90) und einen an den Prozessor (90) gekoppelten Speicher (92), gekennzeichnet durch:

eine programmierbare Logikeinrichtung (86), die an den Prozessor (90) und den Speicher (92) gekoppelt ist, wobei die programmierbare Logikeinrichtung (86) eine Speicherzellenschaltung (40) nach einem der Ansprüche 1 bis 3 auf weist.

9. Digitales Verarbeitungssystem (88) nach Anspruch 8, ferner umfassend eine Leiterplatte (100), auf welcher der Speicher (92), der Prozessor (90) und die programmierbare Logikeinrichtung (86) angebracht sind.

10. Digitales Verarbeitungssystem (88) nach Anspruch 8 oder 9, ferner umfassend eine Eingangs-/Ausgangsschaltung (94), die an die programmierbare Logikeinrichtung (86), den Prozessor (90) und den Speicher (92) gekoppelt ist.

11. Digitales Verarbeitungssystem (88) nach Anspruch 8, 9 oder 10, ferner umfassend Peripherietreiber (96), die an die programmierbare Logikeinrichtung (86), den Prozessor (90) und den Speicher (92) gekoppelt sind.

12. Digitales Verarbeitungssystem (88), umfassend einen Prozessor (90) und einen Speicher (92) gekoppelt an den Prozessor (90), gekennzeichnet durch:

eine programmierbare Logikeinrichtung (86), die an den Prozessor (90) und den Speicher (92) gekoppelt ist, wobei die programmierbare Logikeinrichtung (86) eine Speicherzellenschaltung (40) nach einem der Ansprüche 4 bis 7 aufweist.

13. Digitales Verarbeitungssystem (88) nach Anspruch 12, ferner umfassend eine Leiterplatte (100), auf welcher der Speicher (92), der Prozessor (90) und die programmierbaren Logikeinrichtung (86) angebracht sind.

14. Digitales Verarbeitungssystem (88) nach Anspruch 12, ferner umfassend eine Eingangs-/Ausgangsschaltung (94), die an die programmierbare Logikeinrichtung (86), den Prozessor (90) und den Speicher (92) gekoppelt ist.

15. Digitales Verarbeitungssystem (88) nach Anspruch 12, ferner umfassend Peripherietreiber (96), die an die programmierbaren Logikeinrichtung (86), den Prozessor (90) und den Speicher (92) gekoppelt sind.