DE69736344T2

DE69736344T2 - Abtastfrequenz-Umsetzeinrichtung

Info

Publication number: DE69736344T2
Application number: DE69736344T
Authority: DE
Inventors: Nobuyuki Shinagawa-ku Yasuda
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-10-15
Filing date: 1997-10-10
Publication date: 2007-07-12
Anticipated expiration: 2017-10-11
Also published as: KR19980032728A; JPH10126218A; DE69736344D1; EP0837561A3; EP0837561A2; US5925093A; CN1182307A; EP0837561B1; CN1119861C

Description

Die vorliegende Erfindung bezieht sich auf eine Abtastfrequenz-Umsetzungsvorrichtung zur Umsetzung eines eingangsseitigen Digitalsignals, welches mit einer bestimmten Abtastfrequenz abgetastet ist, in ein Digitalsignal mit einer Abtastfrequenz, die zu der obigen bestimmten Abtastfrequenz asynchron ist; die Erfindung betrifft insbesondere eine Vorrichtung, die imstande ist, eine Verschlechterung einer Umsetzungsgenauigkeit zu verhindern, die aus einer Änderung eines Verhältnisses zwischen einer eingangsseitigen Abtastfrequenz und einer ausgangsseitigen Abtastfrequenz resultiert.
In einem digitalen Gerät, welches durch eine digitale Audiovorrichtung und eine digitale Videobandvorrichtung repräsentiert ist, ist es in dem Fall, dass Daten zwischen Geräten gesendet bzw. übertragen und empfangen werden, die unterschiedliche Abtastfrequenzen besitzen, notwendig, eine Abtastfrequenz der von einem sendeseitigen Gerät abgegebenen Daten in eine Abtastfrequenz eines empfangsseitigen Gerätes umzusetzen.
In der Abtastfrequenz-Umsetzungsvorrichtung, wie sie oben beschrieben worden ist, wird generell ein Verhältnis zwischen einer eingangsseitigen Abtastfrequenz und einer ausgangsseitigen Abtastfrequenz (Eingangs-/Ausgangs-Abtastfrequenzverhältnis) gemessen, und es wird eine Frequenzumsetzungsverarbeitung unter Heranziehung dieses Eingangs-/Ausgangs-Abtastfrequenzverhältnisses ausgeführt.
1 veranschaulicht in einem Diagramm einen schematischen Systemaufbau einer Abtastfrequenz-Umsetzungsvorrichtung. Eine ein Eingangs-/Ausgangs-Abtastfrequenzverhältnis messende und erzeugende Schaltung 1 empfängt als ihre Eingangssignale einen Eingangssignal-Systemreferenztakt (beispielsweise ein Taktsignal 128 Fsi mit einer Frequenz von 128-fachen einer eingangsseitigen Abtastfrequenz Fsi), der von einem sendeseitigen digitalen Gerät über einen Eingangsanschluss Pi1 zugeführt wird, sowie einen Ausgangssignal-Systemreferenztakt (ein Taktsignal mit einer Frequenz, die ein bestimmtes Vielfaches einer Ausgangs-Abtastfrequenz Fso ist), der von einem empfangsseitigen digitalen Gerät über einen Eingangsanschluss Pi2 zugeführt wird.
Wie in 2 dargestellt, enthält die Eingangs-/Ausgangs-Abtastfrequenzverhältnis-Mess- und Erzeugungsschaltung 1 eine Fsi/Fso-Zählerschaltung 3, die den Eingangssignal-Systemreferenztakt 128 Fsi empfängt, der von dem Eingangsanschluss Pi1 eingegeben wird, und einen Frequenzteiler 4, der die Ausgangs- bzw. Abgabe-Abtastfrequenz Fsc des über den Eingangsanschluss Pi2 zugeführten Signals in einen bestimmten Anteil aufteilt (beispielsweise durch 1/4096 teilt) und das Teilungsergebnis an die Fsi/Fso-Zählerschaltung 3 abgibt. Die Fsi/Fso-Zählerschaltung 3 enthält einen Zähler 5 zum Zählen des Eingangssignal-Systemreferenztaktes 128 Fsi (beispielsweise durch einen freilaufenden Zähler mit einer Wortlänge von 19 Bits) und eine Verriegelungs- bzw. Latch-Schaltung 6, der das Zählerausgangssignal eingangsseitig zugeführt wird. Ein Ausgangs-Taktsignal 1/4096 Fso von dem Frequenzteiler 4 wird dem Zähler 5 als Rücksetzimpuls und außerdem der Verriegelungs- bzw. Latch-Schaltung 6 als Abtastimpuls zugeführt. Daher wird ein Verhältnis zwischen der eingangsseitigen Abtastzeitspanne und der ausgangsseitigen Abtastzeitspanne in der Verriegelungsschaltung 6 in Form eines Zählwertes des Eingangssignal-Systemreferenztaktes 128 Fsi in jeder Periode des Taktsignals 1/4096 Fso (das heißt zu jedem Zeitpunkt, der dem 4096-Taktsignalbetrag der ausgangsseitigen Abtastfrequenz Fso entspricht) festgehalten.
Dieser Zählwert nimmt zu, wenn die eingangsseitige Abtastfrequenz Fsi höher wird als die ausgangsseitige Abtastfrequenz Fso, während er abnimmt, wenn die eingangsseitige Abtastfrequenz Fsi niedriger wird als die ausgangsseitige Abtastfrequenz Fso. Der Zählwert entspricht einem Verhältnis zwischen den beiden Abtastfrequenzen Fsi und Fso in jeder Periode des Taktsignals 1/4096 Fso. Durch Messen des Verhältnisses zwischen der eingangsseitigen Abtastperiode bzw. -zeitspanne und der ausgangsseitigen Abtastperiode bzw. -zeitspanne kann demgemäß das Eingangs-/Ausgangs-Abtastfrequenzverhältnis ermittelt werden.
Um durch Steigern der Anzahl der Ziffern des gemessenen Wertes des Eingangs-/Ausgangs-Abtastfrequenzverhältnis dessen Genauigkeit zu verbessern, wird bzw. ist die Messzeitspanne T des Zählwertes des Eingangssignal-Systemreferenztaktes 128 Fsi auf die Zeitspanne für den 4096-Taktwert der ausgangsseitigen Abtastfrequenz Fso anstatt auf die Zeitspanne für einen Taktwert der betreffenden Ausgangs-Abtastfrequenz festgelegt.
Ein Ausgangssignal der Verriegelungsschaltung 6 (der gemessene Wert RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses) wird einem Abtastfrequenzumsetzer-Signalprozessor 2 gemäß 1 über einen Ausgangsanschluss Po2 zugeführt. Der Abtastfrequenzumsetzer- bzw. Abtastfrequenzumsetzungs-Signalprozessor 2 nimmt eine Frequenzumsetzung eines mit der eingangsseitigen Abtastfrequenz Fsi auftretenden Digitalsignals, welches von dem sendeseitigen Digitalgerät über einen Eingangsanschluss Pi3 zugeführt wird, unter Heranziehung des gemessenen Wertes RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses vor und gibt ein Digitalsignal mit der ausgangsseitigen Abtastfrequenz Fso an das empfangsseitige Digitalgerät über einen Ausgangsanschluss Po1 ab.
Auf diese Weise ist die konventionelle Abtastfrequenz-Umsetzungsvorrichtung, die zur Ausführung der Frequenzumsetzungsverarbeitung unter Heranziehung des gemessenen Wertes RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnis verwendet wird, durch die Eingangs-/Ausgangs-Abtastfrequenzverhältnis-Mess- und Erzeugungsschaltung 1 gegeben.
Im übrigen sei angemerkt, dass dann, wenn die eingangsseitige Abtastfrequenz Fsi auf der Sendeseite (oder die ausgangsseitige Abtastfrequenz Fso auf der Empfangsseite) sich in der Mitte der Umsetzungsverarbeitung der Abtastfrequenz ändert, der gemessene Wert RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses, der durch die Eingangs-/Ausgangs-Abtastfrequenzverhältnis-Mess- und Erzeugungsschaltung 1 ermittelt wird bzw. worden ist, zu einem Wert hin geht, der sich zwischen den aufeinanderfolgenden Messperioden T des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses schnell schritt- bzw. stufenweise ändert, wie dies beispielsweise in 3 veranschaulicht ist. In einem solchen Fall wird mit der konventionellen Abtastfrequenz-Umsetzungsvorrichtung mit Rücksicht darauf, dass der gemessene Wert RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses so, wie er ist, zur Ausführung der Frequenzumsetzungsverarbeitung herangezogen wird, eine temporäre Signal- bzw. Wellenverzerrung im ausgangsseitigen Digitalsignal erzeugt, was zu der Verschlechterung der Frequenzumsetzungsgenauigkeit führen kann.
Es ist versucht worden, in einem solchen Fall den gemessenen Wert RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses zu integrieren und den integrierten Wert zur Verringerung der Änderung dem Abtastfrequenzumsetzer-Signalprozessor 2 zuzuführen. Während es bezüglich der Abtastfrequenz-Umsetzungsvorrichtung erforderlich ist, dass die Abtastfrequenz des eingangsseitigen Digitalsignals in Echtzeit umgesetzt wird, da es eine beträchtlich lange Zeitspanne in Anspruch nimmt, die Änderung durch die Integration hinreichend zu verringern, wird jedoch eine nennenswerte Zeitverzögerung hervorgerufen, bis der integrierte gemessene Wert des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses dem Abtastfrequenzumsetzer-Signalprozessor 2 entsprechend dem Versuchsverfahren zugeführt wird. Daher ist das Versuchsverfahren für die Anwendung bei der Abtastfrequenz-Umsetzungsvorrichtung nicht geeignet.
In US 5.475.628 ist ein synchroner Digitalabtastraten-Umsetzer angegeben, der einen RAM-Speicher zur Speicherung von eingangsseitigen Datenwerten und einen ROM-Speicher zur Speicherung eines reduzierten Satzes von Interpolationskoeffizienten enthält; dabei werden Eingangsdaten in den RAM-Speicher mit der eingangsseitigen Abtastrate geschrieben. Ausgangs-Abtastproben werden von einer Multiplizier-/Akkumulier-Maschine bereitgestellt, die bei einem gegebenen Strom von Eingangsdaten und Filterkoeffizienten ausgangsseitige Proben bzw. Abgabeproben mit der Abgabe- bzw. Ausgangsfrequenz erzeugt.
In Anbetracht derartiger Aspekte besteht eine Aufgabe der vorliegenden Erfindung darin, eine Abtastfrequenz-Umsetzungsvorrichtung bereitzustellen, die imstande ist, die Verschlechterung der Frequenzumsetzungsgenauigkeit zu verhindern, welche aus der Änderung bzw. Variation des gemessenen Wertes RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses resultiert, ohne der Echtzeitanforderung zu genügen.
Die vorliegende Erfindung stellt eine Abtastfrequenz-Umsetzungsvorrichtung zur Umsetzung eines eingangsseitigen ersten Digitalsignals, welches eine Abtastfrequenz Fsi besitzt, in ein zweites Digitalsignal bereit, welches eine ausgangsseitige Abtastfrequenz Fso besitzt, für dessen Abgabe, umfassend:
eine Eingangssignal-Systemreferenztakterzeugungseinrichtung zur Erzeugung eines Taktes mit einer Frequenz von N × Fsi, die N-Mal so hoch ist wie die genannte eingangsseitige Abtastfrequenz, wobei N eine positive ganze Zahl ist,
eine Ausgangssignal-Systemreferenztakterzeugungseinrichtung zur Erzeugung eines Taktes mit der genannten ausgangsseitigen Abtastfrequenz Fso,
eine Eingangs-/Ausgangs-Abtastfrequenzverhältnis-Messeinrichtung zum Messen eines Verhältnisses der genannten eingangsseitigen Abtastfrequenz Fsi zu der genannten ausgangsseitigen Abtastfrequenz Fso,
eine eine lineare Interpolation vornehmende Interpolationseinrichtung zum linearen Interpolieren des durch die genannte Eingangs-/Ausgangs-Abtastfrequenzverhältnis-Messeinrichtung gemessenen Verhältnisses,
eine Überabtastungseinrichtung zum Überabtasten des genannten ersten Digitalsignals, welches die eingangsseitige Abtastfrequenz Fsi aufweist,
eine Speichereinrichtung zum temporären Speichern des durch die genannte Überabtastungseinrichtung mittels Überabtastung abgetasteten ersten Digitalsignals,
eine Adressenerzeugungseinrichtung zum Erzeugen einer Leseadresse für das erste Digitalsignal von der genannten Speichereinrichtung auf der Grundlage eines durch die eine lineare Interpolation vornehmende Interpolationseinrichtung interpolierten linearen Interpolationswertes
und eine Umsetzeinrichtung zum Interpolieren des aus der genannten Speichereinrichtung auf der Grundlage der durch die genannte Adressenerzeugungseinrichtung erzeugten Leseadresse ausgelesenen ersten Digitalsignals, um dadurch das betreffende erste Digitalsignal in das genannte zweite Digitalsignal umzusetzen, welches die ausgangsseitige Abtastfrequenz Fso aufweist.
Die Abtastfrequenz-Umsetzungsvorrichtung gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass in der Abtastfrequenz-Umsetzungsvorrichtung, in der dann, wenn ein erstes Digitalsignal mit der Abtastfrequenz Fsi in ein zweites Digitalsignal mit einer beliebigen ausgangsseitigen Abtastfrequenz Fso umgesetzt wird, das Verhältnis zwischen der eingangsseitigen Abtastfrequenz Fsi und der ausgangsseitigen Abtastfrequenz Fso ermittelt wird und dass dieses Eingangs-/Ausgangs-Abtastfrequenzverhältnis als Steuergröße für die Abtastfrequenzumsetzung herangezogen wird; die Vorrichtung umfasst einen Pufferspeicher zur temporären Speicherung des ersten Digitalsignals, eine Betriebseinrichtung zur Ausführung einer Interpolationsverarbeitung bezüglich des Ein-gangs-/Ausgangs-Abtastfrequenzverhältnisses zu jedem regulären Zeitpunkt und eine Berechnungseinrichtung, die eine Leseadresse des Pufferspeichers auf der Grundlage des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses berechnet, welches durch die Betriebseinrichtung interpoliert ist.
Entsprechend der vorliegenden Abtastfrequenz-Umsetzungsvorrichtung wird die schnelle Änderung des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses durch Interpolieren des Ein-gangs-/Ausgangs-Abtastfrequenzverhältnisses zu jedem regulären Zeitpunkt durch die Betriebseinrichtung hinreichend verringert. Auf der Grundlage des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses, dessen Änderung hinreichend verringert ist, werden verschiedene Signalverarbeitungen für die Frequenzumsetzung, wie die Berechnung der Leseadresse des Pufferspeichers durch die Berechnungseinrichtung und so weiter ausgeführt. Folglich ist es möglich, das ausgangsseitige Digitalsignal zu erlangen, welches keine temporäre Signal- bzw. Wellenverzerrung aufweist, die aus der schnellen Änderung des ursprünglichen Eingangs-/Ausgangs-Abtastfrequenzverhältniswertes resultiert.
Darüber hinaus ist eine Zeitspanne, die für eine hinreichende Verringerung der Änderung durch die betreffende Interpolation erforderlich ist, extrem kürzer im Vergleich zu der Zeitspanne, die für eine hinreichende Verringerung der Änderung durch die Integration benötigt wird. Daher kann der Echtzeitanforderung für die Umsetzungsverarbeitung in der Abtastfrequenz-Umsetzungsvorrichtung adäquat genügt werden.
Die vorliegende Erfindung wird aus der folgenden Beschreibung, die lediglich beispielhaft gegeben wird, unter Bezugnahme auf die beigefügten Zeichnungen näher verständlich werden. In den Zeichnungen zeigen
1 ein Blockdiagramm, welches einen schematischen Aufbau einer Abtastfrequenz-Umsetzungsvorrichtung zeigt,
2 ein Blockdiagramm, welches ein Beispiel des Aufbaus der Eingangs-/Ausgangs-Abtastfrequenzverhältnis-Mess- und -Erzeugungsschaltung 1 in 1 zeigt,
3 ein Diagramm, welches ein Beispiel eines gemessenen Wertes RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses veranschaulicht,
4 ein Blockdiagramm, welches eine Abtastfrequenz-Umsetzungsvorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht,
5 ein Blockdiagramm, welches ein Beispiel des Aufbaus einer in 4 dargestellten, eine lineare Interpolation vornehmenden Betriebsschaltung veranschaulicht,
6 ein Diagramm, welches ein Beispiel der Interpolationsverarbeitung in der in 4 dargestellten, eine lineare Interpolation vornehmenden Betriebsschaltung veranschaulicht,
7 ein Diagramm, welches ein Beispiel des linear interpolierten Wertes RS-L des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses veranschaulicht,
8 ein Diagramm, welches ein Beispiel der Signalverarbeitung des in 4 dargestellten Abtastfrequenzumsetzungs-Signalprozessors veranschaulicht,
9 ein Diagramm, welches ein Beispiel des Aufbaus eines in 8 dargestellten Ringpufferspeichers veranschaulicht,
10 ein Blockdiagramm, welches eine Abtastfrequenz-Umsetzungsvorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung veranschaulicht,
11 ein Blockdiagramm, welches ein Beispiel des Aufbaus einer in 10 dargestellten Tiefpassfilter-Betriebsschaltung des IIR-Typs veranschaulicht,
12 ein Diagramm, welches eine Abtastfrequenz-Umsetzungsvorrichtung gemäß einer noch weiteren Ausführungsform der vorliegenden Erfindung veranschaulicht, und
13 ein Blockdiagramm, welches ein Beispiel des Aufbaus einer in 12 dargestellten Tiefpassfilter-Betriebsschaltung vom FIR-Typ veranschaulicht.
Beschreibung der bevorzugten Ausführungsformen
Nachstehend werden unter Bezugnahme auf die beigefügten Zeichnungen Ausführungsformen gemäß der vorliegenden Erfindung im Einzelnen beschrieben. 4 zeigt eine Ausführungsform der Abtastfrequenz-Umsetzungsvorrichtung gemäß der vorliegenden Erfindung; bei dieser Ausführungsform sind entsprechende Einzelteile, die jenen von 1 entsprechen, mit denselben Bezugszeichen bezeichnet, und ihre detaillierte Beschreibung wird weggelassen. In dieser Abtastfrequenz-Umsetzungsvorrichtung wird der gemessene Wert RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses von der Eingangs-/Ausgangs-Abtastfrequenzverhältnis-Mess- und -Erzeugungsschaltung 1 an eine eine lineare Interpolation vornehmende Betriebsschaltung 7 abgegeben.
Die eine lineare Interpolation vornehmende Betriebsschaltung 7 umfasst, wie beispielsweise in 5 veranschaulicht ist, Register 11 und 12 zum sequentiellen Übertragen und Festhalten der beiden gemessenen Werte RS(i) und RS(i+1) des von der Eingangs-/Ausgangs-Abtastfrequenzverhältnis-Mess- und -Erzeugungsschaltung 1 über einen Eingangsanschluss Pi4 aufeinanderfolgend abgegebenen Eingangs-/Ausgangs-Abtastfrequenzverhältnisses, einen Multiplizierer 13 zum Multiplizieren des vorhergehenden gemessenen Wertes RS(i), der in dem Register 12 festgehalten ist, mit einem linearen Interpolationskoeffizienten C-LIP(L) für einen zuvor gemessenen Wert, der ein Gewichtungskoeffizienten der linearen Interpolation ist, einen Multiplizierer 14 zum Multiplizieren des folgenden gemessenen Wertes RS(i+1), der in dem Register 11 festgehalten ist, mit einem linearen Interpolationskoeffizienten C-LIP(T) für einen folgenden gemessenen Wert, der ein Gewichtungskoeffizient der linearen Interpolation ist, und einen Addierer 15 zum Addieren der Ausgangssignale der Multiplizierer 13 und 14.
Der lineare Interpolationskoeffizient C-LIP(L) für den zuvor gemessenen Wert stellt denjenigen Koeffizienten dar, dass dessen Anfangs- bzw. Ausgangswert 1 beträgt und dass dessen Wert linear als bzw. mit (n-1)/n, (n-2)/n, etc. in jeder Verarbeitungszeitspanne To der Abtastfrequenzumsetzung abnimmt, deren Länge gegeben ist mit 1/n der Messzeitspanne T des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses (wobei n eine ganze Zahl ist, die gleich 2 oder größer ist), wobei der Endwert des betreffenden Koeffizienten zu 0 geht, wenn die Zeitspanne T vergangen ist. Umgekehrt stellt der lineare Interpolationskoeffizient C-LIP(T) für den folgenden gemessenen Wert den Koeffizienten dar, dass dessen Anfangswert 0 ist und dass dessen Wert mit jeder Verarbeitungszeitspanne To linear zunimmt als bzw. mit 1/n, 2/n, etc. und dass dessen Endwert zu 1 geht, wenn die Zeitspanne T vergangen ist.
Wenn die Werte RS2 und RS3 des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses beispielsweise, wie in 6 veranschaulicht, in den jeweiligen Registern 11 bzw. 12 als RS(i) bzw. als RS(i+1) festgehalten werden, dann werden demgemäß mit Rücksicht darauf, dass die Multiplizierergebnisse der Multiplizierer 13 und 14 auf den in der Zeichnung gestrichelt dargestellten Linien L1 und L2 eingestellt sind, die Additionsergebnisse des Addierers 15 so sein, wie dies durch X-Markierungen auf einer Linie dargestellt ist, welche RS2 und RS3 verbindet. Wenn RS1 und RS2 in der Figur gegeben sind mit RS(i) bzw. mit RS(i+1), werden die Additionsergebnisse des Addierers 15 in entsprechender Weise so sein, wie dies durch X-Markierungen auf einer Linie angegeben ist, die RS1 und RS2 verbindet; wenn RS3 und RS4 in der Figur gegeben sind mit RS(i) bzw. mit RS(i+1), werden die Addierergebnisse des Addierers 15 so sein, wie dies durch die X-Markierungen gegeben sein, die auf einer RS3 und RS4 verbindenden Linie angegeben sind. Auf diese Weise werden linear interpolierte Werte RS-L des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses erhalten, in welchen jeder gemessene Wert RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses dadurch linear interpoliert ist, dass er in n-gleiche Teile aufgeteilt ist. Die für eine solche Interpolationsverarbeitung in der eine lineare Interpolation vornehmenden Betriebsschaltung 7 erforderliche Zeitspanne ist wesentlich kürzer im Vergleich zu der Zeitspanne, die für eine ausreichende Verringerung der Änderung des gemessenen Wertes RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses beispielsweise durch die Integration erforderlich ist.
7 veranschaulicht den linear interpolierten Wert RS-L des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses, der durch lineare Interpolation des gemessenen Wertes RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses gemäß 3 in der eine lineare Interpolation vornehmenden Betriebsschaltung 7 erhalten wird. Daraus kann ersehen werden, dass die schnelle Änderung im Vergleich zu dem ursprünglichen gemessenen Wert RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses ausreichend herabgesetzt ist.
Im Hinblick auf die Koeffizienten C-LIP(L) und C-LIP(T) kann überdies beispielsweise eine (nicht dargestellte) CPU zur Steuerung der gesamten Abtastfrequenz-Umsetzungsvorrichtung diese Koeffizienten direkt abgeben und an die Multiplizierer 13 und 14 liefern, oder die CPU kann einen Koeffizientenspeicher auslesen, in welchem diese Koeffizienten gespeichert sind, um sie den Multiplizierer 13 und 14 zuzuführen.
Der linear interpolierte Wert RS-L des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses wird einem Abtastfrequenzumsetzer-Signalprozessor 8 in 4 über einen Ausgangsanschluss Po3 zugeführ. Der Abtastfrequenzumsetzer-Signalprozessor 8 setzt die Abtastungsfrequenz des Digitalsignals unter Heranziehung des linear interpolierten Wertes RS-L des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses von der eingangsseitigen Abtastungsfrequenz Fsi in die ausgangsseitige Abtastungsfrequenz Fso um.
8 veranschaulicht eine Signalverarbeitung in zeitlicher Folge in dem Abtastungsumsetzer-Signalprozessor 8. Das Digitalsignal mit der Abtastungsfrequenz Fsi, welches von dem sendeseitigen digitalen Gerät über den Eingangsanschluss Pi3 als serielles Signal zugeführt wird, wird mittels einer Eingangs-Schnittstelle bzw. mittels eines Eingangs-Interfaces (SI-PO) 21 zur Umsetzung von der seriellen Form in die parallele Form umgesetzt und mittels eines Dämpfungsgliedes 22 graduell bedämpft. Danach wird das resultierende Signal durch eine Vielzahl von Filtern für eine Überabtastung einer Überabtastung unterzogen (beispielsweise durch ein digitales Filter mit endlicher Impulsantwort (FIR-Filter) 23 der 171. Ordnung, durch ein FIR-Filter 24 der 35. Ordnung und durch ein FIR-Filter 25 der 19. Ordnung), und sodann wird das betreffende Signal als einer achtfachen Abtastung unterzogene Daten einem Ringpufferspeicher 26 zugeführt.
Der Ringpufferspeicher 26 besitzt eine Speicherkapazität von beispielsweise 64 Wörtern (eine Kapazität zur Speicherung der einer achtfachen Überabtastung unterzogenen Daten bezüglich 64 Abtastproben), und er besitzt 64 Adressen 0-63, die in einer Ringform zur Speicherung jeder einzelnen Abtastprobe gebildet sind, wie dies in 9 veranschaulicht ist.
Ein Wiederholungsabtastungs-Zeigergenerator 27 empfängt den eingangsseitigen Signalsystem-Referenztakt 128 Fsi als eines seiner Eingangssignale von dem sendeseitigen digitalen Gerät. Der Wiederholungsabtastungs-Zeigergenerator 27 gibt wiederholt in Folge die Adressen 0-63 des Ringpufferspeichers 26 als Schreibadressen auf der Grundlage eines Taktsignals mit einer Frequenz ab, die das Achtfache der eingangsseitigen Abtastfrequenz Fsi beträgt. Infolgedessen werden die individuellen achtfach abgetasteten Daten sequentiell in die Speicherabschnitte bzw. -regionen der Adressen 0-63 eingeschrieben.
Darüber hinaus erhält der Wiederholungsabtastungs-Zeigergenerator 27 den linear interpolierten Wert RS-L des Eingangs-/Ausgangs-Abtastungsfrequenzverhältnisses von der eine lineare Interpolation vornehmenden Betriebs- bzw. Operationsschaltung 7 sowie den Ausgangssignal-Systemreferenztakt von dem empfangsseitigen digitalen Gerät. Der Wiederholungsabtastungs-Zeigergenerator 27 addiert den linear interpolierten Wert RS-L (wie oben beschrieben, da der Zähler 5 der Fsi/Fso-Zählerschaltung 3 eine Wortlänge von 19 Bits aufweist und da RS-L ebenfalls ein Wert von 19 Bits ist) des Eingangs-/Ausgangs-Abtastungsfrequenzverhältnisses von der eine lineare Interpolation vornehmenden Betriebsschaltung 7 zu jeder Zeitspanne eines Taktsignals mit einer Frequenz vom Achtfachen der ausgangsseitigen Abtastfrequenz Fso auf, um Wiederholungs- bzw. Neuabtastungs-Adressendaten von 24 Bits zu berechnen.
In dieser Hinsicht wird der gemessene Wert Rs des Eingangs-/Ausgangs-Abtastungsfrequenzverhältnisses, der den Ursprung des linear interpolierten Wertes RS-L des Eingangs-/Ausgangs-Abtastungsfrequenzverhältnisses darstellt, durch Messen des Eingangssignal-Systemreferenztaktes 128 Fsi (das heißt des Taktsignals mit einer Frequenz vom 16 = 2⁴-fachen der achtfach überabgetasteten Daten) über eine Zeitspanne vom 4096 = 2¹²-fachen der Zeitspanne der ausgangsseitigen Abtastfrequenz Fso erhalten. Daher entspricht ein Wert vom 1/(2⁴ × 2¹²) = 1/2¹⁶-fachen der Wiederholungs- bzw. Neuabtastungs-Adressendaten einer Abtastprobe der achtfach überabgetasteten Daten in dem Ringpufferspeicher 26. Somit werden die oberen 6 Bits anstatt der unteren 18 Bits der Wiederholungs- bzw. Neuabtastungs-Adressendaten als Leseadresse (2⁶ = 64 Adressen) des Ringpufferspeichers 26 herangezogen, und die unteren 18 Bits werden als Daten für die Interpolationsverarbeitung verwendet.
In diesem Zusammenhang werden die oberen 6 Bits der 18 Bits umfassenden Daten für die Interpolationsverarbeitung als Leseadresse (Phasen-Adresse) eines Koeffizienten-ROM-Speichers in einem FIR-Filter 28 für die polynomiale Interpolation herangezogen, während die unteren 12 Bits der betreffenden Daten als Leseadresse (Netz-Adresse) von 4096 Interpolationskoeffizienten eines Linear-Interpolators 29 für eine lineare Interpolation herangezogen werden, die eine Aufteilung in 4096 = 2¹² gleiche Teile vornimmt. Ferner führt das FIR-Filter 28 beispielsweise eine polynomiale Lagrange-Interpolation der siebten Ordnung aus, bei der die achtfach überabgetasteten Daten von acht Abtastproben, bei denen es sich um die Summe der vorhergehenden vier Abtastproben und der folgenden vier Abtastproben einer Ziel-Ausgangsprobe handelt, verwendet werden, wie dies bekannt ist. Falls angenommen wird, dass die Leseadresse des Ringpufferspeichers 26 beispielsweise eine Adresse der achtfach überabgetasteten Daten unmittelbar vor der Ziel-Ausgangs- bzw. -Abgabeprobe angibt, dann werden die achtfach überabgetasteten Daten der acht Adressen, welche die Summe der betreffenden Adressen und der drei Adressen unmittelbar davor sowie der vier Adressen unmittelbar danach darstellen, sequentiell auf der Grundlage dieser Leseadressen aus dem Ringpufferspeicher 26 ausgelesen.
Im Hinblick auf das FIR-Filter 28 beträgt die Anzahl der Abgriffe (die Anzahl der Multiplizierer) beispielsweise 8, und dessen Koeffizienten-ROM-Speicher speichert in jedem Abschnitt von acht Abtastproben (acht Abschnitte insgesamt) der achtfach überabgetasteten Daten 64 Interpolationskoeffizienten (64 × 8 = 512 insgesamt); diese Koeffizienten sind in 64 Gruppen aufgeteilt, deren jede Gruppe acht Interpolationskoeffizienten enthält, deren aufgeteilte Positionen (Phase) in dem Fall, dass jeder Abschnitt in 64 Teile aufgeteilt ist, einander entsprechen. Die Phasenadresse von 6 Bits von dem Wiederholungs- bzw. Neuabtastungs-Zeigergenerator 27 zeigt auf irgendeine Gruppe der 64 = 2⁶ Gruppen. Die acht Interpolationskoeffizienten in der betreffenden Gruppe werden auf der Grundlage der Phasenadresse sequentiell aus dem Koeffizienten-ROM-Speicher ausgelesen.
In dem FIR-Filter 28 werden die acht Interpolationskoeffizienten an einer aufgeteilten Position unmittelbar vor der Ziel-Ausgangs- bzw. -Abgabeprobe zuerst aus dem Koeffizienten-ROM-Speicher entsprechend der Phasenadresse ausgelesen. Diese acht Interpolationskoeffizienten und die acht Abtastproben der aus dem Ringpufferspeicher 26 ausgelesenen, achtfach überabgetasteten Daten werden miteinander in den entsprechenden Multiplizierern multipliziert, und die Ausgangssignale der Multiplizierer werden addiert. Dadurch wird eine Interpolation der Daten X1 an der abgeteilten Position unmittelbar vor der zu ermittelnden Ziel-Abgabeprobe bewirkt. Anschließend werden die acht Interpolationskoeffizienten an einer abgeteilten Position unmittelbar nach der Ziel-Abgabe-Abtastprobe aus dem Koeffizienten-ROM-Speicher entsprechend der Phasenadresse ausgelesen. Diese acht Interpolationskoeffizienten und die acht Abtastproben der aus dem Ringpufferspeicher 26 ausgelesenen achtfach überabgetasteten Daten werden in den entsprechenden Multiplizierern jeweils miteinander multipliziert; die Ausgangssignale der Multiplizierer werden addiert, wodurch eine Interpolation von Daten X2 an der abgeteilten Position unmittelbar nach der zu ermittelnden Ziel-Abgabe-Abtastprobe bewirkt wird.
In einem eine lineare Interpolation vornehmenden Linear-Interpolator 29 wird durch gemeinsames Multiplizieren der durch das FIR-Filter 28 ermittelten Interpolationsdaten X1, X2 und der Interpolationskoeffizienten 1-α, α, die durch die Netzadresse von dem Wiederholungs- bzw. Neuabtastungs-Zeigergenerator 27 angegeben sind, ein Interpolationsdatenwert (1-α)X1 + αX2 von der Ziel-Abgabe-Abtastprobe ermittelt.
Derartige Verarbeitungen werden zu jeder Zeitspanne des Taktsignals mit der Frequenz vom Achtfachen der ausgangsseitigen Abtastfrequenz Fso wiederholt ausgeführt, was dazu führt, dass Abtastdaten 8Fso mit der Frequenz vom Achtfachen der Abtastfrequenz Fso zu erhalten werden. Die Abtastfrequenz der Abtast- bzw. Abtastprobendaten 8 Fsi wird durch ein FIR-Filter als Dezimeter bzw. Zehner-Teiler herabgesetzt (beispielsweise durch ein FIR-Filter 30 der 19. Ordnung, durch ein FIR-Filter 31 der 35. Ordnung und durch ein FIR-Filter 32 der 171. Ordnung). Damit ist ermöglicht, Abtast- bzw. Abtastprobendaten Fso mit der ausgangsseitigen Abtastfrequenz Fso zu erhalten. Diese Abtast- bzw. Abtastprobendaten Fso werden durch eine Ausgangs-Schnittstelle bzw. durch ein Ausgangs-Interface (PO-IS) 33 einer Parallel-Serien-Umsetzung zu einem seriellen Signal unterzogen, welches über den Ausgangsanschluss Po1 zu dem empfangsseitigen digitalen Gerät übertragen wird.
Während die zuvor genannte Signalverarbeitung in dem Abtastungsfrequenzumsetzer-Signalprozessor 8 ausschließlich durch eine Hardware-Schaltung implementiert bzw. realisiert sein kann, kann die betreffende Signalverarbeitung auch dadurch realisiert sein, dass ein Mikroprozessor veranlasst wird, ein eine solche Signalverarbeitung beschreibendes Programm auszuführen.
Wie oben beschrieben, werden die Abtastdaten bzw. die Abtastprobendaten, die aus dem Ringpufferspeicher 26 ausgelesen und auf der Grundlage des addierten Wertes RS-L interpoliert werden, nicht eine solche temporäre Wellenformverzerrung einschließen, wie sie in dem Fall eingeschlossen ist, dass die Abtastprobendaten ausgelesen und auf der Grundlage des gemessenen Wertes RS selbst aus dem Eingangs-/Ausgangs-Abtastfrequenzverhältnis interpoliert werden, da der linear interpolierte Wert RS-L des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses der Wert ist, dessen schnelle Änderung hinreichend verringert ist. Daher wird die Verschlechterung der Frequenzumsetzungsgenauigkeit, die sich aus der Änderung des gemessenen Wertes RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses ergibt, verhindert. In einem Ergebnis eines Experiments, bei dem die in 4 dargestellte, eine lineare Interpolation vornehmende Betriebsschaltung 7 tatsächlich benutzt wurde, war ein Umsetzungsfehler auf innerhalb von 20 Bits eingeschränkt, so dass eine hohe Genauigkeit der Frequenzumsetzung realisierbar war.
Überdies ist, wie oben beschrieben, die für die Interpolationsverarbeitung in der eine lineare Interpolation vornehmenden Betriebsschaltung 7 erforderliche Zeitspanne extrem kurz. Als Ergebnis des obigen Experiments trat nahezu keine Zeitverzögerung bei der Abgabe des linear interpolierten Wertes RS-L des Eingangs-/Ausgangs-Abtastungsfrequenzverhältnisses von der eine lineare Interpolation vornehmende Betriebsschaltung 7 an den Abtastungsfrequenzumsetzer-Signalprozessor 8 auf. Daher wurde der Echtzeitanforderung bezüglich der Umsetzungsverarbeitung in der Abtastfrequenz-Umsetzungsvorrichtung hinreichend genügt.
Während bei dieser Ausführungsform die eine lineare Interpolation vornehmende Betriebsschaltung 7 vorgesehen ist, die den gemessenen Wert RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses linear interpoliert, kann im übrigen eine Interpolations-Betriebsschaltung, welche die polynomiale Interpolation des gemessenen Wertes RS des Eingangs-/Ausgangs-Abtastungsfrequenzverhältnisses ausführt, anstelle der eine lineare Interpolation vornehmenden Betriebsschaltung vorgesehen sein.
Obwohl bei dieser Ausführungsform der Ringpufferspeicher 26 in dem Abtastfrequenzumsetzer-Signalprozessor 8 zur temporären Speicherung der digitalen Signale in der Mitte der Frequenzumsetzung vorgesehen ist, kann darüber hinaus ein anderer Pufferspeicher als der Ringpufferspeicher zur temporären Speicherung der digitalen Signale vorgesehen sein.
In 10 ist eine weitere Ausführungsform der Abtastfrequenz-Umsetzungsvorrichtung veranschaulicht, in der Einzelteile, die jenen von 4 und von 5 entsprechen, mit denselben Bezugszeichen bezeichnet sind, um ihre detaillierte Beschreibung wegzulassen. Bei dieser Abtastfrequenz-Umsetzungsvorrichtung wird der gemessene Wert RS des Eingangs-/Ausgangs-Abtastungsfrequenzverhältnisses von der Eingangs-/Ausgangs-Abtastungsfrequenzverhältnis-Mess- und -Erzeugungsschaltung 1 an eine Tiefpassfilter-Betriebsschaltung 9 vom Typ mit einer unendlichen Impulsantwort (IIR) abgegeben.
Die Tiefpassfilter-Betriebsschaltung 9 vom IIR-Typ besteht beispielsweise aus einem IIR-Filter zweiter Ordnung, wie dies in 11 veranschaulicht ist, bei dem der jeweiligen gemessene Wert RS(i) des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses, ein Wert α·RS(i-1) des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses einer Messperiode, bevor dieser mit einem Filterkoeffizienten a in einem Multiplizierer 42 über ein Verzögerungselement 41 (die Verzögerungszeit = Messzeitspanne T) und einem Wert b·RS(i-2) des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses zwei Messzeitspannen zuvor, der mit einem Filterkoeffizienten b in einem Multiplizierer 44 über die Verzögerungselemente 41 und 43 (die Verzögerungszeit = Messzeitspanne T) multipliziert wird, in Addierern 45 und 46 zusammenaddiert werden.
Da eine Hochfrequenzkomponente des gemessenen Wertes RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses durch Ausführen einer derartigen umlaufenden multiplikativen und additativen Operation entfernt wird, kann ein gemessener Wert des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses RS-IILPF erhalten werden, in welchem eine Größen- bzw. Betragsänderung hinreichend reduziert ist. Wie in 10 veranschaulicht, wird dieser gemessene Wert RS-IILPF des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses dem Abtastfrequenzumsetzer-Signalprozessor 8 zugeführt. In dem Abtastfrequenzumsetzer-Signalprozessor 8 wird die Frequenzumsetzung des Digitalsignals dadurch ausgeführt, dass die Signalverarbeitung, wie sie in 8 veranschaulicht ist, unter Heranziehung des bemessenen Wertes RS-IILPF des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses ausgeführt wird.
Sogar in dem Fall, dass die Zeitverzögerungen der Verzögerungselemente 41 und 43 anders sein können als T (beispielsweise eine Zeitspanne, die kürzer ist als 7, wie 1/2 T oder 1/4 T), ist es überdies auch möglich, den gemessenen Wert RS-IILPF des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses zu erhalten, in welchem die Änderungsgröße hinreichend verringert ist.
Darüber hinaus kann das IIR-Filter, dessen Ordnung von der zweiten Ordnung verschieden ist, selbstverständlich als Tiefpassfilter-Betriebsschaltung 9 des IIR-Tpys verwendet werden.
12 zeigt eine noch weitere Ausführungsform der Abtastfrequenz-Umsetzungsvorrichtung, in der Einzelteile, die jenen von 4 und von 5 entsprechen, mit denselben Bezugszeichen bezeichnet sind, um deren detaillierte Beschreibung wegzulassen. Bei dieser Abtastfrequenz-Umsetzungsvorrichtung wird der gemessene Wert RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses von der Eingangs-/Ausgangs-Abtastfrequenzverhältnis-Mess- und -Erzeugungsschaltung 1 an eine Tiefpassfilter-Betriebsschaltung 10 vom FIR-Typ abgegeben.
Die Tiefpassfilter-Betriebsschaltung 10 vom FIR-Typ besteht beispielsweise aus einem FIR-Filter der vierten Ordnung, wie dies in 13 veranschaulicht ist. In diesem Filter werden jeder Wert a·RS(i) des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses, welcher in einem Multiplizierer 51 mit einem Filterkoeffizienten a multipliziert ist, ein Wert b·RS(i-1) des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses eine Messzeitspanne zuvor, der in einem Multiplizierer 53 durch ein Verzögerungselement 52 (die Verzögerungszeit = Messzeitspanne T) multipliziert ist, ein Wert c·RS(i-2) des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses zwei Messzeitspannen zuvor der durch einen Filterkoeffizienten C in einem Multiplizierer 55 durch Verzögerungselemente 52 und 54 multipliziert ist (die Verzögerungszeit = Messzeitspanne T), ein Wert d·RS(i-3) des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses drei Messzeitspannen zuvor, der in einem Multiplizierer 57 mit einem Filterkoeffizienten d durch Verzögerungselemente 52, 54 und 56 multipliziert ist (die Verzögerungszeit = die Messzeitspanne T), und ein Wert e·RS(i-4) des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses vier Messzeitspannen zuvor, der mit einem Filterkoeffizienten e in einem Multiplizierer 59 durch Verzögerungselemente 52, 54, 56 und 58 multipliziert ist (die Verzögerungszeit = Messzeitspanne T), zusammen addiert (in der Figur ist die Addiereinrichtung der Einfachheit halber durch einen einzigen Addierer 60 dargestellt).
Da eine Hochfrequenzkomponente des gemessenen Wertes RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses dadurch entfernt ist, dass eine derartige multiplikative und additative Operation ausgeführt wird, kann ein gemessener Wert RS-FILPF des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses erzielt werden, in weichem ein Änderungsbetrag hinreichend verringert ist. Wie in 12 dargestellt, wird dieser gemessene Wert RS-FILPF des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses dem Abtastfrequenzumsetzer-Signalprozessor 8 zugeführt. In dem Abtastfrequenzumsetzer-Signalprozessor 8 wird die Frequenz des Digitalsignals durch Ausführen der Signalverarbeitung, wie sie in 8 veranschaulicht ist, unter Heranziehung des gemessenen Wertes RS-FILPF des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses umgesetzt.
Ferner kann in dem FIR-Filter gemäß 12 durch Einstellen bzw. Festlegen sämtlicher Filterkoeffizienten a, b, c, d, e auf 1/N (wobei N eine Zahl von Abgriffen (Multiplizierern) ist und in diesem Fall 5 beträgt) eine Mittelwertverschiebungs-Betriebsschaltung gebildet werden. Entsprechend einer derartigen Mittelwertverschiebungs-Betriebsschaltung kann ein gemessener Wert RS-IILPF des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses erlangt werden, in welchem ein Änderungsbetrag des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses auf 1/N verringert ist.
Überdies kann selbstverständlich ein FIR-Filter, dessen Ordnung verschieden ist von der vierten Ordnung, als Tiefpassfilter-Betriebsschaltung 10 vom FIR-Typ verwendet werden.
Überdies erübrigt es sich darauf hinzuweisen, dass die vorliegende Erfindung auf die vorstehenden Ausführungen nicht beschränkt ist und dass ohne Abweichung vom Schutzumfang der vorliegenden Erfindung verschiedene weitere Modifikationen vorgenommen werden können.
Wie oben beschrieben, ist es entsprechend der Abtastfrequenz-Umsetzungsvorrichtung gemäß der vorliegenden Erfindung sogar in dem Fall, dass sich der gemessene Wert RS des Eingangs-/Ausgangs-Abtastfrequenzverhältnisses aufgrund der eingangseitigen Abtastfrequenz Fsi (oder der ausgangsseitigen Abtastfrequenz Fso) ändern kann und in der Mitte der Verarbeitung der Abtastfrequenzumsetzung veränderlich ist, möglich, die Verschlechterung der daraus resultierenden Umsetzungsgenauigkeit zu verhindern, um eine hohe Genauigkeit der Frequenzumsetzung zu realisieren. Ferner ist es möglich, den Echtzeitanforderungen in der Abtastfrequenz-Umsetzungsvorrichtung hinreichend zu genügen, was vorteilhafte Effekte der vorliegenden Erfindung darstellt bzw. mit sich bringt.
Nach der Beschreibung von bevorzugten Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen ist einzusehen, dass die vorliegende Erfindung auf die oben erwähnten Ausführungsformen nicht beschränkt ist und dass verschiedene Änderungen und Modifikationen daran von einem Durchschnittsfachmann vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen, wie er in den beigefügten Ansprüchen festgelegt ist.

Claims

Abtastfrequenz-Umsetzungsvorrichtung zur Umsetzung eines eingangsseitigen ersten Digitalsignals, welches eine Abtastfrequenz Fsi aufweist, in ein zweites Digitalsignal, welches eine ausgangsseitige Abtastfrequenz Fso aufweist, für dessen Abgabe, umfassend: eine Eingangssignal-Systemreferenztakterzeugungseinrichtung zur Erzeugung eines Taktes mit einer Frequenz von N × Fsi, die N-Mal so hoch ist wie die genannte eingangsseitige Abtastfrequenz, wobei N eine positive ganze Zahl ist, eine Ausgangssignal-Systemreferenztakterzeugungseinrichtung zur Erzeugung eines Taktes mit der genannten ausgangsseitigen Abtastfrequenz Fso, eine Eingangs-/Ausgangs-Abtastfrequenzverhältnis-Messeinrichtung (1) zum Messen eines Verhältnisses der genannten eingangsseitigen Abtastfrequenz Fsi zu der genannten ausgangsseitigen Abtastfrequenz Fso, eine eine lineare Interpolation vornehmende Interpolationseinrichtung (7) zum linearen Interpolieren des durch die genannte Eingangs-/Ausgangs-Abtastfrequenzverhältnis-Messeinrichtung (1) gemessenen Verhältnisses, eine Überabtastungseinrichtung (23, 24, 25) zum Überabtasten des genannten ersten Digitalsignals, welches die eingangsseitige Abtastfrequenz Fsi aufweist, eine Speichereinrichtung (26) zum temporären Speichern des durch die genannte Überabtastungseinrichtung (23, 24, 25) mittels Überabtastung abgetasteten ersten Digitalsignals, eine Adressenerzeugungseinrichtung (27) zum Erzeugen einer Leseadresse für das erste Digitalsignal von der genannten Speichereinrichtung (26) auf der Grundlage eines durch die eine lineare Interpolation vornehmende Interpolationseinrichtung (7) interpolierten linearen Interpolationswertes und eine Umsetzeinrichtung (28, 29, 30, 31, 32) zum Interpolieren des aus der genannten Speichereinrichtung (26) auf der Grundlage der durch die genannte Adressenerzeugungseinrichtung (27) erzeugten Leseadresse ausgelesenen ersten Digitalsignals, um dadurch das betreffende erste Digitalsignal in das genannte zweite Digitalsignal umzusetzen, welches die ausgangsseitige Abtastfrequenz Fso aufweist.
Abtastfrequenz-Umsetzungsvorrichtung nach Anspruch 1, wobei die eine lineare Interpolation vornehmende Interpolationseinrichtung (7) durch ein Filter mit unbegrenztem Impulsansprechverhalten gebildet ist.
Abtastfrequenz-Umsetzungsvorrichtung nach Anspruch 1, wobei die eine lineare Interpolation vornehmende Interpolationseinrichtung (7) durch ein Filter mit begrenztem Impulsansprechverhalten gebildet ist.
Abtastfrequenz-Umsetzungsvorrichtung nach Anspruch 1, 2 oder 3, wobei die genannte Adressenerzeugungseinrichtung (27) den durch die eine lineare Interpolation vornehmende Interpolationseinrichtung (7) linear interpolierten linearen Interpolationswert mit dem genannten zweiten Digitalsignal, welches die ausgangsseitige Abtastfrequenz Fso aufweist, zur Erzeugung einer Mehrbit-Wiederholungsabtastungsadresse multipliziert.
Abtastfrequenz-Umsetzungsvorrichtung nach Anspruch 4, wobei die Bits hoher Wertigkeit der genannten Mehrbit-Wiederholungsabtastungsadresse als Leseadresse verwendet werden, die zum Lesen eines Koeffizienten eines Digitalfilters (28) zur Ausführung einer polynomen Interpolation benutzt wird.
Abtastfrequenz-Umsetzungsvorrichtung nach Anspruch 4 oder 5, wobei die Bits niedriger Wertigkeit der betreffenden Mehrbit-Wiederholungsabtastungsadresse als Leseadresse verwendet werden, die zum Lesen eines Interpolationskoeffizienten herangezogen wird, der für die Ausführung einer linearen Interpolation benutzt wird.