DE69729972T2

DE69729972T2 - Demodulator für ein pulsbreitenmoduliertes Signal

Info

Publication number: DE69729972T2
Application number: DE69729972T
Authority: DE
Inventors: David Mark Sugden; Andrew Martin Roberts
Original assignee: SWITCHED RELUCTANCE DRIVES Ltd; Switched Reluctance Drives Ltd
Current assignee: SWITCHED RELUCTANCE DRIVES Ltd; Nidec SR Drives Ltd
Priority date: 1996-04-30
Filing date: 1997-04-16
Publication date: 2005-07-21
Anticipated expiration: 2017-04-17
Also published as: SG55307A1; KR970072673A; US5905406A; EP0805579A3; TW418565B; DE69729972D1; GB9608819D0; MX9703195A; KR100442649B1; EP0805579B1; EP0805579A2

Description

Die vorliegende Erfindung betrifft einen Demodulator für ein pulsbreitenmoduliertes Signal und insbesondere einen solchen Demodulator zum Messen der Impulsbreite eines Signals mit einstellbarer Impulsfrequenz.
Die Übertragung von Informationen durch Verwenden von Impulsbreitenmodulation mit konstanter Impulsfrequenz ist wohlbekannt. In solchen Systemen beinhaltet ein Signal eine Reihe von Impulsen mit konstanter Frequenz, die "Hoch"- oder "An"-Periode des Impulses, und daher liefert die Breite die Information, zum Beispiel die getastete Amplitude eines Analogsignals. Die Information kann durch die "relative Einschaltdauer" dargestellt werden, das ist das Verhältnis zwischen der "An"-Periode des Impulses und der Summe der "An"-Periode und der "Aus"-Periode. Die Summe der "An"-Periode und der "Aus"-Periode ist die konstante Periode des Signals.
Ferner ist bekannt, daß Informationen mit einem veränderlichen frequenzimpulsbreitenmodulierten Signal übertragen werden können, das heißt, wenn die Signalperiode nicht konstant ist. Versuche wurden gemacht, Messungen solcher Signale durchzuführen unter Anwendung von analogen Techniken, z. B. mit einem Tiefpaßfilter, bei dem die durchschnittliche DC-Spannung gemessen wird. Solche Systeme setzen notwendigerweise aufwendige Analogkomponenten sowie eine besonderen Kalibrierung voraus.
GB-A-2016245 offenbart eine Decodieranordnung für digitale Datenübertragungen. Die ganze Periode eines PWM-Signals wird während der Dauer der Bit-Perioden unterschiedlicher binärer Werte nach oben und nach unten gezählt. Der Wert der Zählung am Ende der ganzen Periode wird als 'eins' oder 'null' bezeichnet, wie es am geeignetsten ist.
Es ist eine Aufgabe der Erfindung, einen Signaleingang und einen Setzeingang für ein Signal vorzusehen, das hinweisend ist für einen Vorgang während der PWM-Signalperiode, auf den der Zähler anspricht mit Setzen eines vorgegebenen ersten Werts, wobei der Aufwärts/Abwärtszähler auf einen, den ersten oder den zweiten Zustand des PWM-Signals bei dem Vorgang anspricht, um in einer Richtung vom ersten Wert zu zählen, und anschließend auf den anderen, den ersten bzw. den zweiten Zustand des PWM-Signals anspricht, um in der anderen Richtung zu zählen, so daß ein Ausgang des Aufwärts/Abwärtszählers ein Ausgangswert ist, der repräsentativ für die relative Einschaltdauer des PWM-Signals ist; dadurch gekennzeichnet, daß der Aufwärts/Abwärtszähler eine variable Zählrate hat; und der Demodulator ferner Zählraten-Setzmittel zum Setzen der Zählrate des Zählers umfaßt, um von dem ersten Wert über die PWM-Signalperiode zu einem vorgegebenen zweiten Wert zu zählen.
Die Erfindung erstreckt sich auch auf ein Verfahren zum Demodulieren eines PWM-Signals wie in Anspruch 14 definiert ist.
Die Erfindung sieht einen Demodulator vor, der für hohe und tiefe Teile des PWM-Signals in umgekehrten Richtungen zählt. Der Endwert des Aufwärts- und Abwärtszählens am Ende der PWM-Signalperiode ist äquivalent mit der relativen Einschaltdauer des PWM-Signals.
Die Erfindung kann eingerichtet werden zum Demodulieren von PWM-Signalen, in denen die Periode, und damit die Frequenz, einstellbar ist. Das geschieht durch Verketten der Zählrate mit der vorherrschenden PWM-Signalperiode. Durch diese Korrelation wird die Zählrate auf die PWM-Signalperiode eingeregelt, so daß die Rate höher wird, wenn die Periode kurz ist, und niedriger für eine längere Periode.
Vorzugsweise beinhaltet der Demodulator einen Frequenzmultiplikator mit einem System-Takteingang, einen Hochzähler, einen Auffang-Zwischenspeicher, der so eingerichtet ist, daß er bei der Anstiegsflanke jedes PWM-Signals umschaltet, einen programmierbaren Teiler, und einen Teiler mit einem festen Verhältnis, der so eingerichtet ist, daß er durch den Zählbereichwert teilt, wobei der Hochzähler so eingerichtet ist, daß er mit der Systemtaktrate geteilt durch den Festverhältnisteiler nach oben zählt, und eine maximale Hochzählung an den Zwischenspeicher ausgibt, und der programmierbare Teiler so eingerichtet ist, daß er den Hochzählwert vom Zwischenspeicher erhält und die Systemtaktfrequenz durch den hochgetakteten Zählerwert teilt. Der Zählbereichwert kann bestimmt werden durch Ableiten der Mindestanzahl der Hochzählungen des Hochzählers im Frequenzmultiplikator innerhalb einer als Minimum festgelegten PWM-Periode, um einen gewünschten Fehlerwert zu erhalten. So kann das System so konfiguriert werden, daß es innerhalb einer erwünschten Fehlertoleranz arbeitet.
Der Demodulator kann so angeordnet werden, daß er ein "Kein-PWM"-Signal ausgibt, wenn die PWM-Frequenz unter einen festgelegten Wert absinkt. Der Hochzähler des Frequenzmultiplikators kann einen vorgegebenen maximalen Hochzählwert beinhalten und der Demodulator kann so angeordnet werden, daß er ein "Kein-PWM"-Signal abgibt, wenn der maximale Hochzählwert überschritten wird.
Die vorliegende Erfindung kann auf verschiedene Weise in die Praxis umgesetzt werden, von denen hier nachstehend einige beispielhaft beschrieben werden unter Bezugnahme auf die begleitenden Zeichnungen, in denen:
1 den Betrieb eines grundlegenden Hoch/Tiefzählers zeigt;
2 ist ein Blockschaltbild eines Demodulators gemäß einer Ausführungsform der vorliegenden Erfindung;
3 zeigt den Betrieb eines Hoch/Tiefzählers mit Einführung eines Fehlerfaktors; und
4 zeigt die Quantisierungseffekte eines Frequenzmultiplikators.
Eine zu messende impulsbreitenmodulierte Wellenform wird von einer externen Quelle generiert, z. B. aus der Abtastung einer analogen Wellenform. Das Analysensystem der vorliegenden Erfindung ist vorzugsweise eingebaut in eine anwendungsspezifische integrierte Schaltung (ASIC – Application Specific Integrated Circuit) und die Wellenform wird in die ASIC eingegeben. Das System ist auch geeignet für das Eingliedern in ein frei programmierbares logisches Feld (Field Programmable Gate Array).
Die Demodulierung des Signals wird zunächst unter Bezugnahme auf 1 beschrieben. Ein Abtast-PWM-Signal wird unten in der Figur gezeigt, mit einem hohen Wert "Eins" und einem niedrigen Wert "Null". Eine Meßschaltung beinhaltet einen Hoch/Tiefzähler, der in der Lage ist, über einen Bereich von Null bis zu einer gewählten oberen Zahl zu zählen. Zu Beginn eines Zyklus des PWM-Signals ist der Zähler mit einem Wert in der Mitte seines Bereichs geladen. Wenn der PWM-Eingang hoch ist, zählt der Zähler aufwärts, und wenn er niedrig ist, zählt der Zähler abwärts. Der Zähler ist eingestellt, mit einer Rate zu zählen, so daß der Zähler, wenn das PWM-Signal eine ganze Periode lang hoch steht, seine obere Grenze (d. i. 100%) genau am Ende der Signalperiode erreicht.
Benutzt wird ein N-Bit-Zähler, der eine obere Grenze 2^N, und einen 50% (Start) Wert von 2^N/2 = 2^N–1 aufweist. Dementsprechend muß der Zähler, damit er seinen maximalen Zählwert erreichen kann, in der Lage sein, 2^N–1 Zählungen innerhalb der Periode durchzuführen. Also ist die tatsächliche Frequenz, bei der der Zähler zählt, eine Funktion der Anzahl der Zählungen, die in einer PWM-Periode erforderlich sind (und die ihrerseits von der Anzahl der im Zähler benutzten Bits abhängt). Die Zählfrequenz errechnet sich nämlich durch Multiplizieren der PWM-Frequenz mit 2^N–1, d. i. fCOUNT = fPWM × 2N–1 (1)
So wird z. B. mit einem 10-Bit-Hoch/Tiefzähler die Eingangsfrequenz des PWM mit 512 multipliziert und diese Frequenz wird als Takteinschalter für den Zähler benutzt. Dieses Verfahren ist zufriedenstellend für solche Situationen, bei denen bereits vorher bekannt ist, daß die Eingangsfrequenz der PWM-Wellenform entweder konstant bleiben wird oder nur sehr kleine Veränderungen rund um einen konstanten Wert eintreten werden.
Als Beispiel für ein solches System im Betrieb zeigt 1 die Zählrate, gegeben durch den Gradienten G, des Zählers, der, wenn er für die gesamte PWM-Periode beibehalten wird, 100% erreicht. Der Zähler zählt von der Starthöhe an von 50% entlang der Linie G aufwärts, solange das PWM-Signal hoch steht. Sobald das PWM-Signal tief geht, zählt der Zähler mit einer gleichwertigen Rate abwärts, d. h. entlang dem Gradienten –G. Die Endzählung liefert dann eine Messung des PWM-Tastgrads. Zum Beispiel, bei einem Impuls, der nur kurze Zeit auf Wert 1 steht, gefolgt von einer langen Zeit auf Wert 0, wird der Zähler nur eine kurze Anzahl von Zählungen zunehmen und dann eine größere Anzahl Zählungen in Richtung auf die Zählung 0 zu abnehmen. Bei einem Impuls, der 50% bei Wert 1 enthält, nimmt der Zähler die gleiche Anzahl Zählungen zu und ab, und wird sich bei seinen 50% einstellen. Für einen Impuls, der lange Zeit auf Wert 1 steht, wird der Zähler noch weiter in Richtung auf seine Obergrenze zu zählen, und dann in Richtung auf seine Untergrenze zu zählen.
Mathematisch läßt sich das System beschreiben wie nachstehend anhand 1 gezeigt wird. Der gewünschte Gradient wird in 1 als G dargestellt, und die Anzahl der Zählungen werden einfach als Prozentsatz angegeben (d. h., sie sind auf die maximale Zählung des Zählers normalisiert).
Es sei:
G = Gradient der Rampe
t₁ = PWM-Signal "Hoch"-Zeit
t₂ = PWM-Signalperiode
ŝ = Wert des Hoch/Tiefzählers nachdem t₁ abgelaufen ist
s = Wert des Hoch/Tiefzählers nachdem t₂ abgelaufen ist
Damit ist ersichtlich, daß beim Zählen des Hoch/Tiefzählers mit der gewünschten Rate (d. h. Neigung oder Steigung des Gradienten G) der vom Zähler erreichte Endwert einen Wert ergibt, der die relative PWM-Einschaltdauer darstellt.
Hier erkennt man, daß der Zähler genau so gut bei einem hohen PWM-Signal nach unten, und bei einem niederen PWM-Signal nach oben zählen könnte.
Wenn sich die Frequenz des PWM-Signals signifikant verändert, wird das oben beschriebene System kein korrektes Ergebnis liefern, weil die Rate, mit der der Zähler arbeitet, nicht mehr mit der Periode der eingegebenen Wellenform übereinstimmt. Diese Schwierigkeit läßt sich überwinden durch Verriegeln der Zählfrequenz mit der Frequenz der PWM-Wellenform. Das geschieht dadurch, daß der Taktgeber des Hoch/Tiefzählers von einem Schaltkreis angetrieben wird, der auf die Frequenz der PWM-Wellenform anspricht.
2 ist ein Blockdiagramm, das die Komponenten eines solchen PWM-Signaldemodulators zeigt. Die Hauptkomponenten sind ein PWM-Eingang 1, ein Hoch/Tiefzähler 2 und ein Frequenzmultiplikator 3. Der PWM-Eingang 1 speist sowohl den Hoch/Tiefzähler als auch den Frequenzmultiplikator 3.
Befassen wir uns zunächst mit dem Frequenzmultiplikator 3; das Untersystem umfaßt einen Detektor 4 zum Erkennen einer ansteigenden Flanke, einen M-Bit-Aufwärtszähler 5, einen M-Bit-Zwischenspeicher 6, einen programmierbaren M-Bit-Teiler 7 und einen Festverhältnis-Teiler 8. Der Systemtaktgeber hat einen Eingang zum Frequenzmultiplikator 3 bei 9.
Eine Reihe von Impulsen, die vom Detektor 4 für ansteigende Flanken generiert werden und der PWM-Signalfrequenz entsprechen, werden an den Rückstelleingang des M-Bit-Hochzählers 5 gelegt. Der Taktgebereingang des M-Bit-Hochzählers ist gekoppelt mit dem Systemtaktgeber 9 durch den Festverhältnis-Teiler 8, wobei dessen Teilverhältnis den Multiplikationsfaktor des Frequenzmultiplikators definiert. Im Betrieb wird der Hochzähler 5 jedesmal rückgestellt, wenn eine ansteigende Flanke des PWM-Signals vorkommt, und zählt als Reaktion zum Teilsystem-Taktgeber aufwärts, um einen Zählausgang umgekehrt proportional zur PWM-Frequenz vorzusehen. Zum Beispiel, wenn die PWM-Frequenz niedrig ist, wird der Zähler 5 verhältnismäßig selten umgestellt und damit wird die maximale Zählung relativ hoch. Wenn der PWM-Eingang eine relativ hohe Frequenz aufweist, wird der Aufwärtszähler auf einer höherfrequenten Basis rückgestellt und damit wird der maximale Ausgang des Zählers 5 relativ niedrig.
Der digitale Ausgang vom Hochzähler 5 wird über den M-Bit-Zwischenspeicher an einen Steuereingang des programmierbaren M-Bit-Teilers 7 gelegt. Der programmierbare Teiler 7 empfängt an seinem Taktgebereingang den Systemtaktgeber 9. Der pro grammierbare Teiler 7 ist von einer Standardkonstruktion, mit der der Fachmann vertraut ist. Der programmierbare Teiler 7 liefert ein Ausgangstaktsignal, das eine Frequenz hat, die im wesentlichen die PWM-Eingangsfrequenz multipliziert mit dem Teilverhältnis des Festteilers 8 ist. Das implementiert die Gleichung 1. Diese Gleichung läßt sich ableiten wie folgt:
f_syst = die Frequenz des Systemtaktsignals 9.
2^N–1 = das Teilungsverhältnis des Festteilers 8.
f_PWM = PWM-Eingangsfrequenz.
m = Hochzähler-5-Zählung am Ende des PWM-Zyklus.
f_COUNT = Ausgangsfrequenz des programmierbaren Teilers.
fCOUNT = 2N–1 × fPWM (1)
Gehen wir jetzt über zum Hoch/Tiefzähler 2; das PWM-Signal ist verbunden mit dem Hoch/Tief-Steuereingang des Hoch/Tiefzählers, und ein weiterer Anstiegflanken-Detektor 10 ist ebenfalls verbunden mit dem Parallelbeanspruchungs-Steuereingang des Hoch/Tiefzählers 2 zum Laden desselben bei 50% zum Beginn jedes Impulses aus einem N-Bit-Speicher (nicht dargestellt). Der Hoch/Tiefzähler zählt dann mit der Rate, die bestimmt ist durch die Frequenz des Signals vom Frequenzmultiplikator 3, der am Taktgebereinschalteingang 11 liegt. Ein N-Bit-Zwischenspeicher 12 wird eingeklinkt durch den Anstiegflankendetektor, um ein N-Bit-Wort vorzusehen, das die Einschaltdauer des PWM-Signals darstellt.
Zwar zeigt die Ausführungsform gemäß 2 zwei Anstiegflanken-Detektoren, dem Fachmann ist jedoch klar, daß auch ein einziger Anstiegflankendetektor für beide Hoch/Tiefzähler 2 und den Frequenzmultiplikator 3 eingesetzt werden kann.
Diese Ausführungsform der Erfindung sieht ein System vor, in dem die Zählrate des Hoch/Tiefzählers 2 mit der Frequenz der eingehenden PWM-Wellenform so verklinkt ist, daß er im eingeschwungenen Zustand immer von 50% auf 100% seines Bereichs in der PWM-Signalperiode zählt, wenn das PWM-Signal hoch steht. Auf diese Weise kompensiert der Schaltkreis automatisch Veränderungen in der Frequenz der eingehenden PWM-Wellenform.
Die Systemvariablen M und N und die Systemtaktgeberfrequenz definieren den Frequenzbereich und die Genauigkeit des Demodulators.
Hier wird bemerkt, daß die Genauigkeit dieser Schaltung in erster Linie davon abhängt, daß der Zähler 2 mit der richtigen Rate getaktet ist. Da der Takteinschalteingang durch den Ausgang des Frequenzmultiplikators 3 angetrieben wird, folgt daraus, daß die Genauigkeit der Schaltung vom richtigen Zählen des M-Bit-Zählers 5 abhängt. Dieser Zähler ergibt eine Anzahl Zählungen, m, die die Periode des PWM-Signals darstellen, aber ganz allgemein eine Unschärfe von 1 im Wert von m aufweisen. Wenn das PWM-Signal eine niedrige Frequenz hat, ist m hoch, und die Genauigkeit des Takteinschaltsignals für den Zähler 2 ist daher hoch. Jedoch ist am oberen Ende des Eingangssignalfrequenzbereichs die Leistung des Systems begrenzt durch die Frequenzmultiplikator-Quantisierungseffekte, die bewirken, daß der Anstieg G einen Fehler aufweist (siehe 3). Die Variation dieses Fehlers wird in 4 erklärt. Wenn z. B. der Wert N = 16 im Hoch/Tiefzähler 2 benutzt wird, dann beträgt der Halbwertbereich 2^N–1 gleich 32768. Der Teiler 8 wird also durch diesen Faktor teilen. Für dieses Beispiel wird der Systemtaktgeber so eingestellt, daß er mit 10 MHz läuft.
Diese Systemparameter definieren die Zeitpunkte, an denen der M-Bit-Zähler die Zählung verändert. Diese Punkte lassen sich auf eine Frequenzachse legen, wie in 4 gezeigt wird.
Hier sieht man, daß m = 1 über den Frequenzbereich von 305 Hz (gegeben durch 10 MHz/32768) herunter bis 152 Hz gilt. An diesem Punkt wechselt er auf Wert 2 und hält diesen Wert bis die Frequenz etwa 101 Hz erreicht, worauf er auf den Wert 3 wechselt. An den Frequenzen, wo der Wert von m sich ändert, gibt es keinen Quantisierungsfehler und k = 1. Wenn sich die Frequenz von, sagen wir, 152 Hz mit m = 2, reduziert, steigt der Fehler auf ein Maximum, wenn der Zähler den Wert wechseln will. Das wird in 4 grafisch dargestellt als ausgezogene, sägezahnförmige Kurve, die Spitzen dieser Kurve liegen auf der gestrichelten Linie, gegeben durch: k = (m + 1)/m (3)wobei m eine Ganzzahl ist. Somit kann man sehen, daß im obigen Beispiel der maximale Fehler etwa bei 152 Hz auftritt.
Der Fehler k bewirkt, daß der Hoch/Tiefzähler 2 mit der falschen Rate zählt. Zum Beispiel, während das PWM-Signal hoch liegt, inkrementiert der Hoch/Tiefzähler 2 mit einer höheren Rate, und wenn das PWM-Signal 2 tief geht, dann zählt es auch abwärts mit einer höheren Rate, und bewirkt einen Fehler in der Endzählung. Man kann also sehen, daß in Abhängigkeit vom tatsächlichen Fehler und dem Tastgrad des Eingangssignals der Hoch/Tiefzähler 2 zu 100% gesättigt ist, wenn k größer ist als 1 und der Tastgrad größer als 50%, oder bei 0% gesättigt ist wenn k größer als 1 und der Tastgrad geringer als 50% ist. Durch Anwenden von Konstruktionstechniken können Werte für N und M für die Zähler 2 und 5 für eine Systemtaktgeberfrequenz gewählt werden. Richtig gewählte Werte stellen sicher, daß bei der höchsten zu erwartenden Frequenz des Eingangssignals der Wert m des Zählers 5 hoch ist (sagen wir, größer als 10) und damit wird der Fehler k keinen signifikanten Fehler in die Endzählung einführen.
Für das System ist es ferner erwünscht, anzugeben, daß am unteren Ende der Frequenzspezifikation kein PWM-Signal steht. Dementsprechend ist angeordnet, daß ein "Kein-PWM"-Signal hoch geht, um ein analoges Anforderungssystem bei einer vorgegebenen niedrigen Frequenzschwelle anzuwählen. Wenn die Anzahl der Hochzählungen des Hoch-Zählers 5 proportional zur PWM-Periode ist, kann das "Kein-PWM"-Signal hoch gesetzt werden; wenn der Hoch-Zähler einen Maximalwert erreicht, bekannt als "Endzählung". Das wird in 2 gezeigt, wo der Ausgang TC hoch geht, wenn die Endzählung erreicht ist und ein Signal auf Leitung 13 legt. Das signalisiert anderen Teilen der ASIC (nicht gezeigt), daß das Eingangssignal von analoger anstatt von digitaler Art ist.
Der Fachmann ist sich bewußt, daß die verschiedenen Schaltungskomponenten, die als digitale Komponenten dargestellt sind, ganz oder teilweise durch analoge Komponenten ersetzt werden können. Zum Beispiel kann der Hoch/Tiefzähler durch einen analogen Integrator ersetzt werden, wenn das in einer bestimmten Implementierung vorzuziehen ist. Auf ähnliche Weise wird zwar die Ausführungsform der Erfindung spezifisch in Bezug auf den Demodulator als auf der ansteigenden Flanke des PWM-Signals ausgelöst beschrieben, jedoch könnte es genau so der Fall sein, daß das Auslösen auf jedem beliebigen anderen stabilen Ereignis in der PWM-Periode erfolgt. Zum Beispiel könnte dieses Vorkommnis ein Augenblick einer vorgegebenen Dauer nach dem Start jedes PWM-Zyklus sein, der eine ansteigende oder eine abfallende Flanke ist, in Abhängigkeit von der Anordnung des PWM-Signals.
Da die Erfindung verschiedene Modifikationen und alternative Formen aufweisen kann, wurden spezifische Ausführungsformen beispielhaft in den Zeichnungen dargestellt und im Detail beschrieben. Es muß jedoch verstanden werden, daß das nicht als Eingrenzung der Erfindung auf die geoffenbarten besonderen Formen zu verstehen ist. Im Gegenteil, die Erfindung deckt alle Modifikationen, äquivalente und alternative Formen ab, die vom Umfang der Erfindung abgedeckt sind, wie er in den anhängigen Ansprüchen definiert wird.

Claims

Ein Demodulator für ein pulsbreiten-moduliertes Signal (1), nachstehend PWM (Pulse Width Modulated) bezeichnet, das zwischen einem ersten und einem zweiten Zustand hin- und herwechselt, wobei der Demodulator enthält: Einen Aufwärts/Abwärtszähler (2) mit einem PWM-Signaleingang und einem vorgegebenen Eingang (11) für ein Signal, das hinweisend ist für einen Vorgang während der PWM-Signalperiode, auf den der Zähler anspricht mit Setzen eines vorgegebenen Werts, wobei der Aufwärts/Abwärtszähler auf einen, den ersten oder den zweiten Zustand des PWM-Signals bei dem Vorgang anspricht, um vom ersten Wert in einer Richtung zu einem vorgegebenen zweiten Wert zu zählen, und anschließend auf den anderen, den ersten bzw, den zweiten Zustand des PWM-Signals anspricht, um in der anderen Richtung zu zählen, so daß ein Ausgang des Aufwärts/Abwärtszählers ein Ausgangswert ist, der repräsentativ für die relative Einschaltdauer des PWM-Signals ist; dadurch gekennzeichnet, daß der Aufwärts/Abwärtszähler eine variable Zählrate hat; und der Demodulator ferner umfaßt: Zählraten-Setzmittel (3) zum Setzen der Zählrate des Zählers entsprechend der PWM-Signalperiode.
Ein Demodulator gemäß Anspruch 1, in dem der zweite Wert der höchste registrierbare Wert des Zählers ist.
Ein Demodulator gemäß Anspruch 2, in dem der Zähler auf den Eingang zum Laden eines Werts mit dem Laden der Hälfte des höchsten registrierbaren Werts des Zählers als erstem Wert anspricht.
Ein Demodulator gemäß einem beliebigen der Ansprüche 1 bis 3, in dem der Zähler ein digitales N-Bit-Register (2) beinhaltet.
Ein Demodulator gemäß Anspruch 4, der ferner einen N-Bit Auffang-Zwischenspeicher (12) aufweist, der mit dem Ausgang des Zählers und einem PWM-Signalvorgang-Detektor (10) verbunden ist, der so eingerichtet ist, daß er den Auffang-Zwischenspeicher in die Lage versetzt, den Wert auszugeben, der repräsentativ für die relative Einschaltdauer des PWM-Signals ist.
Ein Demodulator gemäß Anspruch 5, in dem der Ereignisdetektor ein Detektor für eine Anstiegsflanke (10) ist.
Ein Demodulator gemäß einem beliebigen der Ansprüche 1 bis 6, in dem die Zählraten-Setzmittel so eingerichtet sind, daß sie ein Signal empfangen, das hinweisend auf die PWM-Signalfrequenz ist, und die Zählrate mit der PWM-Signalfrequenz verriegeln.
Ein Demodulator gemäß Anspruch 7, in dem das Zählraten-Setzmittel beinhaltet: Einen zweiter Zähler (5), der zum Zählen mit einer festen Rate eingerichtet ist und einen maximalen zweiten Zählwert ausgibt; einen Zwischenspeicher (16), der so eingerichtet ist, daß er den maximalen zweiten Zählwert empfängt und bei jeder ansteigenden Flanke des PWM-Signals zwischenspeichert; und einen programmierbaren Teiler (7), der so eingerichtet ist, daß er den zweiten Zählwert vom Zwischenspeicher empfängt und eine feste Frequenz durch den zwischengespeicherten zweiten Zählwert teilt, um die Zählrate abzuleiten.
Ein Demodulator gemäß Anspruch 8, einschließlich eines Festverhältnis-Teilers (8), der eingerichtet ist zum Teilen einer Systemtaktfrequenz durch einen vorgegebenen Faktor, um die feste Frequenz abzuleiten.
Ein Demodulator gemäß Anspruch 9, in dem der vorgegebene Faktor die Hälfte des höchsten Zählwerts des Aufwärts/Abwärtszählers ist.
Ein Demodulator gemäß einem beliebigen der vorstehenden Ansprüche, einschließlich Mittel zum Erzeugen eines Nicht-PWM-Signals (13), wenn die PWM-Signalfrequenz unter einem vorgegebenen Wert liegt.
Ein Demodulator gemäß Anspruch 11, in dem, wenn in Abhängigkeit von den Ansprüchen 8, 9 oder 10, die Nicht-PWM-Signalmittel betreibbar sind, um einen Ausgang zu produzieren, wenn der maximale zweite Zählerwert überschritten wird.
Ein Demodulator gemäß einem beliebigen der Ansprüche 1 bis 7, einschließlich eines Frequenzmultiplikators mit einem ersten variablen Frequenzeingang und einem zweiten Systemtakteingang und mit einer Ausgangsfrequenz gleich dem Produkt der ersten Eingangsfrequenz und einem vorgegebenen Multiplikationsfaktor, wobei der Frequenzmultiplikator ferner einen Aufwärtszähler, einen Zwischenspeicher, der so eingerichtet ist, daß er bei jeder Anstiegflanke eines PWM-Signals zwischenspeichert, einen programmierbaren Teiler und einen Festverhältnisteiler enthält, die auf Teilen durch den vorgegebenen Multiplikationsfaktor gesetzt sind, wobei der Aufwärtszähler so eingerichtet ist, daß er mit der Systemtaktfrequenz geteilt durch den vorgegebenen Multiplikationsfaktor aufwärts zählt und den Wert an dem Zwischenspeicher ausgibt, und in dem der programmierbare Teiler so eingerichtet ist, daß er die Systemtaktfrequenz durch den zwischengespeicherten Aufwärtszählwert teilt.
Ein Verfahren zum Demodulieren eines pulsbreiten-modulierten Signals, nachstehend PWM bezeichnet, das zwischen einem ersten und einem zweiten Zustand hin- und herschaltet, wobei das Verfahren umfaßt: Vorsehen eines Signals, das hinweisend ist für einen Vorgang während der PWM-Signalperiode, auf einen Aufwärts/Abwärtszähler (2), so daß ein vorgegebener erster Wert in den Zähler gesetzt wird, der Aufwärts/Abwärtszähler auf einen, den ersten oder den zweiten Zustand des PWM-Signals bei dem Vorgang anspricht, um in einer Richtung von dem ersten Wert zu einem vorgegebenen zweiten Wert zu zählen, und dann, als Reaktion auf den anderen, den ersten bzw. den zweiten Zustand des PWM-Signals in der anderen Richtung zu zählen, wobei der Ausgang des Aufwärts/Abwärtszählers ein Ausgangswert ist, der repräsentativ für die relative Einschaltdauer des PWM-Signals ist; dadurch gekennzeichnet, daß der Zähler eine variable Zählrate hat; und die Zählrate des Zählers gemäß der PWM-Signalperiode gesetzt wird.
Ein Verfahren gemäß Anspruch 14, in dem der zweite Wert der höchste registrierbare Wert des Zählers ist.
Ein Verfahren gemäß Anspruch 15, in dem der Zähler auf den Eingang zum Laden mit einem Wert von der Hälfte des größten registrierbaren Werts des Zählers als erstem Wert anspricht.
Ein Verfahren gemäß einem beliebigen der Ansprüche 14 bis 16, in dem der Zähler ein digitales N-Bit-Register aufweist.
Ein Verfahren gemäß Anspruch 17, das ferner beinhaltet das Zwischenspeichern des Ausgangs des Zählers und Instandsetzen des Zwischenspeichers (12), bei dem genannten Ereignis den Ausgangswert auszugeben.
Ein Verfahren gemäß Anspruch 18, bei dem das Ereignis eine ansteigende Flanke des PWM-Signals ist.
Ein Verfahren gemäß einem beliebigen der Ansprüche 14 bis 19, einschließlich des Setzens der Zählrate bei Empfang eines Signals, das hinweisend auf die PWM-Signalfrequenz ist, und Verriegeln der Zählrate mit der PWM-Signalfrequenz.
Ein Verfahren gemäß Anspruch 20, einschließlich: Zählen mit einer festen Rate und Ausgeben eines zweiten Zählwerts; Zwischenspeichern des zweiten Zählwerts jeweils bei einer ansteigenden Flanke des PWM-Signals; und Anlegen des zwischengespeicherten zweiten Zählwerts an einen programmierbaren Teiler (7), und Teilen einer festen Frequenz durch den zwischengespeicherten zweiten Zählwert zum Ableiten der Zählrate.
Ein Verfahren gemäß Anspruch 21, einschließlich Teilen einer Systemtaktfrequenz (9) durch einen vorgegebenen Faktor zum Ableiten der Festfrequenz.
Ein Verfahren gemäß Anspruch 22, in dem der Faktor die Hälfte des maximalen Zählwerts des Aufwärts/Abwärtszählers ist.
Ein Verfahren gemäß einem beliebigen der Ansprüche 14 bis 23, einschließlich des Erzeugen eines Nicht-PWM-Signals (13) wenn die PWM-Signalfrequenz unter einem vorgegebenen Wert liegt.
Ein Verfahren gemäß Anspruch 24, in dem das Nicht-PWM-Signal erzeugt wird, wenn der maximale zweite Zählwert überschritten wird.